CN1885489A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1885489A
CN1885489A CNA2006100931422A CN200610093142A CN1885489A CN 1885489 A CN1885489 A CN 1885489A CN A2006100931422 A CNA2006100931422 A CN A2006100931422A CN 200610093142 A CN200610093142 A CN 200610093142A CN 1885489 A CN1885489 A CN 1885489A
Authority
CN
China
Prior art keywords
film
polishing
substrate
back side
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100931422A
Other languages
English (en)
Other versions
CN100514549C (zh
Inventor
福岛大
南幅学
矢野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1885489A publication Critical patent/CN1885489A/zh
Application granted granted Critical
Publication of CN100514549C publication Critical patent/CN100514549C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

一种半导体器件制造方法，包括以下步骤：在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。

Description

半导体器件的制造方法
相关申请的交叉引用
本申请基于并要求2005年6月22日提交的日本专利申请2005-181772的优先权，在此引入其整个内容作为参考。
技术领域
本发明通常涉及制造半导体器件的方法，更具体地说，涉及一种需要薄膜抛光工艺的半导体器件的制造方法。
背景技术
近年来，新开发了先进微加工技术以满足超大规模集成(ULSI)半导体电路器件的增大的集成密度和较高性能的需要。具体地说，为了获得LSI芯片的高速性能，最近进行了尝试以将电布线材料从常规采用的铝(Al)合金替换为低电阻率的铜(Cu)或Cu合金(下文中合称为“Cu”)。从通过常用于形成Al合金布线的干法蚀刻技术难以微加工Cu的事实来看，多数情况下通过以下步骤利用所谓的镶嵌方法形成掩埋或“嵌入”片上引线，即在其中限定有沟槽状的槽的绝缘膜上沉积Cu膜，然后通过化学机械抛光(CMP)技术去除Cu膜的除了槽掩埋的膜部分外的选定部分。典型地，Cu膜为在通过溅射方法形成薄籽晶层后对薄籽晶层进行电解镀敷从而形成具有几百nm厚度的多层膜。在形成多层Cu布线图形的情况下，可采用另一种方法，用于形成具有所谓的“双镶嵌”结构的布线。该方法包括以下步骤：在其下层布线上沉积绝缘或介电膜，在膜中限定用于上层布线的称为“过孔”的特定开口和槽(布线槽)，将选定的布线材料例如Cu的膜同时掩埋在过孔和沟槽中，以及通过CMP去除不必要的覆盖在上方的Cu部分从而使膜表面平坦化，结果形成预期的掩埋布线。
最近，进行了将低介电常数的特定绝缘材料的膜，即被称为低介电常数k或“低k”膜用作层间介电(ILD)膜的研究。更具体地说，通过利用其相对介电常数k小于等于3.5的低k膜，进行降低布线之间的寄生电容的尝试，其中该相对介电常数k低于氧化硅膜(SiO2膜)的例如约4.2的相对介电常数。
不幸地，为了获得这样的超低介电率，低k膜在许多情况下具有多孔结构，导致物理或机械强度降低。因此，在化学机械抛光(CMP)Cu膜期间，附着到半导体衬底的底面或背面的颗粒可以剥落或被“释放”，从而移动到衬底的顶面上。如果是这种情况，颗粒充当发生Cu膜剥离和/或刮痕缺陷的起始点。一旦这样的缺陷产生，不再可能形成高质量的电互连布线。
在目前可用的半导体器件制造工艺中，在除Cu布线形成步骤外的不同阶段，包括但不限于形成窄沟隔离(STI)结构、在产生的器件上或上方形成绝缘膜、以及在绝缘体膜中限定层间连接柱或“塞栓”，对半导体衬底进行CMP。当进行这些CMP工艺时，如果污染物颗粒附着到衬底的背面，那么在以上述方法处理过的膜中处可发生膜剥离和擦伤。
随着超大规模集成(ULSI)芯片的集成度和性能的提高，片上布线的最小特征尺寸降低至小于等于90纳米(nm)的量级。该布线宽度收缩使得很好地控制布线的尺寸大小更难。类似地，在形成位于布线下面的片上电路元件时，尺寸控制的难度也明显增加。光刻工艺中的曝光尺寸的精度很大程度地影响该布线尺寸的精度。因此，为了获得足够大的预期的聚焦深度以实现成功曝光，需要彻底去除在曝光设备的半导体衬底支撑平台或工作台上的任何残余污染物颗粒。然而，仍然有颗粒附着到半导体衬底的背面。由于这些颗粒的存在，在用卡盘夹住衬底的情况下，可产生卡盘误差。这使得在平台上不可能进行卡盘夹持。在最坏的情况下，几乎不能进行任何预期的曝光。
避免由于附着到半导体衬底背面的残余污染物产生的问题的现有已知方法包括(例如在JP-A-2000-150640中公开的)这样的技术，用于在制造多层布线图形期间去除在半导体衬底背面上存在的金属污染物的技术，其包括以下步骤：在衬底背面上形成阻挡膜，以及在形成多层布线后通过CMP选择性地去除阻挡膜，从而防止这些金属污染物随后扩散到衬底中。在JP-A-2004-288870中发现了另一种技术，其用于在形成多层布线后通过化学溶液清洗并去除阻挡膜和金属污染物，从而防止金属污染物随后向外扩散到衬底中。
然而，这些技术不能提供在例如形成多层布线时在基于CMP的工艺期间对附着到半导体衬底背面的这些残余颗粒的成功去除的补救措施，以及因为这个原因，这些技术不能提供例如发生膜剥离和刮痕缺陷的问题的解决方法。
发明内容
根据本发明的一个方面，提供了一种制造半导体器件的方法，包括以下步骤：在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括以下步骤：在衬底的背面上或上方形成扩散防止膜；采用导电材料在所述衬底的顶面处形成导电材料膜，其中通过所述扩散防止膜防止所述导电材料膜的扩散；在形成所述导电材料膜后，通过采用其中包含树脂颗粒和胶体二氧化硅中的任何一种的抛光液，抛光形成在所述衬底的所述背面处的所述扩散防止膜；以及在抛光所述扩散防止膜后，抛光形成在所述衬底的所述顶面处的所述导电材料膜。
附图说明
图1是示出了根据本发明的实施例1中的半导体器件制造方法的主要工艺步骤的流程图；
图2A至图2D示出了以与图1的流程图对应的方式进行的一些步骤的截面图；
图3A至图3C示出了以与图1的流程图对应的方式进行的一些步骤的截面图；
图4A-4C以及图5A-5B是示出了以根据图1的流程图的方式进行的一些其它步骤的工艺截面图；
图6示意性示出了化学机械抛光(CMP)装置的抛光台结构的透视图；
图7示出了图6的CMP台结构的平面图，用以说明CMP装置的操作；
图8是图6中示出的CMP台结构的主要部分的截面图；
图9是清洗装置的示范性结构的图示表示；
图10是图9中示出的清洗装置的截面图；
图11示出了另一清洗装置的结构的透视图；
图12以表格形式示出了多个测试样品关于在抛光处理后这些样品是否具有膜剥离和刮痕缺陷的评价结果；
图13是示出关于样品的卡盘误差频率和引线成品率的评价结果的表；
图14是示出了实施例2中的半导体器件制造方法的主要工艺步骤的流程图；
图15A-15C、图16A-16C以及图17A-17C示出了以与图14的流程图对应的方式进行的一些主要工艺步骤的截面图；
图18是示出了实施例3中的半导体器件制造方法的主要工艺步骤的流程图；以及
图19A-19D以及20A-20B示出了以与图18的流程图对应的方式进行这些步骤的截面图。
具体实施方式
                         实施例1
下面将说明根据实施例1的半导体器件制造方法，其包括形成由导电材料例如铜(Cu)构成的电互连布线的步骤。
下面参考一些附图说明实施例1。
图1是示出了实施例1中的半导体器件制造方法的主要工艺步骤的流程图。
如图中所示，该实施例进行了以下一系列工艺：扩散防止膜形成步骤S102，形成扩散防止膜的薄膜；SiO2膜形成步骤S104，形成SiO2薄膜；钨膜形成步骤S106，形成钨(W)薄膜；底层膜形成步骤S108，形成底层薄膜；“低k膜”形成步骤S110，形成低介电常数k的薄膜，即由低介电常数的绝缘膜构成的低k膜；帽膜形成步骤S112，形成帽膜的薄膜；开口形成步骤S114，形成开口例如过孔；阻挡金属膜形成步骤S116，形成用作阻挡金属膜的导电材料膜；籽晶膜形成步骤S118；金属镀敷步骤S120；背面抛光步骤S122；以及顶面抛光步骤S124。
图2A至2D示出了以与图1的流程图对应的方式进行的一些工艺步骤-更具体地说，从图1中的扩散防止膜形成步骤S102到底层膜形成步骤S108-的截面图。稍后将说明其后的步骤。
如图2A所示，在图1的扩散防止膜形成步骤S102中，在半导体衬底200的包括其顶面和底面或背面的整个表面上沉积约60纳米(nm)厚度的氮化硅(SiN)，从而形成SiN膜202的薄膜作为Cu的扩散防止膜。典型地通过低压化学气相沉积(LP-CVD)技术形成SiN膜202。尽管这里通过LP-CVD进行膜形成，可选地可利用其它合适的技术。在图2A中，省略了对除了衬底200的背面侧以外的部分的图示。在形成主要包含Cu的镶嵌结构的电互连布线的情况下，将衬底200的背面用扩散防止膜覆盖或涂覆，以防止Cu离子扩散出衬底200的背面，从而避免或至少极大地抑制在半导体器件制造期间产生的Cu离子的不希望的向半导体衬底200的扩散，该扩散严重影响衬底表面上的电路元件的工作。更希望地，在半导体衬底200的顶面和背面上均整个地形成Cu扩散防止膜。在衬底200的两个表面上形成Cu扩散防止膜使得可以防止Cu离子从倾斜部分扩散，该倾斜部分是其中没有形成片上电路元件的外周部分。除SiN外，Cu扩散防止膜还可以由例如碳化硅(SiC)、氧碳化硅(SiOC)或它们的等价物的材料构成。从防止Cu离子扩散的观点来看，希望保留Cu扩散防止膜作为表面保护膜，而不去除Cu扩散防止膜，直到制造工艺进行至包括切片的芯片封装步骤，因为Cu扩散防止膜的去除导致衬底200的表面暴露。优选将膜厚度设定为从30至300nm的范围；更优选大于等于50nm。另外，衬底200可以是其直径为300nm左右的硅晶片。
接着，将形成在衬底200的表面上的处于其中稍后将形成各种类型的半导体集成电路元件或器件部分的选定区域中的部分SiN膜202去除，尽管这里省略了具体说明。接着，在该去除了膜的区域中形成器件部分。
如图2B所示，在图1的SiO2膜形成步骤S104中，在衬底200的电路元件形成表面上通过化学气相沉积(CVD)沉积用作介电膜的具有约500nm厚度的SiO2膜210的薄膜。尽管这里采用CVD方法用于膜形成，必要时可采用其它类似的方法。
如图2C所示，在W膜形成工艺步骤S106中，在SiO2膜210中选择性地限定用作到达器件部分的开口的孔。接着在这些孔的侧壁和底面上沉积阻挡金属膜，例如，氮化钛(TiN)膜214的薄膜。随后，形成钨(W)膜216的薄膜，以填充和掩埋这些孔，导致掩埋电塞栓形成。例如，通过蚀刻限定开口。可通过CVD技术形成TiN膜214和W膜216，随后通过CMP选择性去除这些膜的除了开口以外的特定沉积部分。
如图2D所示，在底层膜形成步骤S108中，在形成塞栓的SiO2膜210、TiN膜214和W膜216的表面上通过CVD沉积约50nm厚度的SiC膜的薄膜，从而形成稍后用作底层介电膜的SiC膜212。尽管该膜通过CVD形成，必要时可以采用其它方法。
图3A至3C示出了以与图1的流程图对应的方式进行的一些工艺步骤即从图1的低k膜形成步骤S110到开口形成步骤S114的截面图。稍后将说明其后的步骤。
如图3A所示，在低k膜形成步骤S110中，在衬底200上方的SiC膜212上形成约200nm厚度的由低介电常数多孔介电材料构成的低k膜220的薄膜。形成该低k膜220使得可以获得其相对介电常数k小于3.5的层间介电(ILD)膜。例如，这里通过使用从JSR Corporation商业可得的低k介电(LKD)材料形成低k膜220，所述材料包括其相对介电常数小于2.5的聚甲基硅氧烷。除聚甲基硅氧烷外，低k膜220的材料的其它实例包括但不限于具有硅氧烷骨架的膜，例如聚硅氧烷、氢硅倍半氧烷(hydrogen silsesquioxane)和甲基硅倍半氧烷(methyl silsesquioxane)的膜，以及将有机树脂作为其主要成分的膜，例如聚亚芳醚、聚苯并唑或聚苯并环丁烯的膜，以及多孔膜，例如多孔二氧化硅膜。采用这些LKD材料中的任何一种使得低k膜220可以具有小于等于2.5的相对介电常数。形成该膜的示范性方法是采用所谓的电介质上旋转(SOD)涂覆的方法，该方法通过旋涂液态溶液并对其进行热处理而形成薄膜。例如，以这样的方式可实现膜制造，在包含氮气的气氛下在热板上烘焙具有通过旋转器在其上形成有膜的晶片，以及最后在高于烘焙温度的温度下在热板上对晶片进行固化。通过适当选择低k材料和适当调整膜形成工艺条件，可以获得具有预定物理值的目标多孔介电膜。
如图3B所示，在帽膜形成步骤S112中，在低k膜220上化学气相沉积例如约50nm厚度的由SiOC构成的绝缘帽膜222。形成该SiOC膜222使得可以保护固有地难以直接进行光刻的低k膜220，这允许在低k膜220中形成图形。除了SiOC外，绝缘帽膜材料的实例还包括其介电常数大于等于2.5的介电材料，例如四乙氧基硅烷(TEOS)、SiC、碳氢化硅(SiCH)、碳氮化硅(SiCN)、SiOCH以及硅烷(SiH4)。尽管这里通过CVD进行膜形成，必要时可以采用其它方法。
在图3C中，在开口形成步骤S114中，在SiOC膜222、低k膜220和其下面的SiC膜212中利用光刻和干法蚀刻技术限定多于一个的开口150，开口150是用于制造镶嵌布线的布线槽结构。对于具有通过抗蚀剂沉积和光刻工艺例如曝光在SiOC膜222上形成的抗蚀剂膜(未示出)的衬底200，通过各向异性蚀刻技术选择性地去除曝光的SiOC膜222和其下面的低k膜220，其中底层SiC膜212作为它们的蚀刻停止层。随后，蚀刻SiC膜212以限定开口150。采用各向异性蚀刻使得可以限定开口150，以使开口具有相对于衬底200的表面几乎垂直的内壁。这种用于形成开口150的各向异性蚀刻的实例是反应离子蚀刻(RIE)技术。
图4A至4C示出了以与图1的流程图对应的方式进行的一些主要工艺步骤-即从图1的阻挡金属膜形成步骤S116到金属镀敷步骤S120-的截面图。
如图4A所示，在阻挡金属膜形成步骤S116中，在开口150中以及还在SiOC膜222的表面上形成由选定的导电材料构成的阻挡金属膜240。在利用属于一种物理气相沉积(PVD)方法的溅射技术的溅射装置中，沉积约5nm厚度的钽(Ta)薄膜，从而形成阻挡金属膜240。不仅可通过PVD而且可通过CVD方法，例如原子层沉积(ALD)或原子层化学气相沉积(ALCVD)，实现该阻挡金属膜的沉积。在后一种情况下，与在PVD方法的情况相比，可以提高覆盖率。另外，阻挡金属膜240的材料不只限于Ta。可选地，该膜可以由氮化钽(TaN)、钛(Ti)、钨(W)、氮化钛(TiN)或氮化钨(WN)构成，或者可以是由两种以上这些材料的组合例如Ta和TaN等构成的多层膜。
如图4B所示，在籽晶膜形成步骤S118中，通过PVD例如溅射等在其上形成有阻挡金属膜240的开口150的内壁上以及还在衬底200的顶面上沉积Cu薄膜。该薄膜将成为用于下一步进行的电解镀敷工艺的阴极电极。这里，形成例如50nm厚度的籽晶膜250。
在图4C中，在镀敷步骤S120中，利用电化学生长方法例如电解镀敷等在开口150中以及在衬底200的顶面上沉积选定的导电材料例如Cu的薄膜260，其中籽晶膜250作为阴极电极。这里，沉积约800nm厚度的Cu膜260。随后，在例如250℃的温度下进行30分钟的退火。
尽管在图3A-3C和4A-4C以及随后示出的其它图中仅仅示出了一个用作布线槽的开口150，为了评价的目的，在实施例1中形成了用于60nm宽的窄布线和75μm宽的宽布线的多个布线槽。将如此形成的窄布线的覆盖率设定为小于等于50％。换言之，形成了其覆盖率小于等于50％的孤立或岛状布线。将宽布线的覆盖率设定为小于等于95％，导致形成覆盖率最高达95％的岛状布线。为了比较的目的，制备了各具有通过上述工艺步骤沉积的Cu膜260的多个晶片。
图5A和5B示出了以与图1的流程图对应的方式进行的一些工艺-即从图1的背面抛光步骤S122到表面抛光步骤S124-的截面图。
如图5A所示，在背面抛光步骤S122中，通过CMP技术抛光在衬底200的背面上的SiN膜202。
图6示出了CMP装置的旋转工作台结构的透视图。为了说明该装置的工作，图7示出了图6的CMP装置的结构的平面图。
在图6中，CMP装置属于旋转型，这是抛光装置的一个实例。示出的CMP工具包括其顶面上具有研磨垫525薄片的转台520和设置在其上的顶部环行物510。该顶部环行物支撑衬底300，同时使衬底将被抛光的表面(抛光面)面向下。在将来自水供给管嘴530的纯水供给到研磨垫525上以在其上流动后，从供给管嘴530供给抛光液540。在利用抛光液540完成晶片表面抛光后，为了替换或置换抛光液，从管嘴530供给纯水，以使研磨垫525上的残余抛光液成分流出。如图7所示，驱动顶部环行物510使其旋转，从而使衬底300旋转，同时还使转台520相应地旋转。在邻近衬底300正面的特定位置(图7中示出的“540”)处，沿转台520的旋转方向将抛光液540向下落到研磨垫525上，从而供给的抛光液540均匀地涂覆衬底表面。
图8是图6中示出的CM装置的转台结构的截面图。
当驱动其上粘附有研磨垫525的转台520使其以100min-1(rpm)旋转时，通过施加有约1.96×104Pa(200gf/cm2)的抛光压力P的支撑衬底的顶部环行物510，使衬底300与研磨垫525形成接触。将顶部环行物510的旋转数设定为105min-1(rpm)。以每分钟0.2公升(200cc/min)的流速从管嘴530供给抛光液540。这里使用的研磨垫525是RodelIC1000。
尽管通过仅利用纯水流动进行抛光可以实现背面抛光，优选除了纯水外还利用包含精细研磨颗粒-具体地说树脂颗粒-的抛光液。可选地，表面活化剂或“表面活性剂”可以与纯水一起使用。更优选地，利用包含研磨颗粒和表面活性剂的背面抛光液。
树脂颗粒的示范性材料是聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯、聚乙烯、聚乙二醇、聚乙酸乙烯酯、聚丁二烯、聚异丁烯、聚丙稀以及聚甲醛。树脂颗粒的其它可用的实例是酚树脂、尿素树脂、蜜胺树脂、聚缩醛树脂以及聚碳酸酯树脂。
当采用树脂颗粒时，SiN的衬垫(mat)膜抛光速率小于等于5nm/min，可设定为基本上为零。从通过进行十次以上金属膜CMP处理通常形成多层布线图形的事实的观点来看，降低抛光速率，以使得可以在每次抛光时通过最初形成的SiN膜202，防止金属膜的向外扩散。因此可以通过以这样的方式利用树脂颗粒进行抛光，以在抛光结束时保留扩散防止膜。由于抛光速率降低，可通过抛光时间周期而不是通过抛光终点的探测，加工可以得到控制。例如，将抛光时间设定为大于等于60秒。采用树脂颗粒的方法的另一个优点是，树脂颗粒作为研磨微颗粒，使得能够成功地去除从SiN膜202的基准面突出的不规则凸起或隆起状部分-也就是具有将应力集中到模具毛边(mold flash)等的危险的隆起。还可以通过树脂颗粒的官能团消除金属污染物并允许薄膜具有增加的亲水性，从而避免残余物或“渣子”抛光颗粒的再次附着。
这里注意，用作研磨微颗粒的抛光颗粒不限于树脂颗粒，可选地可以是无机颗粒，例如胶体二氧化硅或其等价物。胶体二氧化硅是无机颗粒材料；然而，不像氧化铝或火成(fumed)二氧化硅，胶体二氧化硅的凸起去除能力较高，但将被抛光的表面的基准面的抛光速率较低，同时具有抑制抛光期间发生刮痕缺陷和形成粉末的能力。由于这些优点，胶体二氧化硅非常适用于本发明的实际实施。
这里采用的表面活化剂或表面活性剂的实例如下：可将十二烷基苯磺酸钾、十二烷基苯磺酸铵、聚碳酸铵(例如，从KAO Kabushiki Kaisha商业可得的TK-75)以及聚丙烯酸盐用作负离子或“阴离子”；可将十六烷基三甲基氯化铵或聚合物型的阳离子(例如，从KAO可得的KD-84)用作正离子或“阳离子”；可将基于炔属二醇的非离子(HLB18)、氟化非离子、聚乙烯基吡咯烷酮、聚乙烯醇等用作非离子。优选采用表面活性剂，因为它可以促进颗粒的溶解，同时吸收到背面材料(这里，SiN膜202)并接着用作防止“渣子”抛光颗粒再次附着的保护膜。
图9是晶片清洗装置的实例的透视图。图10示出了清洗器的截面图。
在背面抛光结束后，对产生的衬底接着进行作为后CMP清洗处理的一部分的清洗工艺。在该步骤中，图10所示的晶片支撑工具710被用于在其上支撑衬底300，同时使衬底的抛光面向上。接着，通过旋转轴(未示出)的旋转，驱动衬底300旋转。同时，图9和10示出的供给口730向上衬底表面供给清洗液740，而图10示出的供给口732向下表面供给清洗液742。如图9和10所示，衬底300在其顶面和背面通过一对自旋转的刷子辊750和752被紧紧地夹持，从而被刷洗。
图11是另一个示范性清洗器工具的透视图。如在此所示，在图9-10所示的刷洗(也称为辊刷清洗)后接着进行冲洗工艺步骤，通过设置在转台820的圆边上的一组四个支撑构件810，安放和支撑衬底300。在通过旋转轴860的旋转使转台820旋转从而使衬底300旋转的同时，从供给口830将纯水840的水流供给到衬底从而进行冲洗。尽管仅仅对上表面进行冲洗，衬底的两个表面都可以被冲洗。
返回图5B，在表面抛光工艺步骤中，为了平面化，通过CMP抛光衬底200的顶面，从而去除成为用作电导体的布线层的Cu膜260、籽晶膜250以及阻挡金属膜240的表面部分，这些部分沉积在除了开口150外的SiOC膜222的表面部分上，从而形成掩埋Cu布线结构，如图5B所示。
并且，在顶面抛光工艺中，除了采用的研磨液不同外，抛光条件与背面抛光工艺基本上相同。顶面抛光采用的研磨液是与1.5重量百分比(wt％)的过硫酸铵、0.5wt％的喹哪啶酸、0.2wt％的甘氨酸、0.5wt％的胶体二氧化硅、0.04wt％的十二烷基苯磺酸钾以及0.05wt％的聚乙烯基吡咯烷酮混合的纯水，然后通过氢氧化钾(KOH)将所述水调整为PH9。如此进行抛光，在CMP时间周期内进行+50％的过抛光，其中Cu膜260(包括籽晶膜250)以及阻挡金属膜240被去除，导致SiOC帽膜222被暴露。然后，以与上述背面抛光工艺类似的方式进行刷洗清洗，随后进行冲洗。各装置与背面抛光工艺的相同，所以这里省略了对它们的说明。
这里，为了确定在Cu膜抛光期间是否发生了膜剥离和刮痕，采用在上述镀覆步骤S120中各具有在其上沉积的Cu膜260的多个晶片，随后在不同的样品处理条件下对其进行处理。
1)制备晶片样品No.1(#1)，其中对衬底200的顶面上方的Cu膜260进行表面抛光，而不对衬底200进行背面抛光和背面清洗。
2)样品#2为，在利用图9-10示出的清洗器装置中的纯水水流对衬底200的背面进行60秒的辊刷清洗后，表面抛光衬底200的顶面上方的Cu膜260。
3)样品#3是以以下方式处理得到的。通过将包含1wt％的树脂颗粒(基本材料是具有表面官能团COOH、SO3H的PMMA)的研磨液(无表面活性剂)用作抛光衬底200的背面的研磨液，在图9-10示出的清洗器中进行60秒的辊刷清洗后，采用纯水进行60秒的辊刷清洗，随后对在衬底200的顶面上方的Cu膜260进行表面抛光。
4)样品#4是以这种方式获得的，通过将包含1wt％的树脂颗粒(基本材料是具有表面官能团COOH、SO3H的PMMA)和0.1wt％的表面活性剂(聚丙烯酸钾)的研磨液用作背面抛光衬底200的研磨液，在图9-10的清洗器中进行60秒的辊刷清洗后，采用纯水进行60秒的辊刷清洗，随后对在衬底200的顶面上方的Cu膜260进行表面抛光。
5)样品#5以以下方式制备。在采用纯水完成60秒的背面抛光后，进行纯水辊刷清洗(60秒)和冲洗，随后对在衬底200的顶面上方的Cu膜260进行表面抛光。
6)样品#6为，通过将包含0.05wt％的表面活性剂(十六烷基三甲基氯化铵)的研磨液(无研磨颗粒)用作抛光衬底200的背面的研磨液进行60秒的背面抛光后，采用纯水进行30秒的背面抛光，随后进行纯水辊刷清洗(60秒)和冲洗，然后对在衬底200的顶面上方的Cu膜260进行表面抛光。
7)样品#7通过这样的工艺制备，该工艺包括以下步骤：通过将包含0.5wt％的胶体二氧化硅的研磨液(无表面活性剂)用作抛光衬底200的背面的研磨液进行60秒的背面抛光，采用纯水进行30秒的背面抛光，进行纯水辊刷清洗(60秒)和冲洗，然后对在衬底200的顶面上方的Cu膜260进行表面抛光。
8)样品#8通过这样的工艺制备，该工艺包括以下步骤：将其中包含1wt％的树脂颗粒(基本材料是具有表面官能团COOH、SO3H的PMMA)的研磨液(无表面活性剂)用作抛光衬底200的背面的研磨液进行背面抛光(60秒)，采用纯水进行背面抛光(30秒)，进行纯水辊刷清洗(60秒)和冲洗，然后对在衬底200的顶面上方的Cu膜260进行表面抛光。
9)样品#9通过这样的工艺制备，该工艺包括以下步骤：将其中包含1wt％的树脂颗粒(基本材料是具有表面官能团NH2的聚苯乙烯)的研磨液(无表面活性剂)用作抛光衬底200的背面的研磨液进行背面抛光(60秒)，采用纯水进行背面抛光(30秒)，进行纯水辊刷清洗(60秒)和冲洗，然后对在衬底200的顶面上方的Cu膜260进行表面抛光。
10)样品#10通过这样的工艺制备，该工艺包括以下步骤：将其中包含1wt％的胶体二氧化硅和0.1wt％的表面活性剂(十二烷基苯磺酸钾)的研磨液用作抛光衬底200的背面的研磨液进行背面抛光(60秒)，采用纯水进行背面抛光(30秒)，进行纯水辊刷清洗(60秒)和冲洗，然后对在衬底200的顶面上方的Cu膜260进行表面抛光。
11)样品#11通过下面的工艺制备。将包含1wt％的树脂颗粒(基本材料是具有表面官能团NH2的聚苯乙烯)和0.1wt％的表面活性剂(聚乙烯基吡咯烷酮)的研磨液用作抛光衬底200的背面的研磨液进行60秒的背面抛光。然后，采用纯水进行30秒的背面抛光。接着，进行纯水辊刷清洗(60秒)和冲洗。随后，对在衬底200的顶面上方的Cu膜260进行表面抛光。
图12以表格形式示出了样品的测试结果，其表明有或无膜剥离和刮痕缺陷产生。
通过目测确定有或无膜剥离并累加在抛光的Cu膜260和SiOC膜222上发现的刮痕缺陷的数量，进行评价。关于膜剥离，在二十五个衬底200中即使只有一个具有膜剥离的情况下给出“不好”(×)的评价。关于刮痕，采用缺陷检查器(由KLA-Tencor Corporation制造)检查Cu膜260和SiOC膜222的顶面，如果测试的衬底200每1cm2的单位面积具有总共大于10个刮痕缺陷，则给出“NG”(×)的结论。如果测试的衬底具有数量从5至10范围内的缺陷部分，那么将其评价为“可接受”(△)。如果测试的衬底具有从1至5范围内的较少数量的缺陷，那么给出“良好”(○)的评价。如果测试的衬底没有刮痕缺陷，那么给出“优良”(◎)的评价。
如图12所示，样品#5至#11的膜剥离和刮痕均呈现改善。比较样品#2-#4与样品#5，可以发现抛光比辊刷清洗更有效。另外，比较样品#5与样品#8-#11，发现当进行背面抛光时采用包含树脂颗粒的研磨液比其它研磨液更有效的事实。比较样品#6与样品#8-#9，发现采用包含树脂颗粒的研磨液比采用表面活化剂或表面活性剂更有效。比较样品#7与样品#8-#9，发现采用具有官能团的树脂颗粒比采用无官能团的胶体二氧化硅无机颗粒更有效。比较样品#9与样品#11，可以发现采用除了包含树脂颗粒外还包含表面活性剂的特定研磨液更有效。
在输运期间，半导体衬底可以在它们的背面与由陶瓷或Teflon(注册商标)构成的悬架和平台(stage)形成接触。这将导致由污染物颗粒例如金属或硅废物的伤痕和/或附着引起的不希望的模具毛边的产生。可以发现，用于背面清洗的化学液体处理和辊刷洗不具有去除这些模具毛边和颗粒的能力。
通过在衬底顶面抛光处理前以上述方式进行衬底背面抛光，在由于其多孔性导致的机械强度固有地很低的低k介电材料上或上方形成Cu布线图形时，可以防止否则将在衬底表面抛光期间产生的膜剥离和刮痕缺陷。
应注意，通过仅仅改变目前可得的装置的晶片传输(convyance)/传送(transfer)软件程序，可以获得用于进行背面CMP和顶面CMP的装置，从而能够在同一硬件系统中的同一抛光台上进行希望进行的工艺。另外，由于在背面抛光期间在半导体衬底的整个顶面上形成金属膜的事实，最后形成的镶嵌布线与CMP装置的顶部环形物不直接接触，所以可以避免对最后在背面抛光工艺中形成的镶嵌布线的破坏。必须注意，应该仔细设计背面抛光液，以便在金属膜的CMP期间其不具有影响力。在顶面抛光完成后抛光背面的情况下，为了避免产生由于最后形成的镶嵌布线与CMP装置的顶部环形物直接接触而引起的损伤例如伤痕，必须沉积例如抗蚀剂或聚酰亚胺膜作为表面保护膜，然后抛光背面，并进一步去除该保护膜，这导致增加了两个额外工艺步骤，也就是保护膜沉积和去除步骤，导致制造成本增加以及生产量降低。在该实施例中，这些风险也可以避免。
接着，进行分析以确定曝光装置中的卡盘误差的改善并评价具有70nm宽度和1m长度的布线。并且在这种情况下，为了在与上述样品1至11相同的条件下进行这些评价，采用各具有在镀覆步骤S120中沉积的Cu膜260的多个晶片。
随后，对于与样品#1-#11一样经过处理的各晶片中的每一个，在Cu布线层上沉积SiCN膜。然后将各晶片输运到作为曝光装置的步进器工具的平台上，以构图具有70nm直径的过孔。为了比较，测量此时平台的卡盘误差频率。这里采用的步进器是NSR-S206D(由Nikon Corporation制造)。接着，形成具有双镶嵌结构的第二层Cu布线，随后评价布线的成品率。关于卡盘误差，当在处理过的五十个分立的衬底200中即使只有一个衬底发生卡盘误差时，给出“NG”(×)的评价。关于布线成品率，具有大于98％的开路-短路(open-short)成品率的衬底被评价为可用(○)。
图13是示出了卡盘误差频率和布线成品率的评价结果的表。如图13所示，样品#1-#4为，在五十个晶片中的六至八个晶片经历卡盘误差，所以它们被评价为NG。对样品#5-#11，五十个晶片均良好。
关于布线成品率，由于样品#1-#4为70％至85％，它们被评价为NG(×)。相反地，对其进行了背面抛光的样品#5-#11的开路-短路成品率大于等于98％，所以它们被评价为良好(○)。更具体地说，对于膜剥离和刮痕有效果的样品5-11也显示为提供显著的抗卡盘误差和布线成品率的效果。
通过在其顶面抛光前以上述方式进行衬底背面抛光，可以抑制曝光装置中的卡盘误差。
                       实施例2
尽管在实施例1中说明了半导体器件制造方法，重点说明了形成例如由Cu构成的电导体布线的工艺，但衬底抛光工艺不仅限于此。在实施例2中，下面将讨论半导体器件制造方法，但说明重点在于形成用于在片上电路元件(器件部分)和与之相关联的布线之间的电互连的导电塞栓的工艺步骤上。
图14是示出了在实施例2中制造半导体器件的主要步骤的流程图。如在此所示，该实施例进行以下一系列工艺，包括：SiO2膜形成步骤S1402，形成SiO2膜的薄膜；背面抛光步骤S1404，抛光衬底的背面；顶面抛光步骤S1406，抛光SiO2膜的薄膜；开口形成步骤S1408，限定开口；阻挡金属膜形成步骤S1410；W膜形成步骤S1412，形成W膜的薄膜；背面抛光步骤S1414，抛光衬底背面；以及顶面抛光步骤S1416，抛光阻挡金属膜和W膜。
图15A至15C示出了以与图14的流程图对应的方式进行的一些主要工艺-更具体地说，从图14中的SiO2膜形成步骤S1402到表面抛光步骤S1406-的截面图。稍后说明其后的步骤。
如图15A所示，在SiO2膜形成步骤中，通过CVD技术在其上形成有器件部分的衬底200的顶面上沉积约500nm厚的SiO2薄膜，从而形成稍后用作塞栓层的介电膜的SiO2膜210。尽管这里通过CVD形成该膜，可以采用其它技术。在沉积SiO2薄膜210的情况下，优选沉积前衬底200的顶面平坦。然而，如果由于例如栅形成等导致衬底表面“起伏”，那么沉积的SiO2膜210在其表面上也起伏。因此在这种情况下，为了使SiO2膜210的表面平面化，还希望进行表面抛光。在这种情况下，还可发生膜剥离和刮痕问题。通过以与实施例1类似的方式抛光衬底200的背面，可以避免这些问题。
然后，如图15B所示，在背面抛光步骤S1404中，CMP抛光衬底200的背面。尽管在实施例1中在衬底200的背面上形成作为扩散防止膜的SiN膜202，以防止在Cu布线形成期间Cu扩散，当考虑直到塞栓形成的工序时，可以不形成作为扩散防止膜的该SiN膜202，从而可以直接抛光衬底200例如硅晶片的背面。显然，与在实施例1中一样，在衬底200的背面上可以形成SiN扩散防止膜202等(第二薄膜)。在形成SiN扩散防止膜202的情况下，以与实施例1类似的方式表面抛光该膜。这里应注意，装置结构和抛光条件可以与实施例1的相同，所以省略了对它们的说明。从去除在抛光面上产生的凸起的能力很高，而在基准面处抛光速率很低以及刮痕/抛光粉末的数量较少的事实的观点，优选将还用于塞栓形成的研磨液设计为包含与实施例1的类似的树脂颗粒或无机颗粒例如胶体二氧化硅。降低基准面的抛光速率使得可以防止衬底200的过抛光。另外，它促进了颗粒的溶解，并表现为吸附到衬底200的背面上，成为用于防止残余抛光颗粒再次附着的保护膜，所以还优选在塞栓形成时研磨液包含与实施例1中类似的表面活化剂或“表面活性剂”。在背面抛光完成后，以与实施例1类似的方式进行基于纯水的辊刷清洗和冲洗。
在图15C中，在顶面抛光步骤S1406中，抛光在衬底200的顶面上如此形成的SiO2薄膜210。这里采用的抛光工具与实施例1的类似，所以省略了对它的说明。可以适当调整抛光条件，以使其与抛光氧化膜的条件类似。通过使SiO2膜210平面化，可以防止在稍后将要说明的后来的步骤中沉积的阻挡金属和/或W残留在与希望的位置不同的那些位置处的凹入部分中，阻挡金属或W需要留在该希望的位置处作为塞栓。
通过在抛光SiO2膜210之前进行背面抛光，可以防止否则在抛光SiO2膜210的情况下发生的膜剥离和刮痕缺陷。还可以抑制在曝光装置中的卡盘误差。
图16A至16C示出了以与图14的流程图对应的方式进行的工艺步骤-即从图14的开口形成步骤S1408至W膜形成步骤S1412-的截面图。稍后将说明其后的步骤。
如图16A所示，在开口形成步骤S1408中，在SiO2膜210中限定开口152，以使开口具有用于在光刻和干法蚀刻工艺中制造塞栓的塞栓窗口(孔)结构。形成开口152的一种示范性方法如下。在通过包括抗蚀剂沉积工艺和曝光工艺(未示出)的光刻工艺在衬底200上方的SiO2膜210上形成抗蚀剂膜后，通过各向异性蚀刻技术选择性地去除由此曝光的SiO2膜，从而限定开口152。采用这种各向异性蚀刻使得可以在衬底200的顶面中几乎垂直地限定开口152。各向异性蚀刻的实例是RIE。
如图16B所示，在阻挡金属膜形成步骤S1410中，在SiO2膜210的表面上形成氮化钛(TiN)薄膜214作为导电阻挡金属膜，从而TiN膜214覆盖在上述开口形成步骤中限定的开口152。采用属于一种物理气相沉积(PVD)方法的溅射技术，在溅射装置中形成TiN薄膜214。阻挡金属材料沉积不限于PVD，可选地可以是上述ALD、ALCVD或CVD。覆盖率好于采用PVD方法的情况。
在图16C中，在W膜形成步骤S1412中，在衬底200的表面上通过CVD沉积并形成作为导电材料的一个实例的钨(W)的薄膜216，从而W薄膜覆盖覆有TiN膜214的开口152的内壁。
然后，抛光衬底200的表面，导致沉积在除开口152外的SiO2膜210的表面上的那部分W膜216和TiN膜214被去除。在这种情况下，还可以发生关于膜剥离和刮痕缺陷的问题。通过以与实施例1类似的方式抛光衬底200的背面，可以避免该问题。
图17A至17C示出了以与图14的流程图对应的方式进行的工艺步骤的截面图。图17A-17C表示图14的背面抛光步骤S1414、表面抛光步骤S1416以及随后形成的Cu布线结构。
在图17A中，在背面抛光步骤S1414中，CMP抛光衬底200的背面。尽管在实施例1中为了防止在Cu布线形成期间Cu的扩散而在衬底200的背面上形成作为扩散防止膜的SiN膜202，当考虑直到塞栓形成的工序时，可以不形成作为扩散防止膜的该SiN膜202，从而可以直接抛光衬底200例如硅晶片的背面。显然，与在实施例1中一样，在衬底200的背面上可以形成SiN扩散防止膜202等(第二薄膜)。在形成SiN扩散防止膜202的情况下，以与实施例1类似的方式表面抛光该膜。这里应注意，装置结构和抛光条件可以与实施例1的相同，所以省略了对它们的说明。从去除在抛光面上产生的凸起的能力很高，而在基准面处抛光速率很低以及刮痕/抛光粉末的数量较少的事实的观点，优选将还用于塞栓形成的研磨液设计为包含与实施例1的类似的树脂颗粒或无机颗粒例如胶体二氧化硅。降低基准面的抛光速率使得可以防止衬底200的过抛光。另外，从它促进了颗粒的溶解并表现为吸附到衬底200的背面上以成为用于防止残余抛光颗粒再次附着的保护膜的事实来看，还优选在塞栓形成时研磨液包含与实施例1中类似的表面活性剂。在背面抛光完成后，以与实施例1类似的方式进行基于纯水的辊刷清洗和冲洗。
在图17B中，在顶面抛光步骤S1416中，抛光衬底200的顶面以去除沉积在除开口152外的SiO2膜210的表面上的那部分W膜216和TiN膜214，从而形成塞栓，图17B示出了其中一个塞栓。这里采用的抛光工具与实施例1的类似，所以省略了对它的说明。可以适当调整抛光条件以使它们与抛光W膜216和TiN膜214的工艺条件类似。
随后，形成电互连布线，如图17C所示。
在塞栓形成工艺中，通过在顶面抛光处理之前以上述方式进行衬底背面抛光，还可以防止膜剥离和刮痕缺陷。还可以避免或最小化曝光装置中的卡盘误差。
                          实施例3
在实施例1中，说明了半导体器件制造方法，重点说明了形成例如由铜(Cu)构成的电导体布线的工艺。在实施例2中，讨论了半导体器件制造方法，但重点在于形成用于在器件部分与布线之间的互连的导电塞栓的工艺步骤。然而，衬底抛光工艺不仅仅限于这些实例。在实施例3中，将说明半导体器件制造方法，而重点在于在制造器件部分之前需要进行的元件隔离的工艺，例如形成窄沟槽隔离(STI)结构的步骤。
图18是示出了实施例3的半导体器件制造方法的主要步骤的流程图。如在此所示，该实施例方法被设置为进行以下一系列工艺，包括：SiO2膜形成步骤S1802，形成SiO2薄膜；Si3N4膜形成步骤S1804，形成氮化硅(Si3N4)膜的薄膜；沟槽蚀刻步骤S1806，限定沟槽状的槽；SiO2膜形成步骤S1808，形成SiO2薄膜；背面抛光步骤S1810，抛光衬底背面；以及顶面抛光步骤S1812，抛光SiO2膜。
图19A至19D示出了以与图18的流程图对应的方式进行的一些工艺步骤-即从图18的SiO2膜形成步骤S1802到SiO2膜形成步骤S1808-的截面图。稍后将说明其后的步骤。
如图19A所示，在SiO2膜形成步骤S1802中，在衬底200的顶面上通过热氧化形成SiO2薄膜，从而形成稍后用作用于沟槽形成的掩膜的SiO2膜204。尽管这里通过热氧化进行膜形成，可以采用其它方法。
在图19B中，在Si3N4膜形成步骤S1804中，在SiO2膜204的表面上通过CVD技术沉积Si3N4薄膜，从而以与SiO2膜204类似的方式形成稍后用作用于沟槽形成的掩膜的Si3N4膜206。尽管这里通过CVD形成Si3N4膜，可以采用其它方法。
在图19C中，在沟槽蚀刻步骤S1806中，采用光刻和干法蚀刻技术在衬底200的顶面中限定沟槽状开口154，其中SiO2膜204和Si3N4膜206作为开口154的掩膜。
在图19D中，在SiO2膜形成步骤S1808中，在Si3N4膜206上通过CVD沉积SiO2薄膜，从而SiO2薄膜覆盖或“掩埋”在沟槽蚀刻步骤S1806中限定的开口154。然后，形成稍后用作介电元件隔离膜的SiO2膜208。
接着，抛光衬底200的顶面，从而去除沉积在除沟槽154外的衬底200的表面上的SiO2膜208和Si3N4膜206以及SiO2膜204的选定部分。在这种情况下，还可以发生膜剥离和刮痕缺陷。通过以与上述实施例1-2类似的方式抛光衬底200的背面，可以避免该问题。
图20A和20B示出了图18的流程图中的一些工艺步骤即背面抛光步骤S1810至顶面抛光步骤S1812的截面图。
如图20A所示，在背面抛光步骤中，通过CMP技术抛光衬底200的背面。尽管在实施例1中在衬底200的背面上形成作为扩散防止膜的SiN膜202，以防止在Cu布线形成期间的Cu扩散，当考虑直到STI结构形成的工序时，可以不形成作为扩散防止膜的该SiN膜202，从而可以直接抛光衬底200例如硅晶片的背面。显然，与在实施例1中一样，在衬底200的背面上可以形成SiN扩散防止膜202等(第二薄膜)。在形成SiN扩散防止膜202的情况下，以与实施例1类似的方式表面抛光该膜。这里应注意，装置结构和抛光条件可以与实施例1的相同，所以省略了对它们的说明。从去除在抛光面上产生的凸起的能力很高，而在基准面处抛光速率很低以及刮痕/抛光粉末的数量较少的事实来看，还优选将用于STI结构形成的研磨液设计为包含与实施例1的类似的树脂颗粒或无机颗粒例如胶体二氧化硅。降低基准面的抛光速率使得可以防止衬底200的过抛光。另外，从它促进了颗粒的溶解并表现为吸附到衬底200的背面上以成为用于防止残余抛光颗粒再次附着的保护膜的事实的观点，还优选在STI结构形成时研磨液中包含与实施例1中的类似的表面活性剂。在背面抛光完成后，以与实施例1类似的方式进行基于纯水的辊刷清洗和冲洗。
然后，如图20B所示，在顶面抛光步骤中，抛光衬底200的顶面，以去除沉积在除沟槽开口154外的衬底200的表面上的SiO2膜208和Si3N4膜206以及SiO2膜204的选定部分，从而形成图20B所示的STI结构。这里采用的抛光工具与实施例1的类似，所以省略了对它的说明。可以适当调整抛光条件以使其与抛光SiO2膜208、Si3N4膜206以及SiO2膜204的条件类似。
随后，以已知的方式形成器件部分，随后形成塞栓和引线。
并且在元件隔离图形形成工艺中，通过在其顶面抛光之前以上述方式进行衬底背面抛光，可以防止膜剥离和刮痕缺陷。还可以防止或极大地抑制曝光装置中的卡盘误差。
尽管上述说明具体采用被设计为抛光衬底200的背面然后进行辊刷清洗和冲洗以及随后抛光衬底的顶面的实例，本发明不应该仅仅限于这些实例。在衬底背面抛光工艺中，在基于研磨液的背面抛光后采用纯水进行背面抛光，导致多数颗粒污染物被去除，所以还优选通过在被该纯水润湿的状态下使衬底200翻转，进行衬底顶面抛光。因为衬底200很湿润，没有污染物颗粒可牢固地固定到衬底表面；即使污染物被吸附到衬底表面，通过在衬底表面抛光期间纯水的最初水流，容易将它们从衬底200的表面去除。另一个优点在于其减少所需工艺步骤的数量的能力，因为在此步骤中不需要将正在处理的工件从CMP装置中取出。
根据上述各实施例，可以在薄膜抛光之前去除附着到衬底背面的颗粒。这使得可以防止否则由于残余颗粒导致的在衬底上或上方的多于一个的膜处发生膜剥离和刮痕缺陷。此外，因为附着到衬底背面的颗粒可以被去除，可以抑制在曝光装置中的平台上的衬底发生卡盘误差的发生。
尽管已经说明了多个实施例，同时这些实施例涉及实际上简化的实例，本发明不应该限于这些实例，还可适用于其它情况，例如在通过在图1的流程图所示的系列工艺步骤之后进一步形成双镶嵌结构的Cu布线图形，形成多层互连布线时的Cu的CMP期间。在这种情况下，在抛光衬底的顶面之前还可以进行衬底背面抛光。尽管在上述各实施例中优选在紧接进行顶面抛光之前进行背面抛光，只要背面抛光先于顶面抛光，即可获得类似的结果。
此外，关于层间介电膜的厚度和开口尺寸/形状及数量，可以采用适当选定为半导体集成电路和各种类型的半导体器件所需的量。
结合本发明的构思以及由本领域的技术人员可变化地设计的任何其它的半导体器件制造方法应该被解释为落入本发明的范围。
尽管在这里的讨论中为了简便省略了对半导体工业中常用的标准技术方案例如光刻工艺和前/后清洗工艺的说明，技术人员可容易想到这些方案可以被包括在本发明的范围内。
本领域的技术人员很容易想到其它优点和修改。因此，本发明在其更宽的方面不限于这里示出和说明的特定细节和示范性实施例。因此，只要不脱离在所附权利要求书和其等价物中限定的总发明构思的精神和范围，可以进行各种修改。

Claims (20)

1.一种制造半导体器件的方法，包括以下步骤：
在衬底的顶面处形成薄膜；
抛光所述衬底的背面；以及
在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。
2.根据权利要求1的方法，其中通过采用其中包含树脂颗粒的抛光液对所述衬底的所述背面进行抛光。
3.根据权利要求2的方法，其中采用的所述树脂颗粒在其表面处具有官能团。
4.根据权利要求1的方法，其中通过采用其中包含表面活化剂的抛光液对所述衬底的所述背面进行抛光。
5.根据权利要求1的方法，其中通过采用其中包含树脂颗粒和表面活化剂的抛光液对所述衬底的所述背面进行抛光。
6.根据权利要求1的方法，其中所述薄膜由用作电互相布线的导电材料构成。
7.根据权利要求6的方法，其中为了防止所述导电材料的扩散，所述衬底在其所述背面上具有扩散防止膜，以及其中在抛光所述衬底的所述背面期间抛光所述扩散防止膜。
8.根据权利要求1的方法，其中所述薄膜由用作塞栓的材料构成，所述塞栓将所述半导体器件的器件部分和布线部分连接在一起。
9.根据权利要求8的方法，其中在所述衬底的所述背面处形成第二薄膜，以及其中在抛光所述衬底的所述背面期间抛光所述第二薄膜。
10.根据权利要求8的方法，其中在抛光所述衬底的所述背面期间抛光所述衬底材料。
11.根据权利要求1的方法，其中所述薄膜由用于元件隔离的绝缘材料构成。
12.根据权利要求11的方法，其中在所述衬底的所述背面处形成第二薄膜，以及其中在抛光所述衬底的所述背面期间抛光所述第二薄膜。
13.根据权利要求11的方法，其中在抛光所述衬底的所述背面期间抛光所述衬底材料。
14.根据权利要求1的方法，其中所述薄膜由这样的材料构成，所述材料成为用于在所述半导体器件中的器件部分与布线部分之间的连接的塞栓层的介电膜。
15.根据权利要求1的方法，其中在所述衬底的所述顶面处形成采用多孔材料的多孔材料膜，以及其中在形成所述薄膜期间，在所述多孔材料膜上方形成所述薄膜。
16.根据权利要求1的方法，其中通过采用其中包含胶体二氧化硅的抛光液，对所述衬底的所述背面进行抛光。
17.根据权利要求1的方法，还包括以下步骤：
在抛光所述衬底的所述背面之后但在抛光所述薄膜之前，清洗所述衬底的所述背面。
18.一种制造半导体器件的方法，包括以下步骤：
在衬底的背面上或上方形成扩散防止膜；
采用导电材料在所述衬底的顶面处形成导电材料膜，其中通过所述扩散防止膜防止所述导电材料膜的扩散；
在形成所述导电材料膜后，通过采用其中包含树脂颗粒和胶体二氧化硅中的任何一种的抛光液，抛光形成在所述衬底的所述背面处的所述扩散防止膜；以及
在抛光所述扩散防止膜后，抛光形成在所述衬底的所述顶面处的所述导电材料膜。
19.根据权利要求18的方法，其中在抛光所述扩散防止膜时，抛光所述扩散防止膜，以在所述抛光完成后保留部分所述扩散防止膜。
20.根据权利要求18的方法，其中所述抛光液还包含表面活化剂。
CNB2006100931422A 2005-06-22 2006-06-22 半导体器件的制造方法 Expired - Fee Related CN100514549C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005181772A JP4987254B2 (ja) 2005-06-22 2005-06-22 半導体装置の製造方法
JP181772/2005 2005-06-22

Publications (2)

Publication Number Publication Date
CN1885489A true CN1885489A (zh) 2006-12-27
CN100514549C CN100514549C (zh) 2009-07-15

Family

ID=37568295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100931422A Expired - Fee Related CN100514549C (zh) 2005-06-22 2006-06-22 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7682975B2 (zh)
JP (1) JP4987254B2 (zh)
KR (1) KR100783223B1 (zh)
CN (1) CN100514549C (zh)
TW (1) TWI336506B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN103928299A (zh) * 2014-03-07 2014-07-16 中航（重庆）微电子有限公司 一种沟槽内薄膜的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213013B2 (ja) * 2007-07-04 2013-06-19 次世代半導体材料技術研究組合 半導体装置
JP2009164175A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置の製造方法
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
CN112086342B (zh) * 2019-06-14 2023-10-20 有研半导体硅材料股份公司 一种有效去除背封硅片背面背封点的工艺方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122557A (ja) * 1993-10-27 1995-05-12 Hitachi Ltd 半導体装置の製造方法
TW299458B (zh) 1994-11-10 1997-03-01 Intel Corp
US5780204A (en) 1997-02-03 1998-07-14 Advanced Micro Devices, Inc. Backside wafer polishing for improved photolithography
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6059637A (en) * 1997-12-15 2000-05-09 Lsi Logic Corporation Process for abrasive removal of copper from the back surface of a silicon substrate
KR100307919B1 (ko) * 1998-10-15 2001-12-17 권문구 이온주입을이용한평면형핀포토다이오드제조방법
JP3279532B2 (ja) 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
JP4012643B2 (ja) * 1999-01-18 2007-11-21 株式会社東芝 半導体装置の製造に用いる化学機械研磨用水系分散体及び半導体装置の製造方法
JP3873557B2 (ja) * 2000-01-07 2007-01-24 株式会社日立製作所 半導体装置の製造方法
JP2002176022A (ja) * 2000-12-05 2002-06-21 Sharp Corp 基板の洗浄方法および洗浄液
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6776810B1 (en) 2002-02-11 2004-08-17 Cabot Microelectronics Corporation Anionic abrasive particles treated with positively charged polyelectrolytes for CMP
JP2004288870A (ja) 2003-03-20 2004-10-14 Nec Electronics Corp 半導体装置の製造方法
TWI241626B (en) 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP2006319249A (ja) * 2005-05-16 2006-11-24 Nikon Corp 研磨装置、この研磨装置を用いた半導体デバイス製造方法及びこの製造方法により製造された半導体デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN103928299A (zh) * 2014-03-07 2014-07-16 中航（重庆）微电子有限公司 一种沟槽内薄膜的制备方法
CN103928299B (zh) * 2014-03-07 2016-09-14 中航（重庆）微电子有限公司 一种沟槽内薄膜的制备方法

Also Published As

Publication number Publication date
CN100514549C (zh) 2009-07-15
KR100783223B1 (ko) 2007-12-06
JP4987254B2 (ja) 2012-07-25
JP2007005438A (ja) 2007-01-11
US7682975B2 (en) 2010-03-23
US20060293191A1 (en) 2006-12-28
TW200735271A (en) 2007-09-16
KR20060134823A (ko) 2006-12-28
TWI336506B (en) 2011-01-21

Similar Documents

Publication Publication Date Title
TWI240297B (en) Method of forming a raised contact for a substrate
CN1305985C (zh) Cmp用料浆以及制造半导体器件的方法
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
TW521373B (en) Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US6924236B2 (en) Manufacturing method of semiconductor device
CN1458689A (zh) 半导体器件
CN100514549C (zh) 半导体器件的制造方法
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
JP2002110679A (ja) 半導体集積回路装置の製造方法
CN101079408A (zh) 双镶嵌结构及其制造方法
CN101459124B (zh) 化学机械研磨方法及晶片清洗方法
US7494931B2 (en) Method for fabricating semiconductor device and polishing method
US7238614B2 (en) Methods for fabricating one or more metal damascene structures in a semiconductor wafer
CN1612336A (zh) 半导体装置及其制造方法
US7998865B2 (en) Systems and methods for removing wafer edge residue and debris using a residue remover mechanism
CN1761047A (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
US20060266383A1 (en) Systems and methods for removing wafer edge residue and debris using a wafer clean solution
JP2007305755A (ja) 半導体装置の製造方法
CN1610965A (zh) 用于制作具有低k电介质性质的互连结构的方法
JP2004193377A (ja) 半導体装置の製造方法
CN1897227A (zh) 使用cmp的半导体器件的制造方法
US20070232069A1 (en) Chemical mechanical polishing apparatus
JP2008023655A (ja) 研磨方法及び研磨パッド
US20060006545A1 (en) [semiconductor structure and fabrication therefor]

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20170622

CF01 Termination of patent right due to non-payment of annual fee