CN1838399A - 平坦化填隙材料的装置及方法 - Google Patents

平坦化填隙材料的装置及方法 Download PDF

Info

Publication number
CN1838399A
CN1838399A CNA2005100930393A CN200510093039A CN1838399A CN 1838399 A CN1838399 A CN 1838399A CN A2005100930393 A CNA2005100930393 A CN A2005100930393A CN 200510093039 A CN200510093039 A CN 200510093039A CN 1838399 A CN1838399 A CN 1838399A
Authority
CN
China
Prior art keywords
sealant
substrate
integrated circuit
circuit component
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100930393A
Other languages
English (en)
Inventor
陈桂顺
林进祥
林宗宪
林嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1838399A publication Critical patent/CN1838399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种平坦化填隙材料的装置及方法，具体涉及一种平坦化基底上填隙材料的装置及方法。上述装置包括一支撑座用以承载该基底，一平板对向设置于该支撑座以及一控制器以控制该平板相对于该支撑座的运动。该平板具有一实质上平坦的表面，且该平板施予一作用力于该基底上，借此使基底上的填隙材料亦具有实质上平坦的表面。本发明通过平坦化装置将基底上的填隙材料平坦化。由于平坦化装置的平板具有实质上平坦的表面，在平板施加作用力于基底上的填隙材料之后，使基底上的填隙材料亦具有实质上平坦的表面。通过平坦化填隙材料可使后续沟槽的微影蚀刻制程精确且容易进行，以降低制造成本及提升制程裕度。

Description

平坦化填隙材料的装置及方法
技术领域
本发明是有关于一种制造集成电路元件的装置及方法，特别是有关于于制造集成电路元件时，平坦化基底上填隙材料的装置及方法。
背景技术
于集成电路制造过程中，必须以各种型式的导线及接触栓连接电路中各个半导体元件。一般而言，集成电路元件与导线之间的连接点称为接触(contacts)，而导线与导线之间的连接点称为栓(plugs)。
传统上，集成电路中的内连线是以沟槽(trench)及通孔(viahole)的形式呈现。尤其在深次微米集成电路的制程技术中，内连线沟槽及通孔是以镶嵌(damascene)或双镶嵌(dualdamascene)制程形成。双镶嵌内连线的制作过程又可更进一步是分成自对准双镶嵌制程(self-aligned dual damascene，SADD)、先沟槽双镶嵌制程(trench first dual damascene，TFDD)、与先通孔双镶嵌制程(via first dual damascene，VFDD)。就先通孔双镶嵌制程而言，先以微影蚀刻法于整个堆叠材料中形成孔洞，接着再进行沟槽的形成步骤。为使形成沟槽的步骤顺利，于已形成的通孔中，需填入填隙材料(gap-filling material)，例如有机材料，旋布含硅材料。通过上述填隙材料填入通孔中，能有效地避免光致抗蚀剂残留于通孔中，进而避免后续形成接触栓电阻率上升及整体电线的RC延迟增加。然而，在微影蚀刻形成沟槽的步骤中，由于集成电路布局元件的间隙与密度会随着位置不同，而导致填隙材料的表面型态变化，进而使得形成表面平坦且厚度均匀的填隙材料产生困难。
图1A是显示于现有技术中于基底10上具有不同的导电结构区域的示意图，包括孤立12I、半孤立12II、及密集12III区域。一保护层22、一第一介电材料层24、一蚀刻停止层26、一第二介电材料层28、及一顶盖层30依序地形成于一基底10之上。接着，形成一正光致抗蚀剂层(未图示)于顶盖层30上。将该正光致抗蚀剂层微影图案化并蚀刻移除部分的顶盖层30、第二介电材料层28、蚀刻停止层26、第一介电材料层24，以形成一通孔40。通孔40的底部显露出保护层22。
请参阅图1B，涂布一填隙材料50于基底10上，且完全填入通孔40中。在完成涂布填隙材料50于通孔40中的步骤之后，其表面型态及厚度于孤立12I、半孤立12II、及密集12III等区域，并不一致、不平坦，使得后续的微影蚀刻制程发生困难。
美国专利第6,589,881号Huang等人揭示一种填隙材料沉积于基底上且完全填入通孔中。通过背部蚀刻(back-etchingoperation)移除于通孔外多余的填隙材料。然而，背部蚀刻法会使得晶圆上导线的密集与孤立区域的填隙材料厚度差达到1500埃，导致在导线的密集区域造成非线性的金属导线、通孔损伤、及铜损伤等缺陷。
美国专利第6,680,252号Chen等人揭示一种填隙材料沉积于基底上且完全填入孔洞中，并以化学机械研磨法(CMP)使之平坦化。然而，化学机械研磨法是耗时费工且不易整合的制程。更有甚者，化学机械研磨法所采用的研磨液容易扩散至介电层，而损伤低介电常数(low-k)的介电材料，进而增加制造成本与降低产出。
发明内容
有鉴于此，本发明的目的在于提供一种平坦化基底上填隙材料的装置及方法，通过一平板直接施压于填隙材料上，使基底上的填隙材料亦具有实质上平坦的表面。
根据上述目的，本发明提供一种平坦化填隙材料的装置，包括：一支撑座用以承载该基底；一平板设置对向于该支撑座，该平板具有一实质上平坦的表面；以及一控制器以控制该平板相对于该支撑座的运动，使该平板施以一作用力于该基底。
本发明所述的平坦化填隙材料的装置，该平板的材质是包括以下的任一种材料：镍、硅、一与该填隙材料间接触角大于70度的材料。
本发明所述的平坦化填隙材料的装置，更包括一加热器以加热该基底。
本发明所述的平坦化填隙材料的装置，该控制器控制该平板的螺旋运动。
本发明所述的平坦化填隙材料的装置，更包括：一涂布机以涂布一填隙材料于该基底上；一边角移除装置用以将该基底边角上的该填隙材料移除；以及一旋转干燥清洗装置以清洗该填隙材料的表面与该基底的底部。
根据上述目的，本发明提供一种形成一内连线结构于一基底上的装置，包括：一涂布机以涂布一填隙材料于该基底上；一边角移除装置(edge-bevel-removal)用以将该基底边角上的该填隙材料移除；一旋转干燥清洗装置(spin-dry-rinsecleaner)以清洗该填隙材料的表面与该基底的底部；一支撑座用以承载该基底；一平板设置对向于该支撑座，该平板具有一实质上平坦的表面；以及一控制器以控制该平板相对于该支撑座的运动，使该平板施以一作用力于该基底。
根据上述目的，本发明提供一种集成电路元件的制造方法，包括：提供一基底，其上具有一介电层，该介电层中包括一开口；沉积一填隙材料于该具有介电层的基底上，且填入该开口中；以及施压一平板于该填隙材料上，以形成一实质平坦的表面。
本发明所述的集成电路元件的制造方法，该填隙材料的材质包括有机旋转涂布高分子材料或旋转涂布含硅材料。
本发明所述的集成电路元件的制造方法，该平板的材质是包括以下的任一种材料：镍、硅、一与该填隙材料间接触角大于70度的材料、一与该填隙材料间低粘着性的材料。
本发明所述的集成电路元件的制造方法，更包括烘烤择自有机旋转涂布高分子材料或旋转涂布含硅材料的该填隙材料，于大于或等于该填隙材料的玻璃转换温度。
本发明所述的集成电路元件的制造方法，更包括施加一螺旋作用力于该基底上。
本发明所述的集成电路元件的制造方法，更包括：以一边角移除装置移除该基底边角上的该填隙材料；及以一旋转干燥清洗装置清洗该填隙材料的表面与该基底的底部。
本发明所述的集成电路元件的制造方法，更包括：形成一图案化光致抗蚀剂层于该平坦化的填隙材料，该图案化光致抗蚀剂层其中具有一沟槽图案；以该图案化光致抗蚀剂层为掩膜，蚀刻该介电层以形成一沟槽，该沟槽的位置相对于该开口；及形成一导电层填入该沟槽与该开口中。
本发明所述的平坦化填隙材料的装置及方法，通过平坦化装置将基底上的填隙材料平坦化。由于平坦化装置的平板具有实质上平坦的表面，在平板施加作用力于基底上的填隙材料之后，使基底上的填隙材料亦具有实质上平坦的表面。通过平坦化填隙材料可使后续沟槽的微影蚀刻制程精确且容易进行，以降低制造成本及提升制程裕度。
附图说明
图1A与图1B是显示传统的先通孔双镶嵌制程的填入填隙材料于通孔中的剖面示意图；
图2A是显示根据本发明实施例承载基底的支撑座的示意图；
图2B是显示根据本发明图2A实施例的承载基底的支撑座与涂布机的示意图；
图2C是显示根据本发明图2B实施例涂布填隙材料于基底上与涂布机的示意图；
图3是根据本发明实施例的平坦化基底上填隙材料的平坦化装置的示意图；
图4是显示根据本发明实施例的平坦化填隙材料的系统示意图；
图5A至图5I是显示根据本发明实施例以双镶嵌金属化制程形成多层内连线结构各步骤的剖面示意图。
具体实施方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
请参阅图2A，提供一基底100，例如一单晶硅晶圆，其上有图案化的介电层。将基底100放置于支撑座210，并且支撑座210可通过一支撑轴220的下移运动而固定于一基座230。根据本发明的实施例，通过承载机械臂(未图示)的动作，可轻易地传送基底100于支撑座210上，或将其取下。其他移动基底100的方法，例如以真空机械臂吸附，亦可运用于本发明实施例中。
请参阅图2B，一旋布机200包括一分料器250，其可将填隙材料260注入于基底100上。接着，将该填隙材料260加热至玻璃转换温度(glass transition temperature，Tg)上，使其熟化(curing)，如图2C所示。根据本发明实施例，不同的填隙材料260具有不同的玻璃转换温度。一般而言，作为填隙材料260的材料可包括有机材料或含硅的旋布材料。填入填隙材料260的步骤，可于同一装置系统中，通过旋布机200及平板装置同步进行(如图4所示)。或者是，分别于不同机台中，先以旋布机200填入填隙材料260，再以平板装置将填隙材料260平坦化。请参阅图3，由于在常温下，填隙材料260较硬且较不易平坦化，因而可利用一加热装置150加热基底，使填隙材料260加热软化，再进行平坦化步骤。
根据本发明另一实施例，填隙材料260可先加热至玻璃转换温度Tg之上，于此同时将其涂布于基底100上，再进行平坦化步骤。
再请参阅图3，一平坦化装置300包括一平板350，对向设置于基底100。平板350具有实质上平坦的表面。于平坦化填隙材料260时，平板350施予一向下的作用力F于填隙材料260上，使其表面亦具有实质上平坦的表面。平板350的材质可包括镍、硅、或其他与任何与填隙材料260之间具有弱粘着性的材料。例如，平板350的材质与填隙材料260的接触角(contactangle)的范围小于70度(亦即平板350的材质更具疏水性)，以防止平板350与填隙材料260在接触后发生粘结的现象。
一加热器150设置于支撑座内，用以于平坦化的同时加热基底100，或者是于平坦化步骤之后，进行后续热处理。一控制器310电性连接至平坦化装置300，用以控制平板350线性往复移动或螺旋移动。
图4是根据本发明实施例的平坦化填隙材料的装置系统示意图。于图4中，平坦化填隙材料的系统400包括一承载/卸载(loadlock)装置420、一涂布机430、一平坦化装置440、以及一旋转-清洗-甩干(spin-rinse-dry，SRD)及边角移除(edge bevel removal，EBR)腔室450。一控制装置410电性连接至平坦化填隙材料的装置系统400，其包括一可程序的微处理器，个别地控制输出及输入信号至平坦化填隙材料的装置系统400的各个装置。承载/卸载(loadlock)装置420用以传输整批次的晶圆(例如25片)于平坦化填隙材料的装置系统400中，依序进行平坦化步骤。
图5A至图5I是显示根据本发明的实施范例包括以双镶嵌金属化制程形成多层内连线结构的各步骤剖面示意图。请参阅图5A，提供一半导体基底500，例如单晶硅晶圆。于半导体基底500上具有一金属导电层501，例如铜导线，为简化图示，其他位于基底500中的元件并未显示于图5A中。一保护层510、一第一介电层520、一蚀刻停止层530、一第二介电层540及一顶盖层550依序沉积形成于基底500上。
保护层510与蚀刻停止层530的材质可以是由化学气相沉积法所形成的氮化硅。第一介电层520与第二介电层540的材质可以是低介电常数材料，其介电常数范围大抵低于3.9，包括例如芳香族碳氢化合物(SILK)、掺氟聚对二甲苯醚(FLARE)、或氢掺杂氧化层(HSQ)或SiOF。第一介电层520与第二介电层540可通过旋布法或化学气相沉积法形成。
顶盖层550是以相对光致抗蚀剂层具抗反射能力的涂布层，例如氮氧化硅层(SiON)。顶盖层550的形成方法包括化学气相沉积法。
一第一光致抗蚀剂层560形成于顶盖层550之上。第一光致抗蚀剂层560可以是正型光致抗蚀剂或负型光致抗蚀剂。接着，将第一光致抗蚀剂层560曝光显影图案化，以形成一开口图案。利用图案化的第一光致抗蚀剂层560为掩膜，依序蚀刻顶盖层550、第二介电层540、蚀刻停止层530、及第一介电层520，以形成一接触孔开口570，且暴露部分的保护层510。
请参阅图5B，在移除图案化的第一光致抗蚀剂层560之后，一填隙材料580涂布于基底500之上，且填入接触孔开口570。
请参阅图5C，将平板585施予一压力于填隙材料580。通过该压力使填隙材料580亦具由一实质平坦的表面。
请参阅图5D，形成一第二光致抗蚀剂层590于平坦化的填隙材料580上。第二光致抗蚀剂层590可包括例如负型光致抗蚀剂。接着，将第二光致抗蚀剂层590曝光显影图案化，以形成一沟槽图案。
请参阅图5E，利用图案化的第二光致抗蚀剂层590为掩膜，依序蚀刻填隙材料580、顶盖层550及第二介电层540，以形成一沟槽开口595，露出部分的蚀刻停止层530及部分的填隙材料580’于接触孔开口570中。
请参阅图5F，在移除第二光致抗蚀剂层590之后，将蚀刻填隙材料580及顶盖层550一并移除。填隙材料580’移除后留下一双镶嵌式开口。接着以蚀刻法，例如是非等向性蚀刻法将双镶嵌式开口内的蚀刻停止层530与保护层510移除。
请参阅图5G，一阻障层610较佳为包括氮化钽(TaN)、氮化钛(TiN)、氮化硅钛(TiSiN)沉积于基底500上，包括顺应性覆盖双镶嵌式开口570、595内。阻障层610的形成方法包括物理气相沉积法例如溅镀法(sputtering)或反应性溅镀法(reactive sputtering)。阻障层610的功效在于阻绝铜金属层扩散进入半导体基底及介电层中，可明显的改善元件的可靠度。
请参阅图5H，形成一导电层620于阻障层610上，且填入双镶嵌式开口570、595中。导电层620的材质可以是铜金属层，其形成方法包括化学电镀、物理气相沉积、化学气相沉积、或溅镀法。
请参阅图5I，以化学机械研磨(CMP)平坦化并移除双镶嵌式开口570、595外多余的导电层620与阻障层610并露出下层的第二介电层540，以定义一双镶嵌式内连线导电结构600。
本发明的特征及效果：
本发明的特征与效果在于通过平坦化装置将基底上的填隙材料平坦化。由于平坦化装置的平板具有实质上平坦的表面，在平板施加作用力于基底上的填隙材料之后，使基底上的填隙材料亦具有实质上平坦的表面。
通过平坦化填隙材料可使后续沟槽的微影蚀刻制程精确且容易进行，以降低制造成本及提升制程裕度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10：基底
12I：孤立区域
12II：半孤立区域
12III：密集区域
22：保护层
24：第一介电材料层
26：蚀刻停止层
28：第二介电材料层
30：顶盖层
40：通孔
50：填隙材料
100：基底
210：支撑座
220：支撑轴
230：基座
200：旋布机
250：分料器
260：填隙材料
150：加热装置
300：平坦化装置
350：平板
F：作用力
310：控制器
400：平坦化填隙材料的系统
420：承载/卸载装置
430：涂布机
440：平坦化装置
450：旋转-清洗-甩干及边角移除腔室
500：半导体基底
501：金属导电层
510：保护层
520：第一介电层
530：蚀刻停止层
540：第二介电层
550：顶盖层
560：第一光致抗蚀剂层
570：接触孔开口
580：填隙材料
585：平板
590：第二光致抗蚀剂层
595：沟槽开口
610：阻障层
620：导电层
600：双镶嵌式内连线导电结构

Claims (12)

1、一种平坦化填隙材料的装置，所述平坦化填隙材料的装置包括：
一支撑座用以承载该基底；
一平板设置对向于该支撑座，该平板具有一实质上平坦的表面；以及
一控制器以控制该平板相对于该支撑座的运动，使该平板施以一作用力于该基底。
2、根据权利要求1所述的平坦化填隙材料的装置，其特征在于：该平板的材质是包括以下的任一种材料：镍、硅、一与该填隙材料间接触角大于70度的材料。
3、根据权利要求1所述的平坦化填隙材料的装置，其特征在于：更包括一加热器以加热该基底。
4、根据权利要求1所述的平坦化填隙材料的装置，其特征在于：该控制器控制该平板的螺旋运动。
5、根据权利要求1所述的平坦化填隙材料的装置，其特征在于更包括：
一涂布机以涂布一填隙材料于该基底上；
一边角移除装置用以将该基底边角上的该填隙材料移除；以及
一旋转干燥清洗装置以清洗该填隙材料的表面与该基底的底部。
6、一种集成电路元件的制造方法，所述集成电路元件的制造方法包括：
提供一基底，其上具有一介电层，该介电层中包括一开口；
沉积一填隙材料于该具有介电层的基底上，且填入该开口中；以及
施压一平板于该填隙材料上，以形成一实质上平坦的表面。
7、根据权利要求6所述的集成电路元件的制造方法，其特征在于：该填隙材料的材质包括有机旋转涂布高分子材料或旋转涂布含硅材料。
8、根据权利要求6所述的集成电路元件的制造方法，其特征在于：该平板的材质是包括以下的任一种材料：镍、硅、一与该填隙材料间接触角大于70度的材料、一与该填隙材料间低粘着性的材料。
9、根据权利要求6所述的集成电路元件的制造方法，其特征在于：更包括烘烤择自有机旋转涂布高分子材料或旋转涂布含硅材料的该填隙材料，于大于或等于该填隙材料的玻璃转换温度。
10、根据权利要求6所述的集成电路元件的制造方法，其特征在于：更包括施加一螺旋作用力于该基底上。
11、根据权利要求6所述的集成电路元件的制造方法，其特征在于更包括：
以一边角移除装置移除该基底边角上的该填隙材料；及
以一旋转干燥清洗装置清洗该填隙材料的表面与该基底的底部。
12、根据权利要求6所述的集成电路元件的制造方法，其特征在于更包括：
形成一图案化光致抗蚀剂层于该平坦化的填隙材料，该图案化光致抗蚀剂层其中具有一沟槽图案；
以该图案化光致抗蚀剂层为掩膜，蚀刻该介电层以形成一沟槽，该沟槽的位置相对于该开口；及
形成一导电层填入该沟槽与该开口中。
CNA2005100930393A 2005-03-21 2005-08-25 平坦化填隙材料的装置及方法 Pending CN1838399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/085,295 US20060211237A1 (en) 2005-03-21 2005-03-21 Method and apparatus for planarizing gap-filling material
US11/085,295 2005-03-21

Publications (1)

Publication Number Publication Date
CN1838399A true CN1838399A (zh) 2006-09-27

Family

ID=37010937

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100930393A Pending CN1838399A (zh) 2005-03-21 2005-08-25 平坦化填隙材料的装置及方法

Country Status (2)

Country Link
US (2) US20060211237A1 (zh)
CN (1) CN1838399A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030265B4 (de) * 2006-06-30 2014-01-30 Globalfoundries Inc. Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur
US8946782B2 (en) 2012-04-19 2015-02-03 International Business Machines Corporation Method for keyhole repair in replacement metal gate integration through the use of a printable dielectric

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679610A (en) 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
JP3676030B2 (ja) * 1997-04-10 2005-07-27 株式会社東芝 研磨パッドのドレッシング方法及び半導体装置の製造方法
US6516815B1 (en) 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
JP3927768B2 (ja) 2000-11-17 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
JP3494435B2 (ja) * 2001-02-27 2004-02-09 東京エレクトロン株式会社 基板処理装置
US20020164875A1 (en) * 2001-05-04 2002-11-07 Leong Lup San Thermal mechanical planarization in integrated circuits
US6680252B2 (en) * 2001-05-15 2004-01-20 United Microelectronics Corp. Method for planarizing barc layer in dual damascene process
JP2003142427A (ja) * 2001-11-06 2003-05-16 Ebara Corp めっき液、半導体装置及びその製造方法
US6666749B2 (en) * 2001-08-30 2003-12-23 Micron Technology, Inc. Apparatus and method for enhanced processing of microelectronic workpieces
US6589881B2 (en) * 2001-11-27 2003-07-08 United Microelectronics Corp. Method of forming dual damascene structure
US7105446B2 (en) * 2003-09-04 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for pre-conditioning CMP polishing pad
JP2006013107A (ja) * 2004-06-25 2006-01-12 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
US8132503B2 (en) 2012-03-13
US20080060534A1 (en) 2008-03-13
US20060211237A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
CN1722425A (zh) 半导体结构
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1773690A (zh) 半导体结构及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1531028A (zh) 电镀方法
CN1601741A (zh) 半导体器件及其制造方法
CN1732561A (zh) 把金属和超低k值电介质集成
CN1146962C (zh) 用于半导体装置中的绝缘膜和半导体装置
CN1543668A (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
CN1129180C (zh) 半导体器件及其制造方法
CN100343975C (zh) 半导体装置的制造方法
CN1261997C (zh) 微电子工艺和结构
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1098746C (zh) 化学机械抛光装置和化学机械抛光方法
CN1885489A (zh) 半导体器件的制造方法
CN1421928A (zh) 具有埋入型导电层的半导体器件及其制造方法
CN1285764C (zh) 无电电镀溶液
CN1838399A (zh) 平坦化填隙材料的装置及方法
CN1761047A (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
TWI242234B (en) Method of improving device performance
CN1622321A (zh) 半导体器件及其制造方法
JP5208405B2 (ja) 基板の処理方法及びプログラム
CN1207773C (zh) 布线结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication