JPH09251989A - 水素ガスを用いた集積回路のプラズマ洗浄方法 - Google Patents

水素ガスを用いた集積回路のプラズマ洗浄方法

Info

Publication number
JPH09251989A
JPH09251989A JP8307900A JP30790096A JPH09251989A JP H09251989 A JPH09251989 A JP H09251989A JP 8307900 A JP8307900 A JP 8307900A JP 30790096 A JP30790096 A JP 30790096A JP H09251989 A JPH09251989 A JP H09251989A
Authority
JP
Japan
Prior art keywords
integrated circuit
flow
argon
hydrogen
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8307900A
Other languages
English (en)
Inventor
Joe W Zhao
ジョー・ダブリュー・ザオ
Zhihai Wang
ズィアイ・ワン
Wilbur G Catabay
ウィルバー・ジー・キャタベイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH09251989A publication Critical patent/JPH09251989A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積回路から特に集積回路上のアスペクト比
の高いバイアなどの凹部から残存物質を除去すること。 【解決手段】 基板（１０）とその上に配置された層
（１２）から成る集積回路が入れられた反応箱の内部に
アルゴン及び水素の流れが導かれ、活性化されプラズマ
が形成される。集積回路上の物質は、アスペクト比の高
いバイア（１４）の中の物質も含めて、活性化されたア
ルゴン及び水素の流れと反応し気体状の副生成物を生じ
ることによって、除去される。物質の除去が行われた後
で、アルゴン及び水素の流れとプラズマを中断させて、
集積回路を反応箱から取り出す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロエレクト
ロニクス・プロセシングの分野に関する。更に詳しく
は、本発明は、集積回路デバイスのプラズマ洗浄の分野
に関する。
【０００２】
【従来の技術】集積回路は、異なる物質から成る複数の
層を配置（デポジット）することによって形成される。
それぞれの層は、配置されると、その層が設計されてい
る機能に従いパターニングされる。例えば、電気的相互
接続システムの一部として設計された層は、金属ベース
の化合物から形成され得る。この金属ベースの化合物の
層は、次に、エッチングされ、リード線によって接続さ
れる接点領域のパターンを形成する。
【０００３】層が形成されるべきパターンは、フォトリ
ソグラフィ技術によるプロセスによって作られることが
多い。典型的な方法では、配置された層が、ポリマ・ベ
ースのフォトレジストを用いてコーティングされる。所
望のパターンのイメージを有するマスクが、フォトレジ
ストによって被覆された層の近傍に置かれる。マスクか
らのイメージが、マスクにおけるパターンによって被覆
されていないフォトレジストの領域を露光することによ
って、フォトレジストに転写される。露光の後で、フォ
トレジストは現像され、フォトレジストの部分は、マス
クにおけるパターンによって定義されるように、洗い流
される。このようにして、層のパターニングされるべき
領域はフォトレジストによって被覆され、層のそれ以外
の領域が露出する。
【０００４】層の露出された領域は、ウェット又はドラ
イ・エッチングのどちらかを用いて除去される。ウェッ
ト・エッチングは、典型的には、フォトレジストによっ
て保護されていない層の部分と反応してその部分を除去
する水ベースの溶液を用いて行われる。ドライ・エッチ
ングは、不活性気体か層の物質と反応する気体かのどち
らかを、層に対してスパッタリングすることによって行
われ得る。エッチングによって、層の露出している領域
が除去されるが、フォトレジストによって保護されてい
る層の領域は完全なままで残る。このようにして、パタ
ーンが、マスクからフォトレジストに、そして最終的に
は層自体に転写される。
【０００５】いったん層がパターニングされると、通
常、フォトレジストは除去されて、集積回路を次の層を
配置する又はそれ以外のプロセスを行う準備をする。後
に続くプロセスの前に、フォトレジストを、可能な限り
完全に除去しておくことが重要である。フォトレジスト
がいくらかでも層の表面上に除去されずに残っている
と、完成した集積回路の動作に影響することがある。例
えば、第１の金属層の上に第２の金属層を配置する場合
には、第１の金属層の上に残っているフォトレジストの
ために、２つの層をオーム接続させることが意図されて
いる領域において、開回路が生じうる。
【０００６】フォトレジストは、水性の溶液を、単独
で、又は、物理的にスクラブ（ごしごし擦る）すること
やパルス状のジェットと組み合わせて使用することによ
って除去できる。しかし、水ベースの溶液を用いるなど
のフォトレジスト除去方法では、集積回路の露出した表
面上に、酸化シリコンなどの酸化物が形成される傾向が
ある。層の表面上に酸化物があると、フォトレジストに
関して上述したのと同じタイプの問題が生じうる。従っ
て、集積回路の次の層が配置される前に、それ以前に配
置されパターニングされた層には、酸化物や、ポリマ・
ベースのフォトレジスト、及びそれ以外の溶液などの望
ましくない物質が残存しているべきではない。
【０００７】集積回路は、アルゴンなどの不活性ガスを
用いてプラズマ洗浄して、不所望な物質を除去すること
ができる。プラズマによって生じる活性化されたアルゴ
ン・イオンは、集積回路上にある物質に物理的に衝撃を
与え、その物質を、気体状態で排除し得るような態様
で、移動させる。集積回路の比較的平坦な領域は、この
ようにして適切に洗浄することが極端に困難ではない。
【０００８】
【発明が解決すべき課題】しかし、集積回路のバイアな
どの凹状の領域は、洗浄が、それ以上に困難である。こ
のことは、集積回路における幾何学的配列（ジオメト
リ）が縮小されているので、特に真実である。デバイス
の幾何学的配列の縮小により、結果的に、バイアスなど
のトポロジカルな形状（フィーチャー）のアスペクト比
が増加する。ある形状のアスペクト比とは、その形状の
深さを、その形状の幅で割った値である。従って、アス
ペクト比が増加することは、その形状の深さが、その形
状の幅に比例して増加していることを示す。
【０００９】新世代の集積回路が要求する、これまでよ
りも比較的深く、幅の狭いバイアから物質を的確に除去
することは、ますます困難になってきた。その理由は、
高いアスペクト比のバイアの底においてアルゴンによっ
て取り除かれる物質は、その深くて幅の狭いバイアから
出ることができる前に、そのバイアの側壁に再度付着す
る傾向があるからである。また、その物質は、集積回路
のより平坦な領域に再び付着することもある。これによ
り、集積回路は、その後のプロセスや使用において問題
が生じることになる。
【００１０】従って、アスペクト比の高いトポロジカル
な形状を有する集積回路から、酸化物やポリマなどの不
所望な物質を、その物質が集積回路に再び付着しないよ
うな態様で除去する方法が、必要である。
【００１１】
【課題を解決する手段】上述の及びそれ以外の目的は、
不所望の物質を集積回路から除去するある方法によって
達成される。この方法では、集積回路は、反応箱の内部
に置かれ、この反応箱の中に、アルゴンの流れと水素の
流れとが導かれる。ただし、水素の流れは、アルゴンの
流れよりも大量とする。アルゴン及び水素の流れは、付
勢（活性化）され、プラズマを形成する。集積回路は、
物質の少なくとも一部が集積回路から除去されるのに十
分な長さの時間、プラズマの内部に保持され、物質は気
体状の副生成物（バイプロダクト）に変化する。
【００１２】本発明の更なる効果は、添付した図面を参
照して次の実施例の説明を読むことから明らかになる。
添付の図面は、寸法通りではない。また、複数の図を通
じて、同じ要素には、同じ参照番号を付してある。
【００１３】
【実施例】次に図面を参照すると、図１には、基板１０
と層１２とを含む集積回路の断面図が示されている。層
１２には、高さ１６及び幅１８を有するバイア１４が形
成されている。本発明は、これ以外のアスペクト比を有
するバイア１４にも等しく応用できるが、２よりも大き
なアスペクト比を有するバイア１４に、特に、適切であ
る。
【００１４】バイア１４の底部には、基板１０に接し
て、酸化物２２などの物質の層が形成されている。基板
１０がシリコン基板である場合には、酸化物の層２２
は、酸化シリコンであり得る。バイア１４の底部の１つ
の角（コーナー）には、その前のエッチング・ステップ
で残ったポリマなどの物質２０Ｂが存在する。層１２の
頂部表面には、更にポリマＡが存在する。
【００１５】ポリマ２０Ａ、２０Ｂや酸化物２２などの
不所望の物質は、そのまま残存していると、集積回路の
正しい動作にとって問題を生じることがある。例えば、
酸化物２２は、基板１０とそれ以降に配置される層との
間の所望の電気的接続を禁止する又は妨げ得る。ポリマ
２０Ａ、２０Ｂは、それ以降に配置される層、基板１０
及び層１２の間の接着を減少させ、それにより、それ以
降に配置される層が剥がれることの原因となり、結果的
に集積回路を故障させることもあり得る。
【００１６】物質２０Ａ、２０Ｂ、２０を除去するため
に、集積回路は、反応箱の中に置かれる。本発明による
方法を実現するには複数の異なる反応箱が使用可能であ
るが、この好適実施例では、米国カリフォルニア州サン
タクララのＡＭＴ社によって製造されたモデルＥｎｄｕ
ｒａを用いている。
【００１７】アルゴンの流れが、約１ｓｃｃｍと約２０
ｓｃｃｍの間の流率で、最も好ましくは約５ｓｃｃｍ
で、反応箱の中に導かれる。水素の流れもまた、約１ｓ
ｃｃｍと約１００ｓｃｃｍの間の流率で、最も好ましく
は約２０ｓｃｃｍで、反応箱の中に導かれる。アルゴン
と水素との流率は、集積回路から本発明に従って物質を
除去するプラズマが形成されるのに十分でなければなら
ない。
【００１８】好適実施例では、アルゴンの流れに対する
水素の流れの比率は、約１：２０と１００：１との間で
あって、最も好ましくは、４：１である。反応箱は、好
ましくは、真空ポンプに接続される。この真空ポンプ
は、反応箱の圧力を、約１ｍｔｏｒｒと約２０ｍｔｏｒ
ｒとの間に、最も好ましくは、約３ｍｔｏｒｒに維持す
る。
【００１９】水素とアルゴンとの流れは、活性化（付
勢）されて、図２に示されるように、正のアルゴン及び
水素イオンを生じる。イオンは、ＲＦ発生器によって作
られるプラズマの中で生じる。この好適実施例において
は、ＲＦ発生器は、約２０ワットから約４００ワットの
間の最も好ましくは２５０ワットの電力で、約５０ＫＨ
ｚから約約４００ＫＨｚの最も好ましくは約２００ＫＨ
ｚの周波数で、動作する。反応箱の内部の温度は、好ま
しくは、約２５℃から約４００℃の最も好ましくは２０
０℃に維持される。
【００２０】アルゴン及び水素のイオンは、好適実施例
においては、約１０ボルトから６００ボルトの最も好ま
しくは約４００ボルトの負のＤＣバイアスによって集積
回路の方向に加速される。イオンは、このＤＣバイアス
によって、バイア１４の中に引き込まれる。
【００２１】２つの中では大きい方のアルゴン・イオン
は、物質２０Ａ、２０Ｂ、２２に物理的に衝撃を与え、
その一部を移動させ、その表面積を増加させることを助
ける。アルゴン・イオンによる衝撃だけで、集積回路か
らポリマ２０Ａが除去されることもある。しかし、バイ
ア１４は非常にアスペクト比が高いために、アルゴン・
イオンによって排除されたポリマ２０Ｂ及び酸化物２２
の一部は、バイア１４の側壁上に再び接着する可能性が
ある。従って、本発明では、水素イオンによって、アル
ゴン・イオンを補助することになる。
【００２２】水素イオンは、物質２０Ａ、２０Ｂ、２２
との反応性を有する。水素イオンとポリマ２０Ａ、２０
Ｂとの反応は、図３に示すように、水蒸気２６と炭化水
素ガス２８とを生じる。水素イオンと酸化物２２との反
応は、気体状のＳｉＨｘ３０を生じる。これらの気体状
の副生成物（バイプロダクト）２６、２８、３０は、バ
イア１４の側壁に再付着しない傾向にあり、従って、例
えば、ポンプによって排気することにより集積回路及び
反応箱から除去することができるので、結果的に、アル
ゴンだけを用いた場合よりも、完全な洗浄を行うことが
できる。
【００２３】所望の量の物質２０Ａ、２０Ｂ、２２が除
去されると、アルゴンと水素とのプラズマ及び流れは、
中断される。この好適実施例では、物質２０Ａ、２０
Ｂ、２２のすべてが、反応を約５秒から約５分の間、最
も好ましくは、約１分間、継続させることによって、除
去される。この時点において、物質２０Ａ、２０Ｂ、２
２のほとんど、好ましくはすべては、図４に示すよう
に、集積回路から除去されている。次に、集積回路を反
応箱から取り出す。
【００２４】以上で本発明の特定の実施例について説明
したが、本発明は、当業者には広く知られている多数の
プロセスに適用することが可能であることを、理解すべ
きである。
【図面の簡単な説明】
【図１】バイアを有する集積回路の断面図である。
【図２】バイアを貫通する水素及びアルゴンの付勢され
た流れの断面図である。
【図３】バイアにおいて生成された気体状の副生成物の
断面図である。
【図４】洗浄されたバイアの断面図である。
フロントページの続き (72)発明者 ズィアイ・ワン アメリカ合衆国カリフォルニア州95050, サンタ・クララ，モンロー・ストリート 2250，ナンバー306 (72)発明者 ウィルバー・ジー・キャタベイ アメリカ合衆国カリフォルニア州95051, サンタ・クララ，ポメロイ 936

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 集積回路から物質を除去する方法におい
    て、 反応箱の内部に前記集積回路を置くステップと、 前記反応箱の中にアルゴンの流れを導くステップと、 前記反応箱の中に、アルゴンの前記流れよりも大量の水
    素の流れを導くステップと、 アルゴン及び水素の前記流れを付勢してプラズマを形成
    するステップと、 前記集積回路を前記プラズマの内部に保ち、よって、前
    記物質の少なくとも一部を前記集積回路から除去するの
    に十分な長さの時間の間、前記物質を気体状の副生成物
    に変化させるステップと、 を含むことを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、前記気体
    状の副生成物を前記反応箱の外へポンプによって排出す
    るステップを更に含むことを特徴とする方法。
  3. 【請求項３】 請求項１記載の方法において、 前記集積回路を、前記物質の実質的にすべてを前記集積
    回路から除去するのに十分な長さの時間の間、前記プラ
    ズマの内部に保つステップと、 前記集積回路を前記反応箱から取り出すステップと、 を含むことを特徴とする方法。
  4. 【請求項４】 請求項１記載の方法において、前記集積
    回路に、前記集積回路が前記プラズマの内部にある間、
    約１０ボルトと約６００ボルトとの間の負のバイアスを
    加えるステップを更に含むことを特徴とする方法。
  5. 【請求項５】 請求項１記載の方法において、アルゴン
    の前記流れは、約１ｓｃｃｍと約２０ｓｃｃｍとの間で
    あることを特徴とする方法。
  6. 【請求項６】 請求項１記載の方法において、水素の前
    記流れは、約１ｓｃｃｍと約１００ｓｃｃｍとの間であ
    ることを特徴とする方法。
  7. 【請求項７】 請求項１記載の方法において、アルゴン
    の前記流れに対する水素の前記流れの比率は、約１：２
    ０と約１００：１との間であることを特徴とする方法。
  8. 【請求項８】 請求項１記載の方法において、水素及び
    アルゴンの前記流れは、約２０ワットと約４００ワット
    との間で動作するＲＦ電力源によって付勢されることを
    特徴とする方法。
  9. 【請求項９】 請求項１記載の方法において、前記集積
    回路から除去される前記物質は、ポリマと酸化物とを含
    むことを特徴とする方法。
  10. 【請求項１０】 請求項６記載の方法において、前記気
    体状の副生成物は、水蒸気、炭化水素ガス、及びＳｉＨ
    ｘを含むことを特徴とする方法。
  11. 【請求項１１】 請求項１記載の方法において、前記集
    積回路は、約５秒から約５分の間、前記プラズマの内部
    に保たれることを特徴とする方法。
  12. 【請求項１２】 請求項１記載の方法において、前記反
    応箱の内部の温度は、約２５℃と約４００℃との間に維
    持されることを特徴とする方法。
  13. 【請求項１３】 集積回路からポリマと酸化物とを除去
    する方法において、 反応箱の内部に前記集積回路を置くステップと、 前記反応箱の中に、約１ｓｃｃｍと約２０ｓｃｃｍとの
    間のアルゴンの流れを導くステップと、 前記反応箱の中に、約１ｓｃｃｍと約１００ｓｃｃｍと
    の間の水素の流れを、アルゴンの前記流れに対する水素
    のこの流れの比率が約１：２０と約１００：１との間に
    なるように、導くステップと、 アルゴン及び水素の前記流れを、約２０ワットと約４０
    ０ワットとの間で動作するＲＦ電力源によって付勢して
    プラズマを形成するステップと、 前記反応箱の内部の温度を約２５℃と約４００℃との間
    に維持するステップと、 前記集積回路を前記プラズマの内部に保ち、よって、前
    記ポリマと酸化物とを、約５秒から約５分の間、水蒸
    気、炭化水素ガス、及びＳｉＨｘに変化させるステップ
    と、 前記集積回路に、前記集積回路が前記プラズマの内部に
    ある間、約１０ボルトと約６００ボルトとの間の負のバ
    イアスを加えるステップと、 前記水蒸気、炭化水素ガス、及びＳｉＨｘを前記反応箱
    の外へポンプによって排出するステップと、 前記集積回路を前記反応箱から取り出すステップと、 を更に含むことを特徴とする方法。
  14. 【請求項１４】 集積回路上の高アスペクト比のバイア
    からポリマを除去する方法において、 反応箱の内部に前記集積回路を置くステップと、 前記反応箱の中にアルゴンの流れを導くステップと、 前記反応箱の中に、アルゴンの前記流れよりも大量の水
    素の流れを導くステップと、 アルゴン及び水素の前記流れを付勢してプラズマを形成
    するステップと、 アルゴン及び水素の前記付勢された流れを用いて前記バ
    イアを貫通するステップと、 前記集積回路を前記プラズマの内部に保ち、よって、前
    記ポリマの少なくとも一部を前記集積回路から除去する
    のに十分な長さの時間の間、前記ポリマを気体状の副生
    成物に変化させるステップと、 を含むことを特徴とする方法。
  15. 【請求項１５】 請求項１４記載の方法において、アル
    ゴンの前記流れは、約１ｓｃｃｍと約２０ｓｃｃｍとの
    間であることを特徴とする方法。
  16. 【請求項１６】 請求項１４記載の方法において、水素
    の前記流れは、約１ｓｃｃｍと約１００ｓｃｃｍとの間
    であることを特徴とする方法。
  17. 【請求項１７】 請求項１４記載の方法において、アル
    ゴンの前記流れに対する水素の前記流れの比率は、約
    １：２０と約１００：１との間であることを特徴とする
    方法。
  18. 【請求項１８】 請求項１４記載の方法において、水素
    及びアルゴンの前記流れは、約２０ワットと約４００ワ
    ットとの間で動作するＲＦ電力源によって付勢されるこ
    とを特徴とする方法。
  19. 【請求項１９】 請求項１４記載の方法において、前記
    バイアの前記アスペクト比は、約０．８：１よりも大き
    いことを特徴とする方法。
  20. 【請求項２０】 請求項１４記載の方法において、前記
    反応箱の内部の温度は、約２５℃と約４００℃との間に
    維持されることを特徴とする方法。
  21. 【請求項２１】 請求項１４記載の方法において、前記
    集積回路に、前記集積回路が前記プラズマの内部にある
    間、約１０ボルトと約６００ボルトとの間の負のバイア
    スを加えるステップを更に含むことを特徴とする方法。
  22. 【請求項２２】 集積回路上の高アスペクト比のバイア
    から酸化シリコンを除去する方法において、 反応箱の内部に前記集積回路を置くステップと、 前記反応箱の中にアルゴンの流れを導くステップと、 前記反応箱の中に、アルゴンの前記流れよりも大量の水
    素の流れを導くステップと、 アルゴン及び水素の前記流れを付勢してプラズマを形成
    するステップと、 アルゴン及び水素の前記付勢された流れを用いて前記バ
    イアを貫通するステップと、 前記酸化シリコンとアルゴン及び水素の前記付勢された
    流れとを反応させてＳｉＨｘを形成することによって、
    前記バイアから酸化シリコンを除去するステップと、 前記ＳｉＨｘをポンプによって前記反応箱の外部に排出
    するステップと、 約５秒から約５分の間の時間の後に、アルゴン及び水素
    の前記プラズマ及び流れを中断するステップと、 前記集積回路を前記反応箱から取り出すステップと、 を含むことを特徴とする方法。
  23. 【請求項２３】 請求項２２記載の方法において、アル
    ゴンの前記流れに対する水素の前記流れの比率は、約
    １：２０と約１００：１との間であることを特徴とする
    方法。
  24. 【請求項２４】 請求項２２記載の方法において、水素
    及びアルゴンの前記流れは、約２０ワットと約４００ワ
    ットとの間で動作するＲＦ電力源によって付勢されるこ
    とを特徴とする方法。
  25. 【請求項２５】 請求項２２記載の方法において、前記
    バイアの前記アスペクト比は、約０．８：１よりも大き
    いことを特徴とする方法。
  26. 【請求項２６】 請求項２２記載の方法において、前記
    集積回路に、前記集積回路が前記プラズマの内部にある
    間、約１０ボルトと約６００ボルトとの間の負のバイア
    スをかけるステップを更に含むことを特徴とする方法。
JP8307900A 1996-03-14 1996-11-19 水素ガスを用いた集積回路のプラズマ洗浄方法 Pending JPH09251989A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US615437 1990-11-16
US08/615,437 US5660682A (en) 1996-03-14 1996-03-14 Plasma clean with hydrogen gas

Publications (1)

Publication Number Publication Date
JPH09251989A true JPH09251989A (ja) 1997-09-22

Family

ID=24465363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8307900A Pending JPH09251989A (ja) 1996-03-14 1996-11-19 水素ガスを用いた集積回路のプラズマ洗浄方法

Country Status (2)

Country Link
US (1) US5660682A (ja)
JP (1) JPH09251989A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190985A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc チャネル長の長い半導体素子及びその製造方法
KR20150032208A (ko) * 2013-09-16 2015-03-25 에스피티에스 테크놀러지스 리미티드 반도체 구조의 전세정

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US7053002B2 (en) 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6372301B1 (en) 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
WO2001013427A1 (en) * 1999-08-18 2001-02-22 Advanced Micro Devices, Inc. Method for contact size control for nand technology
EP1081751A3 (en) * 1999-09-02 2003-03-19 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
US7014887B1 (en) 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6265320B1 (en) * 1999-12-21 2001-07-24 Novellus Systems, Inc. Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
JP2002134604A (ja) 2000-10-27 2002-05-10 Oki Electric Ind Co Ltd 半導体装置における素子分離領域の形成方法
US6319842B1 (en) * 2001-01-02 2001-11-20 Novellus Systems Incorporated Method of cleansing vias in semiconductor wafer having metal conductive layer
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6737361B2 (en) * 2001-04-06 2004-05-18 Wafermaster, Inc Method for H2 Recycling in semiconductor processing system
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US6630406B2 (en) * 2001-05-14 2003-10-07 Axcelis Technologies Plasma ashing process
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6680164B2 (en) 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US6797627B1 (en) 2001-12-05 2004-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
KR20030087161A (ko) * 2002-05-07 2003-11-13 아남반도체 주식회사 반도체 소자의 금속배선 상에 존재하는 잔류물 제거 방법
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
US7244683B2 (en) 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US7799685B2 (en) * 2003-10-13 2010-09-21 Mattson Technology, Inc. System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing
US20050158667A1 (en) * 2004-01-20 2005-07-21 Applied Materials, Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
WO2005072211A2 (en) * 2004-01-20 2005-08-11 Mattson Technology, Inc. System and method for removal of photoresist and residues following contact etch with a stop layer present
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US7202176B1 (en) 2004-12-13 2007-04-10 Novellus Systems, Inc. Enhanced stripping of low-k films using downstream gas mixing
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US7205164B1 (en) 2005-01-19 2007-04-17 Silicon Magnetic Systems Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US8052799B2 (en) * 2006-10-12 2011-11-08 International Business Machines Corporation By-product collecting processes for cleaning processes
US20080160754A1 (en) * 2006-12-27 2008-07-03 International Business Machines Corporation Method for fabricating a microelectronic conductor structure
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
JP5770740B2 (ja) 2009-12-11 2015-08-26 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US20150099358A1 (en) * 2013-10-07 2015-04-09 Win Semiconductors Corp. Method for forming through wafer vias in semiconductor devices
US9305839B2 (en) 2013-12-19 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Curing photo resist for improving etching selectivity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US10115572B2 (en) * 2016-01-26 2018-10-30 Applied Materials, Inc. Methods for in-situ chamber clean in plasma etching processing chamber
US10276504B2 (en) * 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
CN108831859A (zh) * 2018-06-15 2018-11-16 武汉新芯集成电路制造有限公司 通孔的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
GB8827933D0 (en) * 1988-11-30 1989-01-05 Plessey Co Plc Improvements relating to soldering processes
US5089441A (en) * 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
US5432073A (en) * 1993-09-27 1995-07-11 United Microelectronics Corporation Method for metal deposition without poison via

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190985A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc チャネル長の長い半導体素子及びその製造方法
JP4726612B2 (ja) * 2004-12-28 2011-07-20 株式会社ハイニックスセミコンダクター チャネル長の長い半導体素子の製造方法
US8026557B2 (en) 2004-12-28 2011-09-27 Hynix Semiconductor, Inc. Semiconductor device with increased channel length and method for fabricating the same
KR20150032208A (ko) * 2013-09-16 2015-03-25 에스피티에스 테크놀러지스 리미티드 반도체 구조의 전세정
JP2015092548A (ja) * 2013-09-16 2015-05-14 エスピーティーエス テクノロジーズ リミティド 半導体構造のプレクリーニング
US10978291B2 (en) 2013-09-16 2021-04-13 Spts Technologies Limited Pre-cleaning a semiconductor structure

Also Published As

Publication number Publication date
US5660682A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
JPH09251989A (ja) 水素ガスを用いた集積回路のプラズマ洗浄方法
US5661083A (en) Method for via formation with reduced contact resistance
JPH09181055A (ja) 半導体ウエハの上面及び側壁からのポリマー除去
WO2000024046A1 (fr) Procede d'attaque au plasma
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JPH11260785A (ja) フォトレジスト材料とエッチング残留物の除去方法
WO2003090267A1 (en) Method for removing photoresist and etch residues
JPH05226299A (ja) 半導体装置の製造方法
JPH07153746A (ja) ドライエッチング室のクリーニング方法
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
JP4077241B2 (ja) 半導体装置の製造方法
JPH08153710A (ja) 半導体装置の製造方法
US6566269B1 (en) Removal of post etch residuals on wafer surface
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JP2023549608A (ja) 極紫外線（ｅｕｖ）レジストパターニング現像のための方法
KR20030093186A (ko) 비아를 형성하는 과정에서 나온 에칭 잔여물을 제거하기위한 방법
JP3258240B2 (ja) エッチング方法
JPH0697127A (ja) 配線形成方法
US7055532B2 (en) Method to remove fluorine residue from bond pads
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
JP3250240B2 (ja) 半導体装置の製造方法
JP2001237228A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JPH05109673A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060705