KR920004517B1 - 실리콘계 보호막을 사용한 반도체 장치의 제조방법 - Google Patents

실리콘계 보호막을 사용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR920004517B1
KR920004517B1 KR1019890000609A KR890000609A KR920004517B1 KR 920004517 B1 KR920004517 B1 KR 920004517B1 KR 1019890000609 A KR1019890000609 A KR 1019890000609A KR 890000609 A KR890000609 A KR 890000609A KR 920004517 B1 KR920004517 B1 KR 920004517B1
Authority
KR
South Korea
Prior art keywords
protective film
stress buffer
resist
silicon
semiconductor device
Prior art date
Application number
KR1019890000609A
Other languages
English (en)
Other versions
KR890012378A (ko
Inventor
에쯔시 아다찌
히로시 아다찌
오사무 하야시
가즈오 오가하시
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR890012378A publication Critical patent/KR890012378A/ko
Application granted granted Critical
Publication of KR920004517B1 publication Critical patent/KR920004517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

실리콘계 보호막을 사용한 반도체 장치의 제조방법
제 1 도는 본 발명의 일 실시예에 의한 본딩패드 형성공정을 표시하는 반도체 장치의 단면도.
제 2 도는 종래의 본딩패드 형성 공정을 표시하는 반도체 장치의 단면도.
제 3 도는 응력완충 보호막 표면의 오거(Auger) 전자분광 스펙트럼을 표시하는 그래프.
제 4 도는 질소 플라즈마 처리를 행한 응력완충 보호막 표면의 오거 전자분광 스텍트럼을 표시하는 그래프.
제 5 도는 질소 플라즈마 처리를 행한 응력완충 보호막을 2분간 스퍼터링한 표면의 오거 전자분광 스펙트럼을 표시하는 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 알미늄 배선
3 : 유리 코우트막 4 : 레지스트
5 : 응력완충보호막 6 : Si의 피크
7 : C의 피크 8 : O의 피크
9 : N의 피크
본 발명은 반도체 장치의 응력완충 보호막으로서 실리콘계 보호막을 사용한 반도체 장치의 제조방법에 관한 것이다.
종래로 부터 EPROM 등의 반도체 장치에 설치되어 있는 응력완충 보호막으로서는 예를들어 「기능재료, 7, 9-15(1983)」이나「전기화학(Denki kagaku), 51, No.7, 554-558(1983)」등에 개시되어 있는 것과 같이 폴리 이미드계의 재료가 사용되고 있다.
폴리 아미드계의 재료는 막 형성이 간편하며 내열성에 뛰어난 보호막을 부여할 수 있으나 제 2 도에 표시하는 것과 같이 반도체 장치의 제조 공정에 있어서 본딩 패드등의 배선 패턴을 형성하는 공정이 번잡해진다는 문제가 있다. 제 2 도 (g)~(o)는 반도체 장치의 제조공정에 있어서 종래의 방법에 의하여 응력완충 보호막을 설치하고 알미늄 배선에 와이어 본드하기 위한 패드를 여는 공정을 표시하는 단면도이며 1은 실리콘기판, 2는 알미늄 배선, 3은 유리 코우트막, 4는 레지스트, 55는 응력완충 보호막이다. 종래의 방법에서는 우선 제 2g 도에 표시한 것과 같이 알미늄 배선(2)이 설치되어 그 위에 유리 코우트막(3)이 형성된 실리콘 기판(1)에 유리 코우트막(3)에 구멍을 뚫기 위한 레지스트(4)가 도포된다.
다음에 (h)~(j)에 표시하는 것과 같이 레지스트(4)를 패터닝하고 4불화탄소와 산소의 혼합가스의 플라즈마를 사용한 드라이 처리에 의하여 유리 코우트막(3)을 에칭하여 유리 코우트막(3)에 구멍을 뚫어 다시 레지스트(4)를 산소 플라즈마를 사용한 드라이 처리를 하여 제거한다.
다음에 (k)에 표시한 것과 같이 폴리 이미드계 재료로서 이루어지는 응력완충 보호막(55)을 형성하고 다시금 (l)~(m)에 표시하는 것과 같이 패드 구멍을 뚫기 위하여 다시한번 레지스트를 도포하고 패터닝한다.
다음에 (n)~(o)에 표시하는 것과 같이 응력완충 보호막(55)을 알카리 용액으로 처리하여 에칭하고 레지스트(4)를 아세톤, n-초산(醋酸)부틸 등의 용제를 사용한 웨트 처리를 행하여 제거하는 것에 의하여 패드가 형성된다.
이와 같이 유리 코우트막(3)을 에칭한 후 응력완충 보호막(55)을 형성하여 에칭할 필요가 있기 때문에 레지스트의 패터닝이 2회 필요하였었다.
후술하는 제 1 도의 (e)~(f)에 표시하는 것과 같이 응력완충 보호막(5)을 마스크로서 유리 코우트막(3)을 에칭하는 것이 가능하면 레지스트의 패터닝이 1회로 끝나는 것이지만 상술한 바와 같이 종래의 응력완충 보호막(55)을 폴리 이미드계 재료로서 이루어지는 것이 많아 유리 코우트막(3)의 에칭에 사용되는 4불화 탄소와 산소의 혼합가스의 플라즈마에 대하여 표면이 변질하여 또 응력완충 보호막(55)을 패턴 형성하기 위하여 사용한 레지스트 제거에 작업성의 양호한 산소 플라즈마 처리는 적용할 수 없다는 문제가 있다. 왜냐하면 폴리 이미드계 재료는 산소 플라즈마 처리로서 회화(灰化)되기 때문이다.
또 실리콘계 재료라 할지라도 산소 플라즈마 처리에 의하여 크랙이 발생하기 때문에 레지스트 제거는 용제를 사용할 필요가 있는 등의 작업성등이 뒤떨어지는 웨트 처리를 할 필요가 있다.
본 발명은 상기와 같은 문제를 해소하기 위하여 이루어진 것으로서 패드 구멍 형성 공정상의 페지스트의 패터닝이 한번으로 끝내며 레지스트 제거 및 유리 코우트막의 에칭이 드라이 처리로서 행할 수 있다는 종래의 방법에 비하여 공정이 대폭으로 간략화된 반도체 장치의 제조방법을 얻는 것을 목적으로 한다.
본 발명은 응력완충 보호막으로서 4불화 탄소 플라즈마에서 에칭되지 않고 또한 불활성 가스에 의한 표면개질(改質) 처리를 실시하는 것에 의하야 산소 플라즈마에 바래더라도 크랙이 생기지 않는 막이 되는 내 플라즈마성 실리콘계 응력완충 보호막을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법에 관한 것이다.
본 발명에 사용되는 4불화 탄소 플라즈마에서 에칭되지 않고 불활성 가스에 의한 표면 개질처리를 실시하는 것에 의하여 산소 플라즈마에 바래더라도 크랙이 생기지 않는 내 플라즈마성 실리콘계 응력완충 보호막으로서는 예를들면 「기능재료, 7, 14-15(1983)」이나 「전기화학(Denki Kagaku), 51, No.7, 555-556(1983)」에 개시되어 있는 것과 같은 일반식(I):
Figure kpo00001
(식중, R1은 페닐기 또는 바람직스러운 탄소수는 1~5의 저급 알킬기, R2는 수소원자, 메칠기 또는 에칠기, n은 2~1000, 바람직스럽기는 50~500의 정수를 표시한다.)로서 표시되는 사다리꼴 실리콘 폴리머 등으로 이루어지는 보호막을 들 수 있다.
또 응력완충 보호막의 두께는 2~10㎛가 바람직스럽다. 상기와 같은 폴리머로서 이루어지는 응력완충 보호막은 통상의 4불화 탄소 플라즈마에 의한 유리 코우트막의 에칭의 마스크로서 충분한 내 4불화 탄소 플라즈마성을 가지고 또 불활성 가스에 의한 표면 개질 처리에 의하여 응력 완충 보호막의 표면이 SiO2화 하여 산소 플라즈마에 바래도 크랙등이 생기지 않는 막이된다.
따라서 유리 코우트막을 4불화 탄소 플라즈마로서 에칭할 때의 레지스트가 된다.
이하 상기 응력완충 보호막을 사용하는 본 발명의 방법의 일 실시예를 제 1 도(a)~(f)에 기초하여 설명한다.
제 1 도에 있어서 1은 실리콘 기판, 2는 알미늄 배선, 3은 유리 코우트막, 4는 레지스트, 5는 응력완충 보호막이다. 우선 제 1a 도에 표시하는 것과 같이 알미늄 배선(2)이 설치되고 그 위에 유리 코우트막(3)이 형성된 실리콘 기판(1)위에 응력완충 보호막(5)이 되는 상기와 같은 폴리머를 톨루엔, 아니솔, 테트라히드로폴란 등의 유기 용제에 용해하여 농도 5~30％(중량 ％, 이하 같다.) 정도의 용액으로 한 것을 건조후의 두께가 2~10㎛가 되도록 회전 도포법 등에 의하야 도포한 다음 질소 분위기 중 150~300℃에서 1~2시간 베이크하여 응력완충 보호막(5)을 형성한다.
또한 실리콘 기판(1), 알미늄 배선(2) 및 유리 코우트막(3)은 어느 것이나 종래와 같은 것이다.
다음에 질소, 알곤, 네온 등의 불활성 가스의 플라즈마 처리 또는 그들의 이온 주입에 의하여 응력완충 보호막의 표면 개질을 행한다.
상기 플라즈마의 발생방법은 RF, 마이크로파, ECR 등 어느 방법이라도 좋고 또 플라즈마 처리의 조건은 예를들면 RF, N2플라즈마의 경우 가스 유량 20~100cc/min, 압력 0.5~1Torr, 전력 300W~1KW, 처리시간 15~60분으로 행하는 것이 바람직스럽고 또 질소, 알곤, 네온 등의 불활성 가스의 이온주입의 조건은 예를들면 질소의 경우 주입량 1~5×1017N+/㎠, 주입 에너지 50~100KeV로서 행하는 것이 바람직스럽다.
여기서 본 명세서에 말하는 표면 개질이란 응력완충 보호막을 그 표면에서 바라건데 0.1~0.5㎛의 깊이까지를 SiO2화 하는 것을 말한다.
다음에 (b)~(c)에 표시하는 것과 같이 응력완충 보호막(5)을 에칭하기 위한 종래로 부터 사용되고 있는 포지티브형의 두께 2~3㎛의 레지스트(4)를 형성하고 소정의 마스크를 사용하여 노광하고 레지스트(4)를 패터닝한다.
다음에 (d)~(e)에 표시하는 것과 같이 응력완충 보호막(5)을 CHF3등의 플라즈마에서 드라이 처리하여 에칭한후 레지스트(4)를 산소 플라즈마로서 바람직스러운 것은 압력 1Torr, RF 전력 400W로서 처리하여 회화 제거한다.
다음에 (f)에 표시하는 것과 같이 에칭된 응력완충 보호막(5)을 마스크로 하여 유리 코우트막(3)을 4불화탄소 플라즈마로서 바라건데 O25％의 CF4/O2, 압력 1Torr, RF 전력 400~500W로서 에칭하는 것에 의하여 반도체 장치에 응력완충 보호막을 설치하고 본딩패드 등의 배선 패턴을 형성할 수가 있다.
(f)에 표시하는 유리 코우트막을 에칭할 때 응력완충 보호막은 표면의 SiO2화 되어 있는 부분은 에칭되지만 SiO2의 부분의 밑은 실리콘계 재료이기 때문에 마스크의 역할을 한다.
지금까지 설명한 것과 같이 종래의 방법에서는 제 2 도에 의하여 설명한 것과 같이 유리 코우트막(3)의 개공(開孔)과 응력완충막(55)의 개공과를 따로 따로 행하는 수가 많고 각각에 레지스트의 패터닝이 필요하였다.
이것에 대하여 본 발명의 방법에서는 패터닝된 응력완충 보호막(5)을 마스크로하여 (f)에 표시한 것과 같이 4불화 탄소 플라즈마로서 유리 코우트막(3)을 에칭하므로 레지스트의 패터닝이 한번에 끝나고 또 레지스트 제거를 드라이 처리로 행할 수가 있어서 공정이 대폭으로 간소화 된다.
다음에 본 발명의 제조 방법을 실시예에 기초하여 다시 구체적으로 설명하지만 본 발명은 이같은 실시예만에 한정되는 것은 아니다.
[실시예 1]
제 1a 도에 표시하는 것과 같이 두께 1㎛의 알미늄 배선이 설치되고 그 위에 두께 1㎛의 유리 코우트막이 형성된 실리콘 기판위에 평균 분자량 100000의 식:
Figure kpo00002
로서 표시되는 실리콘 폴리머를 아니솔에 용해하여 농도 20％의 용액으로 한 것을 건조 후의 두께가 5㎛가 되도록 회전 도포법에 의하여 도포한 후 250℃에서 1시간 베이크하여 응력완충 보호막을 형성했다. 얻어진 보호막의 표면의 오거(auger) 전자분광법으로 조사한 스펙트럼(이하 AES라함)을 제 3 도에 표시한다.
제 3 도에서 Si의 피크(6), C의 피크(7), O의 피크를 볼수가 있음을 알 수 있다.
다음에 응력완충 보호막의 표면을 질소가스 압력 0.8Torr, RF 전력 300W의 조건에서 60분간 플라즈마에 바래서 질소가스 플라즈마 처리에 의한 표면 개질 처리를 행하였다. 그 표면의 AES를 제 4 도에 표시한다.
제 4 도에서는 C의 피크(7)가 극히 작게 되어 N의 피크(9)를 약간 볼 수 있다. 이 일에서 응력완충 보호막의 표면의 유기성분이 제거되어 SiO2화 된 것을 알 수 있다. 더욱 표면에 N이 약간 들어가는 일이 있으나 유리 코우트막을 에칭할 때 동시에 제거되므로 문제는 되지 않는다.
다음에 제 1 도(b)~(c)에 표시하는 것과 같이 포지티브형 레지스트, 예를들면 동경응화공업주식회사 제 OFPR-800을 사용하여 두께 2㎛의 레지스트를 형성하여 소정의 마스크를 사용하여 노광하고 패터닝한다.
다음에 (d)~(e)에 표시하는 것과 같이 응력완충 보호막(5)을 CHF3압력 1Torr, RF 전력 400W의 플라즈마에서 에칭한 후 레지스트(4)를 효소 플라즈마에 의하여 압력 1Torr, RF 전력 400W로서 처리하여 회화 제거했다.
다음에 (f)에 표시하는 것과 같이 에칭된 응력완충 보호막(5)을 마스크로 하여 4불화 탄소 플라즈마에서 압력 1Torr, RF 전력 400W(O25％)의 조건으로 처리하여 유리 코우트막을 에칭하는 것에 의하여 반도체 장치에 응력완충 보호막을 설치하고 알미늄 배선에 와이어 본드하기 위한 패드를 설치하였다. 패드가 설치된 응력완충 보호막을 관찰한 결과 크랙은 전혀 인지되지 않았다.
더욱 참고로 제 5 도에 본 발명에 사용되는 질소 플라즈마 처리한 응력완충 보호막을 Ar로서 2분간 스프터링한 표면의 AES를 표시한다. Si, C, O의 피크가 제 3 도의 피크에 가깝고 이것에 의하여 질소 플라즈마 처리에 의하여 표면(0.15㎛ 이하)만이 SiO2화 하는 것을 알 수 있다.
실시예 1에서는 질소에 의한 플라즈마 처리를 행하였으나 Ar, Ne등의 불활성 가스의 플라즈마 또는 그들의 이온 주입에 의한 처리라 하더라도 또 다시 그들의 플라즈마 발생 방법은 RF, 마이크로파, ECR 어느 경우이던 상기 실시예와 같은 효과를 나타낸다.
이상과 같이 본 발명의 제조방법에 의하면 응력완충 보호막의 재료를 종래의 폴리 이미드계 재료에 대신하여 실리콘계 재료로서 다시금 불활성 가스에 의하여 응력완충 보호막의 표면개질 처리를 행하였으므로 본딩패드 등을 형성하는 공정을 간략화할 수 있다는 효과가 있다.

Claims (5)

  1. 실리콘 기판(1)상에 설치된 알미늄 배선(2)을 피복한 유리 코우트막(3)상에 실리콘 물질의 응력완충 보호막(5)을 형성하는 공정과, 상기 형성된 응력완충 보호막(5)의 표면을 불활성 가스로 개질하는 공정과, 상기 응력완충 보호막의 개질된 표면상에 레지스트(4)를 형성하는 공정과, 소정영역에 있는 상기 레지스트를 제거하여 패턴을 형성하는 공정과, 상기 레지스트 제거공정에 의해 레지스트가 제거된 영역에 있는 상기 응력완충 보호막(5)을 제거하는 공정과, 남아있는 레지스트를 제거하는 공정 및, 상기 남아있는 응력완충 보호막(5)을 마스크로 사용하여 상기 응력완충 보호막(5)이 제거된 영역에 있는 상기 유리 코우트막(3)을 식각해서 상기 알미늄 배선(2)을 노출시키는 공정을 포함하는 실리콘계 보호막을 사용한 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 응력완충 보호막(5)의 표면을 상기 불활성 가스의 플라즈마 처리로 개질하는 공정을 포함하는 실리콘계 보호막을 사용한 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 응력완충 보호막(5)의 표면을 상기 불활성 가스의 이온주입에 의해 개질하는 공정을 포함하는 실리콘계 보호막을 사용하는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서, 상기 응력완충 보호막(5)의 표면을 개질하여 상기 표면이 SiO2층으로 변화되게 하는 공정을 포함하는 실리콘계 보호막을 사용한 반도체 장치의 제조방법.
  5. 제 1 항에 있어서, 상기 응력완충 보호막(5)의 표면을 0.1 내지 0.5㎛의 깊이로 개질하는 공정을 포함하는 실리콘계 보호막을 사용한 반도체 장치의 제조방법.
KR1019890000609A 1988-01-21 1989-01-20 실리콘계 보호막을 사용한 반도체 장치의 제조방법 KR920004517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63011217A JP2503565B2 (ja) 1988-01-21 1988-01-21 半導体装置の製造方法
JP63-11217 1988-01-21

Publications (2)

Publication Number Publication Date
KR890012378A KR890012378A (ko) 1989-08-26
KR920004517B1 true KR920004517B1 (ko) 1992-06-08

Family

ID=11771799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000609A KR920004517B1 (ko) 1988-01-21 1989-01-20 실리콘계 보호막을 사용한 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5023204A (ko)
JP (1) JP2503565B2 (ko)
KR (1) KR920004517B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
KR930001988B1 (ko) * 1988-04-05 1993-03-20 미쓰비시뎅끼 가부시끼가이샤 반도체 봉지용 에폭시 수지조성물
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
US5393373A (en) * 1991-07-11 1995-02-28 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
KR950009740B1 (ko) * 1991-11-12 1995-08-26 금성일렉트론주식회사 메모리 캐패시터 제조방법 및 그 구조
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JP3370806B2 (ja) 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
US5474956A (en) * 1995-03-14 1995-12-12 Hughes Aircraft Company Method of fabricating metallized substrates using an organic etch block layer
JPH10330188A (ja) * 1997-05-29 1998-12-15 Kobe Steel Ltd ダイヤモンドの微細加工方法
DE69811296D1 (de) * 1997-07-11 2003-03-20 Bosch Gmbh Robert Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips
KR100238991B1 (ko) * 1997-09-11 2000-04-01 백전호 공기가 주입된 에어모자를 이용한 다용도 안전모자와 헬멧
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4357570B2 (ja) * 2008-01-31 2009-11-04 株式会社東芝 磁気記録媒体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127174A (en) * 1976-04-19 1977-10-25 Matsushita Electric Ind Co Ltd Minute patern formation method
JPS56135928A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Forming method for pattern of silicone resin
JPS60249326A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd パタ−ン形成方法
JPS62247522A (ja) * 1986-04-18 1987-10-28 Fujitsu Ltd 半導体装置の製造方法
JPS62290139A (ja) * 1986-06-09 1987-12-17 Fujitsu Ltd 耐熱樹脂組成物
JPS6314432A (ja) * 1986-07-07 1988-01-21 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JPS63107122A (ja) * 1986-10-24 1988-05-12 Fujitsu Ltd 凹凸基板の平坦化方法
JPS63120774A (ja) * 1986-11-07 1988-05-25 Mitsubishi Electric Corp 高純度ＳｉＯ２薄膜形成法
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JPH01307227A (ja) * 1988-06-06 1989-12-12 Showa Denko Kk 微細加工方法
JPH029153A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体基板の平坦化処理法

Also Published As

Publication number Publication date
JP2503565B2 (ja) 1996-06-05
US5023204A (en) 1991-06-11
JPH01185924A (ja) 1989-07-25
KR890012378A (ko) 1989-08-26

Similar Documents

Publication Publication Date Title
KR920004517B1 (ko) 실리콘계 보호막을 사용한 반도체 장치의 제조방법
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US3962004A (en) Pattern definition in an organic layer
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
US4289574A (en) Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer
US4897365A (en) Reduced-beak planox process for the formation of integrated electronic components
US5126007A (en) Method for etching a pattern in layer of gold
US3519504A (en) Method for etching silicon nitride films with sharp edge definition
US6103596A (en) Process for etching a silicon nitride hardmask mask with zero etch bias
US5227341A (en) Method of manufacturing a semiconductor device using an isopropyl alcohol ashing step
JPH10326830A (ja) 半導体装置の製造方法
JPS5910059B2 (ja) 半導体装置の製法
US20050158666A1 (en) Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
JPH05109702A (ja) 半導体装置の製造方法
JP2019142209A (ja) 基板の成膜方法、及び液体吐出ヘッドの製造方法
JP3225676B2 (ja) 半導体装置の製造方法
KR0172773B1 (ko) 반도체 소자의 패드 형성 방법
KR970006937B1 (ko) 반도체 소자의 금속배선 형성방법
EP0068098B1 (en) Process for fabricating a device involving use of a photoresist
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
JP2991176B2 (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
KR19990045457A (ko) 이온 충격 공정을 견디기 위해 화학 처리된포토레지스트
KR0168166B1 (ko) 반도체 소자의 폴리머 제거방법
JPH05304129A (ja) シリコン酸化膜ドライエッチングの後処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030523

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee