KR100319894B1 - 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법 - Google Patents

표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법 Download PDF

Info

Publication number
KR100319894B1
KR100319894B1 KR1019990028209A KR19990028209A KR100319894B1 KR 100319894 B1 KR100319894 B1 KR 100319894B1 KR 1019990028209 A KR1019990028209 A KR 1019990028209A KR 19990028209 A KR19990028209 A KR 19990028209A KR 100319894 B1 KR100319894 B1 KR 100319894B1
Authority
KR
South Korea
Prior art keywords
surface wave
wave plasma
glass plate
etching
reaction chamber
Prior art date
Application number
KR1019990028209A
Other languages
English (en)
Other versions
KR20010009696A (ko
Inventor
이철규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990028209A priority Critical patent/KR100319894B1/ko
Priority to TW088121672A priority patent/TW589404B/zh
Priority to US09/556,733 priority patent/US6479390B1/en
Priority to JP2000212978A priority patent/JP3782647B2/ja
Publication of KR20010009696A publication Critical patent/KR20010009696A/ko
Application granted granted Critical
Publication of KR100319894B1 publication Critical patent/KR100319894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 마이크로파에 의해 표면파를 발생시킬 수 있는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각 장치의 반응 챔버 내에 로딩된 반도체 웨이퍼 상의 물질막을 식각하는 방법을 제공한다. 상기 방법은 이온 밀도가 높고 질량이 큰 이온을 포함하는 아르곤이나 제논의 표면파 플라즈마를 생성시켜 상기 유리판을 신속하게 예열한 후 상기 물질막을 식각한다. 이에 따라, 본 발명은 유리판의 예열시간을 획기적으로 단축시킬 수 있고 식각 가스를 사용하지 않아 유리판의 손상을 줄일 수 있다. 또한, 본 발명은 유리판에 폴리머의 발생을 억제하여 식각효율을 향상시킬 수 있고 식각불량을 억제할 수 있다.

Description

표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법{Etching method of material fim formed on semiconductor wafer using surface wave coupled plasma etching apparatus}
본 발명은 반도체 웨이퍼 상의 물질막 식각방법에 관한 것으로, 특히 표면파 플라즈마 식각 장치(Surface Wave Coupled Plasma Etching Apparatus)를 이용한 반도체 웨이퍼 상의 물질막 식각방법에 관한 것이다.
반도체 웨이퍼가 대구형화되고 반도체 소자가 점차 고집적화됨에 따라 미세패턴을 형성할 수 있는 식각 장치의 필요성이 증대되고 있다. 특히, 대구경의 반도체 웨이퍼 상에 균일한 크기로 정확한 임계 치수(critical dimension)의 미세 패턴들을 형성할 수 있는 식각 장치가 요구된다.
이러한 요구에 부응할 수 있는 표면파 플라즈마 식각 장치가 제안되었다. 표면파 플라즈마 식각장치는 절연판에서 발생된 표면파가 유리판을 통하여 반응 챔버에 전달되어 식각가스를 여기시켜 플라즈마를 생성된다. 상기 생성된 표면파 플라즈마는 반도체 웨이퍼에 작용하여 물질막, 예컨대 산화막을 식각한다.
그런데, 종래의 표면파 플라즈마 식각 장치의 반응 챔버는 식각가스의 손실을 억제하기 위하여 180℃ 정도의 고온으로 가열된다. 그러나, 표면파가 전달되는 유리판의 열전달효율이 낮아 평상시에는 알루미늄 재질의 반응 챔버에 비하여 저온인 120∼150℃ 상태로 유지되며, 식각공정시에는 쉽게 가열되어 반응 챔버에 비하여 고온인 250℃ 상태가 된다. 이렇게 되면, 열전달효율이 낮은 유리판으로 인하여 식각공정을 진행하는 동안 유리판의 온도가 균일하지 못해 표면파 플라즈마의 성질이 균일하게 생성되지 못한다.
이를 해결하기 위하여, 반응 챔버 내에 반도체 더미 웨이퍼를 로딩한 후 식각 가스, 예컨대 C4F8, CO, O2및 Ar의 혼합가스로 식각공정을 진행하면서 상기 유리판을 예열하는 방법이 제안되었다. 그러나, 이러한 예열 방법은 상기 유리판의 예열시간이 30분이상으로 오래 걸리며, 식각가스에 불소(F)가 있어 유리판에 손상을 주게 되어 장비의 수명이 단축된다. 또한, 식각가스에 탄소(C)가 있어 유리판에 폴리머가 생성되어 표면파 플라즈마가 유리벽을 투과하기 어려운 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 표면파 플라즈마 식각장치를 이용할 때 표면파가 전달되는 유리판의 예열시간을 획기적으로 단축시킬 수 있는 반도체 웨이퍼 상의 물질막 식각 방법을 제공하는 데 있다.
도 1은 본 발명에 적용된 표면파 플라즈마 식각 장치의 개략도이다.
도 2는 도 1에 도시한 표면파 플라즈마 식각장치를 이용한 본 발명의 반도체 웨이퍼 상의 물질막 식각방법을 도시한 흐름도이다.
도 3은 도 1의 표면파 플라즈마 식각장치를 이용할 때 각 조건에 따른 이온 밀도를 도시한 그래프이다.
도 4 및 도 5는 도 1의 표면파 플라즈마 식각장치를 이용하여 아르곤 플라즈마를 생성할 때 소오스 파워와 공정 압력에 따른 이온밀도를 도시한 그래프이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 마이크로파에 의해 표면파를 발생시킬 수 있는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각 장치의 반응 챔버 내에 로딩된 반도체 웨이퍼 상의 물질막을 식각하는 방법을 제공한다. 상기 방법은 이온 밀도가 높고 질량이 큰 이온을 포함하는 아르곤이나 제논의 표면파 플라즈마를 생성시켜 상기 유리판을 신속하게 예열한 후 상기 물질막을 식각한다.
상기 표면파 플라즈마를 생성시 상기 반도체 웨이퍼가 설치된 하부 전극에는 바이어스 파워를 500 ∼2500 왓트 인가할 수 있고, 상기 표면파를 발생시키는 마이크로파의 소오스 파워를 1000 ∼ 4000 왓트 인가할 수 있다. 상기 표면파 플라즈마 생성시 상기 반응 챔버의 압력은 30∼60mTorr로 유지하며, 상기 반응 챔버에 산소 가스가 더 주입될 수 있다. 상기 유리판은 250 내지 350℃로 예열할 수 있다.
또한, 본 발명은 마이크로파에 의해 표면파를 발생시킬 수 있는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각 장치의 반응 챔버 내에 반도체 더미 웨이퍼를 로딩한 후 이온 밀도가 높고 질량이 큰 이온을 포함하는 아르곤이나 제논의 표면파 플라즈마를 생성시켜 상기 유리판을 신속하게 예열한다. 상기 표면파 플라즈마를 형성하는 아르곤이나 제논 가스를 배기한 후 반도체 더미 웨이퍼를 언로딩한다. 상기 반응 챔버 내에 반도체 웨이퍼를 로딩한 후 식각가스를 주입한다. 상기 식각가스를 여기시켜 표면파 플라즈마를 생성시킨 후 상기 표면파 플라즈마를 이용하여 상기 반도체 웨이퍼 상의 물질막을 식각한다.
이상과 같이 본 발명은 표면파 플라즈마 식각장치를 이용하여 식각공정을 진행할 때 아르곤이나 제논 같은 예열 가스를 이용한다. 상기 아르곤이나 제논 같은 예열 가스는 표면파 플라즈마 생성시 이온 밀도가 높고 이온 질량이 커서 표면파가 전달되는 유리판을 신속하게 예열시킬 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 구성 요소들의 두께는 명료성을 위해서 강조되었다. 도면에서 동일 참조부호는 동일부재를 나타낸다.
도 1은 본 발명에 적용된 표면파 플라즈마 식각 장치의 개략도이다.
구체적으로, 본 발명에 적용된 표면파 플라즈마 식각 장치는 마이크로파(2.45GHz)에 의해 플라즈마를 생성하여 이를 이용하여 식각 공정을 진행하는 장치로써, 크게 상부 영역(100)과 하부 영역(200)으로 구성된다.
상부 영역(100)은 소정의 소오스 파워를 갖는 마이크로파를 도입하여 표면파를 생성하며 표면파를 제한하는 기능을 하는 영역이다. 즉, 상부 영역(100)은 마이크로파 도입부(102), 마이크로파 가이드(104), 절연판(106), 유리판(108), 상부 전극(110)으로 구성되어 있다. 절연판(106)은 테플론으로 구성되어 있으며 마이크로파 도입부(102)를 통하여 도입된 마이크로파를 전달되고 표면파(112)를 발생시킨다. 이렇게 발생된 표면파(112)는 유리판(108)을 거쳐 반응 챔버(202)내로 도입된다. 상기 유리판(108)은 절연판(106)과 평행하게 소정 거리를 두고 이격되어 배치되고 절연판(106)과 유리판(018) 사이 영역(114)은 공기로 채워진다. 상기 절연판(106)에서 발생된 표면파(112)는 절연판(106)의 상면에 알루미늄판으로 형성된 마이크로파 가이드(104)와 유리판(108)의 하부에 알루미늄으로 형성된 상부 전극(110)으로 인하여 식각대상물에 대응하는 영역으로 제한(confine)된다.
하부 영역(200)은 상부 영역(100)에서 도입된 표면파(112)에 의해 형성된 플라즈마(204)를 사용하여 식각 공정을 진행하는 반응 챔버(202)를 포함한다. 하부 영역(200)은 히터(206), 반응 챔버(202), 하부 전극(208), 고주파 전원(210) 및 배기구(212)로 구성된다. 상기 히터(206)는 상기 반응 챔버(202)를 가열하기 위하여 설치되어 있고, 상기 하부 전극(208)은 상부 전극(110)과 대향되도록 식각 장치의 저면에 설치되며, 상기 하부 전극(208) 상에는 반도체 웨이퍼(214)가 설치된다. 상기 하부 전극(208)에는 고주파 전원(210)이 연결되어 고주파 전력(radio frequency power)이 인가된다.
도 2는 도 1에 도시한 표면파 플라즈마 식각장치를 이용한 본 발명의 반도체 웨이퍼 상의 물질막 식각방법을 도시한 흐름도이다.
구체적으로, 도 1에 도시한 바와 같이 표면파가 발생하는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각장치의 반응 챔버 내에 반도체 더미 웨이퍼를 로딩한다(스텝 300). 이어서, 상기 반응 챔버에 예열 가스, 예컨대 아르곤 가스나 제논 가스를 주입하면서 상기 반응 챔버를 소정 압력, 바람직하게는 30∼60mTorr로 유지한다(스텝 310).
다음에, 마이크로파 도입부로부터 1000 왓트(W)이상, 바람직하게는 1000∼4000 왓트의 소오스 파워를 갖는 마이크로파를 도입시킴으로써 상기 절연판으로부터 표면파를 발생시켜 유리판으로 방사시킨다. 이렇게 되면, 상기 방사된 표면파는 상부 전극에 의해 제한되고 유리판을 거쳐 반응 챔버 내로 방사된다. 그리고 상기 표면파에 의해 상기 반응 챔버 내에 주입된 예열 가스가 여기되어 표면파 플라즈마가 t생성된다. 이때, 반도체 웨이퍼가 설치된 하부 전극에는 500 왓트(W)이상, 바람직하게는 500∼ 2500 왓트의 바이어스 파워가 인가된다. 이에 따라, 상기 예열 가스의 여기에 의한 표면파 플라즈마는 유리판을 200℃ 이상, 예컨대 250 내지 350℃의 온도로 신속하게 예열한다(스텝 320). 특히, 상기 표면파 플라즈마 생성시 상기 반응 챔버에 산소 가스를 더 주입하면 챔버 세정 효과도 동시에 얻을 수 있다.
여기서, 표면파 플라즈마 식각 장치의 유리판을 신속하게 예열하기 위하여 아르곤이나 제논 가스를 예열 가스로 사용하는 이유를 자세히 설명한다.
먼저, 본 발명자는 유리판의 가열이 표면파 플라즈마에 의하여 생성된 이온의 충돌에 의하여 이루어지기 때문에 가열능력이 표면파 플라즈마에 의해 생성된 이온이 가지는 에너지와 입사하는 이온의 양에 의존하게 됨을 알게 되었다. 이를수학식으로 표현한다.
Heat ∝ nix Eion∝ niX Vdc
상기[수학식 1]에서 보듯이 가열능력(Heat)은 이온의 양을 결정하는 이온밀도(ni, '플라즈마 밀도'라고도 부른다)와 이온의 에너지(Eion)의 곱에 비례한다. 다시 말하면, 가열 능력(Heat)은 이온 밀도가 높거나 질량이 큰 이온일수록 커진다. 또한, 가열능력은 이온밀도와 셀프 바이어스 전압(Vdc)의 곱에 비례한다. 상기 셀프 바이어스 전압은 반도체 웨이퍼에 가해지는 바이어스 파워에 비례한다. 결과적으로, 가열능력은 바이어스 파워가 높을수록 이온밀도가 높을수록 좋아진다. 이에 따라, 본 발명에서는 표면파 플라즈마 생성시 이온 밀도가 높고 질량이 큰 이온을 얻을 수 있는 아르곤이나 제논을 이용한다.
다음에, 상기 예열 가스를 상기 반응 챔버에서 배기(vent)시킨다(스텝 330). 이어서, 상기 반응 챔버에서 더미 웨이퍼를 언로딩한다(스텝 340). 다음에, 상기 반응 챔버에 소자가 만들어지는 실제의 반도체 웨이퍼를 로딩한다(스텝 350).
계속하여, 상기 반응 챔버 내에 식각가스를 주입하여 상기 반응 챔버를 소정 압력으로 유지한다(스텝 360). 상기 식각 가스는 반도체 웨이퍼 상이 물질막이 산화막인 경우 불소함유가스, 탄소 함유 가스 및 산소 가스를 혼합하여 이용한다. 상기 불소는 식각에 이용되고, 상기 탄소는 폴리머 형성에 이용되며, 산소는 폴리머를 제거하는 역할을 수행한다. 상기 불소 함유가스로는 SF6, NF3, CF4, CH3F, CH2F2,C2F6, C3F8, C4F8등이 이용되며, 탄소 함유 가스로는 CO 가스를 이용한다.
이어서, 상기 식각가스를 여기시켜 표면파 플라즈마를 생성시킨다(스텝 370). 이렇게 생성된 표면파 플라즈마들이 하부 전극 상에 로딩된 반도체 웨이퍼 상의 물질막에 작용하여 물질막을 식각한다(스텝 380). 이때 하부 전극에는 고주파 전원을 통해 고주파 전력이 인가되어 반도체 웨이퍼에 입사되는 표면파 플라즈마들의 에너지를 조절한다. 이어서, 상기 반응 챔버에서 식각가스를 배기시킨다(스텝 390). 다음에, 상기 반응 챔버를 상압으로 유지한 후 반도체 웨이퍼를 언로딩하여 식각공정을 완료한다(스텝 400).
도 3은 도 1의 표면파 플라즈마 식각장치를 이용할 때 각 조건에 따른 이온밀도를 도시한 그래프이다.
구체적으로, X축은 각 조건을 나타낸 것이고, Y축은 이온 밀도를 나타낸 것이다. 즉, O2, C4F8, CHF3및 Ar를 이용하여 도 1의 표면파 플라즈마 식각 장치로 플라즈마를 발생시켰을 때 이온밀도를 나타낸다. 도 3에 보듯이, O2, C4F8, CHF3및 Ar 순으로 이온밀도가 크기 때문에 상술한 바와 같이 유리판의 가열능력이 O2, C4F8, CHF3및 Ar 순으로 커짐을 알 수 있다. 이에 따라, 도 1의 표면파 플라즈마 식각 장치를 이용하여 식각공정시 유리판을 250 내지 350℃로 가열하기 위한 가열시간이 아르곤 플라즈마를 사용할때는 약 5분이 소요되며, 식각가스인 C4F8, CO, O2및 Ar의 혼합가스를 사용할 경우는 약 37분이 소요된다.
도 4 및 도 5는 도 1의 표면파 플라즈마 식각장치를 이용하여 아르곤 플라즈마를 생성할 때 소오스 파워와 공정 압력에 따른 이온 밀도를 도시한 그래프이다.
구체적으로, 도 4 및 도 5는 본 발명과 같이 아르곤 플라즈마를 생성했을 때 표면파를 발생시키는 소오스 파워와 공정압력에 따라 이온 밀도를 도시하였다. 도 4 및 도 5에 보듯이, 소오스 파워는 높을수록 이온 밀도가 높아지며, 공정압력은 30∼60mTorr에서 이온 밀도가 높음을 알 수 있다. 이로부터 유리판의 가열은 소오스 파워가 높을수록, 공정압력은 30∼60mTorr에서 효과적임을 알 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명은 표면파 플라즈마 식각장치를 이용하여 식각공정을 진행할 때 아르곤이나 제논 같은 예열 가스를 이용한다. 상기 아르곤이나 제논 같은 예열 가스는 표면파 플라즈마 생성시 이온 밀도가 높고 이온 질량이 커서 표면파가 전달되는 유리판을 신속하게 예열시킬 수 있다. 즉, 본 발명은 아르곤이나 제논 같은 이온 밀도가 높고 질량이 큰 표면파 플라즈마로 유리판을 신속하게 예열시킬 수 있다.
이에 따라, 유리판의 예열시간을 종래의 30분 이상에서 5분이하로 획기적으로 단축시킬 수 있고 식각 가스를 사용하지 않아 유리판의 손상을 줄일 수 있다. 또한, 식각 가스를 사용하지 않기 때문에 유리판에 폴리머의 발생을 억제하여 식각효율을 향상시킬 수 있고, 식각불량을 억제할 수 있다.

Claims (15)

  1. 마이크로파에 의해 표면파를 발생시킬 수 있는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각 장치의 반응 챔버 내에 로딩된 반도체 웨이퍼 상의 물질막을 식각하는 방법에 있어서, 상기 방법은
    이온 밀도가 높고 질량이 큰 이온을 포함하는 아르곤이나 제논의 표면파 플라즈마를 생성시켜 상기 유리판을 신속하게 예열하는 단계와, 상기 유리판을 예열한 후 상기 물질막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  2. 제1항에 있어서, 상기 표면파 플라즈마를 생성시 상기 반도체 웨이퍼가 설치된 하부 전극에는 바이어스 파워를 500 ∼ 2500 왓트 인가하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  3. 제1항에 있어서, 상기 표면파 플라즈마를 생성시 상기 표면파를 발생시키는 마이크로파의 소오스 파워를 1000 ∼ 4000 왓트 인가하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  4. 제1항에 있어서, 상기 표면파 플라즈마 생성시 상기 반응 챔버의 압력은 30∼60mTorr로 유지하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  5. 제1항에 있어서, 상기 표면파 플라즈마 생성시 상기 반응 챔버에 산소 가스가 더 주입되는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  6. 제1항에 있어서, 상기 유리판은 250 내지 350℃로 예열하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각 방법.
  7. 제1항에 있어서, 상기 물질막은 산화막인 것을 특징으로 하는 반도체 소자의 물질막 식각방법.
  8. 마이크로파에 의해 표면파를 발생시킬 수 있는 절연판과 그 하부에 표면파를 전달하는 유리판을 구비하는 표면파 플라즈마 식각 장치의 반응 챔버 내에 반도체 더미 웨이퍼를 로딩하는 단계;
    이온 밀도가 높고 질량이 큰 이온을 포함하는 아르곤이나 제논의 표면파 플라즈마를 생성시켜 상기 유리판을 신속하게 예열하는 단계;
    상기 표면파 플라즈마를 형성하는 아르곤이나 제논 가스를 배기하는 단계;
    상기 반도체 더미 웨이퍼를 언로딩하는 단계;
    상기 반응 챔버 내에 반도체 웨이퍼를 로딩하는 단계;
    상기 반도체 웨이퍼가 로딩된 반응 챔버 내에 식각가스를 주입하는 단계;
    상기 식각가스를 여기시켜 표면파 플라즈마를 생성시키는 단계; 및
    상기 식각가스에 의한 표면파 플라즈마를 이용하여 상기 반도체 웨이퍼 상의 물질막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  9. 제8항에 있어서, 상기 표면파 플라즈마를 생성시 상기 반도체 웨이퍼가 설치된 하부 전극에는 바이어스 파워를 500 ∼ 2500 왓트 인가하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  10. 제8항에 있어서, 상기 표면파 플라즈마를 생성시 상기 표면파를 발생시키는 마이크로파의 소오스 파워를 1000 ∼ 4000 왓트 인가하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  11. 제8항에 있어서, 상기 표면파 플라즈마 생성시 상기 반응 챔버의 압력은 30∼60mTorr로 유지하는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  12. 제8항에 있어서, 상기 표면파 플라즈마 생성시 상기 반응 챔버에 산소 가스가 더 주입되는 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  13. 제8항에 있어서, 상기 유리판은 250 내지 350℃로 예열하는 것을 특징으로하는 반도체 웨이퍼 상의 물질막 식각 방법.
  14. 제8항에 있어서, 상기 물질막은 산화막인 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
  15. 제8항에 있어서, 상기 식각가스는 불소함유가스, 탄소 함유 가스 및 산소 가스가 혼합된 가스인 것을 특징으로 하는 반도체 웨이퍼 상의 물질막 식각방법.
KR1019990028209A 1999-07-13 1999-07-13 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법 KR100319894B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990028209A KR100319894B1 (ko) 1999-07-13 1999-07-13 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법
TW088121672A TW589404B (en) 1999-07-13 1999-12-10 Method of preheating a glass plate in a surface wave coupled plasma etching apparatus
US09/556,733 US6479390B1 (en) 1999-07-13 2000-04-21 Method of etching material film formed on semiconductor wafer using surface wave coupled plasma etching apparatus
JP2000212978A JP3782647B2 (ja) 1999-07-13 2000-07-13 表面波プラズマエッチング装置を用いた半導体ウェーハ上の物質膜エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028209A KR100319894B1 (ko) 1999-07-13 1999-07-13 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법

Publications (2)

Publication Number Publication Date
KR20010009696A KR20010009696A (ko) 2001-02-05
KR100319894B1 true KR100319894B1 (ko) 2002-01-10

Family

ID=19601330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028209A KR100319894B1 (ko) 1999-07-13 1999-07-13 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법

Country Status (4)

Country Link
US (1) US6479390B1 (ko)
JP (1) JP3782647B2 (ko)
KR (1) KR100319894B1 (ko)
TW (1) TW589404B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556651B2 (ja) * 2002-09-27 2004-08-18 沖電気工業株式会社 半導体装置の製造方法
JP2005285942A (ja) * 2004-03-29 2005-10-13 Tadahiro Omi プラズマ処理方法及びプラズマ処理装置
WO2007034559A1 (ja) * 2005-09-26 2007-03-29 Tadahiro Ohmi プラズマ処理方法及びプラズマ処理装置
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
DE69524671T2 (de) * 1994-06-14 2002-08-14 Sumitomo Metal Ind Mikrowellenplasma-Bearbeitungssystem
US5645644A (en) * 1995-10-20 1997-07-08 Sumitomo Metal Industries, Ltd. Plasma processing apparatus
US5955382A (en) * 1995-10-30 1999-09-21 Kabushiki Kaisha Toshiba Microwave excitation plasma processing apparatus and microwave excitation plasma processing method
JP2988455B2 (ja) * 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
KR100263902B1 (ko) * 1998-04-20 2000-09-01 윤종용 표면 파 플라즈마 식각장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법

Also Published As

Publication number Publication date
US6479390B1 (en) 2002-11-12
JP3782647B2 (ja) 2006-06-07
JP2001068460A (ja) 2001-03-16
TW589404B (en) 2004-06-01
KR20010009696A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
JP2002270576A (ja) プラズマ処理装置およびプラズマ処理方法
KR101188553B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
KR20120056842A (ko) 중력에 의한 가스 확산 분리(ｇｉｇｄｓ) 기술에 의해 제어되는 플라즈마 발생 시스템
JPH06349784A (ja) 基板を異方性プラズマエッチングする方法および装置、および電子部品またはセンサー素子
TW201812073A (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
KR19990071626A (ko) 사파이어플라즈마애셔에서기판으로부터잔류물을제거하는방법및그장치
KR100319894B1 (ko) 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법
WO2021033612A1 (ja) クリーニング方法及びマイクロ波プラズマ処理装置
KR100263902B1 (ko) 표면 파 플라즈마 식각장치
JP3807820B2 (ja) プラズマ処理方法
JPH10130872A (ja) プラズマ処理方法
US9214357B1 (en) Substrate treating apparatus and method
JP3092559B2 (ja) プラズマ処理装置及びこの装置のガスの導入方法
KR100327277B1 (ko) 플라즈마공정용방법및시스템
JP2002083798A (ja) 表面処理方法
JPH09321030A (ja) マイクロ波プラズマ処理装置
JP4052735B2 (ja) プラズマ処理装置
JP2001326216A (ja) プラズマ処理装置
JP4554022B2 (ja) ウエハの表面処理方法および装置
JP3085427B2 (ja) プラズマエッチング方法
JPH11145116A (ja) マイクロ波プラズマ処理装置及びその実施に使用する対向電極
KR101123538B1 (ko) 석영제부재
JP3357951B2 (ja) ドライエッチング方法
JP2004014969A (ja) 半導体表面処理方法
JP2019036650A (ja) 基板エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee