JP2000068268A - 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品 - Google Patents

半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品

Info

Publication number
JP2000068268A
JP2000068268A JP11207762A JP20776299A JP2000068268A JP 2000068268 A JP2000068268 A JP 2000068268A JP 11207762 A JP11207762 A JP 11207762A JP 20776299 A JP20776299 A JP 20776299A JP 2000068268 A JP2000068268 A JP 2000068268A
Authority
JP
Japan
Prior art keywords
layer
photoresist
dielectric spacer
silicon oxynitride
reactive nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11207762A
Other languages
English (en)
Inventor
Dirk Dr Toebben
テッベン ディルク
Gill Yong Lee
ヨン リー ギル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22391561&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000068268(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000068268A publication Critical patent/JP2000068268A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上でのパターン化された導電性多
層装置の製造法。 【解決手段】 半導体作成の際の上に重ねられる遠紫外
線フォトレジスト層と誘電性反射防止コーティング層と
しての酸窒化珪素層との間に、本質的に反応性の窒素含
有物質不含の誘電性材料の薄層を、誘電性スペーサー層
として挟み込む。 【効果】 誘電性スペーサー層により、ＤＡＲＣ酸窒化
珪素層によるＤＵＶフォトレジスト層の汚染が回避され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造、更に
詳細には、半導体制作の際の誘電性反射防止コーティン
グ（ＤＡＲＣ）からのフォトレジスト汚染の防止並び
に、例えば半導体制作における相互接続使用のための半
導体基板上でのパターン化した伝導性、即ち、導電性の
層の形成に関連して、ＤＡＲＣ層をベースとする酸窒化
珪素（ＳｉＯ xＮy）による遠紫外線（ＤＵＶ）の汚染除
去法に関するものである。
【０００２】
【従来の技術】珪素のようなウェーハ基板上での超小型
半導体デバイスの制作の場合、集積回路（ＩＣ）の形成
のためには、種々の金属層及び絶縁層が、選択的順序で
その上に付着させられる。絶縁層、例えば二酸化珪素、
酸窒化珪素（ＳｉＯxＮy）、フッ化酸化ケイ素とも呼ば
れるフッ化珪酸塩ガラス（ＦＳＧ）、スピンオングラス
（ＳＯＧ）等は、場合により金属層、例えば金属間誘電
性（ＩＭＤ）層の間の電気絶縁層、保護層、ウェーハ基
板中の平坦化（層偏平度）を達成するための填隙層等と
して用いられる。個々の層は、プラズマ増大化学蒸着法
（ＰＥＣＶＤ）、大気圧ＣＶＤ等のような通常の技術に
よって付着させられる。
【０００３】代表的には、例えば珪素基板上に配置され
た第一レベルの金属層を有するデバイスは、１つ又はそ
れ以上の絶縁層によって、その上の第二レベルの金属層
から分離されている。更に、これは、１つ又はそれ以上
の別の絶縁層によって、その上の第三レベルの金属層等
から分離されている。これらの金属層は、間にある絶縁
層中のエッチングされたバイア又は小孔又は開口部を貫
通する金属化によって相互接続されている。
【０００４】このためには、積重ねられた層が、フォト
リソグラフィック処理されて、例えばバイアの形成のた
めのＩＣ設計と一致したパターンがその上に得られる。
ウェーハ基板上の最上層は、マスクによるパターン化の
ための光反応性高分子材料のフォトレジスト層で覆われ
ている。可視光線又は紫外線（ＵＶ）のような光線は、
マスクパターンでフォトレジスト層を感光させるために
フォトレジスト層の上にマスクを通過させられる。フォ
トレジスト層の高分子材料は、光反応性ではあるが、即
ち光開始反応によってその化学的性質を変化させ、それ
によってこれをパターン化できるようにする光に対して
透過性である。
【０００５】例えば吸光性ポリマー、例えばポリイミド
の有機ＡＲＣ層のような反射防止コーティング（ＡＲ
Ｃ）層は、フォトレジスト層に戻る光の反射を最小に
し、更に均一な処理のために、ウェーハ基板の最上部に
施与されることが多い。
【０００６】フォトレジストは、ネガティブタイプであ
っても、ポジティブタイプであってもよい。ネガティブ
フォトレジストの場合、後に使用される現像液中で、感
光した（重合した）領域は、不溶性になるのに対して、
感光していない（重合していない）領域は溶解する。ポ
ジティブフォトレジストの場合、感光した（崩壊した）
可溶性の量域は現像液中に溶解するのに対して、感光し
ていない（不溶性の）領域は残留する。この２つの場
合、ウェーハ基板上に残留するフォトレジスト材料は、
パターンを形成して、次の当該層のエッチング用のマス
クとされる。
【０００７】層材料が、隣接層の特性とは異なる物理的
及び化学的特性のものである場合には、そのエッチング
プロセスもまた、例えば隣接レベルの金属層を接続する
ための誘電性層中でのバイアの形成の場合には隣接層の
場合とは異なっている。エッチングは、均一垂直壁面の
形状寸法又は断面のエッチングした構造を得るために、
等方性（全ての方向に等しく感光した表面をエッチング
する）と区別して、望ましくは異方性（垂直方向の高速
エッチング及び水平方向の低速又は抑制したエッチン
グ）である。エッチングは、エッチングされる材料及び
隣接材料の物理的及び化学的特性に応じて、ウェットエ
ッチング（溶液）又はドライエッチング（プラズマエッ
チング又はリアクティブイオンエッチング）技術によっ
て行うことができる。
【０００８】同じ面積中により多くの素子を取り付ける
ためのウェーハ基板上の有効領域中のデバイス素子の集
積（接続）の最大化のためには、一層の小型化が必要と
される。より細い金属配線及びより密集したピッチ寸法
が、各素子のより一層高密度のパッキングを達成するた
めに必要とされているので、各素子は、必要とされる微
小許容誤差での欠陥の影響を受け易くなる。これは、サ
ブ・クォーター・ミクロン（sub-quarter micron）
（０．２５ミクロン、即ち、２５０ナノメートル（ｎ
ｍ）又は２５００オングストローム）の寸法の現在では
超大規模集積回路（ＶＬＳＩ）と呼ばれているまでにＩ
Ｃの小型化が進んだことにより明らかになっている。
【０００９】可視光が４００〜７００ｎｍ（４０００〜
７０００オングストローム）の波長スペクトルを有して
おり、ＵＶ光は、１００〜４００ｎｍ（１０００〜４０
００オングストローム）の波長スペクトルを有してい
る。一般に、中紫外（ＭＵＶ）光が、約３６５ｎｍの波
長を有しているのに対して、遠紫外（ＤＵＶ）光は、２
４８ｎｍ以下の波長を有している。
【００１０】サブ・クォーター・ミクロンの大きさで
は、ウェーハ基板の種々の層中における開口部又は窓、
微細導電性配線等を形成させるためのフォトリソグラフ
ィック処理に伴う所望の高いアスペクト比（深さ対幅）
に、ショートすることにもなる狭い間隔を開けた個々の
素子の接触等のような望ましくない欠陥を防止するため
の極めて厳密な許容誤差が要求されている。
【００１１】放射線源からフォトレジスト層の光反応性
高分子材料を通過するマスクパターン化された入射光の
進行の間、この入射光は、感光したパターン中で反応を
光により開始するので、徐々に吸収される。ＡＲＣ層に
到達する若干の入射光は、これによって吸収されず、む
しろフォトレジスト層の中へと反射及び散乱するので、
入射光と干渉し、定在波を形成する。
【００１２】光反応性高分子材料と相容れない汚染物質
は、ＡＲＣ層からなるフォトレジスト層又は他の隣接層
の中に移動することがある。これらの汚染物質は、フォ
トレジスト層を汚染し、例えばフォトレジスト層と干渉
反応することがあるので、高分子材料との外的化学的相
互作用によってフォトレジスト層中での反応の不均一性
を生じてしまう。通常、これはフォトレジスト汚染と呼
ばれ、ポジティブフォトレジストが使用される場合には
フォトレジストフーティング（photoresist footing）
の形成につながり、ネガティブフォトレジストが使用さ
れる場合にはフォトレジストピンチング（photoresist
pinching）につながる。
【００１３】特に、現像されると、フォトレジスト層の
感光したパターン領域は、不均一な（非垂直の）側壁を
有するフォトレジストプロファイル又は構造を有してい
る。エッチング後には、フォトレジストフーティング又
はフォトレジストピンチングの問題は、１つ又はそれ以
上の下地層へのフォトレジストパターンの不完全転写に
つながり、最終的には、エッチングされた構造が所望の
ＩＣ設計と比べて不正確であるので、最小の空間解像度
を制限する。
【００１４】半導体デバイスの制作の若干の例は、以下
の従来技術において示されている。
【００１５】［１］ １９７５年５月２０日発行の米国
特許第３８８４６９８号（Kakihama他）は、順に、絶縁
層と、不透明金属ＡＲＣ層とフォトレジスト層とを有す
る半導体基板を開示している。金属ＡＲＣ層は、入射光
の大部分を吸収するので、ごく一部がフォトレジスト層
に向かって反射するにすぎない。これに伴われる問題
は、フォトレジスト層中での入射光と反射光との間の干
渉が、最小露光波節と最大露光波腹とを有する定在波を
生じることである。適正な波腹露光のための強度の光
は、波節露光不足をまねくので、現像されると、フォト
レジストパターンは下地層の正確なエッチングにとって
完全に開口してない。逆に言えば、波節露光のための増
大した強度の光及びパターンの完全な開口は、波腹の過
剰露光及び不良パターン解像度をまねいてしまう。これ
は、反射光を打ち消し、干渉を抑制し、かつ定在波振幅
を小さくするように、絶縁層及び金属ＡＲＣ層の厚さを
選択することによって軽減される。
【００１６】［２］ １９８５年１月１日発行の米国特
許第４４９１６２８号（Ito他）は、ほぼ垂直な壁面を
達成するための遠紫外線フォトリソグラフィ用の、現像
液に左右されるポジティブフォトレジスト又はネガティ
ブフォトレジストを開示している。これは、感光した領
域及び感光していない領域の極性（溶解度）の変化を生
じさせる酸分解する酸性基を有するポリマーと、放射線
分解すると酸を生じる光開始剤と、放射線を吸収して光
開始剤の感度を変質させる増感剤、例えば染料とから形
成されている。
【００１７】［３］ １９８６年５月６日発行の米国特
許第４５８７１３８号（Yau他）は、順に、絶縁層と、
アルミニウム層と、染料がＳＯＧ層をＡＲＣ層として機
能させる染料含有ＳＯＧ層とフォトレジスト層とを有す
る半導体基板を開示している。染料含有ＳＯＧＡＲＣ層
は、反射防止フォトリソグラフィックパターン化並びに
合金化及び２００℃を上回る温度での気密封止不動態化
を可能にし、他方、アルミニウム層中での表面小丘（su
rface hillock）及び内部空隙の形成の阻止を可能にす
る。不動態化段階では、酸窒化珪素気密封止層が加えら
れる。染料含有ＳＯＧＡＲＣは、フォトレジストプロセ
スが再加工されなければならない場合には、フォトレジ
ストだけが除去され、ＳＯＧＡＲＣは除去されないの
で、有機の、例えばポリアミドＡＲＣよりも優位に立っ
ている。
【００１８】［４］ １９８９年４月１１日発行の米国
特許第４８２０６１１号（Arnold,III他）は、金属層と
フォトレジスト層との間にＴｉＮ（窒化チタン）ＡＲＣ
層を配置することによるフォトリソグラフィックパター
ン化の間のＩＣ構造上の金属層からフォトレジスト層へ
と反射した光の減少を開示している。ＴｉＮＡＲＣ層の
厚さは、放射波長と、光の反射及び散乱による定在波干
渉を減少させる金属層の光学的性質とに左右される。Ｔ
ｉＮＡＲＣの使用は、金属又は耐火ＡＲＣの使用及び有
機の、例えば染料含有ポリアミドＡＲＣの使用と区別さ
れる。
【００１９】［５］ １９９１年１月１日発行の米国特
許第４９８１５３０号（Clodgo他）は、半導体基板上の
有機絶縁層用のＳＯＧの使用を開示している。これは、
水を、溶剤中のアミノアルコキシシランと反応させ、生
じた溶液を寝かせ、基板上にスピンコートし、酸素不含
の不活性窒素雰囲気中で硬化させて梯子型のシルセスキ
オキサンポリマーにしている。このＳＯＧ材料は、公知
の有機絶縁層材料、例えば不良平坦化特性を示すポリイ
ミド樹脂及び応力誘発された亀裂及び不良付着を示すポ
リシロキサンと区別される。
【００２０】［６］ １９９３年６月１５日発行の米国
特許第５２１９７８８号（Abernathey他）は、上記の５
件の米国特許明細書［１］第３８８４６９８号（Kakiha
ma他）、［２］第４４９１６２８号（Ito他）、［３］
第４５８７１３８号（Yau他）、［４］第４８２０６１
１号（Arnold, III他）、［５］第４９８１５３０号（C
lodgo他）について言及している。この米国特許明細書
は、減少させた線幅及びデバイス素子のピッチを有し、
他方、フォトレジストの糸引き（フォトレジストフーテ
ィング）形成を回避する高密度フォトリソグラフィック
パターン化用の順に、Ｔｉ及びＡｌ／Ｃｕ／Ｓｉの金属
二分子層と、ＴｉＮＡＲＣ層と、Ｓｉ、ＳｉＯ2又はＳ
ＯＧの珪素含有遮断層と遠紫外線フォトレジスト層とを
有する半導体基板を開示している。
【００２１】［６］の米国特許第５２１９７８８号（Ab
ernathey他）の場合、フォトレジストは、前記の［２］
の第４４９１６２８号（Ito他）による、感光すると酸
基を生じるタイプのものである。遮断層がＳＯＧから形
成されている場合には、これを、前記の［５］の第４９
８１５３０号（Clodgo他）によるＴｉＮＡＲＣ層に施与
することができる。遮断層は、ＡＲＣ層のＴｉＮとフォ
トレジスト層の酸基との間の相互作用を防止する。Ｔｉ
ＮＡＲＣ層は、遮断層に付着力を付与し、高圧処理の間
の遮断層から金属二分子層への珪素の移動を阻止する。
勿論、パターン化の間には、ＴｉＮＡＲＣ層は、フォト
レジスト層への光の反射を抑えている。
【００２２】特に酸窒化珪素をベースとするＤＡＲＣ
（誘電反射防止コーティング）層には、半導体制作の際
のそれぞれのマスクレベルで多くの利点がある。これら
は、弱め合う干渉及び吸収モードの際に使用することが
でき、これらの組成及び性質は、付着プロセスの間に十
分に制御することができる。若干の適用の場合、これら
は、所定のフォトリソグラフィック工程に続くエッチン
グプロセスにおいて硬質マスクとして採用することもで
きる。これらは、近い将来、少なくとも部分的に有機ス
ピンオンＡＲＣ材料に取って代わることが期待されてい
る。
【００２３】酸窒化珪素薄膜（層）の欠点は、その中に
存在する反応性汚染物質、即ち、反応性窒素含有物質
（反応性窒素自体及び該反応性窒素と他の汚染物質前駆
体成分との、付随する自然発生反応性官能基を有する汚
染物質化合物を含む）のために今日のＤＵＶ（遠赤外線
（deep UV））フォトレジスト系と相容れないことにあ
る。これらの反応性窒素含有物質は、酸窒化珪素層の外
に移動又は拡散し、かつフォトレジスト層の高分子材料
の成分と化学的に相互作用する傾向がある。
【００２４】前記のように、かかる化学的相互作用は、
通常、フォトレジスト汚染と呼ばれ、フォトリソグラフ
ィック露光及び現像プロセスを実施した後に、下地基板
上のフォトレジストフーティング又はフォトレジストピ
ンチング、即ち、フォトレジストプロファイルの不均一
な側壁につながる。フォトレジストフーティング又はフ
ォトレジストピンチング問題は、下地基板へのフォトレ
ジストパターンの不完全な転写につながり、かつＩＣ素
子の最小の空間解像度を最終的に制限する。
【００２５】従って、通常の二酸化珪素被覆層は、反応
性窒素含有物質の外方拡散を最小にするためのスペーサ
ー層として通常、酸窒化珪素上に付着させられる。しか
しながら、この二酸化珪素被覆層も、代表的には、例え
ばシラン（ＳｉＨ4）と酸素及び窒素又は酸化窒素（Ｎ2
Ｏ）とを用いるＰＥＣＶＤ技術によって反応性窒素含有
種と一緒に付着させられ及び／又は残留窒素は、酸窒化
珪素から二酸化珪素被覆層の中に拡散することがある。
両方の結果により、上記の汚染現象が再度引き起こされ
ることがある。
【００２６】実体が、現時点で完全に理解されているわ
けではないが、例えばシラン（ＳｉＨ4）と酸化窒素を
用いるＰＥＣＶＤ技術による付着等の結果として、反応
性汚染物質、例えば水素及び窒素が、前駆物質成分とし
て、二酸化珪素ベースの層中に残留しているものと信じ
られている。かかる反応性窒素の存在の場合、その自然
発生反応性汚染物質化合物、例えばアミンが、付随する
水素を用いて形成される及び／又は別の種が汚染前駆物
質成分として残留していることが考えられる。かかる反
応性窒素及びかかる自然発生反応性汚染物質化合物は、
かかる汚染問題を引き起こす、上に重ねられているフォ
トレジスト層との境界面で集中するように外方拡散する
と信じられている。
【００２７】明細書及び請求項中で使用されているよう
に、「反応性窒素含有物質」という表現は、反応性窒素
含有物質に、反応性窒素自体及び該反応性窒素と他の汚
染前駆物質成分、例えば水素との、付随する自然発生反
応性汚染物質化合物（即ち、反応性窒素含有汚染物質化
合物）の両方が含まれるようにするものである。
【００２８】通常の有機ＡＲＣを用いるデュアルダマシ
ン金属化手順を内容とする半導体基板上のパターン化し
た導電性多層配置を形成するための代表的な従来技術の
制作技術には、以下の工程： （１） 半導体ウェーハ基板上に例えば金属の第一レベ
ルの導電性層を有する下地の半導体ウェーハ基板上への
例えば二酸化珪素の金属間誘電（ＩＭＤ）絶縁層の付
着、次に絶縁層上への第一の有機ＡＲＣ層及び有機ＡＲ
Ｃ層上への第一フォトレジスト層の付着、次のフォトレ
ジスト層中にコンタクトホール（開口部）を開口させる
ためのパターン化（フォトリソグラフィック露光及び現
像）； （２） フォトレジスト層中の開口部パターンが、エッ
チング開口プロセスの非選択性により幅広にされる、開
口部を深くし、かつ下地の絶縁層を露出させるための、
有機ＡＲＣ層のエッチング開口； （３） 幅広の開口部を深くし、かつ下地の第一水準の
導電性層を露出させるバイアを形成させるための、マス
クとしてフォトレジスト層を使用する、絶縁層への誘電
性エッチングの適用及び次のフォトレジスト層及び有機
ＡＲＣ層の除去； （４） バイアが残りの有機ＡＲＣ材料で充填されるこ
とになる、絶縁層上への第二の有機ＡＲＣ層の付着、次
の有機ＡＲＣ層上への第二のフォトレジスト層の付着、
次の、バイアを包囲するフォトレジスト中で連続溝を開
口させるためのパターン化（フォトリソグラフィック露
光及び現像）； （５） 溝を深くし、かつ下地の絶縁層を露出させるた
めの、有機ＡＲＣ層へのエッチング開口の適用、他方ま
た、フォトレジスト層中の溝パターンがエッチング開口
プロセスの非選択性により幅広になる絶縁層中のバイア
を充填する残りの有機ＡＲＣ材料の上方部分の除去； （６） 溝を更に深くし、かつバイア中の残りの有機Ａ
ＲＣ材料の干渉的存在により、バイアを包囲するフェン
スを残す相応する溝を絶縁層中に形成させるための、絶
縁層への誘電性エッチングの適用、次のフォトレジスト
層及び有機ＡＲＣ層の除去； （７） 絶縁層の水洗、絶縁層中に設けられたバイア及
び溝パターンを満たし、バイアで露出した第一レベルの
導電性層との導電性の接触を形成させるための絶縁層上
への例えば金属の第二レベルの導電性層の付着；及び （８） 余剰導電性材料を除去脂、代表的には若干の過
剰研磨により絶縁層の表面を露出させるための、第二レ
ベルの導電性層への化学的機械的研磨法（ＣＭＰ）の適
用が含まれる。
【００２９】前記のことから、有機ＡＲＣエッチング開
口が幅制御の問題につながり、かつ絶縁層中に残された
フェンスが、導電性層中での空隙の形成と結果としての
信頼性の問題につながることがあるということは明らか
である。
【００３０】デバイス上の素子の最小の空間解像度を制
限するが、これが達成されると、他方で製造コストが削
減される、下地の基板への不完全なパターン転写を生じ
るフォトレジスト層の汚染とその結果のフォトレジスト
フーティング又はフォトレジストピンチング問題を回避
するため反応性窒素含有物質の外方拡散を防止する、半
導体デバイスの制作の間のフォトレジスト層のためのＤ
ＡＲＣ層としての酸窒化珪素の使用は望ましい。
【００３１】
【発明が解決しようとする課題】本発明には、前記の欠
点を回避するという課題が課せられている。
【００３２】
【課題を解決するための手段】前記の欠点は、本発明に
より、本質的に反応性の窒素含有物質不含の誘電性材料
の薄層が、誘電性スペーサー層として間に挟み込まれて
いる、半導体作成の際の上に重ねられる遠紫外線（ＤＵ
Ｖ）フォトレジスト層のための誘電性反射防止コーティ
ング（ＤＡＲＣ）層としての酸窒化珪素層の系を得るこ
とによって回避される。
【００３３】挟み込んだ反応性窒素含有物質不含の誘電
性スペーサー層は、ＤＡＲＣ酸窒化珪素層によるＤＵＶ
フォトレジスト層の汚染を排除する。この誘電性スペー
サー層は、望ましくはＤＵＶフォトレジスト汚染を防止
するためにＤＡＲＣ酸窒化珪素層上にスピンオングラス
（ＳＯＧ）の薄層をスピン付着させることによって得ら
れるような二酸化珪素をベースとする材料から形成され
る。有利に、ＳＯＧとフォトレジスト層高分子材料の両
方は、フォトレジスト材料が、通常の半導体制作の際
に、通常、スピンオン技術によって施与されるので、集
積した方法で同じツール（トラック）上に順に施与する
ことができる。これは、製造コストを効果的に削減す
る。
【００３４】本発明によれば、１つの方法が、半導体基
板上にパターン化した導電性多層配置を形成するために
提供される。これは、例えば絶縁層が第一の導電性層の
領域の上に重なっているような半導体基板上の選択領域
中に配置された金属の第一の導電性層を有する半導体基
板の表面上に例えば二酸化珪素の誘電性絶縁層を設ける
ことからなる。更にこれは、誘電性反射防止コーティン
グ（ＤＡＲＣ）を絶縁層の上に形成させるのに十分な酸
窒化珪素層を絶縁層上に施与し、次に、ＤＡＲＣ酸窒化
珪素層から絶縁層を通って反応性窒素含有物質が移動す
るのを防止するのに十分な本質的に反応性の窒素含有物
質不含の誘電性スペーサー層をＤＡＲＣ酸窒化珪素層上
に施与することからなる。フォトレジスト層は、誘電性
スペーサー層上に施与される。
【００３５】フォトレジスト層は、下地の誘電性スペー
サー層の選択的なパターン部分を露出させるために選択
的に露光され、かつ現像される。誘電性スペーサー層の
露出したパターン部分は、基板中の第一の導電性層の領
域に対して上に重なって配置された関係にある。誘電性
スペーサー層の前記のパターン部分とＤＡＲＣ酸窒化珪
素層の相応する下地の部分とは、下地の絶縁層の相応す
る部分を露出させるために除去される。絶縁層の露出さ
れた部分は、第一の導電性層の領域を露出させるために
除去される。
【００３６】特に、誘電性スペーサー層は、本質的に反
応性の窒素含有物質不含の二酸化珪素材料、例えば本質
的に反応性の窒素含有物質不含のスピンオングラスから
形成されており、かつフォトレジスト層は、反応性窒素
含有物質に汚染されやすい有機フォトレジスト材料から
形成されている。
【００３７】有利に、誘電性スペーサー層の露出したパ
ターン部分とＤＡＲＣ酸窒化珪素層の相応する下地部分
とは、１つのチャンバー帯域中での第一のエッチングの
際に一緒に除去され、絶縁層の露出した部分は、同じチ
ャンバー帯域中で第一のエッチング工程の直後の第二の
エッチング工程の際に除去される。第一のエッチング工
程と第二のエッチング工程とは、望ましくは、例えばフ
ッ素含有薬品を用いる反応性イオンエッチング（ＲＩ
Ｅ）によって実施される。
【００３８】更に、この方法には、誘電性スペーサー層
を露出させるための現像したフォトレジストの残留物の
除去及び誘電性スペーサー層上で、かつ誘電性スペーサ
ー層の既に削除されたパターン部分を包囲する関係のも
う１つのフォトレジスト層の施与が含まれる。別のフォ
トレジスト層は、誘電性スペーサー層の既に除去された
パターン部分を包囲する幅広のパターン部分を露出させ
るために選択的に露光され、かつ現像される。
【００３９】次に、誘電性スペーサー層の露出された幅
広のパターン部分、ＤＡＲＣ酸窒化珪素層の相応する下
地部分及び既に露出された第一の導電性層領域を包囲す
る絶縁層の下地の幅広の部分の上方部分が除去される。
最後に、例えば金属の第二の導電性層が、絶縁層の幅広
のパターン部分の上に施与され、かつ第一の導電性領域
の既に露出された部分と導電性の接触をしている。
【００４０】代表的には、絶縁層は、約５０００〜１０
０００オングストロームの厚さで施与され、ＤＡＲＣ酸
窒化珪素層は、約３００〜１５００オングストロームの
厚さで施与され、誘電性スペーサー層は、約２５０〜１
０００オングストロームの厚さで施与される。
【００４１】誘電性スペーサー層及びフォトレジスト層
は、同じ付着体域で、反射防止コーティング酸窒化珪素
層の上に順に付着によって施与することができること
は、重要である。
【００４２】本発明の１つの有利な特徴によれば、この
方法は、フォトレジスト層の反応性窒素含有物質汚染を
防止するために、酸窒化珪素層上にＤＡＲＣを形成する
酸窒化珪素層から、上に重なるフォトレジスト層への反
応性窒素含有物質流を抑制するための半導体制作の際の
ウェーハ基板の処理工程からなる。この方法は、ＤＡＲ
Ｃ酸窒化物層からフォトレジスト層への反応性窒素含有
物質の移動を十分に防止するために本質的に反応性の窒
素含有物質不含の誘電性スペーサー層を、ＤＡＲＣ酸窒
化珪素層と上に重なるフォトレジスト層との間に挟み込
むことからなる。
【００４３】また、本発明は、前記の方法によって製造
した生成物を意図するものでもある。
【００４４】
【実施例】本発明は、図面及び請求項とともに以下の詳
細な説明から更に容易に理解されることになる。
【００４５】図面は、縮図ではなく、図面をよりよく理
解するために若干誇張してあることに注意されねばなら
ない。
【００４６】詳細な説明 図１Ａ〜１Ｈについては、種々のウェーハ基板２１、第
一レベルの導電性層２２、ＩＭＤ（金属間誘電性）絶縁
層２３、上表面を研磨した絶縁層２３ａ、第一の有機Ａ
ＲＣ（反射防止コーティング）層２４、例えばポジティ
ブフォトレジスト材料の第一のフォトレジスト層２５、
コンタクトホール（開口部）２６、深く幅広のコンタク
トホール２６ａ、バイア（開口部）２７、第二の有機Ａ
ＲＣ層２８、例えばポジティブフォトレジスト材料の第
二のフォトレジスト層２９、連続溝３０、幅広の溝３０
ａ、バイア溝３１、フェンス３２、第二レベルの導電性
層３３及び上表面を研磨した第二レベルの導電性層３３
ａを有する従来技術の半導体デバイス又はマイクロチッ
プ２０の製造の８つの段階が図示されている。
【００４７】図１Ａ〜１Ｈは、従来の有機ＡＲＣを用い
るデュアルダマシン金属化手順を必要とする、半導体基
板上のパターン化された導電性多層装置を形成させるた
めの工程の代表的な従来技術の方法順序を説明するもの
である。
【００４８】図１Ａは、例えばシリコンのウェーハ基板
２１を有し、該ウェーハ基板上で、例えばタングステン
のような金属の第一レベルの導電性層２２が、該ウェー
ハ基板上の選択領域中に付着しており、更に、例えば二
酸化珪素のＩＭＤ絶縁層２３、第一の有機ＡＲＣ層２４
及び例えばポジティブフォトレジスト材料の第一のフォ
トレジスト層２５を有する半導体デバイス又はマイクロ
チップ２０を示している。これに、コンタクトホール２
６を開口させ、第一の有機ＡＲＣ層２４の下に重なった
パターン領域を露出させるためのパターン化（フォトリ
ソグラフィー露出及び現像）が続く。
【００４９】これは、基板上に第一レベルの導電性層を
有する基板上での絶縁層の付着と、絶縁層上への第一の
有機ＡＲＣの付着と、該有機ＡＲＣ層上への第一のフォ
トレジスト層の付着と、これにコンタクトホールを開口
させるためのフォトレジスト層をパターン化との組み合
わせ工程（１）の後の半導体デバイス２０の状態であ
る。
【００５０】図１Ｂは、深く、更に幅広のコンタクトホ
ール２６ａが有機ＡＲＣ層２４を貫通して、下に重なっ
た絶縁層２３のパターン領域を露出させる有機ＡＲＣ層
２４のエッチング開口の後の半導体デバイス２０を示し
ている。コンタクトホール２６ａは、ＡＲＣエッチング
開口プロセスの非選択性のためにコンタクトホール２６
よりも幅広になっている。これは、開口部を深くし、下
に重なった絶縁層を露出させるための第一の有機ＡＲＣ
層のエッチング開口の工程（２）の後の半導体デバイス
２０の状態であるが、この場合、開口パターンは、エッ
チングの非選択性のために幅広になっている。
【００５１】図１Ｃは、深く幅広の開口部２６ａにより
絶縁層２３中にバイア２７を設けさせ、下に重なる第一
レベルの導電性層２２の領域を露出させるためのフォト
レジスト層２５をマスクとして用いる絶縁層２３のエッ
チングの後の半導体デバイス２０を示している。これ
に、フォトレジスト層２５及び有機ＡＲＣ層２４の除去
が続く。これは、幅広の開口部を深くし、かつ下に重な
る第一レベルの導電層を露出させるバイアを形成させる
ためのフォトレジスト層をマスクトして使用する絶縁層
のエッチングと、次の、フォトレジスト及び有機ＡＲＣ
層の除去との組み合わせ工程（３）の後の半導体デバイ
ス２０の状態である。
【００５２】図１Ｄは、残りの有機ＡＲＣ層材料でバイ
ア２７を充填する、絶縁層２３上への第二の有機ＡＲＣ
層２８の施与と、更に、有機ＡＲＣ層２８上への例えば
ポジティブフォトレジスト材料の第二のフォトレジスト
層２９の施与との後の半導体デバイス２０を示してい
る。これに、バイア２７を包囲する連続溝３０をフォト
レジスト層中で開口させるためのフォトレジスト層２９
のパターン化（フォトリソグラフィー露出及び現像）が
続く。これは、バイアが残りの有機ＡＲＣ材料で充填さ
れることになる絶縁層上の第二の有機ＡＲＣ層の付着
と、有機ＡＲＣ層上の第二のフォトレジスト層の付着
と、これに続く、バイアを包囲するフォトレジスト層中
の連続溝を開口させるためのパターン化との組み合わせ
工程（４）の後の半導体デバイス２０の状態である。
【００５３】図１Ｅは、深く、更に幅広の溝３０ａが有
機ＡＲＣ層２８を貫通して、下に重なった絶縁層２３の
パターン領域を露出させる有機ＡＲＣ層２８のエッチン
グ開口の後の半導体デバイス２０を示している。溝３０
ａは、有機ＡＲＣエッチング開口プロセスの非選択性の
ために溝３０よりも幅広になっている。バイア２７中の
残りの有機ＡＲＣ材料の本体は窪んでいるが、しかし、
有機ＡＲＣエッチングプロセスによって完全に除去され
ていない。これは、溝を深くし、かつ下に重なる絶縁層
を露出させるための第二の有機ＡＲＣ層のエッチング開
口並びに絶縁層中のバイアを充填する残りの有機ＡＲＣ
材料の上方部分の除去の工程（５）の後の半導体デバイ
ス２０の状態であるが、この場合、フォトレジスト層中
の溝パターンは、エッチングの非選択性のために幅広に
なっている。
【００５４】図１Ｆは、絶縁層２３の上方部分の中に溝
３０ａのパターンが存在するバイア溝３１を形成させる
ための所望の深さへの絶縁層２３のエッチング、引き続
く、フォトレジスト層２９及び有機ＡＲＣ層２８の除去
の後の半導体デバイス２０を示している。バイア２７中
の残りの有機ＡＲＣ材料の存在のために、フェンス３２
は、バイア２７を包囲するバイア溝３１の中央部分で絶
縁層２３中に残されている。これは、有機ＡＲＣ層溝を
更に深くし、かつバイア中の残りの有機ＡＲＣ材料の干
渉的な存在によりバイアを包囲するフェンスを離れる絶
縁層中に相応する溝を形成させるための絶縁層のエッチ
ングと、次の、フォトレジスト層及び有機ＡＲＣ層の除
去との組み合わせ工程（６）の後の半導体デバイス２０
の状態である。
【００５５】図１Ｇは、絶縁層２３の水洗、引き続く、
絶縁層中に形成されたバイア溝３１をあふれ、かつ第一
レベルの導電性層２２と導電性の接触を形成する絶縁層
２３上への例えばアルミニウムのような金属の第二レベ
ルの導電性層３３の付着の後の半導体デバイス２０を示
している。これは、絶縁層の水洗と、バイア及びその中
に形成された溝パターンをあふれさせ、かつバイアによ
り露出した第一レベルの導電性層との導電性の接触を形
成させるための該絶縁層上での第二レベルの導電性層の
付着との組み合わせ工程（７）の後の半導体デバイス２
０の状態である。
【００５６】最後に、図１Ｈは、互いに同じ高さで、例
えば前記の上表面で若干の過剰研磨により、絶縁層２３
の上に研磨した上表面２３ａ及び第二レベルの導電性層
３３上の研磨した上表面３３ａを形成させるために、第
二レベルの導電性層３３から絶縁層２３のレベルに後退
させる過剰の第二レベルの導電性材料の化学的機械的研
磨（ＣＭＰ）の後の半導体デバイス２０を示している。
これは、過剰の導電性材料を除去し、かつ絶縁層の表面
を、代表的には若干の過剰研磨により露出させるための
第二レベルの導電性層のＣＭＰ実施の最終段階（８）の
後の半導体デバイスの状態である。
【００５７】ウェーハ基板２１の上への第一レベルの導
電性層２２の施与、ウェーハ基板２１の上への絶縁層２
３の付着、絶縁層２３の上への有機ＡＲＣ層２４の施
与、有機ＡＲＣ層２４の上へのフォトレジスト層２５の
施与、フォトレジスト層２５のパターン化、有機ＡＲＣ
層２４のエッチング及び絶縁層２３のエッチングの工程
は、通常の技術によって実施される。絶縁層２３からの
フォトレジスト層２５及び有機ＡＲＣ層２４の除去、絶
縁層２３への有機ＡＲＣ層２８施与、有機ＡＲＣ層２８
へのフォトレジスト層２９の施与、フォトレジスト層２
９のパターン化、有機ＡＲＣ層２８のエッチング、絶縁
層２３の再度エッチング、フォトレジスト層２９及び有
機ＡＲＣ層２８の除去、絶縁層２３の水洗、絶縁層２３
の上への第二レベルの導電性層３３の付着、絶縁層２３
及び第二レベルの導電性層３３の化学的機械研磨の他の
工程もまた、通常の技術によって実施される。
【００５８】通常の有機ＡＲＣ層を用いる上記の従来技
術の手順には、有機ＡＲＣ層のエッチング開口が、コン
タクトホール、溝、バイア等を得る際に幅を制御する問
題につながるという深刻な欠点がある。これは、バイア
等を包囲する関係にある溝フェンスの作成を促進するエ
ッチングされた領域の幅の形状寸法の望ましくない顕著
な増大のために、近接する導電性層中の局所的空隙の形
成につながる。これは、個々の有機ＡＲＣ層２４及び２
８が、誘電性の絶縁層２３をエッチングするために必要
とされるエッチングによってエッチングすることができ
ないからである。これとは反対に、誘電性の絶縁層２３
は、有機ＡＲＣ層２４及び２８のそれぞれをエッチング
するために必要とされるエッチングによってエッチング
することはできない。以下に実証してあるように、これ
ら従来技術の欠点は、本発明の系によって克服される。
【００５９】本発明によれば、ＤＡＲＣ酸窒化珪素／Ｓ
ＯＧ系を使用するデュアルダマシン金属化手順を内容と
する半導体基板上のパターン化した導電性多層装置を形
成するための相応する製造技術は、以下の工程を想定し
ている： ［１］絶縁層が第一の導電性層の領域の上に重なる、半
導体基板上の選択領域中に配置した第一の導電性層を有
する半導体基板の表面上への誘電性絶縁層の施与； ［２］ＤＡＲＣ（誘電性反射防止コーティング）を絶縁
層上に形成させるのに十分な酸窒化珪素の絶縁層上への
施与； ［３］ＤＡＲＣ酸窒化珪素層から絶縁層を通って反応性
窒素含有物質するのを防止するのに十分な本質的に反応
性の窒素含有物質不含の誘電性スペーサー層の施与； ［４］誘電性スペーサー層上へのフォトレジスト層の施
与； ［５］パターン部分が基板中の第一の導電性層の領域に
対して上に重なって配置された関係にある下地の誘電性
スペーサー層の選択的なパターン部分を露出させるため
のフォトレジスト層の選択的な感光及び現像； ［６］下地の絶縁層の相応する部分の露出のための、誘
電性スペーサー層の露出したパターン部分及びＤＡＲＣ
酸窒化珪素層の相応する下地の部分の除去； ［７］基板中の第一の導電性層の領域を露出させるため
の、絶縁層の露出した部分の除去。
【００６０】他の工程には、 ［８］誘電性スペーサー層を露出させるための現像した
フォトレジスト層の残分の除去； ［９］誘電性スペーサー層上で、誘電性スペーサー層の
先に除去したパターン部分に対して包囲する関係でのも
う１つのフォトレジスト層の施与； ［１０］誘電性スペーサー層の先に除去したパターン部
分を包囲する幅広のパターン部分を露出させるための別
のフォトレジスト層の選択的露光及び現像； ［１１］誘電性スペーサー層の露出した幅広のパターン
部分及びＤＡＲＣ酸窒化珪素層の相応する下地部分及び
先に露出した第一の導電性層を包囲する絶縁層の下地の
幅広の部分の上側層部分の除去；及び ［１２］絶縁層の幅広のパターン部分及び第一の導電性
層領域の、先に露出したパターン部分と導電性の接触を
する第二の導電性層の施与が含まれる。
【００６１】次に、図２Ａ〜２Ｇについては、それぞれ
ウェーハ基板２１′、第一レベルの導電性層２２′、Ｉ
ＭＤ（金属間誘電性）絶縁層２３′、ＤＡＲＣ（誘電性
反射防止コーティング）酸窒化珪素層４１、上表面を研
磨したＤＡＲＣ酸窒化珪素層４１ａ、本質的に反応性の
窒素含有物質不含の誘電性スペーサー層４２、例えばポ
ジティブフォトレジスト材料の第一のフォトレジスト層
２５′、コンタクトホール（開口部）４３、深くされた
コンタクトホール４３ａ、バイア（開口部）４４、例え
ばポジティブフォトレジスト材料の第二のフォトレジス
ト層４５、連続溝４６、バイア溝４７、第二レベルの導
電性層４８及び上表面を研磨した第二レベルの導電性層
４８ａを有する本発明の１つの実施態様による半導体デ
バイス又はマイクロチップ４０の制作の７つの段階が図
示されている。
【００６２】図２Ａ〜２Ｇには、「′」付きの数字によ
って表された部材は、図１Ａ〜１Ｈ中のものと同じであ
る。
【００６３】図２Ａ〜２Ｇは、ＤＡＲＣ層としての酸窒
化珪素及びＤＡＲＣ酸窒化珪素層と上に重なるフォトレ
ジスト層との間の本質的に反応性の窒素含有物質不含の
誘電性スペーサー層を使用する半導体基板上のパターン
化した導電性多層装置の形成のための工程の方法順序を
説明するものである。
【００６４】図２Ａは、例えばタングステンのような金
属の第一レベルの導電性層２２′がウェーハ基板上の選
択的領域中に付着した珪素のウェーハ基板２１′及び更
に、例えば二酸化珪素のＩＭＤ絶縁層２３′、ＤＡＲＣ
（誘電性反射防止コーティング）を形成する酸窒化珪素
層４１、フォトレジスト汚染を防止する本質的に反応性
の窒素含有物質不含の誘電性スペーサー層４２及び例え
ばポジティブフォトレジスト材料の第一のフォトレジス
ト層２５′を有する半導体デバイス又はマイクロチップ
４０を示している。これには、誘電性のスペーサー層４
２の下地のパターン化領域を露出させるためにコンタク
トホール４３を開口させるためのパターン化（フォトリ
ソグラフィック感光及び現像）が続く。絶縁層２３′の
厚さは、堆積層中にＤＡＲＣ酸窒化珪素層４１及び誘電
性スペーサー層４２を含めるために補正して削減するこ
とができる。
【００６５】これは、絶縁層が第一の導電性層領域の上
に重なるように半導体基板上の領域に第一の導電性層を
有する半導体基板上に誘電性層を付着させ、ＤＡＲＣ酸
窒化珪素層を絶縁層の上に付着させ、本質的に反応性の
窒素含有物質不含の誘電性スペーサー層をＤＡＲＣ酸窒
化珪素層の上に付着させ、フォトレジスト層を誘電性ス
ペーサー層の上に施与し、パターン部分が、基板中の第
一の導電性層の領域に対して上に重なって配置された関
係にある誘電性スペーサー層のパターン部分を露出させ
るためにフォトレジスト層を露光及び現像する工程
［１］〜［５］の後の半導体デバイス４０の状態であ
る。
【００６６】図２Ｂは、絶縁層２３′の下地のパターン
領域を露出させるための誘電性スペーサー層４２及びＤ
Ａ酸窒化珪素層４１を貫通する深くされたが、まだ幅広
にされていないコンタクトホール４３ａがある、誘電性
スペーサー層４２及びＤＡＲＣ酸窒化珪素層４１のエッ
チング後の半導体デバイス４０を示している。コンタク
トホール４３ａは、必要とされる誘電性エッチングプロ
セスの選択性により、コンタクトホール４３に比して幅
広にされていない。これは、絶縁層の相応する部分を露
出させるための、誘電性スペーサー層の露出したパター
ン部分及びＤＡＲＣ酸窒化珪素層の相応する下地の部分
の除去の工程［６］の後の半導体デバイス４０の状態で
ある。
【００６７】図２Ｃは、誘電性スペーサー層４２をマス
クとして使用し、第一レベルの導電性層２２′の下地の
領域を露出させるための絶縁層２３′中のバイア４４を
得るために幅広にされたコンタクトホール４３ａを深く
する、絶縁層２３′の誘電性エッチングの後の半導体デ
バイス４０を示している。これには、フォトレジスト層
２５′の除去が続く。バイア４４を形成させるためのエ
ッチング作業は、有利に、深くされたコンタクトホール
４３ａを形成させるために使用したエッチング作業、即
ち、ウェーハ基板２１′が、エッチング作業のタンデム
対のための同じエッチングチャンバー中に残留する同じ
チャンバー帯域中で実施される。これは、基板中の第一
の導電性層の領域を露出させるための絶縁層の露出した
部分を除去し、次に誘電性スペーサー層を露出させるた
めのフォトレジスト層の除去の工程［７］〜［８］の後
の半導体デバイス４０の状態である。
【００６８】図２Ｄは、誘電性スペーサー層４２の上へ
の例えばポジティブフォトレジスト材料の第二フォトレ
ジスト層４５の施与及びバイア４４を包囲する、連続溝
４６を開口させるためのフォトレジスト層４５のパター
ン化（フォトリソグラフィック露光及び現像）の後の半
導体デバイス４０を示している。この時点では、影響を
及ぼされた領域が、合わせた誘電性スペーサー層４２及
び下地のＤＡＲＣ酸窒化珪素層４１の積層配置によって
なお一般に覆われているので新たな付着は必要とされて
いない。バイア４４は、最初に残りのフォトレジスト層
４５材料（図示されていない）で部分的に充填されるこ
ともあるが、これは、溝４６の開口のための現像プロセ
スの間に除去される。これは、誘電性スペーサー層の上
及び誘電性スペーサ層の先に除去したパターン部分に対
して包囲する関係での別のフォトレジスト層の施与、誘
電性スペーサー層の先に除去したパターン部分を包囲す
る幅広のパターン部分を露出させるための別のフォトレ
ジスト層の露光及び現像の工程［９］〜［１０］の後の
半導体デバイス４０の状態である。
【００６９】図２Ｅは、誘電性スペーサー層４２、ＤＡ
ＲＣ酸窒化珪素層４１及び絶縁層中の望ましい深さにま
で絶縁層の上層部分２３′を貫通する、深くされたが、
まだ幅広にされていないバイア溝４７を得るための、導
電性スペーサー層４２、ＤＡＲＣ酸窒化珪素層４１及び
無機層の上層部分２３′の別の誘電性エッチングの後の
半導体デバイス４０を示している。溝４７は、誘電性エ
ッチングプロセスの選択性により溝４６に対して幅広に
されていない。また、絶縁層２３′中にはフェンスが形
成されていない。これは、誘電性スペーサー層の露出し
た幅広のパターン部分及びＤＡＲＣ酸窒化珪素の相応す
る下地部分及び先に露出した第一の導電性層領域を包囲
する絶縁層の下地の幅広の部分の上層部分の除去の工程
［１１］の後の半導体デバイス４０の状態である。
【００７０】図２Ｆは、絶縁層２３′の水洗、引き続
く、絶縁層中に作成されたバイア溝４７をあふれ、かつ
第一レベルの導電性層２２′との導電性の接触を形成す
る、絶縁層２３′の上への例えばアルミニウムのような
金属の第二レベルの導電性層４８の付着の後の半導体デ
バイス４０を示している。また、この水洗作業は、誘電
性スペーサー層４２を除去することもできる。この点に
関して、殊にＳＯＧ材料から構成される誘電性スペーサ
ー層４２の性質は、通常、例えば希釈又は緩衝したＨＦ
中で、通常及び酸窒化珪素中の一般に濃厚な二酸化珪素
よりもエッチングするのがはるかに迅速である。これ
は、絶縁層の幅広のパターン部分の上及び第一の導電性
層領域の先に露出したパターン部分と導電性の接触をす
る第二の導電性層を施与する工程の［１２］の後の半導
体デバイス４０の状態である。
【００７１】最後に、図２Ｇは、第二レベルの導電性層
４８からＤＡＲＣ酸窒化珪素層４１のレベルに後退させ
る過剰の第二レベルの導電性材料の化学的機械的研磨法
（ＣＭＰ）の後の半導体デバイス４０を示している。こ
れは、互いに同じ高さで、例えば前記の上表面で若干の
過剰研磨により、ＤＡＲＣ酸窒化珪素層４１上に研磨し
た上表面４１ａ及び第二レベルの導電性層４８上に研磨
した上表面４８ａを形成する。ＤＡＲＣ酸窒化珪素層４
１及び誘電性スペーサー層４２の個々の厚さの選択に応
じて、これらの層は、適切な水洗及びＣＭＰ作業によっ
て部分的にかまたは完全に除去することができる。
【００７２】ウェーハ基板２１′の上への第一レベルの
導電性層２２′の施与、ウェーハ基板２１′の上への絶
縁層２３′の付着、絶縁層２３′の上へのＤＡＲＣ酸窒
化珪素層４１の付着、ＤＡＲＣ酸窒化珪素層４１の上へ
の誘電性スペーサー層４２の付着、誘電性スペーサー層
４２の上へのフォトレジスト層２５′の施与、フォトレ
ジスト層２５′のパターン化、誘電性スペーサー層４２
及びＤＡＲＣ酸窒化珪素層４１のエッチング、絶縁層２
３′のエッチングの工程は、通常の技術によって行われ
る。誘電性スペーサー層４２からのフォトレジスト層２
５′の除去、誘電性スペーサー層４２へのフォトレジス
ト層４５の施与、フォトレジスト層４５のパターン化、
誘電性スペーサー層４２、ＤＡＲＣ酸窒化珪素層４１及
び絶縁層２３′の再エッチング、フォトレジスト層４５
の除去、絶縁層２３′の水洗、絶縁層２３′の水洗、絶
縁層２３′の上への第二レベルの導電性層４８の付着、
ＤＡＲＣ酸窒化珪素層４１及び第二レベルの導電性層４
８の化学的機械的研磨の他の工程も、通常の技術によっ
て行われる。
【００７３】特に、ウェーハ基板２１′は、珪素又は金
属のような別の材料から作られていてもよい。第一レベ
ルの導電性層２２′は、例えばタングステンから作られ
ていてもよく、第二レベルの導電性層４８は、例えばア
ルミニウムから作られていてもよい。絶縁層２３′は、
例えば二酸化珪素から作られていてもよい。これは、第
一レベルの導電性層２２′の絶縁遮断層としての役割を
果たす。
【００７４】有利に、絶縁層２３′は、約５０００〜１
００００オングストロームの厚さで施与され、ＤＡＲＣ
酸窒化珪素層４１は、約３００〜１５００オングストロ
ームの厚さで施与され、誘電性スペーサー層４２は、約
２５０〜１０００オングストロームの厚さで施与され
る。
【００７５】ＤＡＲＣ酸窒化珪素層４１の厚さは、破壊
的照射又は吸収モードで機能するように選択される。
【００７６】フォトレジスト層は、約１９３〜３６５ｎ
ｍの波長のようなＵＶ波照射にさらされる。
【００７７】ＤＡＲＣ酸窒化珪素層とフォトレジスト層
との間に本質的に反応性の窒素含有物質不含の誘電性ス
ペーサー層を使用する本発明による上記の手順により、
エッチング作業にとって良好な側方制御及びフォトレジ
スト層からのＤＡＲＣ酸窒化珪素層の物理的及び機能的
分離のための薄い遮断又は遮閉層が得られる。この分離
は、フーティング又はピンチング形成をまねく反応性の
窒素含有物質のフォトレジスト層への到達及び汚染を防
止するために、ＤＡＲＣ酸窒化珪素層からの反応性の窒
素含有物質の移動を阻止する。
【００７８】また、誘電性スペーサー層は、望ましくは
透明であるので、入射光は、ＤＡＲＣ酸窒化珪素層によ
る最大の吸収のため、フォトレジスト露光の間に容易に
透過する。
【００７９】前記の利点は、先行技術を回避する一方
で、有機ＡＲＣ層の使用に関連した幅の制御及びフェン
ス形成の問題を生じている。これは、有機ＡＲＣ材料が
誘電性材料エッチングによってエッチングできない及び
誘電性材料が有機ＡＲＣ材料エッチングによってエッチ
ングできないことに起因する。本発明によれば、誘電性
のエッチングだけが必要とされ、かつこの誘電性のエッ
チングは、通常のドライエッチング技術、例えばフッ素
含有薬品を用いるＲＩＥによって行うことができるので
ある。
【００８０】有機ＡＲＣ層、例えばＢＡＲＬ（反射防止
底層）を用いる先行技術を凌駕する本発明によるＤＡＲ
Ｃ酸窒化珪素層４１及び誘電性スペーサー層４２の使用
の利点は、ＤＡＲＣ酸窒化珪素層４１／誘電性スペーサ
ー層４２の組み合わせ積層物を、引き続く処理のための
硬質マスクを得るために供することができる殊である。
実際には、優れた空間解像度を有する極めて薄いフォト
レジスト層２５′は、誘電性スペーサー層４２の選択的
パターン化、引き続く、フォトレジスト層２５′の除去
及び硬質マスクとしての誘電性スペーサー層４２を用い
るＤＡＲＣ酸窒化珪素層４１の選択的パターン化を得る
ために採用することができる。
【００８１】特に、導電性層２２′及び４８、絶縁層２
３′及びＤＡＲＣ酸窒化珪素層４１は、代表的には、Ｐ
ＥＣＶＤ技術で設けられている。誘電性スペーサー層４
２は、物理的蒸着又は化学的蒸着（ＰＶＤ又はＣＶＤ）
を含めた任意の適当な技術によって得ることができる
が、本質的に反応性の汚染窒素含有物質不含の材料とし
て形成される限りは、有利にスピンオン技術によって、
フォトレジスト層２５′及び４５の施与と同様の方法
で、例えばスピンオングラス（ＳＯＧ）として得られ
る。
【００８２】Dow Corning Co.の市販の製品“Flowable
Oxide”のようなＳＯＧの使用は、既存の製造処理手順
に組み込み易く、望ましくは本発明により使用される。
有利なＳＯＧ材料には、シルセスキオキサン水素、他の
シロキサン等をベースとするものが含まれるが、これら
は、溶剤を除去し、望ましいガラスを得るために焼き付
けられる。
【００８３】ＳＯＧは、代表的には有機溶剤中に溶解さ
れている溶液中のＳｉ−Ｏを有する前駆物質から容易に
二次加工される。ＳＯＧ溶液は、フォトレジストのよう
な有機材料及び有機ＡＲＣ材料を施与するのに通常使用
されるツール（トラック）と同様の装置中でスピン付着
（spin-deposited）させられる。最終ＳＯＧ厚は、回転
速度及びＳｉ−Ｏをベースとする樹脂固体含量により容
易に制御することができる。優れた均等性のＳＯＧ薄膜
は、約２５０〜１０００オングストロームの厚さで付着
させることができる。
【００８４】ＳＯＧ材料は、通常、例えば二酸化珪素の
ような酸化物と比較してＳＯＧの機械的密度を減少させ
るために、ＰＥＣＶＤ酸化物と比較してウェットエッチ
ング率が増強されている（例えば＞１０倍）。
【００８５】スピンオン技術による有機ＡＲＣ材料及び
フォトレジスト材料のような有機材料の層の形成が好ま
しい場合には、溶剤を蒸発させ、かつ所望のＳｉ−Ｏ架
橋を形成させるためにＳＯＧ溶液も、一連の焼付け工程
（乾燥焼付け）を経る。
【００８６】ＳＯＧ焼付けの温度は、代表的には、約２
００〜３５０℃、有利に約２５０℃である。特に、ＳＯ
Ｇ溶液は、室温でスピンオン技術によって付着させら
れ、次に、最初は約１５０℃及び最終的には約２５０℃
で、全ての場合に不活性の、即ち、非反応性窒素下に焼
き付けられて、誘電性スペーサー層４２を形成する固体
酸化物（二酸化珪素ベース）の薄膜が得られる。
【００８７】前記の温度は、フォトレジスト焼付けの温
度よりも高いが、しかし、プラズマ蒸着処理の温度より
も低い。例えば、フォトレジスト層２５′及び４５は、
代表的にはスピンオン付着によって付着させられ、次
に、９０〜１５０℃で焼き付けられる。他方、ＣＶＤ／
ＰＶＤ及びＰＥＣＶＤ処理を用いる場合には、よう２
２′及び４８ａ用の金属は、約４５０℃までの温度で
（ＣＶＤ又はＰＶＤ技術により）付着させられ、層２
３′用の二酸化珪素及び層４１用のＤＡＲＣ酸窒化珪素
のような誘電体は、約２５０〜４００℃、殊に約３５０
℃の温度で（ＰＥＣＶＤ技術により）付着させられる。
【００８８】スピンオン付着した溶液を焼き付けること
によって製造されたＳＯＧの固体酸化物薄膜は、ＰＥＣ
ＶＤ技術によって付着させられた二酸化珪素よりも、粘
度が低い（従って、より一層多孔性である）けれども、
誘電性スペーサー層４２中のＳＯＧ材料が反応性の窒素
含有物質で汚染されていないことは、場合により、ＤＡ
ＲＣ酸窒化珪素層４１を透過してフォトレジスト層２
５′又は４５に達する反応性の窒素含有物質の移動を阻
止するのに有用である。ＳＯＧ材料の低い粘度及びより
一層の多孔性の性質にもかかわらず、該ＳＯＧ材料は、
ＤＡＲＣ酸窒化珪素層４１及びその内容物をフォトレジ
スト層２５′又は４５との境界面から隔てておくのに十
分な物理的及び機能的間隔構造体として有用である。
【００８９】ＤＡＲＣ酸窒化珪素４１中に存在する反応
性の移動性窒素及び窒素含有成分は、該ＤＡＲＣ酸窒化
珪素から誘電性スペーサー層４２の中へ移動することに
なる。しかしながら、ＤＡＲＣ酸窒化珪素層４１に起因
するかかる反応性の汚染窒素含有物質のいずれもが、誘
電性スペーサー層４２及びフォトレジスト層２５′及び
４５の全てが犠牲層であり、積層中に残っている時間の
間、フォトレジスト汚染を防止するのに十分な誘電性ス
ペーサー層４２中に保持されているか又は含有されてい
ることもある（図２Ａ〜２Ｅを見よ）。
【００９０】先行技術によれば、ＤＡＲＣ酸窒化珪素層
は、例えばＰＥＣＶＤによって、パターン化すべきウェ
ーハ基板上に付着させられ、ＤＡＲＣ酸窒化珪素から上
に重なるフォトレジスト層への反応性の窒素含有物質の
直接移動を回避するための二酸化珪素キャップ層が、例
えばＰＥＣＶＤによって、ＤＡＲＣ酸窒化珪素層の上に
付着させられる。ＤＡＲＣ酸窒化珪素層と、その次の二
酸化珪素キャップ層とのこのタンデム付着が、１つの種
類の作業で実施されているのに対して、フォトレジスト
層は、その後に、例えばスピニング技術によって、二酸
化珪素キャップ層の上に１つの異なる種類の作業で施与
され、その後に、フォトレジストパターン化が続いてい
る。
【００９１】しかしながら、先行技術によれば、フォト
レジスト汚染及びフーティングの問題をまねく反応性の
窒素含有物質は、本質的にＤＡＲＣ酸窒化珪素層中に存
在しているし、通常、二酸化珪素キャップ層中にも存在
している。これらは、例えばＰＥＣＶＤタイプの付着プ
ロセス材料中、例えばシラン、酸素、窒素、酸化窒素等
中の反応性の窒素含有成分に起因するが、この場合、シ
ランは、例えば二酸化珪素又は酸窒化珪素の形成の間に
水素をもたらしている。
【００９２】本発明によれば、一方で、ＤＡＲＣ酸窒化
珪素層が、例えばＰＥＣＶＤによって、パターン化すべ
きウェーハ基板の上に１種類の作業で付着させられるの
に対して、誘電性スペーサー層とフォトレジスト層の両
方は、タンデム工程に統合された方法で、スピンオン技
術によって異なる種類の作業で施与することができる。
ＳＯＧ技術によって形成されているような誘電性スペー
サー層は、広い範囲の厚さで種々に得ることができ、か
つ遠紫外線フォトレジスト層を施与のために工業で使用
されるものに対応するツール（トラック）に施与するこ
とができる。更に具体的には、誘電性スペーサー層４２
及びフォトレジスト層２５′は、、例えばスピンオン技
術によって、順に、ウェーハ基板２１′上、即ちＤＡＲ
Ｃ酸窒化珪素層４１上に、同じ付着帯域（トラック）中
で付着させることができる。
【００９３】従って、先行技術のＤＡＲＣ酸窒化珪素層
の上へ二酸化窒素キャップ層を付着させるプラズマ工程
の使用と比べて、本発明によれば、ＤＡＲＣ酸窒化珪素
層４１のプラズマ付着の後にプラズマ工程は必要とされ
ない。代わりに、誘電性スペーサー層４２のＳＯＧ付着
を、不活性の、即ち非反応性窒素中で実施することもで
きる。フォトレジスト層を施与する温度と同じ温度での
ＳＯＧの穏和な熱焼付けを使用して行うことができる。
前記の温度は、二酸化珪素キャップ層のプラズマ付着の
温度よりもはるかに低く、穏和な状態では、ＳＯＧの中
に不活性窒素が反対に入り込むことにはならない。
【００９４】反応性窒素又は反応性窒素含有化合物のよ
うな反応性の窒素含有物質の汚染源は、通常の液体ＳＯ
Ｇ前駆材料中には存在しておらず、この場合、ＳＯＧ製
造及び付着は、反応性窒素成分の汚染物質の不在で実施
されるという事実が最も重要である。また、ＤＡＲＣ酸
窒化珪素層のための通常の二酸化珪素キャップ層のプラ
ズマ付着を、例えばＰＥＣＶＤによって実施するために
必要とされる高い温度と比べて、ＳＯＧが、例えばスピ
ンオンによるフォトレジスト層の施与に使用されるのと
同じ穏和な温度で施与されるので、極めて低い熱供給が
必要とされる。本発明による作成法は、酸窒化珪素とＳ
ＯＧ用の有機原料物質の両方に対する選択性の活用の役
に立っている。
【００９５】本発明の別の利点は、当該のフォトリソグ
ラフィック作業の後に、誘電性スペーサー層４２のＳＯ
Ｇが、例えば第二レベルの金属付着工程の前の例えばＳ
ＯＧ除去と緩衝したＨＦ予備洗浄工程との組み合わせに
よって、デュアルダマシン塗布の際に容易に除去できる
ことである。
【００９６】ＳＯＧ付着プロセスは、先行技術の二酸化
珪素キャップ層付着の場合のように、例えばＰＥＣＶＤ
によるＤＡＲＣ酸窒化珪素層付着にはもはや統合されて
いないが、フォトレジストスピンオン作業に効率的に統
合されており、従って、これと同じコストを必要とす
る。特に、ＳＯＧとフォトレジスト層の両方は、順に、
同じ付着帯域（トラック）中で付着させることができ
る。
【００９７】ＤＡＲＣ酸窒化珪素層４１は、ＭＵＶ（代
表的には３６５ｎｍの波長）とＤＵＶ（代表的には２４
８ｎｍ以下）の両方のフォトリソグラフィック処理にと
って優れた反射防止材料であるので、密着フォトリソグ
ラフィック処理のための所望の均一な反射率制御を達成
する。酸窒化珪素組成物は、例えばシラン（ＳｉＨ4）
及び酸化窒素（Ｎ2Ｏ）を用いるＰＥＣＶＤにより、Ｓ
ｉＯxＮy（式中、ｘは、０．５〜１．５、ｙは、０．１
〜１．５、即ち、ＳｉＯ0.5〜1.5Ｎ0.1〜1.5）成分の組
成の割合を適当に変化させることによってその反射防止
特性を最適に調節することができる。
【００９８】前記の［６］米国特許第５２１９７８８号
（Abernathey他）が、基板上の金属導電性二分子層上の
ＴｉＮの金属窒化物ＡＲＣ層及びＴｉＮＡＲＣ層上に、
スパッタリングした珪素又はＳｉＯ2又は前記の［５］
米国特許第４９８１５３０号（Clodgo他）によればＳＯ
Ｇの珪素含有遮断層を開示していることは注目される。
この遮断層は、ＴｉＮＡＲＣ層を、ＴｉＮＡＲＣ層によ
って引き起こされる「糸引き」と呼ばれるレジスト汚染
効果を減少させるために、前記の［２］米国特許第４４
９１６２８号（Ito他）による露光の際に酸基を生じる
フォトレジスト層から分離するために必要である。
【００９９】これとは異なり、本発明によれば、その物
理的及び機能的な窒素含有物質流を阻止する効果を奏す
るために、誘電性スペーサー層４２が、反応性の窒素含
有物質自体の汚染並びに特にフォトレジスト材料を潜在
的に汚染することがあるＤＡＲＣ材料としての（ＴｉＮ
よりも）酸窒化珪素に起因する汚染から開放されていな
ければならない。
【０１００】前記のために、誘電性スペーサー層４２
は、前記の［３］１９８６年５月６日発行の米国特許第
４５８７１３８号（Yau他）によって意図されているよ
うに、ＳＯＧ材料の透明性を無効にし、かつＡＲＣ層と
しての機能をもたらす染料も不含である。
【０１０１】金属導電性層用の金属窒化物ＡＲＣ材料と
してのＴｉＮの公知の使用と比較した場合、本発明によ
れば、ＤＡＲＣ酸窒化珪素層４１によるＡＲＣ材料とし
て使用した酸窒化珪素は、金属導電性層のパターン化を
制限するものではないが、しかし、層材料の種々の別の
タイプのパターン化には同様に有用である真誘電性ＡＲ
Ｃ材料である。
【０１０２】従って、記載された特殊な実施態様が、本
発明の一般原則の単なる実例にすぎないと認めることが
できる。種々の変法は、この原則と一致して説明するこ
とができる。
【図面の簡単な説明】
【図１】図１Ａ〜１Ｈは、従来技術による半導体基板上
のパターン化された導電性多層装置を形成する際の各段
階を説明する鉛直断面図である。
【図２】図２Ａ〜２Ｇは、本発明の実施態様による半導
体基板上のパターン化された導電性多層装置を形成する
際の各段階を説明する鉛直断面図である。
【符号の説明】
２０ 従来技術の半導体デバイスまたはマイクロチッ
プ、 ２１、２１′ ウェーハ基板、 ２２、２２′
第一レベルの導電性層、 ２３、２３′ 金属間誘電性
絶縁層、 ２３ａ 上表面を研磨した絶縁層、 ２４
第一の有機ＡＲＣ層、 ２５、２５′ 第一のフォトレ
ジスト層、 ２６、４３ コンタクトホール、 ２６ａ
深く幅広のコンタクトホール、 ２７、４４ バイ
ア、 ２８第二の有機ＡＲＣ層、 ２９、４５ 第二の
フォトレジスト層、 ３０、４６連続溝、 ３０ａ 幅
広の溝、 ３１、４７ バイア溝、 ３２ フェンス、
３３、４８ 第二レベルの導電性層、 ３３ａ、４８ａ
上表面を研磨した第二レベルの導電性層、 ４０ 本
発明による半導体デバイスまたはマイクロチップ、 ４
１ ＤＡＲＣ酸窒化珪素層、 ４１ａ 上表面を研磨し
たＤＡＲＣ酸窒化珪素層、 ４２ 誘電性スペーサー
層、 ４３ａ 深くされたコンタクトホール

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上でのパターン化された導電
    性多層装置を製造するための方法において、 絶縁層が第一の導電性層の領域の上に重なるようにする
    ための、半導体基板上の選択的領域中に配置された第一
    の導電性層を有する半導体基板の表面上への誘電体絶縁
    層の施与；絶縁層上に誘電性反射防止コーティングを形
    成させるのに十分な、絶縁層上への酸窒化珪素の施与；
    反応性窒素性物質が通過して酸窒化珪素層から移動する
    のを防ぐのに十分な、反射防止コーティング酸窒化珪素
    層上への本質的に反応性の窒素性物質不含の誘電性スペ
    ーサー層の施与；誘電性スペーサー層上へのフォトレジ
    スト層の施与；基板中の第一の導電性層領域に対してパ
    ターン部分は上に重なねて配置された関係である下地の
    誘電性スペーサー層の選択的パターン部分を露出させる
    ための、フォトレジスト層の選択的露光及び現像；下地
    の絶縁層の相応する部分の露出のための、誘電性スペー
    サー層の露出したパターン化部分及び酸窒化珪素層の相
    応する下地の部分の除去；及び基板中の第一の導電性層
    の領域を露出させるための絶縁層の露出した部分の除去
    の工程からなることを特徴とする、半導体基板上でのパ
    ターン化された導電性多層装置の製造法。
  2. 【請求項２】 絶縁層が二酸化珪素から形成され、第一
    の導電性層が金属から形成されている、請求項１に記載
    の方法。
  3. 【請求項３】 誘電性スペーサー層が本質的に反応性の
    窒素含有物質不含の二酸化珪素材料から形成されてお
    り、フォトレジスト層が、反応性の窒素含有物質に汚染
    されやすい有機フォトレジスト材料から形成されてい
    る、請求項１に記載の方法。
  4. 【請求項４】 誘電性スペーサー層が本質的に反応性の
    窒素含有物質不含のスピンオングラスから形成されてい
    る、請求項３に記載の方法。
  5. 【請求項５】 誘電性スペーサー層の露出したパターン
    部分及び酸窒化珪素層の相応する下地の部分を、第一の
    エッチング工程でチャンバー帯域中で一緒に除去し、絶
    縁層の露出した部分を、第一のエッチング工程の直後の
    第二のエッチング工程で同じチャンバー帯域中で除去す
    る、請求項１に記載の方法。
  6. 【請求項６】 第一のエッチング工程及び第二のエッチ
    ング工程が、ドライエッチング工程である、請求項５に
    記載の方法。
  7. 【請求項７】 誘電性スペーサー層を露出させるための
    現像したフォトレジスト層の残留物の除去；誘電性スペ
    ーサー層上及び誘電性スペーサー層の先に除去したパタ
    ーン部分に対して包囲する関係でのもう１つの別のフォ
    トレジスト層の施与；誘電性スペーサー層の先に除去し
    たパターン部分を包囲する幅広のパターン部分を露出さ
    せるための別のフォトレジスト層の選択的露光及び現
    像；誘電性スペーサー層の露出した幅広のパターン部分
    及び酸窒化珪素層の相応する下地の部分及び先に露出し
    た第一の導電性層領域を包囲する絶縁層の下地の幅広の
    部分の上層部分の除去；及び絶縁層の幅広のパターン部
    分上及び第一の導電性層領域の先に露出したパターン部
    分と導電性の接触をする第二の導電性層の施与の工程を
    含む、請求項１に記載の方法。
  8. 【請求項８】 絶縁層が二酸化珪素から形成されてお
    り、第一の導電性層及び第二の導電性層が、それぞれ金
    属から形成されている、請求項７に記載の方法。
  9. 【請求項９】 誘電性スペーサー層が本質的に反応性の
    窒素含有物質不含の二酸化珪素材料から形成されてお
    り、フォトレジスト層が、反応性の窒素含有物質に汚染
    されやすい有機フォトレジスト材料から形成されてい
    る、請求項７に記載の方法。
  10. 【請求項１０】 誘電性スペーサー層が本質的に反応性
    の窒素含有物質不含のスピンオングラスから形成されて
    いる、請求項９に記載の方法。
  11. 【請求項１１】 絶縁層を、約５０００〜１００００オ
    ングストロームの厚さで施与し、酸窒化珪素層を、約３
    ００〜１５００オングストロームの厚さで施与し、かつ
    誘電性スペーサー層を、約２５０〜１０００オングスト
    ロームの厚さで施与する、請求項１に記載の方法。
  12. 【請求項１２】 誘電性スペーサー層及びフォトレジス
    ト層を、順に、同じ付着帯域中で反射防止酸窒化珪素層
    の上への付着によって施与する、請求項１に記載の方
    法。
  13. 【請求項１３】 フォトレジスト層の反応性の窒素含有
    物質による汚染を防止するための、誘電性反射防止コー
    ティングを酸窒化珪素上に形成する酸窒化珪素層から上
    に重なるフォトレジスト層への反応性の窒素含有物質流
    を阻止するための半導体作成の際のウェーハ基板の処理
    法において、誘電性の反射防止コーティング酸窒化珪素
    層からフォトレジスト層へのフォトレジスト層を通過す
    る反応性の窒素含有物質の移動を防止するのに十分な、
    本質的に反応性の窒素含有物質不含の誘電性スペーサー
    層を酸窒化珪素層と上に重なるフォトレジスト層との間
    に挿入することからなることを特徴とする、ウェーハ基
    板の処理法。
  14. 【請求項１４】 誘電性スペーサー層が、本質的に反応
    性の窒素含有物質不含の二酸化珪素材料から形成されて
    おり、フォトレジスト層は、反応性の窒素含有物質に汚
    染されやすい有機フォトレジスト材料から形成されてい
    る、請求項１３に記載の方法。
  15. 【請求項１５】 誘電性スペーサー層が、本質的に反応
    性の窒素含有物質不含のスピンオングラスから形成され
    ている、請求項１４に記載の方法。
  16. 【請求項１６】 誘電性スペーサー層及びフォトレジス
    ト層を、順に、同じ付着帯域中で、反射防止酸窒化珪素
    層の上への付着によって施与する、請求項１３に記載の
    方法。
  17. 【請求項１７】 請求項１３の方法により形成された製
    品。
JP11207762A 1998-07-22 1999-07-22 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品 Withdrawn JP2000068268A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/120629 1998-07-22
US09/120,629 US6103456A (en) 1998-07-22 1998-07-22 Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication

Publications (1)

Publication Number Publication Date
JP2000068268A true JP2000068268A (ja) 2000-03-03

Family

ID=22391561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11207762A Withdrawn JP2000068268A (ja) 1998-07-22 1999-07-22 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品

Country Status (6)

Country Link
US (1) US6103456A (ja)
EP (1) EP0975010A1 (ja)
JP (1) JP2000068268A (ja)
KR (1) KR20000016960A (ja)
CN (1) CN1256438A (ja)
TW (1) TW436967B (ja)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6355196B1 (en) * 1998-03-16 2002-03-12 Vantico Inc. Process for producing direct tooling mold and method for using the same
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6165855A (en) * 1998-12-04 2000-12-26 Advanced Micro Devices, Inc. Antireflective coating used in the fabrication of microcircuit structures in 0.18 micron and smaller technologies
JP3257533B2 (ja) * 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6713234B2 (en) * 1999-02-18 2004-03-30 Micron Technology, Inc. Fabrication of semiconductor devices using anti-reflective coatings
US6245629B1 (en) * 1999-03-25 2001-06-12 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6461955B1 (en) * 1999-04-29 2002-10-08 Texas Instruments Incorporated Yield improvement of dual damascene fabrication through oxide filling
US7045454B1 (en) * 1999-05-11 2006-05-16 Micron Technology, Inc. Chemical mechanical planarization of conductive material
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
KR100804873B1 (ko) 1999-06-10 2008-02-20 얼라이드시그날 인코퍼레이티드 포토리소그래피용 ｓｏｇ 반사방지 코팅
EP1212788B1 (en) 1999-08-26 2014-06-11 Brewer Science Improved fill material for dual damascene processes
US20040034134A1 (en) * 1999-08-26 2004-02-19 Lamb James E. Crosslinkable fill compositions for uniformly protecting via and contact holes
US20050158666A1 (en) * 1999-10-15 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
US6245656B1 (en) * 1999-11-08 2001-06-12 Vanguard International Semiconductor Corporation Method for producing multi-level contacts
US6197681B1 (en) * 1999-12-31 2001-03-06 United Microelectronics Corp. Forming copper interconnects in dielectric materials with low constant dielectrics
US6995068B1 (en) 2000-06-09 2006-02-07 Newport Fab, Llc Double-implant high performance varactor and method for manufacturing same
AU7458201A (en) * 2000-06-21 2002-01-02 Dainippon Printing Co. Ltd. Laminate and use thereof
DE10030444A1 (de) * 2000-06-22 2002-01-10 Infineon Technologies Ag Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
US6573196B1 (en) * 2000-08-12 2003-06-03 Applied Materials Inc. Method of depositing organosilicate layers
US6465366B1 (en) * 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6271128B1 (en) * 2000-09-29 2001-08-07 Vanguard International Semiconductor Corp. Method for fabricating transistor
US6355556B1 (en) * 2000-09-29 2002-03-12 Vanguard International Semiconductor Corp. Method for fabricating transistor
US6962771B1 (en) 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
US6455416B1 (en) * 2000-10-24 2002-09-24 Advanced Micro Devices, Inc. Developer soluble dyed BARC for dual damascene process
DE10062660B4 (de) * 2000-12-15 2010-05-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Siliciumoxynitrid-ARC-Schicht über einer Halbleiterstruktur
US7132219B2 (en) * 2001-02-02 2006-11-07 Brewer Science Inc. Polymeric antireflective coatings deposited by plasma enhanced chemical vapor deposition
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6458508B1 (en) * 2001-02-23 2002-10-01 Lsi Logic Corporation Method of protecting acid-catalyzed photoresist from chip-generated basic contaminants
US6537908B2 (en) * 2001-02-28 2003-03-25 International Business Machines Corporation Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6458691B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Dual inlaid process using an imaging layer to protect via from poisoning
US6589711B1 (en) 2001-04-04 2003-07-08 Advanced Micro Devices, Inc. Dual inlaid process using a bilayer resist
US7125783B2 (en) * 2001-04-18 2006-10-24 Integrated Device Technology, Inc. Dielectric anti-reflective coating surface treatment to prevent defect generation in associated wet clean
US6410424B1 (en) * 2001-04-19 2002-06-25 Taiwan Semiconductor Manufacturing Company Process flow to optimize profile of ultra small size photo resist free contact
US6893684B2 (en) * 2001-06-05 2005-05-17 Brewer Science Inc. Anti-reflective coating compositions for use with low k dielectric materials
US6670425B2 (en) 2001-06-05 2003-12-30 Brewer Science, Inc. Anti-reflective coating of polymer with epoxide rings reacted with light attenuating compound and unreacted epoxide rings
US6391757B1 (en) * 2001-06-06 2002-05-21 United Microelectronics Corp. Dual damascene process
US6846749B1 (en) 2001-06-25 2005-01-25 Advanced Micro Devices, Inc. N-containing plasma etch process with reduced resist poisoning
US6798043B2 (en) 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure
US6534397B1 (en) * 2001-07-13 2003-03-18 Advanced Micro Devices, Inc. Pre-treatment of low-k dielectric for prevention of photoresist poisoning
US6583046B1 (en) 2001-07-13 2003-06-24 Advanced Micro Devices, Inc. Post-treatment of low-k dielectric for prevention of photoresist poisoning
US20030037960A1 (en) * 2001-08-27 2003-02-27 Ohr Stephen S. Layered circuit boards and methods of production thereof
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
AU2002227106A1 (en) 2001-11-15 2003-06-10 Honeywell International Inc. Spin-on anti-reflective coatings for photolithography
US6633392B1 (en) 2002-01-17 2003-10-14 Advanced Micro Devices, Inc. X-ray reflectance system to determine suitability of SiON ARC layer
US6989230B2 (en) * 2002-03-29 2006-01-24 Infineon Technologies Ag Producing low k inter-layer dielectric films using Si-containing resists
TW527699B (en) * 2002-04-16 2003-04-11 Macronix Int Co Ltd Method for manufacturing a semiconductor device
US6852474B2 (en) * 2002-04-30 2005-02-08 Brewer Science Inc. Polymeric antireflective coatings deposited by plasma enhanced chemical vapor deposition
US6949389B2 (en) * 2002-05-02 2005-09-27 Osram Opto Semiconductors Gmbh Encapsulation for organic light emitting diodes devices
JP2004014841A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
DE10229188A1 (de) 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes
US6764749B2 (en) * 2002-07-29 2004-07-20 Lsi Logic Corporation Method to improve the resolution of a photolithography system by use of a coupling layer between the photo resist and the ARC
US7887875B2 (en) * 2002-09-30 2011-02-15 Texas Instruments Incorporated Method to reduce photoresist poisoning
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
DE10260619B4 (de) 2002-12-23 2011-02-24 Globalfoundries Inc. Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
WO2004061949A1 (en) * 2002-12-23 2004-07-22 Advanced Micro Devices, Inc. Method of forming a cap layer having anti-reflective characteristics on top of a low-k dielectric
US7018779B2 (en) * 2003-01-07 2006-03-28 International Business Machines Corporation Apparatus and method to improve resist line roughness in semiconductor wafer processing
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric
US7109101B1 (en) * 2003-05-06 2006-09-19 Amd, Inc. Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
US7015136B2 (en) * 2003-07-10 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing formation of photoresist scum
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
DE10356668B4 (de) * 2003-12-04 2005-11-03 Infineon Technologies Ag Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
US20050170638A1 (en) * 2004-01-30 2005-08-04 Bang-Ching Ho Method for forming dual damascene interconnect structure
US20050255410A1 (en) 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US7507521B2 (en) * 2004-08-09 2009-03-24 Intel Corporation Silicon based optically degraded arc for lithographic patterning
JP5122063B2 (ja) * 2004-08-17 2013-01-16 株式会社オハラ リチウムイオン二次電池および固体電解質
US7687225B2 (en) * 2004-09-29 2010-03-30 Intel Corporation Optical coatings
US7262129B2 (en) * 2004-11-19 2007-08-28 Texas Instruments Incorporated Minimizing resist poisoning in the manufacture of semiconductor devices
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US8034722B2 (en) * 2006-04-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming dual damascene semiconductor device
US7550377B2 (en) * 2006-06-22 2009-06-23 United Microelectronics Corp. Method for fabricating single-damascene structure, dual damascene structure, and opening thereof
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
WO2008047715A1 (fr) * 2006-10-12 2008-04-24 Nissan Chemical Industries, Ltd. procédé de fabrication d'un dispositif semi-conducteur à l'aide d'un stratifié à quatre couches
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US20090032491A1 (en) * 2007-08-03 2009-02-05 International Business Machines Corporation Conductive element forming using sacrificial layer patterned to form dielectric layer
CN101393842B (zh) * 2007-09-20 2011-08-17 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
EP2245512B1 (en) * 2008-01-29 2019-09-11 Brewer Science, Inc. On-track process for patterning hardmask by multiple dark field exposures
WO2010073226A2 (de) * 2008-12-24 2010-07-01 X-Fab Semiconductor Foundries Ag Herstellung von hohen justiermarken und solche justiermarken auf einem halbleiterwafer
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN104733290B (zh) * 2013-12-19 2017-11-24 中芯国际集成电路制造(上海)有限公司 底部抗反射涂层的涂覆方法
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
CN105047531B (zh) * 2015-06-07 2018-06-29 上海华虹宏力半导体制造有限公司 一种聚酰亚胺涂层的返工方法
KR20170042432A (ko) * 2015-10-08 2017-04-19 삼성전자주식회사 포토레지스트 패턴의 검사 방법
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
KR102530534B1 (ko) * 2016-02-17 2023-05-09 삼성전자주식회사 포토마스크 및 이를 이용한 반도체 소자의 제조 방법
US10345702B2 (en) 2017-08-24 2019-07-09 International Business Machines Corporation Polymer brushes for extreme ultraviolet photolithography
CN109841573A (zh) * 2017-11-28 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN112768342B (zh) * 2019-11-02 2022-03-22 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11295978B2 (en) * 2020-04-29 2022-04-05 International Business Machines Corporation Interconnects having spacers for improved top via critical dimension and overlay tolerance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
US4491628A (en) * 1982-08-23 1985-01-01 International Business Machines Corporation Positive- and negative-working resist compositions with acid generating photoinitiator and polymer with acid labile groups pendant from polymer backbone
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
JP3284687B2 (ja) * 1993-08-31 2002-05-20 ソニー株式会社 配線パターンの製造方法
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
JPH0980755A (ja) * 1995-09-12 1997-03-28 Sony Corp レジストプロセス及び多層レジスト膜
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates

Also Published As

Publication number Publication date
EP0975010A1 (en) 2000-01-26
KR20000016960A (ko) 2000-03-25
US6103456A (en) 2000-08-15
TW436967B (en) 2001-05-28
CN1256438A (zh) 2000-06-14

Similar Documents

Publication Publication Date Title
JP2000068268A (ja) 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品
US6300672B1 (en) Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
KR100670966B1 (ko) 반도체 장치의 제조 방법
US7364836B2 (en) Dual damascene process
US7544623B2 (en) Method for fabricating a contact hole
US7611986B2 (en) Dual damascene patterning method
US6242344B1 (en) Tri-layer resist method for dual damascene process
US6448185B1 (en) Method for making a semiconductor device that has a dual damascene interconnect
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
KR960011464B1 (ko) 반도체장치 및 그 제조방법
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
KR100562540B1 (ko) 딥 uv 포토레지스트를 이용한 딥 서브 미크론 금속화
JP2004273483A (ja) 配線構造の形成方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US6800548B2 (en) Method to avoid via poisoning in dual damascene process
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
US7087518B2 (en) Method of passivating and/or removing contaminants on a low-k dielectric/copper surface
JP3497725B2 (ja) 半導体装置およびその製造方法
KR100214848B1 (ko) 반도체 소자의 금속배선 형성방법
JP3164044B2 (ja) 半導体装置の製造方法
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100827489B1 (ko) 반도체 소자의 제조방법
JPH0955353A (ja) レジストの塗布方法及び露光方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003