TWI806796B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI806796B
TWI806796B TW111141590A TW111141590A TWI806796B TW I806796 B TWI806796 B TW I806796B TW 111141590 A TW111141590 A TW 111141590A TW 111141590 A TW111141590 A TW 111141590A TW I806796 B TWI806796 B TW I806796B
Authority
TW
Taiwan
Prior art keywords
doped region
region
heavily doped
semiconductor
conductive pattern
Prior art date
Application number
TW111141590A
Other languages
English (en)
Other versions
TW202420602A (zh
Inventor
呂思慧
李長紘
黃國有
陳茂松
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111141590A priority Critical patent/TWI806796B/zh
Priority to US18/083,588 priority patent/US20240145482A1/en
Priority to CN202310062040.8A priority patent/CN115810671A/zh
Application granted granted Critical
Publication of TWI806796B publication Critical patent/TWI806796B/zh
Publication of TW202420602A publication Critical patent/TW202420602A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種薄膜電晶體包括底閘極、半導體層、頂閘極、第一輔助導電圖案、源極及汲極。半導體層包括第一半導體區、第二半導體區、第一重摻雜區、第二重摻雜區、第三重摻雜區、第一淺摻雜區、第二淺摻雜區及第三淺摻雜區。第一重摻雜區位於第一半導體區與第二半導體區之間。第一重摻雜區及第二重摻雜區分別位於第一半導體區的兩側。第一重摻雜區及第三重摻雜區分別位於第二半導體區的兩側。第一淺摻雜區位於第一重摻雜區與第一半導體區之間。第二淺摻雜區位於第一半導體區與第二重摻雜區之間。第三淺摻雜區位於第二半導體區與第一重摻雜區之間。第二半導體區的兩端分別直接地連接第三重摻雜區及第三淺摻雜區。頂閘極電性連接至底閘極。源極及汲極分別電性連接至半導體層的第三重摻雜區及第二重摻雜區。

Description

薄膜電晶體
本發明是有關於一種薄膜電晶體。
一般而言，平面顯示器是利用薄膜電晶體來控制各畫素的運作，因此薄膜電晶體的良莠會直接影響顯示器的品質。隨著平面顯示器的解析度不斷提升，薄膜電晶體的尺寸也須隨之縮小。然而，當薄膜電晶體的尺寸縮小時，尺寸較小的薄膜電晶體不易具有理想的電性。因此，如何搭配新的設計，以提升薄膜電晶體的電性實為研發者的一大課題。
本發明提供一種薄膜電晶體，電性佳。
本發明的薄膜電晶體包括底閘極、緩衝層、半導體層、閘絕緣層、頂閘極、第一輔助導電圖案、源極及汲極。緩衝層設置於底閘極上。半導體層設置於緩衝層上。半導體層包括第一半導體區、第二半導體區、第一重摻雜區、第二重摻雜區、第三重摻雜區、第一淺摻雜區、第二淺摻雜區及第三淺摻雜區。第一重 摻雜區位於第一半導體區與第二半導體區之間。第一重摻雜區及第二重摻雜區分別位於第一半導體區的兩側。第一重摻雜區及第三重摻雜區分別位於第二半導體區的兩側。第一淺摻雜區位於第一重摻雜區與第一半導體區之間。第二淺摻雜區位於第一半導體區與第二重摻雜區之間。第三淺摻雜區位於第二半導體區與第一重摻雜區之間。第二半導體區的兩端分別直接地連接第三重摻雜區及第三淺摻雜區。閘絕緣層設置於半導體層上。頂閘極及第一輔助導電圖案，設置於閘絕緣層上，且分別重疊於半導體層的第一半導體區及第二半導體區，其中頂閘極電性連接至底閘極。源極及汲極分別電性連接至半導體層的第三重摻雜區及第二重摻雜區。
100、100A:薄膜電晶體
110:底閘極
120:緩衝層
130、130’、130”:半導體層
131、132、133、134、135、136、137、138-1、138-2、138-3、138-4:部分
131a:第一半導體區
132a:第一淺摻雜區
133a:第二淺摻雜區
134a:第二半導體區
134a1、134a2、136a1、136a2:端
135a:第三淺摻雜區
136a:第三半導體區
137a:第四淺摻雜區
138a:第一重摻雜區
138b:第二重摻雜區
138c:第三重摻雜區
138d:第四重摻雜區
140:閘絕緣層
151:頂閘極
152:第一輔助導電圖案
152e1、152e2、153e1、153e2:邊緣
153:第二輔助導電圖案
161:第一光阻結構
161’:第一光阻圖案
162:第二光阻結構
162a、163a:第一部
162b、163b:第二部
162’:第二光阻圖案
163:第三光阻結構
163’:第三光阻圖案
171:源極
172:汲極
A-A’、B-B’:剖線
H161、H161’、H162a、H162b、H162’、H163a、H163b、H163’:厚度
i1、i2、i3、i4:交界
MT:主要電晶體
ST1:第一子電晶體
ST2:第二子電晶體
W1:第一寬度
W2:第二寬度
W3:第三寬度
y:方向
圖1A至圖1F為本發明第一實施例之薄膜電晶體的製造流程的剖面示意圖。
圖2為本發明第一實施例之薄膜電晶體的俯視示意圖。
圖3為本發明第二實施例之薄膜電晶體的剖面示意圖。
圖4為本發明第二實施例之薄膜電晶體的俯視示意圖。
現將詳細地參考本發明的示範性實施例，示範性實施例 的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1A至圖1F為本發明第一實施例之薄膜電晶體的製造流程的剖面示意圖。
請參照圖1A，首先，在基板(未繪示)上形成底閘極110。在本實施例中，底閘極110的材料可遮光。舉例而言，在本實施例中，底閘極110的材料可為金屬。然而，本發明不限於此，根據其他實施例，底閘極110的材料也可以是其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
請參照圖1A，接著，在基板(未繪示)上形成緩衝層120，以覆蓋底閘極110。在本實施例中，緩衝層120的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。
請參照圖1A，接著，在緩衝層120上形成半導體層130。半導體層130尚未被摻雜。舉例而言，在本實施例中，半導體層130材質可以是多晶矽。然而，本發明不以此為限，在其它實施例中，半導體層130材質也可以是非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。
請參照圖1A，接著，形成閘絕緣層140，以覆蓋半導體層130。在本實施例中，閘絕緣層140的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊 層)、有機材料或上述之組合。
請參照圖1A，接著，在閘絕緣層140上形成頂閘極151及第一輔助導電圖案152。頂閘極151及第一輔助導電圖案152設置於閘絕緣層140上。在本實施例中，於形成頂閘極151及第一輔助導電圖案152的同時，還可一併形成第二輔助導電圖案153，第二輔助導電圖案153設置於閘絕緣層140上，且頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153相隔開。在本實施例中，頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153的材質是金屬。然而，本發明不限於此，根據其他實施例，頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153的材質也可以是其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
請參照圖1A，接著，分別在頂閘極151及第一輔助導電圖案152上形成第一光阻結構161及第二光阻結構162，其中第一光阻結構161具有大致上一致的厚度H161，第二光阻結構162包括厚度不同的第一部162a及第二部162b，第二光阻結構162之第一部162a的厚度H162a大致上與第一光阻結構161的厚度H161相同，且第二光阻結構162之第二部162b的厚度H162b小於第二光阻結構162的第一部162a的厚度H162a。
在本實施例中，於形成第一光阻結構161及第二光阻結構162的同時，還可在第二輔助導電圖案153上形成第三光阻結 構163，其中第三光阻結構163包括厚度不同的第一部163a及第二部163b，第三光阻結構163之第一部163a的厚度H163a大致上與第一光阻結構161的厚度H161相同，且第三光阻結構163之第二部163b的厚度H163b小於第三光阻結構163之第一部163a的厚度H163a。
請參照圖1A及圖1B，接著，進行灰化(Ashing)工序，以移除第一光阻結構161的一部分、第二光阻結構162的一部分及第三光阻結構163的一部分，而分別形成第一光阻圖案161’、第二光阻圖案162’及第三光阻圖案163’。
經所述灰化工序後，第一光阻結構161的厚度H161被減薄為厚度H161’而形成第一光阻圖案161’。第一光阻圖案161’具有大致上相同的厚度H161’。第一光阻圖案161’延伸至頂閘極151外且遮蔽分別位於頂閘極151正下方及頂閘極151兩側之半導體層130的多個部分131、132、133。
經所述灰化工序後，厚度H162b較薄之第二光阻結構162的第二部162b被完全移除，且第二光阻結構162之第一部162a的厚度H162a被減薄為厚度H162’，而形成第二光阻圖案162’。第一輔助導電圖案152遮蔽其正下方之半導體層130的一部分134。第二光阻圖案162’延伸至第一輔助導電圖案152外。延伸至第一輔助導電圖案152外的部分第二光阻圖案162’遮蔽第一輔助導電圖案152右側之半導體層130的一部分135。
經所述灰化工序後，厚度H163b較薄之第三光阻結構 163的第二部163b被完全移除，第三光阻結構163之第一部163a的厚度H163a被減薄為厚度H163’，而形成第三光阻圖案163’。第二輔助導電圖案153遮蔽其正下方之半導體層130的一部分136。第三光阻圖案163’延伸至第二輔助導電圖案153外。延伸至第二輔助導電圖案153外的部分第三光阻圖案163’遮蔽半導體層130的一部分137。第一光阻圖案161’、第二光阻圖案162’、第三光阻圖案163’、頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153未遮蔽半導體層130之其它的多個部分138-1、138-2、138-3、138-4。
請參照圖1B及圖1C，接著，以第一光阻圖案161’、第二光阻圖案162’、第三光阻圖案163’、頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153為遮罩，進行重摻雜工序，使得未被第一光阻圖案161’、第二光阻圖案162’、第三光阻圖案163’、頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153遮蔽之半導體層130的多個部分138-1、138-2、138-3、138-4被重摻雜，而分別形成半導體層130’的第一重摻雜區138a、第二重摻雜區138b、第三重摻雜區138c及第四重摻雜區138d。另一方面，被第一光阻圖案161’、第二光阻圖案162’、第三光阻圖案163’、頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153遮蔽之半導體層130的多個部分131、132、133、134、135、136、137則保有原本的特性。
請參照圖1C及圖1D，接著，移除第一光阻圖案161’、 第二光阻圖案162’及第三光阻圖案163’。在移除第一光阻圖案161’、第二光阻圖案162’及第三光阻圖案163’後，原本被第一光阻圖案161’、第二光阻圖案162’及第三光阻圖案163’遮蔽之半導體層130的多個部分132、133、135、137未被頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153遮蔽。
請參照圖1D及圖1E，接著，以頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153為遮罩，進行淺摻雜工序，以使得未被頂閘極151、第一輔助導電圖案152及第二輔助導電圖案153遮蔽之半導體層130’的多個部分132、133、135、137被淺摻雜而分別形成半導體層130”的第一淺摻雜區132a、第二淺摻雜區133a、第三淺摻雜區135a及第四淺摻雜區137a。在完成所述淺摻雜工序後，半導體層130”的多個部分131、134、136未被摻雜，而半導體層130”的多個部分131、134、136可分別稱為半導體層130”的第一半導體區131a、第二半導體區134a及第三半導體區136a。
請參照圖1F，接著，形成源極171與汲極172，且使源極171與汲極172分別電性連接至半導體層130的第三重摻雜區138c及第四重摻雜區138d。於此，便完成本實施例的薄膜電晶體100。
圖2為本發明第一實施例之薄膜電晶體的俯視示意圖。圖1F對應圖2的剖線A-A’。
請參照圖1F及圖2，薄膜電晶體100包括底閘極110、 設置於底閘極110上的緩衝層120、設置於緩衝層120上的半導體層130”、設置於半導體層130”上的閘絕緣層140、設置於閘絕緣層140上的頂閘極151及第一輔助導電圖案152、源極171與汲極172。
半導體層130”包括第一半導體區131a、第二半導體區134a、第一重摻雜區138a、第二重摻雜區138b、第三重摻雜區138c、第一淺摻雜區132a、第二淺摻雜區133a及第三淺摻雜區135a。頂閘極151及第一輔助導電圖案152分別重疊於半導體層130”的第一半導體區131a及第二半導體區134a。頂閘極151電性連接至底閘極110。在本實施例中，第一輔助導電圖案152係浮置。
第一重摻雜區138a位於第一半導體區131a與第二半導體區134a之間。第一重摻雜區138a及第二重摻雜區138b分別位於第一半導體區131a的兩側，且第一重摻雜區138a及第三重摻雜區138c分別位於第二半導體區134a的兩側。第一淺摻雜區132a位於第一重摻雜區138a與第一半導體區131a之間。第二淺摻雜區133a位於第一半導體區131a與第二重摻雜區138b之間。第三淺摻雜區135a位於第二半導體區134a與第一重摻雜區138a之間。第二半導體區134a的兩端134a1、134a2分別直接地連接第三重摻雜區138c及第三淺摻雜區135a。
在本實施例中，半導體層130”還可選擇性地包括第三半導體區136a、第四淺摻雜區137a及第四重摻雜區138d。第二 重摻雜區138b位於第二淺摻雜區133a與第三半導體區136a之間。第三半導體區136a位於第二重摻雜區138b與第四淺摻雜區137a之間。第四淺摻雜區137a位於第三半導體區136a與第四重摻雜區138d之間。第三半導體區136a的兩端136a1、136a2分別直接地連接第二重摻雜區138b及第四淺摻雜區137a。
在本實施例中，薄膜電晶體100還可選擇性地包括第二輔助導電圖案153，設置於閘絕緣層140上，且重疊於半導體層130”的第三半導體區136a。在本實施例中，第二輔助導電圖案153係浮置。
源極171及汲極172分別電性連接至半導體層130”的第三重摻雜區138c及第四重摻雜區138d。在本實施例中，源極171是直接電性連接至半導體層130的第三重摻雜區138c，汲極172是直接電性連接至半導體層130的第四重摻雜區138d，而汲極172是透過半導體層130的第四重摻雜區138d、第四淺摻雜區137a及第三半導體區136a電性連接至半導體層130”的第二重摻雜區138b。
在本實施例中，第二半導體區134a與第三淺摻雜區135a的交界i1和第二半導體區134a與第三重摻雜區138c的交界i2分別與第一輔助導電圖案152的相對兩邊緣152e1、152e2實質上切齊。在本實施例中，第三半導體區136a與第二重摻雜區138b的交界i3和第三半導體區136a與第四淺摻雜區137a的交界i4分別與第二輔助導電圖案153的相對兩邊緣153e1、 153e2實質上切齊。
請參照圖2，在本實施例中，頂閘極151在方向y上具有第一寬度W1，第一輔助導電圖案152在方向y上具有第二寬度W2，第二輔助導電圖案153在方向y上具有第三寬度W3，且第二寬度W2及第三寬度W3小於第一寬度W1。舉例而言，在本實施例中，第一寬度W1大於或等於1.5μm且小於或等於6μm，第二寬度W2大於或等於0.5μm且小於或等於1μm，第三寬度W3大於或等於0.5μm且小於或等於1μm，但本發明不以此為限。
請參照圖1F及圖2，薄膜電晶體100可包括主要電晶體MT及第一子電晶體ST1。主要電晶體MT包括頂閘極151、與頂閘極151電性連接之底閘極110的一部分、第一半導體區131a、第一淺摻雜區132a、第二淺摻雜區133a、源極171與汲極172，其中第一淺摻雜區132a及第二淺摻雜區133a大致上對稱地設置於第一半導體區131a的兩側。換言之，主要電晶體MT的淺摻雜區是採對稱設計。第一子電晶體ST1包括第一輔助導電圖案152、第二半導體區134a、第三重摻雜區138c、第三淺摻雜區135a、源極171與汲極172，其中第二半導體區134a的一側設有第三淺摻雜區135a，而第二半導體區134a的另一側與第三重摻雜區138c之間未設有淺摻雜區。也就是說，第一子電晶體ST1的淺摻雜區是採非對稱設計。
在本實施例中，薄膜電晶體100還可包括第二子電晶體 ST2。第二子電晶體ST2包括第二輔助導電圖案153、底閘極110的一部分、第三半導體區136a、第二重摻雜區138b及第四淺摻雜區137a，其中第三半導體區136a的一側設有第四淺摻雜區137a，而第三半導體區136a的另一側與第二重摻雜區138b之間未設有淺摻雜區。也就是說，第二子電晶體ST2的淺摻雜區是採非對稱設置。
薄膜電晶體100至少包括上述的主要電晶體MT及上述的第一子電晶體ST1。值得一提的是，主要電晶體MT的頂閘極151與底閘極110電性連接，主要電晶體MT的淺摻雜區採對稱設計，而第一子電晶體ST1的淺摻雜區採非對稱設計。藉此，薄膜電晶體100的電子遷移率及開啟電流可提升。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖3為本發明第二實施例之薄膜電晶體的剖面示意圖。圖4為本發明第二實施例之薄膜電晶體的俯視示意圖。圖3對圖4的剖線B-B’。
圖3及圖4的薄膜電晶體100A與圖1F及圖2的薄膜電晶體100類似，兩者的差異在於：圖3及圖4的薄膜電晶體100A省略圖1F及圖2的第二子電晶體ST2。
100:薄膜電晶體
110:底閘極
120:緩衝層
130”:半導體層
131、134、136:部分
131a:第一半導體區
132a:第一淺摻雜區
133a:第二淺摻雜區
134a:第二半導體區
134a1、134a2、136a1、136a2:端
135a:第三淺摻雜區
136a:第三半導體區
137a:第四淺摻雜區
138a:第一重摻雜區
138b:第二重摻雜區
138c:第三重摻雜區
138d:第四重摻雜區
140:閘絕緣層
151:頂閘極
152:第一輔助導電圖案
152e1、152e2、153e1、153e2:邊緣
153:第二輔助導電圖案
171:源極
172:汲極
A-A’:剖線
i1、i2、i3、i4:交界
MT:主要電晶體
ST1:第一子電晶體
ST2:第二子電晶體

Claims (8)

  1. 一種薄膜電晶體，包括： 一底閘極； 一緩衝層，設置於該底閘極上； 一半導體層，設置於該緩衝層上，其中該半導體層包括： 一第一半導體區及一第二半導體區； 一第一重摻雜區、一第二重摻雜區及一第三重摻雜區，其中該第一重摻雜區位於該第一半導體區與該第二半導體區之間，該第一重摻雜區及該第二重摻雜區分別位於該第一半導體區的兩側，且該第一重摻雜區及該第三重摻雜區分別位於該第二半導體區的兩側；以及 一第一淺摻雜區、一第二淺摻雜區及一第三淺摻雜區，其中該第一淺摻雜區位於該第一重摻雜區與該第一半導體區之間，該第二淺摻雜區位於該第一半導體區與該第二重摻雜區之間，該第三淺摻雜區位於該第二半導體區與該第一重摻雜區之間，且該第二半導體區的兩端分別直接地連接該第三重摻雜區及該第三淺摻雜區； 一閘絕緣層，設置於該半導體層上； 一頂閘極及一第一輔助導電圖案，設置於該閘絕緣層上，且分別重疊於該半導體層的該第一半導體區及該第二半導體區，其中該頂閘極電性連接至該底閘極；以及 一源極及一汲極，分別電性連接至該半導體層的該第三重摻雜區及該第二重摻雜區。
  2. 如請求項1所述的薄膜電晶體，其中該第二半導體區與該第三淺摻雜區的一交界和該第二半導體區與該第三重摻雜區的一交界分別與該第一輔助導電圖案的相對兩邊緣實質上切齊。
  3. 如請求項1所述的薄膜電晶體，其中該第一輔助導電圖案係浮置。
  4. 如請求項1所述的薄膜電晶體，其中該頂閘極在一方向上具有一第一寬度，該第一寬度大於或等於1.5μm且小於或等於6μm，該第一輔助導電圖案在該方向上具有一第二寬度，且該第二寬度大於或等於0.5μm且小於或等於1μm。
  5. 如請求項1所述的薄膜電晶體，其中該半導體層更包括一第三半導體區、一第四淺摻雜區及一第四重摻雜區，該第二重摻雜區位於該第二淺摻雜區與該第三半導體區之間，該第三半導體區位於該第二重摻雜區與該第四淺摻雜區之間，該第四淺摻雜區位於該第三半導體區與該第四重摻雜區之間，該汲極電性連接至該半導體層的該第四重摻雜區，且該第三半導體區的兩端分別直接地連接該第二重摻雜區及該第四淺摻雜區；該薄膜電晶體更包括一第二輔助導電圖案，設置於該閘絕緣層上，且重疊於該半導體層的該第三半導體區。
  6. 如請求項5所述的薄膜電晶體，其中該第三半導體區與該第二重摻雜區的一交界和該第三半導體區與該第四淺摻雜區的一交界分別與該第二輔助導電圖案的相對兩邊緣實質上切齊。
  7. 如請求項5所述的薄膜電晶體，其中該第二輔助導電圖案係浮置。
  8. 如請求項5所述的薄膜電晶體，其中該頂閘極在一方向上具有一第一寬度，該第一寬度大於或等於1.5μm且小於或等於6μm，該第二輔助導電圖案在該方向上具有一第三寬度，且該第三寬度大於或等於0.5μm且小於或等於1μm。
TW111141590A 2022-11-01 2022-11-01 薄膜電晶體 TWI806796B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111141590A TWI806796B (zh) 2022-11-01 2022-11-01 薄膜電晶體
US18/083,588 US20240145482A1 (en) 2022-11-01 2022-12-19 Thin film transistor
CN202310062040.8A CN115810671A (zh) 2022-11-01 2023-01-19 薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111141590A TWI806796B (zh) 2022-11-01 2022-11-01 薄膜電晶體

Publications (2)

Publication Number Publication Date
TWI806796B true TWI806796B (zh) 2023-06-21
TW202420602A TW202420602A (zh) 2024-05-16

Family

ID=85487765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141590A TWI806796B (zh) 2022-11-01 2022-11-01 薄膜電晶體

Country Status (3)

Country Link
US (1) US20240145482A1 (zh)
CN (1) CN115810671A (zh)
TW (1) TWI806796B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463383B (en) * 1999-06-03 2001-11-11 Samsung Electronics Co Ltd Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same
TW200827891A (en) * 2006-06-30 2008-07-01 Samsung Electronics Co Ltd Thin film transistor array substrate and method of fabricating the same
TW201121055A (en) * 2009-10-12 2011-06-16 Samsung Mobile Display Co Ltd Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
TW202130010A (zh) * 2019-12-27 2021-08-01 南韓商Ｌｇ顯示器股份有限公司 顯示面板及包含該顯示面板的顯示裝置
TW202139455A (zh) * 2019-12-31 2021-10-16 南韓商Ｌｇ顯示器股份有限公司 包含觸控感測器的有機發光二極體顯示裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463383B (en) * 1999-06-03 2001-11-11 Samsung Electronics Co Ltd Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same
TW200827891A (en) * 2006-06-30 2008-07-01 Samsung Electronics Co Ltd Thin film transistor array substrate and method of fabricating the same
TW201121055A (en) * 2009-10-12 2011-06-16 Samsung Mobile Display Co Ltd Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
TW202130010A (zh) * 2019-12-27 2021-08-01 南韓商Ｌｇ顯示器股份有限公司 顯示面板及包含該顯示面板的顯示裝置
TW202139455A (zh) * 2019-12-31 2021-10-16 南韓商Ｌｇ顯示器股份有限公司 包含觸控感測器的有機發光二極體顯示裝置及其製造方法

Also Published As

Publication number Publication date
CN115810671A (zh) 2023-03-17
US20240145482A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
WO2017128575A1 (zh) Ltps阵列基板的制作方法
US20070007524A1 (en) Thin film transistor plate and method of fabricating the same
US9117915B2 (en) Thin film transistor, pixel structure and method for fabricating the same
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US20160172389A1 (en) Thin film transistor and manufacturing method thereof
WO2019218566A1 (zh) Ltps tft基板的制作方法
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
WO2020154876A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
US7309625B2 (en) Method for fabricating metal oxide semiconductor with lightly doped drain
US20170033235A1 (en) Pixel structure and method for fabricating the same
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
US20120080677A1 (en) Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US9425270B2 (en) Array substrate structure and contact structure
US6998640B2 (en) Thin film transistor structure
US10957721B1 (en) Manufacturing method for CMOS LTPS TFT substrate
US11106070B2 (en) Array substrate and manufacturing method of the same and display panel
WO2021026990A1 (zh) 一种阵列基板及其制作方法
US20180122840A1 (en) Ltps array substrate and method for producing the same
WO2019184026A1 (zh) Cmos晶体管的制备方法、阵列基板的制备方法
TWI806796B (zh) 薄膜電晶體
US6835606B2 (en) Low temperature polysilicon thin film transistor and method of forming polysilicon layer of same
TW202420602A (zh) 薄膜電晶體
US6713328B2 (en) Manufacturing method of thin film transistor panel