KR102041973B1 - 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 - Google Patents
박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 Download PDFInfo
- Publication number
- KR102041973B1 KR102041973B1 KR1020120129527A KR20120129527A KR102041973B1 KR 102041973 B1 KR102041973 B1 KR 102041973B1 KR 1020120129527 A KR1020120129527 A KR 1020120129527A KR 20120129527 A KR20120129527 A KR 20120129527A KR 102041973 B1 KR102041973 B1 KR 102041973B1
- Authority
- KR
- South Korea
- Prior art keywords
- active
- gate electrode
- wiring
- contact hole
- active layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 title claims description 48
- 239000010410 layer Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 8
- -1 neodium (Nd) Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층의 일단과 연결된 제1 액티브 배선 및 상기 액티브층의 타단과 연결된 제2 액티브 배선; 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 형성된 층간 절연막; 및 상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되는 소스 전극 및 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되는 드레인 전극을 포함하여 이루어지고, 상기 제1 콘택홀, 제2 콘택홀, 소스 전극 및 드레인 전극 각각은 상기 게이트 전극과 오버랩되지 않도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판과 그 제조방법, 및 그를 이용한 디스플레이 장치 및 그 제조방법을 제공한다.
Description
본 발명은 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 스태거드 구조의 박막 트랜지스터에 관한 것이다.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 및 유기 발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다.
상기 박막 트랜지스터는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어진다. 이와 같은 박막 트랜지스터는 상기 전극들의 배치 모습에 따라 스태거드(Staggered) 구조와 코플라나(Coplanar) 구조로 나눌 수 있다.
상기 스태거드 구조는 액티브층을 중심으로 게이트 전극과 소스/드레인 전극이 위 아래로 분리 배치된 구조이고, 상기 코플라나 구조는 게이트 전극과 소스/드레인 전극이 액티브층을 중심으로 동일한 위치에 배치된 구조이다.
이하 도면을 참조로 종래의 스태거드 구조의 박막 트랜지스터에 대해서 설명하기로 한다.
도 1a는 종래의 박막 트랜지스터 기판의 개략적인 단면도이고, 도 1b는 종래의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 1a에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은, 기판(10), 게이트 전극(20), 게이트 절연막(30), 액티브층(40), 에치 스톱퍼층(50), 소스 전극(60a) 및 드레인 전극(60b), 보호막(70), 및 화소 전극(80)을 포함하여 이루어진다.
상기 기판(10)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱이 이용될 수도 있다.
상기 게이트 전극(20)은 상기 기판(10) 상에 패턴 형성되어 있다.
상기 게이트 절연막(30)은 상기 게이트 전극(20) 상에 형성되어 상기 게이트 전극(20)을 상기 액티브층(40)으로부터 절연시키는 역할을 한다.
상기 액티브층(40)은 상기 게이트 절연막(30) 상에 형성되어 있다.
상기 에치 스톱퍼층(50)은 상기 액티브층(40) 상에 형성되어 있다. 상기 에치 스톱퍼층(50)은 상기 소스 전극(60a) 및 드레인 전극(60b)의 패터닝을 위한 에칭 공정시 상기 액티브층(40)의 채널영역이 에칭되는 것을 방지하는 역할을 한다.
이와 같은 에치 스톱퍼층(50)은 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 구비하고 있다. 상기 제1 콘택홀(CH1)은 상기 액티브층(40)의 일단 영역을 노출시키고, 상기 제2 콘택홀(CH2)은 상기 액티브층(40)의 타단 영역을 노출시킨다.
상기 소스 전극(60a) 및 드레인 전극(60b)은 상기 에치 스톱퍼층(50) 상에 형성되어 있다. 특히, 상기 소스 전극(60a)은 상기 제1 콘택홀(CH1)을 통해서 상기 노출된 액티브층(40)의 일단 영역과 연결되어 있고, 상기 드레인 전극(60b)은 상기 제2 콘택홀(CH2)을 통해서 상기 노출된 액티브층(40)의 타단 영역과 연결되어 있다.
상기 보호막(70)은 상기 소스 전극(60a) 및 드레인 전극(60b)을 포함한 기판 전체 면에 형성되어 있다. 다만, 상기 보호막(70)은 소정 영역에 제3 콘택홀(CH3)을 구비하고 있어, 상기 제3 콘택홀(CH3)에 의해서 상기 드레인 전극(60b)의 소정 영역이 노출된다.
상기 화소 전극(80)은 상기 보호막(70) 상에 형성되어 있다. 특히, 상기 화소 전극(80)은 상기 제3 콘택홀(CH3)을 통해서 상기 노출된 드레인 전극(60b)의 소정 영역과 연결되어 있다.
도 1b에서 알 수 있듯이, 액티브층(40)은 게이트 전극(20)과 오버랩되도록 형성되어 있다.
상기 액티브층(40)의 일단은 제1 콘택홀(CH1)을 통해서 소스 전극(60a)과 연결되어 있다. 상기 제1 콘택홀(CH1) 및 소스 전극(60a)은 모두 상기 게이트 전극(20)과 오버랩되도록 형성된다.
상기 액티브층(40)의 타단은 제2 콘택홀(CH2)을 통해서 드레인 전극(60b)과 연결되어 있다. 상기 제2 콘택홀(CH2) 및 드레인 전극(60b)은 모두 상기 게이트 전극(20)과 오버랩되도록 형성된다.
그러나, 이와 같은 종래의 박막 트랜지스터 기판은 다음과 같은 문제가 있다.
종래의 경우, 소스 전극(60a) 및 드레인 전극(60b)이 모두 게이트 전극(20)과 오버랩되도록 형성된다. 따라서, 상기 소스 전극(60a)과 게이트 전극(20) 사이, 및 상기 드레인 전극(60b)과 게이트 전극(20) 사이에서 기생 커패시턴스가 증가하는 문제가 있다.
또한, 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)이 모두 게이트 전극(20)과 오버랩되도록 형성된다. 따라서, 상기 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)의 형성 영역을 고려하여 게이트 전극(20)의 면적을 비교적 크게 형성해야 한다. 따라서, 박막 트랜지스터의 전체 면적이 증가 되어, 이와 같은 박막 트랜지스터를 이용하여 디스플레이 장치를 제조함에 있어서 디스플레이 장치의 개구율이 감소하는 문제점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 기생 커패시턴스 문제 및 개구율 감소 문제를 해결할 수 있는 박막 트랜지스터 기판 및 그 제조방법을 제공함과 더불어 그를 이용한 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층의 일단과 연결된 제1 액티브 배선 및 상기 액티브층의 타단과 연결된 제2 액티브 배선; 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 형성된 층간 절연막; 및 상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되는 소스 전극 및 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되는 드레인 전극을 포함하여 이루어지고, 상기 제1 콘택홀, 제2 콘택홀, 소스 전극 및 드레인 전극 각각은 상기 게이트 전극과 오버랩되지 않도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 액티브층을 형성하는 공정; 상기 액티브층 상에 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 액티브층에 대한 도체화 공정을 수행하여 상기 포토 레지스트 패턴에 의해 가려지지 않은 액티브층의 영역에 제1 액티브 배선 및 제2 액티브 배선을 형성하는 공정; 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 층간 절연막을 형성하는 공정; 및 상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되는 소스 전극을 형성하고 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어진 박막 트랜지스터 기판의 제조방법을 제공한다.
본 발명은 또한, 박막 트랜지스터 기판을 포함하여 이루어지고, 상기 박막 트랜지스터 기판은, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층의 일단과 연결된 제1 액티브 배선 및 상기 액티브층의 타단과 연결된 제2 액티브 배선; 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 형성된 층간 절연막; 및 상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되는 소스 전극 및 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되는 드레인 전극을 포함하여 이루어지고, 상기 제1 콘택홀, 제2 콘택홀, 소스 전극 및 드레인 전극 각각은 상기 게이트 전극과 오버랩되지 않도록 형성된 것을 특징으로 하는 디스플레이 장치를 제공한다.
본 발명은 또한, 박막 트랜지스터 기판의 제조방법을 포함하여 이루어지고, 상기 박막 트랜지스터 기판의 제조방법은, 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 액티브층을 형성하는 공정; 상기 액티브층 상에 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 액티브층에 대한 도체화 공정을 수행하여 상기 포토 레지스트 패턴에 의해 가려지지 않은 액티브층의 영역에 제1 액티브 배선 및 제2 액티브 배선을 형성하는 공정; 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 층간 절연막을 형성하는 공정; 및 상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되는 소스 전극을 형성하고 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치의 제조방법을 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 소스 전극 및 드레인 전극이 모두 게이트 전극과 오버랩되지 않도록 형성되며, 따라서, 소스 전극과 게이트 전극 사이, 및 상기 드레인 전극과 게이트 전극 사이에서 기생 커패시턴스가 줄어든다.
또한, 제1 콘택홀 및 제2 콘택홀이 모두 게이트 전극과 오버랩되지 않도록 형성되며, 따라서, 상기 제1 콘택홀 및 제2 콘택홀의 형성 영역을 고려하여 게이트 전극의 면적을 크게 형성할 필요가 없어 디스플레이 장치의 개구율을 증가시킬 수 있다.
도 1a는 종래의 박막 트랜지스터 기판의 개략적인 단면도이고, 도 1b는 종래의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 제조 공정 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 제조 공정 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 액티브 배선(132, 134), 층간 절연막(140), 소스 전극(150a) 및 드레인 전극(150b), 보호막(160), 및 화소 전극(170)을 포함하여 이루어진다.
상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 폴리이미드를 상기 기판(100)의 재료로 이용할 경우에는, 상기 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.
상기 게이트 전극(110)은 상기 기판(100) 상에 패턴 형성되어 있다.
상기 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
상기 게이트 절연막(120)은 상기 게이트 전극(110)을 포함한 기판 전체 면에 형성되어 있어, 상기 게이트 전극(110)을 상기 액티브층(130)으로부터 절연시킨다.
상기 게이트 절연막(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
상기 액티브층(130)은 상기 게이트 절연막(120) 상에 패턴 형성되어 있다.
상기 액티브층(130)은 상기 게이트 전극(110)과 오버랩되도록 형성되어 있다. 이와 같은 액티브층(130)의 일단 및 타단은 그에 대응하는 상기 게이트 전극(110)의 일단 및 타단과 동일할 수도 있다. 여기서, 양자가 동일하다는 것은 양자의 패턴이 완전히 동일한 경우뿐만 아니라 공정 진행상 미차가 발생한 경우를 포함하는 것으로 해석되어야 하며, 예로서, 식각 공정시 발생하는 언더컷(undercut)에 의한 차이도 포함해야 한다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 액티브층(130)의 일단 및 타단이 그에 대응하는 상기 게이트 전극(110)의 일단 및 타단 보다 돌출되지 않도록 형성할 수도 있다.
상기 액티브층(130)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 액티브 배선(132, 134)은 상기 액티브층(130)과 연결되어 있다.
상기 액티브 배선(132, 134))은 제1 액티브 배선(132) 및 제2 액티브 배선(134)으로 이루어진다. 상기 제1 액티브 배선(132)은 상기 액티브층(130)의 일단과 연결되어 있고, 상기 제2 액티브 배선(134)은 상기 액티브층(130)의 타단과 연결되어 있다.
상기 액티브 배선(132, 134)은 상기 액티브층(130)과 동일한 층에 형성되어 있으며, 따라서, 상기 액티브 배선(132, 134)과 상기 액티브층(130)은 서로 오버랩되지 않도록 형성된다. 이와 같은 액티브 배선(132, 134)은, 후술하는 제조 공정을 통해서 알 수 있듯이, 상기 액티브층(130)을 구성하는 산화물 반도체에 대한 도체화 공정을 통해 형성될 수 있다.
상기 제1 액티브 배선(132)의 일단은 상기 게이트 전극(110)과 오버랩되지 않도록 형성된다. 또한, 제1 액티브 배선(132)의 타단, 즉, 상기 액티브층(130)의 일단과 연결되는 상기 제1 액티브 배선(132)의 끝단은 상기 게이트 전극(110)과 오버랩되도록 형성될 수 있다.
상기 제2 액티브 배선(134)의 일단은 상기 게이트 전극(110)과 오버랩되지 않도록 형성된다. 또한, 제2 액티브 배선(134)의 타단, 즉, 상기 액티브층(130)의 타단과 연결되는 상기 제2 액티브 배선(134)의 끝단은 상기 게이트 전극(110)과 오버랩되도록 형성될 수 있다.
상기 층간 절연막(140)은 상기 액티브 배선(132, 134) 및 상기 액티브층(130)을 포함한 기판 전체 면에 형성되어 있다. 다만, 상기 층간 절연막(140)은 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 구비하고 있다.
상기 제1 콘택홀(CH1)은 상기 제1 액티브 배선(132)의 일단 영역을 노출시키고, 상기 제2 콘택홀(CH2)은 상기 제2 액티브 배선(134)의 일단 영역을 노출시킨다.
상기 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)은 상기 게이트 전극(110)과 오버랩되지 않도록 형성되고, 그에 따라 상기 게이트 전극(110)과 오버랩되지 않는 제1 액티브 배선(132)의 일단 영역 및 제2 액티브 배선(134)의 일단 영역이 노출된다.
상기 층간 절연막(140)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
상기 소스 전극(150a) 및 드레인 전극(150b)은 상기 층간 절연막(140) 상에서 서로 마주하면서 패턴 형성되어 있다.
상기 소스 전극(150a)은 상기 제1 콘택홀(CH1)을 통해서 상기 제1 액티브 배선(132)의 일단 영역과 연결되어 있고, 상기 드레인 전극(150b)은 상기 제2 콘택홀(CH2)을 통해서 상기 제2 액티브 배선(134)의 일단 영역과 연결되어 있다.
상기 소스 전극(150a) 및 드레인 전극(150b)은 상기 게이트 전극(110)과 오버랩되지 않도록 형성된다.
상기 소스 전극(150a) 및 드레인 전극(150b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
상기 보호막(160)은 상기 소스 전극(150a) 및 드레인 전극(150b)을 포함한 기판 전체 면에 형성되어 있다. 다만, 상기 보호막(160)은 소정 영역에 제3 콘택홀(CH3)을 구비하고 있어, 상기 제3 콘택홀(CH3)에 의해서 상기 드레인 전극(150b)의 소정 영역이 노출된다.
상기 보호막(160)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
상기 화소 전극(170)은 상기 보호막(160) 상에 패턴 형성되어 있다. 특히, 상기 화소 전극(170)은 상기 제3 콘택홀(CH3)을 통해서 상기 노출된 드레인 전극(150b)과 연결되어 있다.
상기 화소 전극(170)은 ITO와 같은 투명한 금속 산화물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 경우에 따라 불투명한 금속으로 이루어질 수도 있다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도로서, 이는 편의상 게이트 전극(110), 액티브층(130), 액티브 배선(132, 134), 소스 전극(150a) 및 드레인 전극(150b)만을 도시하였다.
도 3에서 알 수 있듯이, 액티브층(130)이 게이트 전극(110)과 오버랩되도록 형성되어 있다. 상기 액티브층(130)의 일단은 제1 액티브 배선(132)과 연결되어 있고, 상기 액티브층(130)의 타단은 제2 액티브 배선(134)과 연결되어 있다.
상기 제1 액티브 배선(132)의 일단은 상기 게이트 전극(110)과 오버랩되지 않도록 형성되고, 상기 게이트 전극(110)과 오버랩되지 않도록 형성된 제1 액티브 배선(132)의 일단 영역은 제1 콘택홀(CH1)을 통해서 소스 전극(150a)과 연결되어 있다. 상기 제1 콘택홀(CH1) 및 소스 전극(150a)은 모두 상기 게이트 전극(110)과 오버랩되지 않도록 형성된다.
상기 제2 액티브 배선(134)의 일단은 상기 게이트 전극(110)과 오버랩되지 않도록 형성되고, 상기 게이트 전극(110)과 오버랩되지 않도록 형성된 제2 액티브 배선(134)의 일단 영역은 제2 콘택홀(CH2)을 통해서 드레인 전극(150b)과 연결되어 있다. 상기 제2 콘택홀(CH2) 및 드레인 전극(150b)은 모두 상기 게이트 전극(110)과 오버랩되지 않도록 형성된다.
이와 같이 본 발명의 일 실시예에 따르면, 소스 전극(150a) 및 드레인 전극(150b)이 모두 게이트 전극(110)과 오버랩되지 않도록 형성된다. 따라서, 소스 전극(150a)과 게이트 전극(110) 사이, 및 상기 드레인 전극(150b)과 게이트 전극(110) 사이에서 기생 커패시턴스가 줄어든다.
또한, 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)이 모두 게이트 전극(110)과 오버랩되지 않도록 형성된다. 따라서, 상기 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)의 형성 영역을 고려하여 게이트 전극(110)의 면적을 크게 형성할 필요가 없고, 그에 따라서, 박막 트랜지스터의 전체 면적을 줄일 수 있어 본 발명의 일 실시예에 따른 박막 트랜지스터를 이용하여 디스플레이 장치를 제조함에 있어서 디스플레이 장치의 개구율을 증가시킬 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 제조 공정 단면도로서, 이는 전술한 도 2에 따른 박막 트랜지스터 기판의 제조 공정에 관한 것이다. 이하에서는, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략하기로 한다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(110)을 패턴 형성하고, 상기 게이트 전극(110) 상에 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상에 액티브층(130a)을 패턴 형성한다.
상기 게이트 전극(110)은 상기 기판(100) 상에 스퍼터링법(Sputtering)으로 게이트 전극층을 증착하고, 상기 게이트 전극층 상에 포토 레지스트 패턴을 형성한 후 노광, 현상 및 식각 공정을 차례로 수행하는 소위 마스크 공정을 이용하여 패턴 형성할 수 있다. 이하에서 설명하는 각각의 구성에 대한 패턴 형성도 상기와 같은 노광, 현상 및 식각 공정을 포함한 마스크 공정을 이용하여 수행할 수 있다.
상기 게이트 절연막(120)은 상기 게이트 전극(110)을 포함한 기판의 전체 면에 PECVD법을 이용하여 형성할 수 있다.
상기 액티브층(130a)은 상기 게이트 절연막(120) 상에 a-IGZO와 같은 비정질 산화물 반도체를 스퍼터링법(Sputtering) 또는 MOCVD(Metal Organic Chemical Vapor Deposition)을 이용하여 증착하고, 노(furnace) 또는 급속열처리(Rapid Thermal Process:RTP)를 통해서 약 650℃ 이상의 고온 열처리 공정을 수행하여 상기 비정질 산화물 반도체를 결정화하고, 결정화된 산화물 반도체를 마스크 공정으로 패터닝하여 형성할 수 있다. 상기 액티브층(130a)의 일단 및 타단은 상기 게이트 전극(110)의 일단 및 타단 보다 돌출되도록 형성한다.
다음, 도 4b에서 알 수 있듯이, 상기 액티브층(130a) 상에 포토 레지스트(PR) 패턴을 형성하고, 상기 포토 레지스트 패턴(PR)을 마스크로 이용하여 상기 액티브층(130a)에 대한 도체화 공정을 수행한다.
상기 도체화 공정을 수행하면, 상기 포토 레지스트 패턴(PR)에 의해 가려지지 않은 액티브층(130a)의 영역이 도체화되어 제1 액티브 배선(132) 및 제2 액티브 배선(134)이 형성된다. 그리고, 상기 포토 레지스트 패턴(PR)에 의해 가려진 액티브층(130a)의 영역은 도체화되지 않고 잔존하여 최종 액티브층(130) 패턴이 완성된다. 즉, 최종 액티브층(130) 패턴은 상기 포토 레지스트 패턴(PR)과 동일하게 형성된다. 여기서, 최종 액티브층(130) 패턴과 포토 레지스트 패턴(PR)이 동일하다는 것은 양자의 패턴이 완전히 동일한 경우뿐만 아니라 공정 진행상 미차가 발생한 경우를 포함하는 것으로 해석되어야 한다.
상기 포토 레지스트 패턴(PR)은 상기 액티브층(130a)의 중앙 측에 형성되며, 따라서, 상기 최종 액티브층(130) 패턴의 일단 영역에 제1 액티브 배선(132)이 형성되고, 상기 최종 액티브층(130) 패턴의 타단 영역에 제2 액티브 배선(134)이 형성된다.
상기 포토 레지스트 패턴(PR)은 상기 게이트 전극(110)과 오버랩되도록 형성되며, 그 일단 및 타단은 상기 게이트 전극(110)의 일단 및 타단과 동일할 수 있다. 이와 같은 포토 레지스트 패턴(PR)은 상기 액티브층(130a)을 포함한 기판의 전체 면에 포토 레지스트층을 도포한 후 상기 게이트 전극(110)을 마스크로 하여 상기 기판(100)의 하부에서 노광 공정을 수행하고, 이어서 현상 및 식각 공정을 수행하여 형성할 수 있다.
다만, 상기 포토 레지스트 패턴(PR)의 일단 및 타단이 상기 게이트 전극(110)의 일단 및 타단 보다 돌출되지 않도록 형성할 수도 있으며, 이와 같은 형태의 포토 레지스트 패턴(PR)은 별도의 마스크를 이용하여 상기 기판(100)의 상부에서 노광 공정을 수행하고, 이어서 현상 및 식각 공정을 수행하여 형성할 수 있다.
상기 도체화 공정은 상기 산화물 반도체에 플라즈마 처리를 수행하는 공정으로 이루어질 수 있다. 즉, IGZO와 같은 산화물 반도체에 플라즈마 처리를 수행하게 되면 상기 산화물 반도체의 특성이 변화되어 도체화된다.
상기 산화물 반도체에 대한 플라즈마 처리는 플라즈마 에칭(Plasma Etching) 또는 강화된 용량 결합형 플라즈마(Enhanced Capacitively Coupled Plasma) 처리 공정으로 이루어질 수 있다. 이와 같은, 플라즈마 에칭(Plasma Etching) 또는 강화된 용량 결합형 플라즈마(Enhanced Capacitively Coupled Plasma) 처리 공정은 기존의 건식 식각(Dry Etching) 장비를 이용할 수 있어 장비 개발 비용을 절감하는 효과가 있다.
구체적인 예로서, 상기 플라즈마 에칭(Plasma Etching)은 5K∼25K의 파워, 200∼350mTorr의 압력 및 O2 분위기에서 5∼180초 동안 수행할 수 있으나 그에 한정되는 것은 아니다. 상기 강화된 용량 결합형 플라즈마(Enhanced Capacitively Coupled Plasma)는 2K∼13K(Source) 및 0K~13K(Bias)의 파워, 20∼150mTorr의 압력 및 O2 분위기에서 5∼150초 동안 수행할 수 있으나 그에 한정되는 것은 아니다.
다음, 도 4c에서 알 수 있듯이, 상기 최종 액티브층(130) 패턴, 제1 액티브 배선(132) 및 제2 액티브 배선(134) 상에 층간 절연막(140)을 패턴 형성하고, 상기 층간 절연막(140) 상에 소스 전극(150a) 및 드레인 전극(150b)을 패턴 형성한다.
상기 층간 절연막(140)은 상기 제1 액티브 배선(132) 영역을 노출시키기 위한 제1 콘택홀(CH1) 및 상기 제2 액티브 배선(134) 영역을 노출시키기 위한 제2 콘택홀(CH1)을 구비하도록 마스크 공정으로 패턴 형성한다.
상기 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)은 상기 게이트 전극(110)과 오버랩되지 않도록 형성한다.
상기 소스 전극(150a)은 상기 제1 콘택홀(CH1)을 통해서 상기 제1 액티브 배선(132)과 연결하고, 상기 드레인 전극(150b)은 상기 제2 콘택홀(CH2)을 통해서 상기 제2 액티브 배선(134)과 연결되도록 마스크 공정으로 패턴 형성한다.
다음, 도 4d에서 알 수 있듯이, 상기 소스 전극(150a) 및 드레인 전극(150b) 상에 보호막(160)을 패턴 형성하고, 상기 보호막(160) 상에 화소 전극(170)을 패턴 형성한다.
상기 보호막(160)은 상기 드레인 전극(150b)을 노출시키기 위해서 제3 콘택홀(CH3)을 구비하도록 마스크 공정으로 패턴 형성한다.
상기 화소 전극(170)은 상기 제3 콘택홀(CH3)을 통해서 상기 드레인 전극(150b)과 연결되도록 마스크 공정으로 패턴 형성한다.
도 5는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도로서, 이는 전술한 도 2에 따른 박막 트랜지스터 기판이 적용된 유기발광장치에 관한 것이다.
도 5에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기발광장치는, 전술한 도 2에 따른 박막 트랜지스터 기판을 포함하고, 상기 박막 트랜지스터 기판 상에 뱅크층(200), 발광부(210), 및 상부 전극(220)을 추가로 포함하여 이루어진다.
상기 뱅크층(200)은 보호막(180) 상에 형성되어 있다. 구체적으로, 상기 뱅크층(200)은 소스 전극(170a) 및 드레인 전극(170b) 위쪽에 형성되어 있으며, 특히 화소 영역 이외의 영역에 형성되어 있다. 즉, 화상을 표시하는 화소 영역은 상기 뱅크층(200)에 의해 둘러싸여 있다.
이와 같은 뱅크층(200)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 발광부(210)는 상기 화소 전극(190) 상에 형성되어 있다. 상기 발광부(210)은 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 상기 발광부(210)는 상기와 같은 층들의 조합 이외에도 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 상부 전극(220)은 상기 발광부(210) 상에 형성되어 있다. 이와 같은 상부 전극(220)은 공통 전극으로 기능할 수 있고, 그에 따라, 상기 발광부(210) 뿐만 아니라 상기 뱅크층(200)을 포함한 기판 전체 면에 형성될 수 있다.
상기 상부 전극(220)은 은(Ag)과 같은 금속으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
이상과 같은 도 5에 따른 유기발광장치는, 전술한 도 4a 내지 도 4d에 따른 공정으로 박막 트랜지스터 기판을 제조한 후, 상기 소스 전극(150a) 및 드레인 전극(150b) 위쪽의 보호막(160) 상에 뱅크층(200)을 패턴 형성하고, 상기 화소 전극(170) 상에 발광부(210)를 패턴 형성하고, 그리고 상기 발광부(210) 상에 상부 전극(220)을 형성하는 공정을 통해 제조한다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 전술한 도 2에 따른 박막 트랜지스터 기판이 적용된 액정표시장치에 관한 것이다.
도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 전술한 도 2에 따른 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 대향 기판(300), 및 상기 양 기판 사이에 형성된 액정층(400)을 포함하여 이루어진다.
도시하지는 않았지만, 상기 박막 트랜지스터 기판 상에는 화소 전극(170)과 함께 액정 구동을 위한 전계를 형성하기 위한 공통 전극이 추가로 형성될 수 있다.
상기 대향 기판(300)은 도시하지는 않았지만 차광층 및 컬러 필터층을 포함하여 이루어질 수 있다.
상기 차광층은 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위해서 매트릭스 구조로 형성되고, 상기 컬러 필터층은 상기 매트릭스 구조의 차광층 사이 영역에 형성된다.
본 발명에 따른 액정표시장치는 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, IPS(In-Plane Switching)모드 등 당업계에 공지된 다양한 모드의 액정표시장치에 적용될 수 있다.
이상과 같은 도 6에 따른 액정표시장치는, 전술한 도 4a 내지 도 4d에 따른 공정으로 박막 트랜지스터 기판을 제조하고, 대향 기판(300)을 제조하고, 그리고, 상기 양 기판 사이에 액정층(400)을 형성하면서 양 기판을 합착하는 공정을 통해 제조한다.
상기 양 기판을 합착하는 공정은 당업계에 공지된 진공주입법 또는 액정적하법을 이용하여 수행할 수 있다.
100: 기판 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
132, 134: 제1, 제2 액티브 배선 140: 층간 절연막
150a: 소스 전극 150b: 드레인 전극
160: 보호막 170: 화소 전극
120: 게이트 절연막 130: 액티브층
132, 134: 제1, 제2 액티브 배선 140: 층간 절연막
150a: 소스 전극 150b: 드레인 전극
160: 보호막 170: 화소 전극
Claims (10)
- 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에서 상기 게이트 전극보다 좁은 폭으로 상기 게이트 전극과 중첩되도록 형성된 액티브층;
상기 액티브층의 일단과 연결되어 일부가 상기 게이트 전극과 중첩되는 제1 액티브 배선 및 상기 액티브층의 타단과 연결되어 일부가 상기 게이트 전극과 중첩되는 제2 액티브 배선;
상기 게이트 전극과 비중첩되는 부분에서 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 게이트 전극과 비중첩되는 부분에서 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 형성된 층간 절연막; 및
상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 소스 전극 및 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 드레인 전극을 포함하여 이루어지는,
박막 트랜지스터 기판.
- 제1항에 있어서,
상기 제1 액티브 배선 및 제2 액티브 배선은 상기 액티브층과 동일한 층에 형성된 것을 특징으로 하는 박막 트랜지스터 기판. - 제1항에 있어서,
상기 액티브층은 산화물 반도체로 이루어지고, 상기 제1 액티브 배선 및 제2 액티브 배선은 상기 산화물 반도체에 대한 도체화 공정을 통해 형성된 것을 특징으로 하는 박막 트랜지스터 기판. - 삭제
- 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에서 상기 게이트 전극보다 돌출되도록 액티브층을 형성하는 공정;
상기 액티브층 상에 상기 게이트 전극보다 좁은 폭으로 상기 게이트 전극과 중첩되도록 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 액티브층에 대한 도체화 공정을 수행하여 상기 포토 레지스트 패턴에 의해 가려지지 않은 액티브층의 영역에서 일부분이 상기 게이트 전극과 중첩되도록 제1 액티브 배선 및 제2 액티브 배선을 형성하는 공정;
상기 게이트 전극과 비중첩되는 부분에서 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 게이트 전극과 비중첩되는 부분에서 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 층간 절연막을 형성하는 공정; 및
상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 소스 전극을 형성하고 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 드레인 전극을 형성하는 공정을 포함하여 이루어진
박막 트랜지스터 기판의 제조방법. - 제5항에 있어서,
상기 액티브층은 산화물 반도체로 형성하고, 상기 액티브층에 대한 도체화 공정은 플라즈마 처리 공정으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법. - 제5항에 있어서,
상기 포토 레지스트 패턴은, 상기 액티브층을 포함한 기판의 전체 면에 포토 레지스트층을 도포한 후 상기 게이트 전극을 마스크로 하여 상기 기판의 하부에서 노광 공정을 수행하고, 이어서 현상 및 식각 공정을 수행하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법. - 삭제
- 박막 트랜지스터 기판을 포함하여 이루어지고,
상기 박막 트랜지스터 기판은,
기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에서 상기 게이트 전극보다 좁은 폭으로 상기 게이트 전극과 중첩되도록 형성된 액티브층;
상기 액티브층의 일단과 연결되어 일부가 상기 게이트 전극과 중첩되는 제1 액티브 배선 및 상기 액티브층의 타단과 연결되어 일부가 상기 게이트 전극과 중첩되는 제2 액티브 배선;
상기 게이트 전극과 비중첩되는 부분에서 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 게이트 전극과 비중첩되는 부분에서 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 형성된 층간 절연막; 및
상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결면서 상기 게이트 전극과 비중첩되는 소스 전극 및 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 드레인 전극을 포함하여 이루어지는,
디스플레이 장치. - 박막 트랜지스터 기판의 제조방법을 포함하여 이루어지고,
상기 박막 트랜지스터 기판의 제조방법은,
기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에서 상기 게이트 전극보다 돌출되도록 액티브층을 형성하는 공정;
상기 액티브층 상에 상기 게이트 전극보다 좁은 폭으로 상기 게이트 전극과 중첩되도록 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 액티브층에 대한 도체화 공정을 수행하여 상기 포토 레지스트 패턴에 의해 가려지지 않은 액티브층의 영역에서 일부분이 상기 게이트 전극과 중첩되도록 제1 액티브 배선 및 제2 액티브 배선을 형성하는 공정;
상기 게이트 전극과 비중첩되는 부분에서 상기 제1 액티브 배선의 일단 영역을 노출시키는 제1 콘택홀 및 상기 게이트 전극과 비중첩되는 부분에서 상기 제2 액티브 배선의 일단 영역을 노출시키는 제2 콘택홀을 구비하면서, 상기 제1 액티브 배선, 제2 액티브 배선 및 액티브층 상에 층간 절연막을 형성하는 공정; 및
상기 제1 콘택홀을 통해서 상기 제1 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 소스 전극을 형성하고 상기 제2 콘택홀을 통해서 상기 제2 액티브 배선의 일단 영역과 연결되면서 상기 게이트 전극과 비중첩되는 드레인 전극을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는
디스플레이 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120129527A KR102041973B1 (ko) | 2012-11-15 | 2012-11-15 | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120129527A KR102041973B1 (ko) | 2012-11-15 | 2012-11-15 | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140065528A KR20140065528A (ko) | 2014-05-30 |
| KR102041973B1 true KR102041973B1 (ko) | 2019-11-08 |
Family
ID=50892334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120129527A KR102041973B1 (ko) | 2012-11-15 | 2012-11-15 | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102041973B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101157915B1 (ko) * | 2005-07-01 | 2012-06-22 | 삼성전자주식회사 | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 |
| KR20120075110A (ko) * | 2010-12-28 | 2012-07-06 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
-
2012
- 2012-11-15 KR KR1020120129527A patent/KR102041973B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140065528A (ko) | 2014-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102093192B1 (ko) | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| US10199507B2 (en) | Thin film transistor, display device and method of manufacturing the same | |
| KR101281463B1 (ko) | 박막 트랜지스터 기판 및 그를 이용한 액정표시장치 | |
| US9564532B2 (en) | Array substrate and method of fabricating the same | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US10043679B2 (en) | Method of fabricating array substrate | |
| JP2015133479A (ja) | 薄膜トランジスタ表示板 | |
| KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| US9786694B2 (en) | Display device and manufacturing method thereof | |
| KR20170113739A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20170113938A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102092845B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR102123497B1 (ko) | 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| KR20130066247A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102090518B1 (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102052994B1 (ko) | 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법 | |
| KR102041973B1 (ko) | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102423436B1 (ko) | 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 | |
| KR101948750B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101648702B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법 | |
| KR102101398B1 (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102210602B1 (ko) | 산화물 박막트랜지스터 및 그 제조 방법 | |
| KR101961724B1 (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |