CN101145567A - 母板、像素阵列基板、光电装置及其制造方法 - Google Patents
母板、像素阵列基板、光电装置及其制造方法 Download PDFInfo
- Publication number
- CN101145567A CN101145567A CNA2007101651705A CN200710165170A CN101145567A CN 101145567 A CN101145567 A CN 101145567A CN A2007101651705 A CNA2007101651705 A CN A2007101651705A CN 200710165170 A CN200710165170 A CN 200710165170A CN 101145567 A CN101145567 A CN 101145567A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- patterned
- area
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种母板、像素阵列基板、光电装置及其制造方法,该母板包括具有显示单元的基板及具有相邻的第一区域及第二区域的静电防护结构。显示单元之间定义出预切割区。各显示单元包括具有像素的显示区与周边线路区。静电防护结构设置于预切割区上,位于周边线路区中且连接于显示区的静电防护结构包括配置于第一区域上并具有远离预切割区的末端的第一图案化导电层、配置于第一图案化导电层以及基板上且具有第一开口的第一图案化介电层、对应预切割区并连接第一图案化导电层的图案化透明导电层及覆盖于图案化透明导电层及基板上的第二图案化介电层。第一开口暴露出部分第一图案化导电层。
Description
技术领域
本发明涉及一种母板、像素阵列基板、光电装置及上述各种元件的制造方法,且尤其涉及一种设置有静电防护结构的母板、像素阵列基板、光电装置及上述各种元件制造方法。
现有技术
在日常生活环境中,静电放电的现象随处可见。由于电子对于各种物体的亲和力不同,故任何两个物体接触之后再分开,便容易产生物体间电荷转移的现象,造成静电的累积。一旦物体中的静电累积到一定程度,且当此带静电的物体触碰或接近另一个与其电位不同的物体时,便会发生瞬间电荷转移的现象,即是所谓的静电放电。
以液晶显示面板为例,液晶显示面板在制造、生产、组装、运送,甚至消费者购买后的使用过程中,遭受到静电放电伤害的可能性很高。因此,液晶显示面板必须具备静电放电的防护设计,才能够有效延长其使用寿命。一般来说,液晶显示面板包括像素阵列基板、对向基板以及位于此两基板间的液晶层。以制作像素阵列基板为例,为了使工艺效率提高,常会在一玻璃基材的母板上形成多个显示单元,而后经由切割工艺将这些显示单元切割下来以形成多个像素阵列基板。
此外,在形成这些显示单元的同时,可在玻璃基材上利用导电性良好的金属形成静电防护线以将各个显示单元连接。若任何一个工艺步骤中发生静电累积的现象,静电防护线可以将这些静电荷导出,以避免各显示单元中的线路或元件因静电放电而受到永久性的损坏。进一步来说,各个显示单元被切割下来而形成多个像素阵列基板后,静电防护线也有助于将组装、运送、甚至消费者使用的过程中可能产生的静电荷释放。因此,静电防护线的配置有助于延长应用此像素阵列基板的液晶显示面板的使用寿命。
然而,当各个显示单元被切割下来而形成多个像素阵列基板时,金属材质的静电防护线便会裸露出来。在后续的面板测试过程中,这些裸露的金属可能受到腐蚀或氧化,进而影响液晶显示面板的显示效果。因此,现有技术的液晶显示面板无法兼顾良好的显示效能以及较长的使用寿命。
发明内容
本发明所要解决的技术问题在于提供一种母板,以解决母板切割后,切割面上金属材质(如:静电防护线)裸露的问题。
本发明另一目的在于提供一种像素阵列基板,以解决裸露出来的金属材质(如:静电防护线)受到腐蚀而影响显示效能的问题。
本发明又一目的在于提供一种母板的制造方法,以制造切割后不会有金属材质(如:静电防护线)裸露的母板。
本发明再一目的在于提供一种像素阵列基板的制造方法,可制造显示质量较好的像素阵列基板。
本发明再一目的在于提供一种光电装置,其具有良好的质量。
本发明更一目的在于提供一种光电装置的制造方法,其具有较高的工艺良率。
为实现上述目的,本发明提出一种母板,包括一基板及至少一静电防护结构。基板具有多个显示单元,显示单元之间定义出至少一预切割区。各显示单元包括一具有多个像素的显示区与至少一周边线路区。静电防护结构设置于预切割区上,位于周边线路区中,且连接于显示区。静电防护结构具有至少一第一区域及与第一区域相邻的至少一第二区域。静电防护结构包括第一图案化导电层、第一图案化介电层、图案化透明导电层以及第二图案化介电层。第一图案化导电层配置于第一区域上,且第一图案化导电层的末端远离预切割区。第一图案化介电层配置于第一图案化导电层以及基板上。第一图案化介电层具有至少一第一开口暴露出部份第一图案化导电层。图案化透明导电层对应于预切割区上并电性连接于第一图案化导电层。第二图案化介电层覆盖于图案化透明导电层及基板上。
而且,为实现上述目的,本发明另提出一种像素阵列基板,包括一基板以及至少一静电防护结构。基板包括具有多个像素的显示区与至少一周边线路区。静电防护结构位于外围线路区中,连接于显示区,且具有至少一第一区域及与第一区域相邻的至少一第二区域。静电防护结构包括第一图案化导电层、第一图案化介电层、图案化透明导电层以及第二图案化介电层。第一图案化导电层配置于第一区域上,且第一图案化导电层的末端远离基板的边缘。第一图案化介电层配置于第一图案化导电层及基板上,且第一图案化介电层暴露出部份第一图案化导电层。图案化透明导电层配置于基板上,并与第一图案化导电层电性连接。第二图案化介电层覆盖于图案化透明导电层及基板上。
而且,本发明又提出一种母板的制造方法。母板包括一基板及至少一静电防护结构。基板具有多个显示单元,显示单元之间定义出至少一预切割区。各显示单元包括一具有多个像素的显示区与至少一周边线路区。静电防护结构设置于预切割区上,位于周边线路区中,并连接于显示区。静电防护结构具有至少一第一区域及与第一区域相邻的至少一第二区域。静电防护结构的制造方法包括:形成一第一图案化导电层于第一区域,第一图案化导电层的末端远离预切割区。形成一第一图案化介电层于第一金属层及基板上,且第一图案化介电层具有至少一第一开口,暴露部份出第一图案化导电层。形成一图案化透明导电层对应于预切割区上并电性连接于第一图案化导电层。形成一第二图案化介电层于图案化透明导电层及基板上。
而且,本发明还提出一种像素阵列基板的制造方法。提供一如前述实施例所述的母板。沿着预切割区切割母板,其中第一区域上的第一图案化导电层的末端与图案化透明导电层的末端被第二图案化介电层所覆盖,且第二区域上的图案化透明导电层的一侧边被曝露出来。
而且,本发明再提出一种像素阵列基板的制造方法。首先,提供一母板。此母板包括一基板及至少一静电防护结构。基板具有多个显示单元,显示单元之间定义出至少一预切割区。各显示单元包括一具有多个像素的显示区与至少一周边线路区。静电防护结构设置于预切割区上,位于周边线路区中,且连接于显示区。静电防护结构具有至少一第一区域及与第一区域相邻的至少一第二区域。静电防护结构包括第一图案化导电层、第一图案化介电层、图案化半导体层、第二图案化导电层、图案化透明导电层以及第二图案化介电层。第一图案化导电层配置于第一区域上,且第一图案化导电层的末端远离预切割区。第一图案化介电层配置于第一图案化导电层以及基板上。第一图案化介电层具有至少一第一开口暴露出部份第一图案化导电层。图案化半导体层配置于第二区域中,以便于部分第一图案化介电层位于基板以及图案化半导体层之间。第二图案化导电层配置于第一图案化介电层上。第二图案化导电层具有至少一第三开口与第一开口交错,以远离预切割区并电性连接第一图案化导电层及图案化半导体层。图案化透明导电层对应于预切割区上并电性连接于第一图案化导电层。第二图案化介电层覆盖于图案化透明导电层及基板上。然后,沿着预切割区切割母板,其中第一区域上的图案化透明导电层的一侧边及第二区域上的图案化透明导电层、第一图案化介电层与图案化半导体层的一侧边被暴露出来。
而且,本发明更提出一种光电装置,包含本发明前述的像素阵列基板。
而且,本发明再提出一种光电装置的制造方法,包含本发明前述的像素阵列基板的制造方法。
本发明因采用非金属导电材料配置在静电防护结构对应于预切割区上的区域。因此,母板切割区中不会有金属材质的结构(如:静电防护结构),也即母板切割后所形成的像素阵列基板的侧边不会有金属材质裸露。如此,任何显示面板应用本发明的像素阵列基板时,不易发生金属材质腐蚀的问题,进而具有良好的显示质量。另外,非金属导电材料的配置使得静电防护结构可以维持其传导静电荷的功能,而有助于延长像素阵列基板的使用寿命。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1为本发明的第一实施例的母板的局部上视示意图;
图2A至图2E为沿图1的剖线AA’及剖线BB’绘示的本发明的第一实施例的静电防护结构的制造流程剖面图;
图3A至图3E绘示为图1的母板的静电防护结构的制造流程局部上视图;
图4A绘示为本发明的第一实施例的像素阵列基板的上视示意图;
图4B1、图4B2及图4B3分别为沿图4A的剖线I-II、II-III、IV-III所绘示的剖面示意图;
图5绘示为本发明的第二实施例的母板的局部上视示意图;
图6A至图6E为沿图5的剖线CC’及剖线DD’绘示的本发明的第二实施例的静电防护结构的制造流程剖面图;
图7A至图7E绘示为图5的母板的静电防护结构的制造流程局部上视图;
图8A绘示为本发明的第二实施例的像素阵列基板的上视示意图;
图8B1、图8B2及图8B3分别为沿图8A的剖线I-II、II-III、IV-III所绘示的剖面示意图;
图9A为本发明的第三实施例的母板的静电防护结构之上视示意图;
图9B为沿图9A的剖线EE’及剖线FF’所绘示的剖面图;
图10A为本发明的第四实施例的母板的静电防护结构之上视示意图;
图10B为沿图10A的剖线GG’及剖线HH’所绘示的剖面图;
图11A为本发明的第五实施例的母板的静电防护结构之上视示意图;
图11B为沿图11A的剖线JJ’及剖线KK’所绘示的剖面图;
图11C为沿图11A的剖线LL’所绘示的剖面图;
图12为本发明的一实施例的光电装置的示意图;
其中,附图标记:
100、500:母板 110:基板
112:显示单元 114:预切割区
116:像素 116A:扫描线
116B:数据线 116C:主动元件
116D:像素电极 118:显示区
120:周边线路区
132:第一区域 134:第二区域
140:第一图案化导电层 142:第一导电层
154:第一介电层 160:图案化透明导电层
162、962:第二开口 170:第二图案化介电层
400、800:像素阵列基板 580:图案化半导体层
590:第二图案化导电层 1200:电子装置
1202:显示面板 1204:电子元件
130、530、930、1030、1130:静电防护结构 150、950、1050、1150:第一图案化介电层152、952、954、1052、1054、1152:第一开口
数据A-A’、B-B’、C-C’、D-D’、E-E’、F-F’、G-G’、H-H’、I-II-III-IV、J-J’、K-K’、L-L’:剖线
具体实施方式
第一实施例
图1为本发明的第一实施例的母板的局部上视示意图。请参照图1,母板100包括一基板110及至少一静电防护结构130。基板110具有多个显示单元112,显示单元之间定义出至少一预切割区114。各显示单元112包括一具有多个像素116的显示区118与相邻于显示区118的至少一周边线路区120,本发明的实施例是以环绕显示区118的至少一周边线路区120为实施范例,但不限于此。静电防护结构130设置于预切割区114上,位于周边线路区120中,且连接于显示区118。举例来说,像素116例如包括有扫描线116A、数据线116B、至少一主动元件116C以及像素电极116D。在其它实施例中,像素116还可以还包括有至少一电容电极(未绘示)、至少一配向结构(未绘示)、间隙子(Spacer,未绘示)等元件的其中至少一者。
静电防护结构130具有至少一第一区域132及与第一区域132相邻的至少一第二区域134。静电防护结构130包括第一图案化导电层140、第一图案化介电层150、图案化透明导电层160以及第二图案化介电层170。第一图案化导电层140配置于第一区域132上,且第一图案化导电层140的末端远离预切割区114。第一图案化导电层140的另一未端连接至像素116,也就是说第一图案化导电层140的末端也即未连接至像素116的端点。第一图案化介电层150配置于第一图案化导电层140以及基板110上。第一图案化介电层150具有至少一第一开口152以暴露出部份第一图案化导电层140。在本实施例中,是以第一开口152对应于预切割区114上,以暴露出第一图案化导电层140的末端为实施范例,但不限于此,也可如后续的实施例。图案化透明导电层160对应于预切割区114上并连接于第一图案化导电层150。第二图案化介电层170覆盖于图案化透明导电层160及基板110上。此外,图案化透明导电层160具有至少一对应于第一开口152的第二开口162。
图案化透明导电层160的第二开口162实质上定义出预切割区114的宽度,也就是第二开口162的宽度例如是与预切割区114的宽度大致相同,也即第二开口162的部份侧边与第一图案化导电层140的末端重迭或是切齐,但不于此限,也可是第二开口162的宽度例如是与预切割区114的宽度大致上不同,也即第二开口162的部份侧边退缩于第一图案化导电层140末端的投影面积内,也就是第二开口162的部份侧边会暴露出第一图案化导电层140的末端,或是上述的组合。换言之,第一图案化导电层140的末端不在预切割区114之内。当母板100沿着预切割区114被切割时,切割面上不会有第一图案化导电层140的裸露。因此,当第一图案化导电层140为金属材质或是包括金属材质时,母板100切割下来的制品在后续测试以及运送的过程中不会因裸露的金属腐蚀而影响其质量。另外,图案化透明导电层160连接于第一图案化导电层150,有助于使静电防护结构130将各显示单元112中可能累积的静电荷导出。所以,母板100中不易发生静电放电的现象,因而具有较长使用寿命。以下将提出静电防护结构130的制造方法,以说明本实施例的静电防护结构130在母板100工艺中所达到的防护作用。然而,本实施例仅为本发明的实施范例,并非用以限定本发明。
图2A至图2E为沿图1的剖线AA’及剖线BB’绘示的本发明的第一实施例的静电防护结构的制造流程剖面图,而图3A至图3E绘示为图1的母板的静电防护结构的制造流程局部上视图。请同时参照图2A与图3A,首先在基板110上形成第一导电层142。第一导电层142为单层结构或多层结构,其的材质例如是由金、银、铜、铁、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述的组合。在本实施例中,第一导电层142所在位置例如定义出第一区域132,也就是剖线AA’的位置。在母板100中,第一导电层142设置于各显示单元112的周边线路区120中,且第一导电层142例如是连接于各个显示区118。当工艺步骤中有静电荷累积于显示区118的各线路中时,第一导电层142可将这些静电荷导出。因此,第一导电层142作为静电放电的防护之用,其有助于提高母板100的工艺良率。
此外,基板110的材质是包含无机透明材质(如:玻璃、石英、或其它材质)、有机透明材质(如:聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、或其它、或上述的衍生物、或上述的组合)、无机不透明材质(如:硅片、陶瓷、或其它、或上述的组合)、或上述的组合。举例来说,基板110是用在像素阵列基板中作为基底之用,且以无机透明材质的玻璃为实施范例,但不以此为限。
接着,请同时参照图2B与图3B,在第一导电层142及基板110上形成第一图案化介电层150。第一图案化介电层150中例如具有至少一第一开口152,其暴露出第一导电层142的部份区域。第一图案化介电层150的材质例如是无机材质(如:氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述的组合)、有机材质(如:光刻胶、苯并环丁烯(enzocyclobutane,BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它材料、或上述的组合)、或上述的组合。值得一提的是,第一开口152的位置例如是对应于母板100的预切割区114上为范例,也就是位于各显示单元112的交界处。此外,第一开口152的尺寸例如是略大于预切割区114的宽度,以将预切割区114中以及预切割区114两侧的部份第一导电层142暴露出来,但不限于此,第一开口152的尺寸是大致上相同于预切割区114的宽度。在其它实施例中,第一开口152也可以沿着预切割区114延伸,以使预切割区114中的基板110被暴露出来。也就是说,第一图案化介电层150的边缘可以是位于预切割区114之外。
然后,请同时参照图2C与图3C,形成图案化透明导电层160,其连接于第一导电层142。图案化透明导电层160的形成方式例如是先形成透明导电材料于基板110上,并进行一图案化工艺以形成对应于预切割区114并连接于第一导电层142的图案化透明导电层160。透明导电材料例如是铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物等或上述的组合。在本实施例中,图案化透明导电层160的外形,也即上视图形,较佳地,例如为口字形、0字形的环状图案或是???字形、U字形的折曲状图案,也可使用H字形、S字形、W字形、V字形等的折曲状图案。同时,上述环状图案或是折曲状图案的部分构成的第二开口162位于预切割区114中,对应第一开口152,并暴露出第一导电层142的部份区域。实务上,图案化透明导电层160的第二开口162将预切割区114中的第一导电层142暴露出来。此外,图案化透明导电层160的部份区域位于图1中所绘示的第一区域132旁,以定义出第二区域134,也就是剖线BB’所在位置。
第一导电层142未图案化之前是连续的金属导线而可作为释放静电荷之用。然而,若母板100被切割后,位于预切割区114中的第一导电层142被裸露的侧边可能在后续测试过程中被腐蚀或是氧化而影响产品质量。所以,请参照图2D与图3D,在进行上述的图案化工艺以形成图案化透明导电层160的同时,也将第一图案化导电层140图案化成多段不连续的线段。实务上,位于第二开口162中的第一导电层142将在此步骤中被移除,以形成第一图案化导电层140。因此,第一图案化导电层140的末端例如是与图案化透明导电层1 60在第二开口162中的部份侧壁切齐,但不限于此,第一图案化导电层140的末端也可退缩于图案化透明导电层160在第二开口162中的部份侧壁的投影面积内。必需说明的是,在其它实施例中,第一导电层也可于图2A或图2B过程中配合光掩模来进行图案化工艺以形成第一图案化导电层140,而不需要与图案化透明导电层160过程中同时形成。
此外,图案化透明导电层160的部份区域例如与第一开口152所暴露出来的第一图案化导电层140接触。也即,对应于预切割区114的图案化透明导电层160将第一图案化导电层140的末端连接。因此,图案化透明导电层160与第一图案化导电层140构成一完整的导电线路,而有助于将工艺步骤中或是环境中累积在基板110上的静电荷释放。
换言之,本实施例是借着图案化透明导电层160的配置以将不连续的第一图案化导电层140连接,而构成完整的静电防护线路。因此,基板110上的各元件不易受到静电放电的破坏,而可维持良好的质量。此外,在后续工艺中沿着切割区144切割基板110时,含有金属材质的第一图案化导电层140不会被暴露出来而被腐蚀。所以,本实施例的设计有助于维持产品的质量。
之后,请参照图2E与图3E,在基板110及图案化透明导电层160上形成第二图案化介电层170,以完成静电防护结构130。第二图案化介电层170可以由有机介电材料、无机介电材料或是上述的组合制作而成,而且其材料可选用第一图案化介电层150所描述的材料。第二图案化介电层170完整地覆盖于基板110之上。实务上,第二图案化介电层170例如是覆盖住第一图案化导电层140与图案化透明导电层160的部份侧壁,也即第二图案化介电层1 70顺应地覆盖住第一图案化导电层140与图案化透明导电层160。此外,位于预切割区114的部份第二图案化介电层170例如直接配置于基板110上。
另外,在制作静电防护结构130的过程中,可以同时在各显示单元112的显示区118中形成多个像素116。整体而言,母板100的每一个制作阶段都有完整的导电线路将不必要的静电荷导出,而使本发明的母板100具有高工艺良率。甚至,母板100在被切割成多个像素阵列基板之后仍维持良好的质量。
由于,母板100包括多个显示单元112,因此母板100制作完成后,必需通过雷射切割工艺、切割刀工艺、切割轮工艺、或其它切割工艺、或上述的切割工艺组合将各个显示单元112分割成多个各自独立的像素阵列基板。图4A绘示为本发明的第一实施例的像素阵列基板的上视示意图,而图4B1、图4B2及图4B3分别为沿图4A的剖线I-II、II-III、IV-III所绘示的剖面示意图。请同时参照图4A与图4B1、图4B2及图4B3,像素阵列基板400是由上述的母板100沿预切割区114切割而成的,所以像素阵列基板400的组成元件与母板100相同。像素阵列基板400包括一基板100以及至少一静电防护结构130。基板100包括具有多个像素116的显示区118与相邻于显示区118的至少一周边线路区120,本发明的实施例是以环绕显示区118的至少一周边线路区120为实施范例,但不限于此。静电防护结构130位于外围线路区120中,连接于显示区118,且具有至少一第一区域132及与第一区域132相邻的至少一第二区域134。此外,剖线I-II是位于第一区域132中,剖线II-III是沿着基板110边缘,而剖线IV-III则位于第二区域134中。
从剖线I-II可知,第一图案化介电层150的第一开口152暴露出部份第一图案化导电层140,本实施例是以第一开口152暴露出第一图案化导电层140的末端为实施范例,且图案化透明导电层160与第一图案化导电层140连接。静电防护结构130中,第一图案化导电层140的末端远离基板110的边缘。因此,第一图案化导电层140位于剖线II-III所绘示的剖面之外。也即,基板110的边缘不会有第一图案化导电层140的侧边裸露出来。另外,第二图案化介电层170覆盖于图案化透明导电层160及基板110上。实务上,从剖线II-III可知,第二图案化介电层170暴露出第二区域134上的图案化透明导电层160的一侧边。
像素阵列基板400的内部若有静电荷的累积,则这些静电荷可沿着第一图案化导电层140传导至图案化透明导电层160而释放至像素阵列基板400之外。因此,静电防护结构130在像素阵列基板400中扮演着重要的静电放电防护的角色,而有助于维持像素阵列基板400的质量。另外,如剖线II-III所示,静电防护结构130中裸露于外的导电层为图案化透明导电层160,其并非金属材质,所以静电防护结构130不会有金属裸露面被腐蚀的问题发生。
第二实施例
图5绘示为本发明的第二实施例的母板的局部上视示意图。请参照图5,母板500与第一实施例的母板100相似,其中相同的元件在此不再赘述。母板500与母板100差异的处在于,母板500的静电防护结构530中还包括一图案化半导体层580以及第二图案化导电层590至少其中之一。
图案化半导体层580配置于第二区域134中,以便于部分第一图案化介电层150位于基板110以及图案化半导体层580之间。第二图案化导电层590配置于第一图案化介电层150上。第二图案化导电层590具有至少一第三开口592与第一开口152交错,以远离预切割区114并电性连接第一图案化导电层140及图案化半导体层580。图案化透明导电层160对应于预切割区114上并电性连接于第一图案化导电层140。实务上,图案化透明导电层160例如通过第二图案化导电层590电性连接于第一图案化导电层140及图案化半导体层580。当第二图案化导电层590不存在时,图案化透明导电层160可电性连接第一图案化导电层140及图案化半导体层580。换言之,第一图案化导电层140及图案化半导体层580之间可以通过图案化透明导电层160及第二图案化导电层590至少其中的一者电性连接,以更进一步将第一图案化导电层140的不同线段之间电性连接。
静电防护结构530中,第一图案化导电层140、第二图案化导电层590、图案化半导体层580与图案化透明导电层160连接成完整的导电线路,以防止母板500中发生静电放电的现象。因此,母板500在制造过程中不易受到损坏,而有较高的工艺良率。另外,静电防护结构530位于预切割区114内的导电线路部份都由非金属材质制成。所以,母板114沿预切割区114被切割后的切割面上不会有金属裸露于外,而可维持良好的质量。图6A至图6E为沿图5的剖线CC’ 及剖线DD’绘示的本发明的第二实施例的静电防护结构的制造流程剖面图;图7A至图7E绘示为图5的母板的静电防护结构的制造流程局部上视图,详细来说,静电防护结构530的制造方法如图6A~6E的剖面示意图及图7A~7E的上视示意图所示,其中图6A~6E是沿图5的剖线CC’与剖线DD’所绘示。
请先参照图6A与图7A,在基板110上形成一第一导电层142以及形成第一介电层154。在此,形成第一导电层142的步骤例如与图2A与图3A的步骤相同。此外,第一介电层154覆盖于第一导电层142以及基板110上,特别是第二区域134中,第一介电层154直接配置于基板110上。第一介电层154的材质例如是无机材质(如:氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材质、或上述的组合)、有机材质(如:光刻胶、苯并环丁烯(enzocyclobutane,BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它材料、或上述的组合)、或上述的组合。
接着,请参照图6B与图7B,在第一导电层142旁形成图案化半导体层580。图案化半导体层580的位置对应预切割区114的位置,且不与第一导电层142重迭或相交。图案化半导体层580配置于第一介电层154上,也即于第二区域134中,且第一介电层154介于图案化半导体层580与基板110之间。
然后,请参照图6C与图7C,于第一介电层154中形成一第一开口152,以使第一介电层154图案化为第一图案化介电层150。此时,第一图案化介电层150的部份区域例如是介于图案化半导体层580与基板110之间。第一开口152与预切割区114部份重迭并暴露出部份第一导电层142。由于,连续的第一导电层142可将基板110中的静电荷导出,而提供适当的防护作用以避免上述各制作步骤中发生静电放电而造成部份元件的损坏。
之后,请参照图6D与图7D,于第一图案化介电层150上形成第二图案化导电层590。在本实施例中,第二图案化导电层590的材质例如选自与第一图案化导电层142相同的材质或不相同的材质,且第一图案化导电层142可选自于前述实施例中所述的材质。第二图案化导电层590具有至少一与第一开口152交错的第三开口592。第三开口592的边缘大致邻近于预切割区114的边缘或切齐预切割区114的边缘,并且第三开口592将第二图案化导体层590断开成多个区块。也就是说,第三开口592的配置使得第二图案化导电层590实质上位于预切割区114之外。
此外,形成第三开口592的同时,也将位于第三开口592中的第一导电层142移除以形成第一图案化导电层140。换言之,第一图案化导电层140与第二图案化导电层590是在同一个图案化工艺中形成的。对应第三开口592处,第一图案化导电层140与第二图案化导电层590的边缘例如会大致切齐。因此,第一图案化导电层140与第二图案化导电层590实质上都位于预切割区114之外。所以,后续工艺中沿着预切割区114所切割的切割面上不会有第一图案化导电层140与第二图案化导电层590的金属材质裸露于外。此外,在其它实施例中,第一导电层142也可于图6A、图6C或图6D过程中各别配合光掩模来进行图案化工艺以形成第一图案化导电层140,而不需要与图案化第二导电层590过程中同时形成。因此,第一图案化导电层140实质上都位于预切割区114之外。所以,后续工艺中沿着预切割区114所切割的切割面上不会有第一图案化导电层140的金属材质裸露于外。
另外,第一图案化导电层140、第二图案化导电层590与图案化半导体层580构成一连续的导电层线路。即使原本提供静电防护作用的第一金属层142在此步骤中被图案化成不连续的线断,第一图案化导电层140、第二图案化导电层590与图案化半导体层580构成的导电层线路仍可将工艺中或是环境中累积在基板110上的静电荷导出。整体来说,基板110上仍保有静电防护的线路,而使工艺良率不受影响。
之后,请参照图6E与图7E,依序形成一图案化透明导电层160以及第二图案化介电层170于基板110上,以构成静电防护结构530。图案化透明导电层的材质可选用前述实施例所述的材质。图案化透明导电层160电性连接于第二图案化导电层590及图案化半导体层580。实务上,图案化透明导电层160将位于预切割区114两侧的第二图案化导电层590电性连接。所以,图案化透明导电层160的配置也有助于静电防护结构530将静电荷导出于基板110之外,而进一步提升母板530的良率。当然,在形成静电防护结构530的过程中也可以同时在显示单元112中形成多个如第一实施例所述的像素116于显示区118中。值得一提的是,静电防护结构530的制造过程可与像素116的制造过程兼容,而本发明并不排除以不同的制造步骤以分别制作静电防护结构530与像素116。然而,在其它实施例中,也可不存在第二图案化导电层590的步骤,而由后续的步骤来构成一连续的导电层线路。因此,此时所构成的连续的导电层线路是由第一图案化导电层140、图案化半导体层580与图案化透明导电层160所组成。
图8A绘示为本发明的第二实施例的像素阵列基板的上视示意图,而图8B为沿图8A的剖线I-II、II-III、IV-III所绘示的剖面示意图。其中,剖线I-II是位于第一区域132中,剖线II-III是沿着基板110的边缘,而剖线IV-III则位于第二区域134中。请参照图8A与图8B,像素阵列基板800是由图5的母板500沿着预切割区114切割而成的,其与母板500的元件相同。所以,在静电防护结构530中,图案化透明导电层160覆盖于第二图案化导电层590、第一图案化介电层150、部份图案化半导体层580及基板110上或覆盖于第一图案化介电层150、部份图案化半导体层580及基板110上。
如沿剖线II-III观察像素阵列基板800,则第二图案化介电层170暴露出第二区域134上的图案化透明导电层160、第一图案化介电层150与图案化半导体层580的一侧边,以及第一区域132上的图案化透明导电层160的一侧边。也就是说,像素阵列基板800的侧边所裸露出来的导电层(如图案化透明导电层160与图案化半导体层580)都为非金属材质的导电层。所以,像素阵列基板800在后续的测试过程中不会有金属腐蚀的问题发生。
另外,静电防护结构530中图案化透明导电层160将第二图案化导电层590以及部份图案化半导体层580电性连接,且第二图案化导电层590直接连接第一图案化导电层140或是图案化透明导电层160将部份图案化半导体层580与第一图案化导电层140电性连接。所以,像素阵列基板800中若有静电产生,则静电防护结构530可将静电导出以避免静电放电对各元件或线路的损坏。简言之,本发明的像素阵列基板800非但不会有金属外露而腐蚀的问题,更具有较长的使用寿命。应用本实施例的像素阵列基板800而制作的显示面板更是具有良好的质量及较长的使用寿命。
第三实施例
图9A为本发明第三实施例的母板的静电防护结构的上视示意图,而图9B为沿图9A的剖线E-E’及剖线F-F’所绘示的剖面图。请参照图9A与图9B,静电防护结构930与第一实施例中母板100上的静电防护结构130相似且其描述、制造方法与必要元件的材料也可依造第一实施例中的描述、配置、制造方法来实施及选用。静电防护结构930中,第一图案化介电层950具有多个第一开口952、954。第一开口952对应于预切割区114,且与第一图案化导电层1 40的边缘大致上切齐。另外,第一开口954位于第一图案化导电层140邻近预切割区114的末端,并将部份第一图案化导电层140暴露出来。如此,第一图案化导电层140可透过第一开口954与图案化透明导电层960电性连接。
除此之外,图案化透明导电层960的第二开口962在本实施例中例如是暴露出部份的第一图案化介电层950。也就是说,在第一图案化导电层140的延伸方向上,第二开口962的宽度例如是实质上大于第一开口952的宽度。本实施例的静电防护结构930具有第一实施例中所述的静电防护结构130的优点。所以本实施例的静电防护结构930有助于提升母板或是主动元件阵列基板的制作良率以及质量。另外,本实施例的静电防护结构的制作方式也可以兼容于现有技术的主动元件阵列工艺。
另外,此实施例中,当母片切割出复数个像素阵列基板时,静电防护结构也不会有金属裸露面被腐蚀的问题发生且其沿着基板110边缘的剖面结构,也如第一实施例的剖线II-III是沿着基板110边缘所述的结构。
第四实施例
图10A为本发明第四实施例的母板的静电防护结构的上视示意图,而图10B为沿图10A的剖线G-G’及剖线H-H’所绘示的剖面图。请参照图10A与图10B,在本实施例中,静电防护结构1030与第二实施例中母板500的静电防护结构530相似且其描述、配置、制造方法与必要元件的材料也可依造第二实施例中的描述、制造方法来实施及选用。静电防护结构1030中,第一图案化介电层1050具有多个第一开口1052、1054。第一开口1052对应于预切割区114,且与第一图案化导电层140的边缘大致上切齐。另外,第一开口1054位于第一图案化导电层140邻近预切割区114的末端,并将部份第一图案化导电层140暴露出来。同时,第二图案化导电层590的第三开口592在本实施例中例如是暴露出部份的第一图案化介电层1050,使得第三开口592的边缘位于预切割区140外。
实务上,第一图案化导电层140可以通过第一开口1054电性连接第二图案化导电层590,并进一步与图案化透明导电层160电性连接。当静电防护结构1030中未设置有第二图案化导电层590时,第一图案化导电层140也可通过第一开口1054与图案化透明导电层160电性连接。本实施例的静电防护结构1030具有第二实施例中所述的静电防护结构530的优点。所以本实施例的静电防护结构1030有助于提升母板或是主动元件阵列基板的制作良率以及质量。
另外,此实施例中,当母片切割出复数个像素阵列基板时,静电防护结构也不会有金属裸露面被腐蚀的问题发生且其沿着基板110边缘的剖面结构,也如第二实施例的剖线II-III是沿着基板110边缘所述的结构。
第五实施例
图11A为本发明第五实施例的母板的静电防护结构的上视示意图,而图1 1B为沿图11A的剖线J-J’及剖线K-K’所绘示的剖面图。请参照图11A与图11B,在本实施例中,静电防护结构1130与第四实施例中的静电防护结构1030相似且其描述、制造方法与必要元件的材料也可依造第二实施例中的描述、制造方法来实施及选用。静电防护结构1130中,第一图案化介电层1150的第一开口1152位于第一图案化导电层140邻近预切割区114的末端,并将部份第一图案化导电层140暴露出来。也就是说,静电防护结构1130未设置有对应于预切割区114中的第一开口1152,也即本实施例的第一开口1152都不在预切割区114中。
第一图案化导电层140可以通过第一开口1152电性连接第二图案化导电层590,并进一步与图案化透明导电层160电性连接。当静电防护结构1130中未设置有第二图案化导电层590时,第一图案化导电层140也可通过第一开口1152与图案化透明导电层160电性连接。本实施例的静电防护结构1130是通过不同的导体材质制作而成的,并且位于预切割区114的导体是由非金属材质构成,因此沿着预切割区114切割的切割面上不会有金属裸露的情形。静电防护结构1130具有第二实施例中所述的静电防护结构530的优点。
实务上,若将静电防护结构1130沿着预切割区114切割,则切割面的剖面图如图11C所示。由图11C可知,剖线L-L’上所裸露出来的导体层为图案化半导体层580以及图案化透明导电层160。这两层导体层都非由金属材质所构成,因此静电防护结构1130在切割后不会有金属外露而腐蚀的问题。进一步来说,若液晶显示面板应用本实施例所提出的静电防护结构1130则可以具有较长的使用寿命及较好的显示质量。
另外,必需说明的是,上述实施例中各膜层的图案化方式是经过各膜层沉积、光刻胶涂布、并配合光掩模曝光及蚀刻来移除不要保留的部份,但不限于此,也可以其它任何适当的方式加以制备,例如:喷墨方式、印刷方式、其它方式、或前述的组合。上述光掩模类型,也可采用一般光掩模,也即仅具有光穿透区及光不穿透区或是具有不同光穿透程度的光掩模,也即具有光穿透区、光不穿透区、及至少一位于光穿透区及光不穿透区的半透光区域,此种类型的光掩模,如:狭缝图案光掩模、半透光掩模、灰阶光掩模、绕射光掩模、或其它相同类型的光掩模、或上述的组合。
图12为本发明的一实施例的光电装置示意图。如图12所示,由上述各种实施例所形成的像素阵列基板可以应用于一显示面板1202中,且显示面板1202与电子元件1204电性连接则可组合成一光电装置1200。在此,电子元件1204包括如:控制元件、操作元件、处理元件、输入元件、存储元件、驱动元件、发光元件、保护元件、感测元件、检测元件、或其它功能元件、或前述的组合。而光电装置的类型包括可携式产品(如手机、摄影机、照相机、笔记型计算机、游戏机、手表、音乐播放器、电子信件收发器、地图导航器、数字相片、或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电视、广告牌、投影机内的面板等。
一般而言,显示面板1202的成品至少包含一像素阵列基板、另一相对于上述像素阵列基板的透明基板,且另一透明基板具有一透明导电层、及一显示介质(display media)的材料设置于像素阵列基板与另一透明基板之间。当显示介质的材料为液晶材料时,显示面板1202称为液晶显示面板(如:穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光片于主动层上(color filteron array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM) 显示面板、光学补偿弯曲排列型(0CB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view) 显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板、或上述的组合)。另外,当显示介质的材料为有机电激发光材料时,则显示面板1202称为有机电激发光显示面板(如:荧光有机电激发光显示面板、磷光有机电激发光显示面板、或上述的组合),或上述的组合。其中,有机电激发光显示面板的有机电激发光材料包含小分子发光材料、高分子发光材料、或上述的组合。
综上所述,本发明的母板以及像素阵列基板中,静电防护结构由金属与非金属导电层连接而成,其中非金属导电层是对应于母板的预切割区而配置。母板经切割后所形成的像素阵列基板中,静电防护结构裸露出来的一侧面为非金属材质。因此,像素阵列基板不会有金属材质裸露于侧边而被腐蚀的问题。另外,本发明部分实施例的母板的制造方法中,每一阶段的工艺都有静电防护的线路,而使母板的工艺良率提高。进一步而言,本发明的母板切割而成的像素阵列基板也具有高良率。综合而论,本发明可提供高良率、高质量及使用寿命长的母板、像素阵列基板及其相关光电装置。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (21)
1.一种母板,包括一基板及至少一静电防护结构,该基板具有多个显示单元,该些显示单元之间定义出至少一预切割区,各该显示单元包括一具有多个像素的显示区与至少一周边线路区,该静电防护结构设置于该预切割区上并位于该些周边线路区中,且连接于该些显示区,该静电防护结构具有至少一第一区域及与该第一区域相邻的至少一第二区域,该静电防护结构包括:
一第一图案化导电层,配置于该第一区域上,且该第一图案化导电层的末端远离该预切割区;
一第一图案化介电层,配置于该第一图案化导电层以及该基板上,且该第一图案化介电层具有至少一第一开口,暴露出部份该第一图案化导电层;
一图案化透明导电层,对应于该预切割区上并电性连接于该第一图案化导电层;
一第二图案化介电层,覆盖于该图案化透明导电层及该基板上。
2.根据权利要求1所述的母板,其特征在于,该图案化透明导电层具有至少一对应于该第一开口的第二开口。
3.根据权利要求1所述的母板,其特征在于,还包括一图案化半导体层,配置于该第二区域中,以使部分该第一图案化介电层位于该基板以及该图案化半导体层之间。
4.根据权利要求3所述的母板,其特征在于,还包括一第二图案化导电层,配置于该第一图案化介电层上,且该第二图案化导电层具有至少一第三开口与该第一开口交错,以远离该预切割区并电性连接该第一图案化导电层及该图案化半导体层。
5.根据权利要求4所述的母板,其特征在于,该图案化透明导电层覆盖该第二图案化导电层、该第一图案化介电层、部份该图案化半导体层及该基板。
6.一种像素阵列基板,包括一基板以及至少一静电防护结构,该基板包括一具有多个像素的显示区与至少一周边线路区,该静电防护结构位于该外围线路区中,连接于该显示区,且具有至少一第一区域及与该第一区域相邻的至少一第二区域,该静电防护结构包括:
一第一图案化导电层,配置于该第一区域上,且该第一图案化导电层的末端远离该基板的边缘;
一第一图案化介电层,配置于该第一图案化导电层及该基板上,且该第一图案化介电层暴露出部分该第一图案化导电层;
一图案化透明导电层,配置于该基板上,并与该第一图案化导电层电性连接;以及
一第二图案化介电层,覆盖于该图案化透明导电层及该基板上。
7.根据权利要求6所述的像素阵列基板,其特征在于,该第二图案化介电层暴露出该第二区域上的该图案化透明导电层的一侧边。
8.根据权利要求6所述的像素阵列基板,其特征在于,还包括一图案化半导体层,配置于该第二区域中,以使部分该第一图案化介电层位于该基板以及该图案化半导体层之间。
9.根据权利要求8所述的像素阵列基板,其特征在于,该第二图案化介电层暴露出该第二区域上的该图案化透明导电层、该第一图案化介电层与该图案化半导体层的一侧边。
10.根据权利要求8所述的像素阵列基板,其特征在于,还包括一第二图案化导电层,配置于该第一图案化介电层上,以电性连接该第一图案化导电层及该图案化半导体层。
11.根据权利要求10所述的像素阵列基板,其特征在于,该图案化透明导电层覆盖于该第二图案化导电层、该第一图案化介电层、部份该图案化半导体层及该基板上。
12.根据权利要求10所述的像素阵列基板,其特征在于,该第二图案化介电层暴露出该第一区域上的该图案化透明导电层的一侧边及该第二区域上的该图案化透明导电层、该图案化半导体层、该第一图案化介电层的一侧边。
13.一种母板的制造方法,该母板包括一基板及至少一静电防护结构,该基板具有多个显示单元,该些显示单元之间定义出至少一预切割区,各该显示单元包括具有多个像素的一显示区与至少一周边线路区,该静电防护结构设置于该预切割区上,位于该些周边线路区中,并连接于该些显示区,该静电防护结构具有至少一第一区域及与该第一区域相邻的至少一第二区域,该静电防护结构的制造方法包括:
形成一第一图案化导电层于该第一区域,该第一图案化导电层的末端远离该预切割区;
形成一第一图案化介电层于该第一图案化导电层及该基板上,且该第一图案化介电层具有至少一第一开口,以暴露出部分该第一图案化导电层;
形成一图案化透明导电层对应于该预切割区上并电性连接于该第一图案化导电层;
形成一第二图案化介电层于该图案化透明导电层及该基板上。
14.根据权利要求13所述的母板的制造方法,其特征在于,还包括于该图案化透明导电层中形成至少一对应于该第一开口的第二开口。
15.根据权利要求13所述的母板的制造方法,其特征在于,还包括形成一图案化半导体层于该第二区域中,以使部分该第一图案化介电层位于该基板以及该图案化半导体层之间。
16.根据权利要求15所述的母板的制造方法,其特征在于,还包括形成一第二图案化导电层于该第一图案化介电层上且该第二图案化导电层具有至少一第三开口与该第一开口交错,以远离该预切割区并电性连接该第一图案化导电层及该图案化半导体层。
17.一种像素阵列基板的制造方法,其特征在于,包括:
提供一权利要求1所述的母板;以及
沿着该预切割区切割该母板,该第一区域上的该第一图案化导电层的末端与该图案化透明导电层的末端被该第二图案化介电层所覆盖,且该第二区域上的该图案化透明导电层的一侧边被曝露出来。
18.一种像素阵列基板的制造方法,其特征在于,包括:
提供一权利要求4所述的母板;以及
沿着该预切割区切割该母板,其该第一区域上的该图案化透明导电层的一侧边及该第二区域上的该图案化透明导电层、该第一图案化介电层与该图案化半导体层的一侧边被暴露出来。
19.一种光电装置,其特征在于,包含权利要求6所述的像素阵列基板。
20.一种光电装置的制造方法,其特征在于,包含权利要求17所述的像素阵列基板的制造方法。
21.一种光电装置的制造方法,其特征在于,包含权利要求18所述的像素阵列基板的制造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101651705A CN100530662C (zh) | 2007-11-05 | 2007-11-05 | 母板、像素阵列基板、光电装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101651705A CN100530662C (zh) | 2007-11-05 | 2007-11-05 | 母板、像素阵列基板、光电装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101145567A true CN101145567A (zh) | 2008-03-19 |
CN100530662C CN100530662C (zh) | 2009-08-19 |
Family
ID=39207963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101651705A Active CN100530662C (zh) | 2007-11-05 | 2007-11-05 | 母板、像素阵列基板、光电装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100530662C (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102193667A (zh) * | 2010-03-12 | 2011-09-21 | 胜华科技股份有限公司 | 触控面板的母板及触控面板 |
CN101566765B (zh) * | 2009-05-27 | 2011-10-26 | 昆山龙腾光电有限公司 | 液晶显示装置母基板 |
CN101825821B (zh) * | 2008-12-26 | 2013-09-18 | 乐金显示有限公司 | 用于液晶显示设备的母基板及其制造方法 |
CN105045004A (zh) * | 2014-04-18 | 2015-11-11 | 株式会社日本显示器 | 显示装置用基板以及显示装置的制造方法 |
CN105047672A (zh) * | 2015-05-27 | 2015-11-11 | 友达光电股份有限公司 | 像素阵列基板、显示面板及其母板 |
CN108257974A (zh) * | 2018-01-02 | 2018-07-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
WO2019041606A1 (zh) * | 2017-08-31 | 2019-03-07 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
US10345659B2 (en) | 2017-08-31 | 2019-07-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and liquid crystal display panel |
CN110854113A (zh) * | 2019-10-29 | 2020-02-28 | 武汉华星光电技术有限公司 | 静电防护结构、制造方法以及阵列基板母板 |
CN113066803A (zh) * | 2021-03-22 | 2021-07-02 | 合肥鑫晟光电科技有限公司 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107134465B (zh) * | 2017-07-06 | 2021-03-30 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
-
2007
- 2007-11-05 CN CNB2007101651705A patent/CN100530662C/zh active Active
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825821B (zh) * | 2008-12-26 | 2013-09-18 | 乐金显示有限公司 | 用于液晶显示设备的母基板及其制造方法 |
CN101566765B (zh) * | 2009-05-27 | 2011-10-26 | 昆山龙腾光电有限公司 | 液晶显示装置母基板 |
CN102193667A (zh) * | 2010-03-12 | 2011-09-21 | 胜华科技股份有限公司 | 触控面板的母板及触控面板 |
CN102193667B (zh) * | 2010-03-12 | 2013-03-20 | 胜华科技股份有限公司 | 触控面板的母板 |
US9881938B2 (en) | 2014-04-18 | 2018-01-30 | Japan Display Inc. | Substrate for display device and method for manufacturing display device |
JP2015206861A (ja) * | 2014-04-18 | 2015-11-19 | 株式会社ジャパンディスプレイ | 表示装置用基板及び表示装置の製造方法 |
CN105045004A (zh) * | 2014-04-18 | 2015-11-11 | 株式会社日本显示器 | 显示装置用基板以及显示装置的制造方法 |
CN105045004B (zh) * | 2014-04-18 | 2018-04-20 | 株式会社日本显示器 | 显示装置用基板以及显示装置的制造方法 |
CN105047672A (zh) * | 2015-05-27 | 2015-11-11 | 友达光电股份有限公司 | 像素阵列基板、显示面板及其母板 |
CN105047672B (zh) * | 2015-05-27 | 2017-12-05 | 友达光电股份有限公司 | 像素阵列基板、显示面板及其母板 |
WO2019041606A1 (zh) * | 2017-08-31 | 2019-03-07 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
US10345659B2 (en) | 2017-08-31 | 2019-07-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and liquid crystal display panel |
CN108257974A (zh) * | 2018-01-02 | 2018-07-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
CN108257974B (zh) * | 2018-01-02 | 2021-08-31 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
CN110854113A (zh) * | 2019-10-29 | 2020-02-28 | 武汉华星光电技术有限公司 | 静电防护结构、制造方法以及阵列基板母板 |
CN110854113B (zh) * | 2019-10-29 | 2022-10-04 | 武汉华星光电技术有限公司 | 静电防护结构、制造方法以及阵列基板母板 |
CN113066803A (zh) * | 2021-03-22 | 2021-07-02 | 合肥鑫晟光电科技有限公司 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN100530662C (zh) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100530662C (zh) | 母板、像素阵列基板、光电装置及其制造方法 | |
CN101349847B (zh) | 显示基板和所述显示基板的制造方法 | |
US8450157B2 (en) | Methods of manufacturing master, pixel array substrate and electro-optical device | |
US11587785B2 (en) | Electronic apparatus | |
CN100421017C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US9177973B2 (en) | Flexible display device and manufacturing method thereof | |
US20080117558A1 (en) | System having electrostatic discharge protection structure and method for manufacturing the same | |
JP2010033478A (ja) | 表示装置 | |
JP2010152091A (ja) | アレイ基板及び表示装置 | |
EP3333624B1 (en) | Electrical connection structure, array substrate and display device | |
US20080042132A1 (en) | Display panel and method for manufacturing the same | |
US10437370B2 (en) | Touch panel, electronic device with same, and method for fabricating same | |
CN101655759A (zh) | 触控显示面板 | |
CN103092414A (zh) | 一种外挂式触摸屏及其制作方法、显示装置 | |
US20190164996A1 (en) | Display panel and manufacturing method thereof, display device | |
US20140339575A1 (en) | Circuit substrate and display panel including the same | |
KR20190131586A (ko) | 어레이 기판 및 그 제조 방법 | |
CN112639702A (zh) | 触摸传感器以及包括该触摸传感器的图像显示设备 | |
US20080055504A1 (en) | Making dual side displays | |
CN101158762A (zh) | 用以显示影像的系统 | |
JP6168777B2 (ja) | 表示パネル及び表示装置ならびに当該表示パネルの製造方法 | |
JP2009086114A (ja) | 液晶表示装置、その製造方法及び電子機器 | |
CN102033349A (zh) | 液晶显示装置及其制造方法 | |
JP2010210713A (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示パネル及び液晶表示装置 | |
CN114967964A (zh) | 触摸传感器和包括其的图像显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |