CN113066803A - 显示面板的制造方法、显示面板以及待切割显示面板 - Google Patents
显示面板的制造方法、显示面板以及待切割显示面板 Download PDFInfo
- Publication number
- CN113066803A CN113066803A CN202110304206.3A CN202110304206A CN113066803A CN 113066803 A CN113066803 A CN 113066803A CN 202110304206 A CN202110304206 A CN 202110304206A CN 113066803 A CN113066803 A CN 113066803A
- Authority
- CN
- China
- Prior art keywords
- source
- display panel
- drain conductive
- electrostatic protection
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000005520 cutting process Methods 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 91
- 230000008569 process Effects 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 160
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000000203 mixture Substances 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000005611 electricity Effects 0.000 description 10
- 230000003068 static effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示面板的制造方法、显示面板以及待切割显示面板，属于显示技术领域。该方法包括：在衬底基板上形成第一静电保护电路以及源漏导电图案；去除位于目标切割区域中的源漏导电图案；在衬底基板上形成上层结构，以形成待切割显示面板；在目标切割区域对待切割显示面板进行切割。本申请通过在制造显示面板的内部结构时，仅去除目标切割区域的源漏导电图案，而保留目标切割区域中的静电保护电路，进而静电保护电路就可以在显示面板的内部结构形成的过程中始终起到静电防护的功能，提高了显示面板的制造良率，可以解决相关技术中显示面板的制造良率较低的问题，实现了提高显示面板的制造良率的效果。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种显示面板的制造方法、显示面板以及待切割显示面板。
背景技术
显示面板是一种具有显示功能的器件。显示面板的尺寸大小种类繁多，不同尺寸的显示面板通常使用不同的掩膜板来制造。而为了减少掩膜板的数量，一种方式是通过一套掩膜板来制造出的显示面板，再经过切割显示面板来实现多种尺寸的显示面板的制造。
一种显示面板的制造方法中，在衬底基板上形成同层的静电保护电路以及源漏导电图案后，通过一次构图工艺，去除预设的切割区域中的静电保护电路以及源漏导电图案，以避免后续切割过程中，导致显示面板内部的线路出现故障，之后再继续形成显示面板中的其它结构。
但是，上述方法中，去除了预设的切割区域中的静电保护电路以及源漏导电图案后，后续形成其他的结构时，产生的静电可能会对显示面板中的线路造成损坏，进而导致显示面板的良率较低。
发明内容
本申请实施例提供了一种显示面板的制造方法、显示面板以及待切割显示面板。所述技术方案如下：
根据本申请的第一方面，提供了一种显示面板的制造方法，方法包括：
在衬底基板上形成第一静电保护电路以及源漏导电图案，衬底基板具有目标切割区域，目标切割区域与第一静电保护电路在衬底基板上的正投影存在交叠区域，目标切割区域与源漏导电图案在衬底基板上的正投影存在交叠区域；
去除位于目标切割区域中的源漏导电图案；
在衬底基板上形成上层结构，以形成待切割显示面板；
在目标切割区域对待切割显示面板进行切割。
可选地，所述衬底基板具有显示区域以及位于显示区域外围的外围区域，所述去除位于目标切割区域中的源漏导电图案，包括：
去除所述源漏导电图案位于第一交叠区域中的图案，所述第一交叠区域为所述显示区域与所述目标切割区域的交叠区域；
通过激光去除所述源漏导电图案位于第二交叠区域中的图案，所述第二交叠区域为所述外围区域与所述目标切割区域的交叠区域。
可选地，所述去除所述源漏导电图案中位于第一交叠区域中的源漏导电图案，包括：
通过一次构图工艺去除所述源漏导电图案中位于所述第一交叠区域中的图案。
可选地，所述通过一次构图工艺去除所述源漏导电图案中位于所述第一交叠区域中的源漏导电图案，包括：
在形成有所述源漏导电图案的衬底基板上形成光刻胶层；
以像素电极掩膜板作为掩膜，对所述第一交叠区域进行曝光以及显影，得到第一光刻胶图案，所述第一光刻胶图案在所述第一交叠区域具有开口；
以所述第一光刻胶图案作为保护层，对所述源漏导电图案进行刻蚀，以去除所述源漏导电图案中位于所述第一交叠区域中的图案；
剥离所述第一光刻胶图案。
可选地，所述源漏导电图案包括沿第一方向排布的多条数据线，所述目标切割区域与所述多条数据线在所述衬底基板上的正投影存在交叠区域，所述第一静电保护电路位于所述多条数据线在所述第一方向上的两侧，
所述去除位于目标切割区域中的源漏导电图案，包括：
通过一次构图工艺去除所述多条数据线中的第一数据线位于所述目标切割区域中的部分，所述第一数据线为所述多条数据线中与所述第一静电保护电路的最小距离大于指定值的数据线；
通过激光去除所述多条数据线中除所述第一数据线外的其它数据线位于所述目标切割区域中的部分。
可选地，所述源漏导电图案包括多条数据线，且目标切割区域与所述多条数据线在所述衬底基板上的正投影存在交叠区域，
所述去除所述源漏导电图案中位于第一交叠区域中的源漏导电图案，包括：
去除所述源漏导电图案中位于第一交叠区域中的数据线。
可选地，去除位于目标切割区域中的源漏导电图案之前，所述方法还包括：
对所述衬底基板进行测试，得到测试数据；
基于所述测试数据，对所述衬底基板进行修复。
可选地，所述在衬底基板上形成第一静电保护电路以及源漏导电图案之前，所述方法还包括：
在衬底基板上形成第二静电保护电路；
所述在衬底基板上形成第一静电保护电路以及源漏导电图案，包括：
在形成有所述第二静电保护电路的衬底基板上形成第一绝缘层；
在所述第一绝缘层上形成第一过孔，所述第二静电保护电路具有在所述第一过孔处露出的区域；
在形成有所述第一绝缘层的衬底基板上形成源漏导电膜层；
通过构图工艺将所述源漏导电膜层处理为所述第一静电保护电路以及所述源漏导电图案，所述第一静电保护电路通过所述第一过孔与所述第二静电保护电路电连接。
可选地，所述在衬底基板上形成第一静电保护电路以及源漏导电图案，包括：
在衬底基板上形成源漏导电膜层；
通过一次构图工艺将所述源漏导电膜层处理为所述第一静电保护电路以及所述源漏导电图案。
可选地，所述在衬底基板上形成第一静电保护电路以及源漏导电图案之前，所述方法还包括：
在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层；
在形成有所述栅绝缘层衬底基板上形成栅导电膜层；
在所述栅导电膜层上形成第二光刻胶图案；
以所述第二光刻胶图案作为保护层，对所述栅导电膜层进行刻蚀，以形成包括栅极的栅导电图案，所述栅极在所述衬底基板上的正投影位于所述有源层在所述衬底基板上的正投影中；
以所述第二光刻胶图案作为保护层对所述栅绝缘层进行刻蚀，以使所述有源层的连接区域露出，所述连接区域在所述衬底基板上的正投影，与所述栅极在所述衬底基板上的正投影不交叠；
对所述有源层的连接区域进行导体化处理；
去除所述第二光刻胶图案。
可选地，在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层之前，所述方法还包括：
在所述衬底基板上形成遮光膜层；
通过构图工艺对所述遮光膜层进行处理，得到遮光图案，所述遮光图案包括遮光区域和开口区域；
在形成有所述遮光图案的衬底基板上形成缓冲层；
所述在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层，包括：
在所述缓冲层上依次形成所述有源层以及覆盖所述有源层的栅绝缘层，所述有源层在所述衬底基板上的正投影位于所述遮光图案的遮光区域在所述衬底基板上的正投影中。
可选地，所述在所述目标切割区域对所述待切割显示面板进行切割，包括：
在所述目标切割区域对所述待切割显示面板进行切割，以将所述第一静电保护电路连同所述待切割显示面板在所述目标切割区域切开。
另一方面，提供一种显示面板，该显示面板包括上述任一的方法制造的显示面板。
另一方面，提供一种待切割显示面板，待切割显示面板包括：
衬底基板，衬底基板具有目标切割区域；
以及，位于衬底基板上的第一静电保护电路以及源漏导电图案，目标切割区域与第一静电保护电路在衬底基板上的正投影存在交叠区域，目标切割区域与源漏导电图案在衬底基板上的正投影不存在交叠区域；
以及，位于形成有第一静电保护电路以及源漏导电图案的上层结构。
可选地，待切割显示面板还包括第二静电保护电路，第二静电保护电路与第一静电保护电路电连接。
本申请实施例提供的技术方案带来的有益效果至少包括：
通过在制造显示面板的内部结构时，仅去除目标切割区域的源漏导电图案，而保留目标切割区域中的静电保护电路，进而静电保护电路就可以在显示面板的内部结构形成的过程中始终起到静电防护的功能，避免了显示面板的内部结构被静电损坏，提高了显示面板的制造良率，可以解决相关技术中显示面板的制造良率较低的问题，实现了提高显示面板的制造良率的效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是目前的一种衬底基板的结构示意图；
图2是本申请提供的一种显示面板的制造方法的流程图；
图3是本申请实施例提供的另一种显示面板的制造方法的流程图；
图4是图3所示的方法中一种衬底基板的结构示意图；
图5是图3所示的方法中另一种衬底基板的结构示意图；
图6是图3所示实施例中一种去除源漏导电图案的流程图；
图7是图3所示的方法中另一种衬底基板的结构示意图；
图8是图3所示的方法中另一种衬底基板的结构示意图；
图9是本申请实施例提供的一种显示面板的结构示意图；
图10是本申请实施例提供的另一种显示面板的制造方法的流程图；
图11是图10所示的方法中一种衬底基板的结构示意图；
图12是图10所示的方法中另一种衬底基板的结构示意图；
图13是图10所示的方法中另一种衬底基板的结构示意图；
图14是图10所示的方法中另一种衬底基板的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
目前，不同尺寸的显示面板通常由不同的掩膜板来制造，例如，55英寸的显示面板由55英寸配套的掩膜板来制造，49英寸的显示面板由49英寸的配套的掩膜板来制造，如此便可以制造出各种尺寸的显示面板。
但是，显示面板中的结构繁多，各个结构都需要不同的掩膜板来制造，进而使得每种尺寸的显示面板都需要包括多个掩膜板的一套掩膜板才能制造而成，导致设计和制造掩膜板的耗时较长，且成本较大。
一种方式中，可以通过一套掩膜板来制造某个尺寸A的显示面板，再通过面板切割技术来将该显示面板切割为较小的尺寸B的显示面板，如此便可以制造出尺寸A和尺寸B这两种尺寸的显示面板。
随之而来的是显示面板的切割问题，由于显示面板内部的一些线路(如源漏导电图案)较为脆弱，容易在切割显示面板的过程中损坏，并对其他相邻的线路产生影响，因而，在切割显示面板前，会对这类线路在显示面板的内部结构的制造过程中预先进行切割。
目前，通常会在一次构图工艺中，将预先设置的切割区域中的源漏导电图案以及静电保护线路一并去除，之后再形成显示面板内部的其它结构。示例性的，如图1所示，其为相关技术中一种去除了切割区域s中的源漏导电图案11以及静电保护线路12后的一种衬底基板13的结构示意图。其中，衬底基板13上设置有静电保护线路12、栅线14以及源漏导电图案11，切割区域s中的源漏导电图案11以及静电保护线路12已被去除。
该方式带来了一种新的问题，也即是在去除了显示面板切割区域中的静电保护线路之后，该静电保护线路难以正常实现静电保护功能，进而后续的形成结构很可能被静电损坏(如栅线和有源层之间可能由于静电导致击穿绝缘层而短路)，导致显示面板的制造良率较低。
本申请实施例提供了一种显示面板的制造方法、显示面板以及待切割显示面板，可以解决上述相关技术中的一些问题。
图2是本申请提供的一种显示面板的制造方法的流程图，该方法可以包括下面几个步骤：
步骤201.在衬底基板上形成第一静电保护电路以及源漏导电图案，衬底基板具有目标切割区域，目标切割区域与第一静电保护电路在衬底基板上的正投影存在交叠区域，目标切割区域与源漏导电图案在衬底基板上的正投影存在交叠区域。
步骤202.去除位于目标切割区域中的源漏导电图案。
步骤203.在衬底基板上形成上层结构，以形成待切割显示面板。
步骤204.在目标切割区域对待切割显示面板进行切割。
其中，第一静电保护电路以及源漏导电图案可以为一次构图工艺形成的同层结构，也可以为多次构图工艺分别形成的非同层结构，本申请实施例对此不进行限制。
综上所述，本申请实施例提供的显示面板的制造方法，通过在制造显示面板的内部结构时，仅去除目标切割区域的源漏导电图案，而保留目标切割区域中的静电保护电路，进而静电保护电路就可以在显示面板的内部结构形成的过程中始终起到静电防护的功能，避免了显示面板的内部结构被静电损坏，提高了显示面板的制造良率，可以解决相关技术中显示面板的制造良率较低的问题，实现了提高显示面板的制造良率的效果。
图3是本申请实施例提供的另一种显示面板的制造方法的流程图，该方法可以包括下面几个步骤：
步骤301.在衬底基板上形成第二静电保护电路。
该第二静电保护电路用于与后续步骤形成的第一静电保护电路配合，以进行静电的防护。该第二静电保护电路的材料可以包括铜或铝。
如图4所示，其为步骤301结束时，一种衬底基板31的结构示意图，该第二静电保护电路32包括两条第二静电保护电路321，两条第二静电保护电路321分别位于衬底基板31的显示区域aa的两侧。
步骤302.在形成有第二静电保护电路的衬底基板上形成第一绝缘层。
该第一绝缘层可以用于避免第二静电保护电路与其他结构发生短路。该第一绝缘层的材料可以包括二氧化硅。
步骤303.在第一绝缘层上形成第一过孔，第二静电保护电路具有在第一过孔处露出的区域。
该第一过孔用于便于第二静电保护电路与后续形成的第一静电保护电路电连接。
可选地，第二静电保护电路具有在第一过孔处露出的区域可以位于第二静电保护电路的端部。
步骤304.在形成有第一绝缘层的衬底基板上形成源漏导电膜层。
该源漏导电膜层可以为金属材质的膜层，例如可以为铜或者铝。该源漏导电膜层可以通过溅镀工艺或沉积工艺等方式形成于第一绝缘层上。
步骤305.通过构图工艺将源漏导电膜层处理为第一静电保护电路以及源漏导电图案，第一静电保护电路通过第一过孔与第二静电保护电路电连接。
可以通过一次构图工艺将源漏导电膜层处理为第一静电保护电路以及源漏导电图案。其中，源漏导电图案可以包括多条数据线、源极以及漏极等结构。目标切割区域与多条数据线在衬底基板上的正投影存在交叠区域。第一静电保护电路包括两条第一静电保护导线，两条第一静电保护导线分别位于源漏导电图案在第一方向上的两侧，该第一方向可以与数据线的长度方向垂直的方向。
其中，目标切割区域可以是横跨整个衬底基板的一个条形区域，该目标切割区域可以用于标识出后续要进行切割的位置。本申请实施例中，目标切割区域的长度方向可以与栅线的长度方向平行，也即是在切割时，会将该多条数据线在该目标切割区域中切断。
另外，目标切割区域第一静电保护导线在衬底基板上的正投影也存在交叠区域。相关技术中会将第一静电保护导线以及源漏导电图案中的数据线在一次构图工艺中一并进行去除，但这会导致后续形成的结构没有第一静电保护导线的保护，容易被静电损坏。
本申请实施例中，构图工艺可以包括涂覆光刻胶、曝光、显影、刻蚀以及剥离光刻胶等步骤。
如图5所示，其为步骤305结束时，一种衬底基板的结构示意图。第一静电保护导线341通过过孔h1与第二静电保护导线321电连接。且两条第一静电保护导线341与两条第二静电保护导线321围成一个矩形，将衬底基板31中的结构包围，以实现静电防护的功能。数据线351以及第一静电保护导线341均与目标切割区域s具有交叠区域。此外，衬底基板31上还可以形成有多条栅线33，栅线33可以在形成了第二静电保护导线321后形成。
步骤306.对衬底基板进行测试，得到测试数据。
该测试可以包括电学测试以及光学测试等。如，进行的测试可以包括自动光学检测(Automated Optical Inspection，AOI)、源漏极测试等。进行测试后，可以得到测试结果，该结果可以反映出衬底基板上的一些结构的不良，例如走线的断开以及短路等。
步骤307.基于测试数据，对衬底基板进行修复。
该修复可以包括对点和线的各种不良进行的修复。
步骤308.通过一次构图工艺去除源漏导电图案中位于第一交叠区域中的图案。
本申请实施例中，衬底基板可以具有显示区域以及位于显示区域外围的外围区域，第一交叠区域为显示区域与目标切割区域的交叠区域。外围区域中也会存在有部分源漏导电图案，但该部分源漏导电图案与第一静电保护电路的距离过近，如果通过构图工艺一并去除位于外围区域的源漏导电图案，可能会对第一静电保护电路造成损坏，因而本申请实施例中，可以先通过一次构图工艺仅去除位于显示区域中的源漏导电图案。
可选地，由于可以通过一次构图工艺去除源漏导电图案中位于第一交叠区域中的数据线。以降低对显示面板中线路的破坏。
可选地，如图6所示，步骤308可以包括下面几个子步骤：
子步骤3081.在形成有源漏导电图案的衬底基板上形成光刻胶层。
该光刻胶层可以由涂覆工艺形成。
子步骤3082.以像素电极掩膜板作为掩膜，对第一交叠区域进行曝光以及显影，得到第一光刻胶图案，第一光刻胶图案在第一交叠区域具有开口。
其中，像素电极掩膜板可以是用于形成像素电极的掩膜板，该掩膜板在数据线的位置具有开口，可以以该像素电极掩膜板作为掩膜，再调整光线的照射区域，使光线仅照射在第一交叠区域以及其周边区域，以对该第一交叠区域进行曝光，之后进行显影，以得到在第一交叠区域具有开口的第一光刻胶图案。如此可以使用已有的掩膜板来实现本申请实施例提供的方法，而无需新增掩膜板，节省了工艺，节约了制造成本。
可选地，像素电极掩膜板上具有遮挡板，可以通过该遮挡板来进行遮挡，以对第一交叠区域进行曝光。
子步骤3083.以第一光刻胶图案作为保护层，对源漏导电图案进行刻蚀，以去除源漏导电图案中位于第一交叠区域中的图案。
得到第一光刻胶图案后，即可以对源漏导电图案进行刻蚀，以去除源漏导电图案中位于第一交叠区域中的图案。
子步骤3084.剥离第一光刻胶图案。
可以通过剥离工艺来剥离第一光刻胶图案。
如图7所示，其为步骤308结束时，衬底基板的结构示意图。源漏导电图案中的数据线351位于目标切割区域s以及显示区域aa中的部分被去除，与第一静电保护电路相邻的数据线351仍然是完整的。
步骤309.通过激光切割源漏导电图案中位于第二交叠区域中的源漏导电图案。
第二交叠区域为外围区域与目标切割区域的交叠区域。激光工艺的精度较高，可以用于切割源漏导电图案中位于第二交叠区域中的源漏导电图案。
如图8所示，其为步骤309结束时，衬底基板的结构示意图。源漏导电图案中的数据线351位于目标切割区域s以及显示区域aa外的外围区域中的数据线被切断。
步骤310.在衬底基板上形成上层结构，以形成待切割显示面板。
该上层结构可以包括用于实现显示功能的各种结构，例如可以包括钝化层(材料可以为氧化硅(SiOx)，厚度可以为3000埃至5000埃)、彩膜层、发光层，像素电极以及封装层等，本申请实施例对此不进行限制。上层结构形成之后，即得到了待切割显示面板。该待切割显示面板的尺寸较大，例如可以为55英寸。
步骤311.在目标切割区域对待切割显示面板进行切割，以将第一静电保护电路连同待切割显示面板在目标切割区域切开。
可以通过激光切割工艺或刀轮切割工艺在目标切割区域对待切割显示面板进行切割，以将第一静电保护电路连同待切割显示面板在目标切割区域切开。也即是本申请实施例提供的显示面板的制造方法，第一静电保护电路在显示面板切割前都是完整的，可以正常的实现静电保护功能，避免了显示面板中的各个线路被静电损坏，提高了显示面板的制造良率。
本申请实施例中，提供的结构示意图，可以是衬底基板或显示面板的俯视图，该俯视图可以是由衬底基板的正上方向衬底基板的方向观测的俯视图。而为了清楚的示出衬底基板上的结构，上述附图省略了一些结构。
示例性的，如图9所示，其为本申请实施例提供的显示面板的制造方法制造的一种显示面板的结构示意图。该显示面板还可以包括多个静电环h，这些静电环h的一端可以第一静电保护电路34或第二静电保护电路32电连接，另一端可以与栅线33或数据线351电连接，用于减小静电对栅线33或数据线351的影响。
本申请实施例中，第一静电保护电路以及第二静电保护电路可以属于静电释放总线(Electro-Static discharge Busline，ESD Busline)。该ESD Busline还可以包括其他的结构，如电源以及静电释放电路等，本申请实施例在此不再赘述。
切割后可以得到两块较小的显示面板，示例性的，其中一块显示面板的尺寸可以为49英寸。
综上所述，本申请实施例提供的显示面板的制造方法，通过在制造显示面板的内部结构时，仅去除目标切割区域的源漏导电图案，而保留目标切割区域中的静电保护电路，进而静电保护电路就可以在显示面板的内部结构形成的过程中始终起到静电防护的功能，避免了显示面板的内部结构被静电损坏，提高了显示面板的制造良率，可以解决相关技术中显示面板的制造良率较低的问题，实现了提高显示面板的制造良率的效果。
上述步骤308和309提供了一种可选地方式，可以避免在去除目标切割区域中的源漏导电图案时损坏第一静电保护电路。但本申请实施例还可以通过其他方式来去除目标切割区域中的源漏导电图案。示例性的，一种去除目标切割区域中的源漏导电图案的流程可以包括：
1)通过一次构图工艺去除多条数据线中的第一数据线位于目标切割区域中的部分。
其中，第一数据线为多条数据线中与第一静电保护电路的最小距离大于指定值的数据线，也即是只通过构图工艺去除距离第一静电保护电路较远的数据线位于目标切割区域中的部分，以避免构图工艺损坏第一静电保护电路。该最小距离可以由构图工艺的精度来决定，例如构图工艺的精度越高，则该最小距离可以越小。
此外，数据线与第一静电保护电路中的线路可以是平行的，则数据线与第一静电保护电路之间的距离也可以是处处相等的。
2)通过激光去除多条数据线中除第一数据线外的其它数据线位于目标切割区域中的部分。
之后可以通过精度较高的激光去除多条数据线中除第一数据线外的其它数据线位于目标切割区域中的部分。
可选地，如图10所示，上述实施例的步骤304之前，还可以包括下面几个步骤：
步骤312.在衬底基板上形成遮光膜层。
该遮光膜层可以为金属遮光膜层，例如钼金属层、或者钼和铝的复合膜层等。厚度可以为1000埃至2000埃。
步骤313.通过构图工艺对遮光膜层进行处理，得到遮光图案。
该遮光图案包括遮光区域和开口区域。遮光区域用于遮光光线，避免衬底基板远离遮光膜层的一侧的光线照射进显示面板中，对显示面板内部的结构(如有源层)造成影响。
步骤314.在形成有遮光图案的衬底基板上形成缓冲层。
该缓冲层的材料可以包括氧化硅(SiOx)，可以通过等离子体增强化学的气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)技术来形成。
步骤315.在缓冲层上依次形成有源层以及覆盖有源层的栅绝缘层。
有源层的材料可以包括金属氧化物，如铟镓锌氧化物(indium gallium zincoxide，IGZO)等。
其中，有源层在衬底基板上的正投影位于遮光图案的遮光区域在衬底基板上的正投影中。
如图11所示，其为步骤315结束时，衬底基板的结构示意图。衬底基板31上依次形成有遮光图案36、缓冲层37、有源层38以及栅绝缘层39。
步骤316.在形成有栅绝缘层衬底基板上形成栅导电膜层。
该栅导电膜层可以为金属膜层，材料可以包括铜或者铝。该栅导电膜层可以由溅镀工艺或沉积工艺形成。
步骤317.在栅导电膜层上形成第二光刻胶图案。
可以通过涂覆工艺在栅导电膜层上形成光刻胶层，并以掩模板作为掩膜对该光刻胶层进行曝光以及显影，以形成第二光刻胶图案。
步骤318.以第二光刻胶图案作为保护层，对栅导电膜层进行刻蚀，以形成包括栅极的栅导电图案。
可以首先以第二光刻胶图案作为保护层，对栅导电膜层进行刻蚀，如此便可以形成包括栅极以及栅线的栅导电图案。
其中，栅极在衬底基板上的正投影位于有源层在衬底基板上的正投影中。
如图12所示，其为步骤318结束时，衬底基板的结构示意图。栅导电图案41中的栅极411位于栅绝缘层39上，栅极411上形成有第二光刻胶图案42。
步骤319.以第二光刻胶图案作为保护层对栅绝缘层进行刻蚀，以使有源层的连接区域露出。
可以继续以第二光刻胶图案作为保护层对栅绝缘层进行刻蚀，以使有源层的连接区域露出，该连接区域在衬底基板上的正投影，与栅极在衬底基板上的正投影不交叠。该连接区域可以用于与后续形成的源极和漏极接触。
如图13所示，其为步骤319结束时，衬底基板的结构示意图。栅绝缘层被刻蚀后，形成了一个绝缘隔层391，有源层38的连接区域c露出。
步骤320.对有源层的连接区域进行导体化处理。
导体化处理可以增强有源层的连接区域的导电性能，以便于该连接区域与后续形成的源极和漏极电连接。示例性的，有源层材料为IGZO时，导体化处理可以包括：通过含氢的气体对IGZO表面进行处理，使IGZO中的氧与氢结合，从而使IGZO导体化。
连接区域可以位于有源层的两端，而有源层的两端之间可以为沟道层，用于在栅极的控制下，将源极和漏极导通。
步骤321.去除第二光刻胶图案。
可以通过剥离工艺来去除第二光刻胶图案。
如图14所示，其为步骤321结束时，衬底基板的结构示意图。有源层38的连接区域c已经经过导体化处理，导电性能较强，可以便于与后续形成的源漏极接触。
图10所示的实施例中，提供的结构示意图可以是剖面图，剖面可以是在衬底基板的显示区域中与衬底基板垂直的面。
此外，如图9所示，本申请实施例还提供一种待切割显示面板，该待切割显示面板包括：
衬底基板31，衬底基板31具有目标切割区域s。
以及，位于衬底基板31上的第一静电保护电路34以及源漏导电图案35，目标切割区域s与第一静电保护电路34在衬底基板31上的正投影存在交叠区域，目标切割区域s与源漏导电图案35在衬底基板31上的正投影不存在交叠区域。
以及，位于形成有第一静电保护电路34以及源漏导电图案35的上层结构(为了清楚示出其他结构，图7中未示出该上层结构)。
可选地，待切割显示面板还包括第二静电保护电路32，第二静电保护电路32与第一静电保护电路34电连接。
综上所述，本申请实施例提供的待切割显示面板，保留了目标切割区域中的静电保护电路，进而静电保护电路就可以在显示面板的内部结构形成的过程中始终起到静电防护的功能，避免了显示面板的内部结构被静电损坏，提高了显示面板的制造良率，可以解决相关技术中显示面板的制造良率较低的问题，实现了提高显示面板的制造良率的效果。
另一方面，提供一种显示面板，该显示面板包括上述任一方法制造的显示面板。例如，该显示面板可以是将图9所示的待切割显示面板从目标切割区域切割后，得到的显示面板。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (15)
1.一种显示面板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一静电保护电路以及源漏导电图案，所述衬底基板具有目标切割区域，所述目标切割区域与所述第一静电保护电路在所述衬底基板上的正投影存在交叠区域，所述目标切割区域与所述源漏导电图案在所述衬底基板上的正投影存在交叠区域；
去除位于所述目标切割区域中的源漏导电图案；
在所述衬底基板上形成上层结构，以形成待切割显示面板；
在所述目标切割区域对所述待切割显示面板进行切割。
2.根据权利要求1所述的方法，其特征在于，所述衬底基板具有显示区域以及位于显示区域外围的外围区域，所述去除位于目标切割区域中的源漏导电图案，包括：
去除所述源漏导电图案位于第一交叠区域中的图案，所述第一交叠区域为所述显示区域与所述目标切割区域的交叠区域；
通过激光去除所述源漏导电图案位于第二交叠区域中的图案，所述第二交叠区域为所述外围区域与所述目标切割区域的交叠区域。
3.根据权利要求2所述的方法，其特征在于，所述去除所述源漏导电图案中位于第一交叠区域中的源漏导电图案，包括：
通过一次构图工艺去除所述源漏导电图案中位于所述第一交叠区域中的图案。
4.根据权利要求3所述的方法，其特征在于，所述通过一次构图工艺去除所述源漏导电图案中位于所述第一交叠区域中的源漏导电图案，包括：
在形成有所述源漏导电图案的衬底基板上形成光刻胶层；
以像素电极掩膜板作为掩膜，对所述第一交叠区域进行曝光以及显影，得到第一光刻胶图案，所述第一光刻胶图案在所述第一交叠区域具有开口；
以所述第一光刻胶图案作为保护层，对所述源漏导电图案进行刻蚀，以去除所述源漏导电图案中位于所述第一交叠区域中的图案；
剥离所述第一光刻胶图案。
5.根据权利要求1所述的方法，其特征在于，所述源漏导电图案包括沿第一方向排布的多条数据线，所述目标切割区域与所述多条数据线在所述衬底基板上的正投影存在交叠区域，所述第一静电保护电路位于所述多条数据线在所述第一方向上的两侧，
所述去除位于目标切割区域中的源漏导电图案，包括：
通过一次构图工艺去除所述多条数据线中的第一数据线位于所述目标切割区域中的部分，所述第一数据线为所述多条数据线中与所述第一静电保护电路的最小距离大于指定值的数据线；
通过激光去除所述多条数据线中除所述第一数据线外的其它数据线位于所述目标切割区域中的部分。
6.根据权利要求1所述的方法，其特征在于，所述源漏导电图案包括多条数据线，且目标切割区域与所述多条数据线在所述衬底基板上的正投影存在交叠区域，
所述去除所述源漏导电图案中位于第一交叠区域中的源漏导电图案，包括：
去除所述源漏导电图案中位于第一交叠区域中的数据线。
7.根据权利要求1所述的方法，其特征在于，去除位于目标切割区域中的源漏导电图案之前，所述方法还包括：
对所述衬底基板进行测试，得到测试数据；
基于所述测试数据，对所述衬底基板进行修复。
8.根据权利要求1所述的方法，其特征在于，所述在衬底基板上形成第一静电保护电路以及源漏导电图案之前，所述方法还包括：
在衬底基板上形成第二静电保护电路；
所述在衬底基板上形成第一静电保护电路以及源漏导电图案，包括：
在形成有所述第二静电保护电路的衬底基板上形成第一绝缘层；
在所述第一绝缘层上形成第一过孔，所述第二静电保护电路具有在所述第一过孔处露出的区域；
在形成有所述第一绝缘层的衬底基板上形成源漏导电膜层；
通过构图工艺将所述源漏导电膜层处理为所述第一静电保护电路以及所述源漏导电图案，所述第一静电保护电路通过所述第一过孔与所述第二静电保护电路电连接。
9.根据权利要求1-8任一所述的方法，其特征在于，所述在衬底基板上形成第一静电保护电路以及源漏导电图案，包括：
在衬底基板上形成源漏导电膜层；
通过一次构图工艺将所述源漏导电膜层处理为所述第一静电保护电路以及所述源漏导电图案。
10.根据权利要求1-8任一所述的方法，其特征在于，所述在所述目标切割区域对所述待切割显示面板进行切割，包括：
在所述目标切割区域对所述待切割显示面板进行切割，以将所述第一静电保护电路连同所述待切割显示面板在所述目标切割区域切开。
11.根据权利要求1-8任一所述的方法，其特征在于，所述在衬底基板上形成第一静电保护电路以及源漏导电图案之前，所述方法还包括：
在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层；
在形成有所述栅绝缘层衬底基板上形成栅导电膜层；
在所述栅导电膜层上形成第二光刻胶图案；
以所述第二光刻胶图案作为保护层，对所述栅导电膜层进行刻蚀，以形成包括栅极的栅导电图案，所述栅极在所述衬底基板上的正投影位于所述有源层在所述衬底基板上的正投影中；
以所述第二光刻胶图案作为保护层对所述栅绝缘层进行刻蚀，以使所述有源层的连接区域露出，所述连接区域在所述衬底基板上的正投影，与所述栅极在所述衬底基板上的正投影不交叠；
对所述有源层的连接区域进行导体化处理；
去除所述第二光刻胶图案。
12.根据权利要求1-8任一所述的方法，其特征在于，在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层之前，所述方法还包括：
在所述衬底基板上形成遮光膜层；
通过构图工艺对所述遮光膜层进行处理，得到遮光图案，所述遮光图案包括遮光区域和开口区域；
在形成有所述遮光图案的衬底基板上形成缓冲层；
所述在衬底基板上依次形成有源层以及覆盖所述有源层的栅绝缘层，包括：
在所述缓冲层上依次形成所述有源层以及覆盖所述有源层的栅绝缘层，所述有源层在所述衬底基板上的正投影位于所述遮光图案的遮光区域在所述衬底基板上的正投影中。
13.一种显示面板，其特征在于，所述显示面板包括权利要求1-12任一所述的方法制造的显示面板。
14.一种待切割显示面板，其特征在于，所述待切割显示面板包括：
衬底基板，所述衬底基板具有目标切割区域；
以及，位于所述衬底基板上的第一静电保护电路以及源漏导电图案，所述目标切割区域与所述第一静电保护电路在所述衬底基板上的正投影存在交叠区域，所述目标切割区域与所述源漏导电图案在所述衬底基板上的正投影不存在交叠区域；
以及，位于形成有所述第一静电保护电路以及所述源漏导电图案的上层结构。
15.根据权利要求14所述的待切割显示面板，其特征在于，所述待切割显示面板还包括第二静电保护电路，所述第二静电保护电路与所述第一静电保护电路电连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110304206.3A CN113066803B (zh) | 2021-03-22 | 2021-03-22 | 显示面板的制造方法、显示面板以及待切割显示面板 |
| US17/913,808 US20240213278A1 (en) | 2021-03-22 | 2021-10-26 | Method for manufacturing display panel, display panel and to-be-cut display panel |
| PCT/CN2021/126405 WO2022199014A1 (zh) | 2021-03-22 | 2021-10-26 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110304206.3A CN113066803B (zh) | 2021-03-22 | 2021-03-22 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113066803A true CN113066803A (zh) | 2021-07-02 |
| CN113066803B CN113066803B (zh) | 2023-04-28 |
Family
ID=76562791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110304206.3A Active CN113066803B (zh) | 2021-03-22 | 2021-03-22 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240213278A1 (zh) |
| CN (1) | CN113066803B (zh) |
| WO (1) | WO2022199014A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022199014A1 (zh) * | 2021-03-22 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168110A (ja) * | 1997-08-13 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| KR20030058221A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 단락 배선 구조 |
| CN101145567A (zh) * | 2007-11-05 | 2008-03-19 | 友达光电股份有限公司 | 母板、像素阵列基板、光电装置及其制造方法 |
| CN203616554U (zh) * | 2013-12-25 | 2014-05-28 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108511394A (zh) * | 2018-03-27 | 2018-09-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN108711565A (zh) * | 2018-03-30 | 2018-10-26 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| WO2019227698A1 (zh) * | 2018-05-30 | 2019-12-05 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板、显示面板以及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009095962A (ja) * | 2007-10-19 | 2009-05-07 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| CN107505747A (zh) * | 2017-07-25 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及基板的制备方法 |
| CN113066803B (zh) * | 2021-03-22 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板的制造方法、显示面板以及待切割显示面板 |
-
2021
- 2021-03-22 CN CN202110304206.3A patent/CN113066803B/zh active Active
- 2021-10-26 WO PCT/CN2021/126405 patent/WO2022199014A1/zh active Application Filing
- 2021-10-26 US US17/913,808 patent/US20240213278A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168110A (ja) * | 1997-08-13 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| KR20030058221A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 단락 배선 구조 |
| CN101145567A (zh) * | 2007-11-05 | 2008-03-19 | 友达光电股份有限公司 | 母板、像素阵列基板、光电装置及其制造方法 |
| CN203616554U (zh) * | 2013-12-25 | 2014-05-28 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108511394A (zh) * | 2018-03-27 | 2018-09-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN108711565A (zh) * | 2018-03-30 | 2018-10-26 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| WO2019227698A1 (zh) * | 2018-05-30 | 2019-12-05 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板、显示面板以及显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022199014A1 (zh) * | 2021-03-22 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示面板的制造方法、显示面板以及待切割显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022199014A1 (zh) | 2022-09-29 |
| CN113066803B (zh) | 2023-04-28 |
| US20240213278A1 (en) | 2024-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9201095B2 (en) | Structure of bridging electrode | |
| CN107230661A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105161519B (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN106887379A (zh) | 一种半透掩膜构图方法及阵列基板、显示装置 | |
| CN113066803B (zh) | 显示面板的制造方法、显示面板以及待切割显示面板 | |
| TWI435152B (zh) | 形成接觸窗的方法 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| CN107359205A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US6624871B1 (en) | Liquid crystal display and method for removing pattern defects | |
| CN107706196B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN113948458A (zh) | 阵列基板及其制作方法 | |
| CN111463252B (zh) | 一种显示面板及其制备方法、显示装置 | |
| CN111710727A (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
| CN108550595B (zh) | X-ray探测器阵列基板及其制作方法、X-ray探测器 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| CN106206607B (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| CN110634748B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| KR101386189B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN103295961B (zh) | 阵列基板、其制造方法及显示装置 | |
| CN113611700A (zh) | 显示面板母板 | |
| CN103839888B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8252151B2 (en) | Layout method of bridging electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |