CN113611700A - 显示面板母板 - Google Patents
显示面板母板 Download PDFInfo
- Publication number
- CN113611700A CN113611700A CN202110825517.4A CN202110825517A CN113611700A CN 113611700 A CN113611700 A CN 113611700A CN 202110825517 A CN202110825517 A CN 202110825517A CN 113611700 A CN113611700 A CN 113611700A
- Authority
- CN
- China
- Prior art keywords
- display panel
- layer
- plate
- display
- polar plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005520 cutting process Methods 0.000 claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 268
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000003068 static effect Effects 0.000 abstract description 23
- 230000005611 electricity Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007488 abnormal function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供一种显示面板母板，该显示面板母板包括阵列设置的多个显示面板和位于相邻显示面板之间的切割线，显示面板包括显示区和围绕显示区设置的非显示区，在非显示区内，显示面板包括至少一个无机层，其中，显示面板包括至少一个第一显示面板，第一显示面板的非显示区内形成有存储电容，存储电容包括相对设置的第一极板、第二极板以及位于第一极板和第二极板之间的介电层，介电层包括第一显示面板的至少部分无机层，第一极板和第二极板中的至少一个与第一显示面板相邻的切割线相交。本申请的显示面板母板在切割时产生的静电会被存储至存储电容中，不会进入显示面板内，从而不会造成显示面板的损失。
Description
技术领域
本申请涉及显示技术领域，尤其是涉及一种显示面板母板。
背景技术
在显示面板生产过程中，通常会先将多个显示面板形成在一个大板上，再对大板进行镭射切割得到多个独立的显示面板，由于镭射切割需要用高能量的激光束使得玻璃基板断裂分开，此过程中高能量的激光束与显示面板接触时容易产生静电，如果静电进入显示面板，会造成显示面板的损伤，导致显示面板功能出现异常。
所以，现有的显示面板存在切割静电易导致显示面板损伤的技术问题，需要改进。
发明内容
本申请实施例提供一种显示面板母板，用以缓解现有显示面板在切割时产生的静电易导致显示面板损伤的技术问题。
本申请实施例提供一种显示面板母板，该显示面板母板包括：
阵列设置的多个显示面板，所述显示面板包括显示区和围绕所述显示区设置的非显示区，在所述非显示区内，所述显示面板包括至少一个无机层；
切割线，位于相邻显示面板之间；
其中，所述显示面板包括至少一个第一显示面板，所述第一显示面板的非显示区内形成有存储电容，所述存储电容包括相对设置的第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介电层，所述介电层包括所述第一显示面板的至少部分无机层，所述第一极板和所述第二极板中的至少一个与所述第一显示面板相邻的切割线相交。
在一种实施例中，所述第一显示面板包括设置有测试端子的第一非显示区，所述切割线包括与所述第一非显示区相邻的第一切割线，所述存储电容设置在所述测试端子与所述第一切割线之间，且与所述测试端子绝缘。
在一种实施例中，所述第一极板和所述第二极板中至少一个的长度大于或等于测试端子所在的测试区的长度。
在一种实施例中，所述第一极板和所述第二极板与所述第一显示面板的出光方向垂直。
在一种实施例中，所述第一显示面板包括层叠设置的第一金属层、第二金属层、公共电极层、像素电极层和位于各膜层之间的至少一个无机层，所述无机层包括层间介质层、平坦化层或钝化层，在所述第一显示面板的显示区内，所述第一金属层形成各晶体管的栅极，所述第二金属层形成各晶体管的源极和漏极，所述公共电极层形成公共电极，所述像素电极层形成像素电极，在所述第一显示面板的非显示区内，所述第一极板和所述第二极板均与所述第一金属层、所述第二金属层、所述公共电极层和所述像素电极层中的其中一者同层设置，且所述第一极板和所述第二极板位于不同层。
在一种实施例中，所述第一极板和所述第二极板均与同层的其他膜层材料相同。
在一种实施例中，所述第一极板和所述第一极板与所述第一显示面板的出光方向平行。
在一种实施例中，在所述第一显示面板的非显示区内，所述至少一个无机层形成有第一过孔和第二过孔，所述第一过孔内形成有所述第一极板，所述第二过孔内形成有所述第二极板。
在一种实施例中，所述第一显示面板包括层叠设置的第一金属层、第二金属层、公共电极层、像素电极层和位于各膜层之间的至少一个无机层，所述无机层包括层间介质层、平坦化层或钝化层，在所述第一显示面板的显示区内，所述第一金属层形成各晶体管的栅极，所述第二金属层形成各晶体管的源极和漏极，所述公共电极层形成公共电极，所述像素电极层形成像素电极，在所述第一显示面板的非显示区内，所述像素电极层、所述公共电极层、所述第二金属层和所述第一金属层中的其中一者形成所述第一极板的第一部分和所述第二极板的第一部分，所述像素电极层、所述公共电极层、所述第二金属层和所述第一金属层中的另一者形成所述第一极板的第二部分和所述第二极板的第二部分，所述第一极板的第一部分通过所述第一过孔与所述第一极板的第二部分连接，所述第二极板的第一部分通过所述第二过孔与所述第二极板的第二部分连接。
在一种实施例中，所述第一极板和所述第二极板中至少一个与显示面板的接地端连接。
有益效果：本申请提供一种显示面板母板，该显示面板母板包括阵列设置的多个显示面板和位于相邻显示面板之间的切割线，显示面板包括显示区和围绕显示区设置的非显示区，在非显示区内，显示面板包括至少一个无机层，其中，显示面板包括至少一个第一显示面板，第一显示面板的非显示区内形成有存储电容，存储电容包括相对设置的第一极板、第二极板以及位于第一极板和第二极板之间的介电层，介电层包括第一显示面板的至少部分无机层，第一极板和第二极板中的至少一个与第一显示面板相邻的切割线相交。本申请通过在第一显示面板的非显示区内形成存储电容，存储电容的介电层由显示面板的无机层形成，存储电容的至少一个极板与切割线相交，后续在切割时产生的静电会被存储至存储电容中，不会进入显示面板内，从而不会造成显示面板的损失。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板母板的平面结构示意图。
图2为本申请实施例提供的显示面板母板中第一显示面板的平面结构示意图。
图3为现有技术中显示面板被切割静电损伤的结构示意图。
图4为本申请实施例提供的显示面板母板中第一显示面板的第一种膜层结构示意图。
图5为本申请实施例提供的显示面板母板中第一显示面板的第二种膜层结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种显示面板母板，用以缓解现有显示面板在切割时产生的静电易导致显示面板损伤的技术问题。
本申请提供的显示面板母板，包括阵列设置的多个显示面板和位于相邻显示面板之间的切割线，显示面板包括显示区和围绕显示区设置的非显示区，在非显示区内，显示面板包括至少一个无机层；其中，显示面板包括至少一个第一显示面板，第一显示面板的非显示区内形成有存储电容，存储电容包括相对设置的第一极板、第二极板以及位于第一极板和第二极板之间的介电层，介电层包括所述第一显示面板的至少部分无机层，第一极板和第二极板中的至少一个与第一显示面板相邻的切割线相交。
如图1所示，显示面板母板包括阵列设置的多个显示面板10和位于相邻显示面板10之间的切割线20，在显示面板的制作过程中，多个显示面板10同时制作在一个显示面板母板中，后续再通过对切割线20进行切割和裂片得到多个独立的显示面板10，在切割时可以采用镭射切割。需要说明的是，切割线20用于表征实际切割时的切割路径，切割线20可以是实际存在的线条，也可以是虚拟线条。
每个显示面板10均包括显示区和围绕显示区设置的非显示区，非显示区可以包括上下左右四个边框区，相邻显示面板10的两个边框区相邻，且以切割线20为界。在显示区内，各显示面板10具有多个像素和驱动像素发光的像素驱动电路，像素驱动电路包括层叠设置的金属层、半导体层和无机层等，在非显示区内，各显示面板10包括至少一个无机层。
显示面板母板中存在至少一个第一显示面板，图2为第一显示面板的平面结构示意图，图4和图5分别为第一显示面板的第一种膜层结构示意图和第二种膜层结构示意图。如图2所示，第一显示面板包括显示区11和围绕显示区11设置的非显示区12，在第一显示面板的非显示区12内形成有存储电容30，如图4和图5所示，存储电容30包括相对设置的第一极板113、第二极板114以及位于第一极板113和第二极板114之间的介电层，介电层包括第一显示面板的至少部分无机层，即介电层由非显示区12内的各无机层构成，各无机层可以只有部分位于第一极板113和第二极板114之间，也可以全部位于第一极板113和第二极板114之间，第一极板113和第二极板114中的至少一个与第一显示面板相邻的切割线20相交，某个对象与切割线20相交指在沿着切割线20进行切割时，该对象会位于切割路径上，可以仅第一极板113与切割线20相交，也可以仅第二极板114与切割线20相交，也可以第一极板113和第二极板114同时与切割线20相交。
在后续切割得到多个独立的显示面板时，通常采用对显示面板母板进行镭射切割的方式得到，由于镭射切割需要用高能量的激光束使得玻璃基板断裂分开，此过程中高能量的激光束与显示面板接触时容易产生静电，如果静电进入显示面板，会造成显示面板的损伤，导致显示面板功能出现异常。在本申请中，由于显示面板母板中存在至少一个第一显示面板，第一显示面板的非显示区内设置有存储电容，且存储电容的至少一个极板与切割线相交，则在进行切割时，切割产生的静电会被导入与切割线相交的极板，并经由存储电容进行储存，从而不会进入到显示面板中，不会造成显示面板的损伤。
在一种实施例中，第一显示面板包括设置有测试端子的第一非显示区，切割线包括与第一非显示区相邻的第一切割线，存储电容设置在测试端子与第一切割线之间，且与测试端子绝缘。
如图2所示，第一显示面板的下边框区为第一非显示区，第一非显示区内设置有多个测试端子121，在后续制程中，通过测试治具与测试端子连接，并输入测试信号来对显示面板的性能进行检测。与第一非显示区相邻的切割线20为第一切割线，存储电容30设置在测试端子121与第一切割线之间，且与测试端子121绝缘，即存储电容30的两个极板均与测试端子121相互不接触。如图3所示，在现有技术中，由于下边框区设置有测试端子121，切割时产生的静电40会导致测试端子121产生炸伤50，导致显示面板损坏，功能出现异常。而在本申请实施例中，由于测试端子121与第一切割线之间设置有存储电容30，且存储电容30与测试端子121绝缘，在切割时产生的静电会提前被存储电容30储存起来，而不会进入到测试端子121处，从而对测试端子121进行了保护，并进一步避免了显示面板的损伤。
在一种实施例中，第一极板和第二极板中至少一个的长度大于或等于测试端子所在的测试区的长度。如图2所示，存储电容30的第一极板的长度为L1，测试端子121所在的测试区122的长度为L2，由于L1大于或等于L2，则可以保证切割时产生的静电完全被阻隔，不会有静电沿着与长度方向垂直的方向传递至测试区122中，因此提高了静电阻隔的效果。
在第一非显示区中形成存储电容30，可以有多种形成方式，如第一极板和第二极板与第一显示面板的出光方向垂直，或者与第一显示面板的出光方向平行。
当第一极板和第二极板与第一显示面板的出光方向垂直时，如图4所示，第一显示面板包括层叠设置的第一金属层、第二金属层、公共电极层、像素电极层和位于各膜层之间的至少一个无机层，具体地，包括层叠设置的衬底101、有源层102、栅绝缘层103、第一金属层、层间介质层105、第二金属层、平坦化层108、公共电极层、钝化层110和像素电极层，其中，无机层包括层间介质层105、平坦化层108或钝化层110。
在第一显示面板的显示区11内，各膜层形成驱动像素发光的像素驱动电路。衬底101可以是刚性衬底，如玻璃、透明树脂等，也可以是柔性衬底。在衬底101上通常还会形成缓冲层(图未示出)，缓冲层的材料可为氧化硅或氮化硅等无机材料。有源层102形成在缓冲层上，有源层102的材料为金属氧化物或多晶硅材料等。栅极绝缘层103形成在有源层上，栅极绝缘层103的材料可为氧化硅、氮化硅等无机材料。第一金属层形成在栅极绝缘层103上，第一金属层的材料可为钼、铝、铜，但不以此为限，第一金属层经过蚀刻工艺图案化形成各薄膜晶体管的栅极104。层间介质层105形成在第一金属层上，层间介质层105材料可为氧化硅或氮化硅等无机材料。第二金属层形成在层间介质层105上，第二金属层的材料可为钼、铝、铜，但不以此为限，第二金属层经蚀刻工艺图案化形成各薄膜晶体管的源极106和漏极107，源极106和漏极107通过过孔与有源层102连接。平坦化层108形成在第二金属层上，平坦化层108的材料可以是光刻胶，通过涂布的方式形成在第二金属层上。公共电极层形成在钝化层108上，图案化形成公共电极109。钝化层110形成在第二金属层上，钝化层110的材料可以是氧化硅或氮化硅等无机材料。像素电极层形成在钝化层110上，图案化形成像素电极111，像素电极111通过过孔与源极106或漏极107连接。
上述膜层形成了显示面板阵列基板的驱动电路层，在像素电极层上，根据显示面板类型的不同，还可以有彩膜基板或发光器件层等。本申请的切割主要指对显示面板的阵列基板的切割。
在第一显示面板的非显示区12内，形成有存储电容的第一极板113、第二极板114、介电层和测试端子121。第一极板113和第二极板114均与第一金属层、第二金属层、公共电极层和像素电极层中的其中一者同层设置，且第一极板113和第二极板114位于不同层。如图4中示出了第一极板113和第二极板114的其中一种设置方式，第一极板113与像素电极层同层设置，第二极板114与第一金属层同层设置，则介电层包括层间介质层105、平坦化层108和钝化层110。
图4仅示出了当第一极板和第二极板与第一显示面板的出光方向垂直时的一种实施方式，但本申请不以此为限。当第一极板113与像素电极层同层设置时，第二极板114也可以与第二金属层同层设置，介电层包括平坦化层108和钝化层110，或者第二极板114与公共电极层同层设置，介电层包括钝化层110。当第一极板113与公共电极层同层设置时，第二极板114可以与第一金属层同层设置，介电层包括层间介质层105和平坦化层108，第二极板114也可以与第二金属层同层设置，介电层包括平坦化层108。当第一极板113与第二金属层同层设置时，第二极板114可以与第一金属层同层设置，介电层包括层间介质层105。
需要说明的是，在上述实施例中，第一极板113和第二极板114中的至少一个均与切割线20相交，以确保从切割点沿着切割线20往下切割时，切割路径与至少一个极板相交，通过极板将静电导入至存储电容中。
在一种实施例中，第一极板和第二极板均与同层的其他膜层材料相同。当第一极板113和第二极板114与同层的其他膜层材料相同时，表示该极板与同层的其他膜层是一道工艺形成的，例如一道光罩同时形成栅极和第二极板114。材料相同可以不增加现有的工艺制程数量，节省了制作时间。当然，第一极板和第二极板也可以与同层的其他膜层材料不同，此时可以先通过一道制程形成该膜层，再通过另一道制程形成对应的极板，此种方式可以选择存储效果更好的材料作为极板的材料，以增强静电阻隔效果。
当第一极板和第二极板与第一显示面板的出光方向平行时，如图5所示，在第一显示面板的非显示区12内，至少一个无机层形成有第一过孔和第二过孔，第一过孔内形成有第一极板113，第二过孔内形成有第二极板114。此时，第一极板113和第二极板114形成竖向存储电容，位于第一过孔和第二过孔之间的无机层形成竖向存储电容的介电层。第一极板113和第二极板114通过在第一过孔和第二过孔内填充材料形成，则第一极板113和第二极板114的材料可以与显示区11内的导电膜层相同，也可以是采用其他不同的导电材料形成。
在一种实施例中，在第一显示面板的非显示区12内，像素电极层、公共电极层、第二金属层和第一金属层中的其中一者形成第一极板的第一部分1131和第二极板的第一部分1141，像素电极层、公共电极层、第二金属层和第一金属层中的另一者形成第一极板的第二部分1132和第二极板的第二部分1142，第一极板的第一部分1131通过第一过孔与第一极板的第二部分1132连接，第二极板的第一部分1141通过第二过孔与第二极板的第二部分1142连接。
如图5所示，像素电极层同时形成了像素电极111、第一极板的第一部分1131和第二极板的第一部分1141，第一金属层同时形成了各晶体管的栅极104、第一极板的第二部分1132和第二极板的第二部分1142。在制作时，先通过一道工艺形成各晶体管的栅极、第一极板的第二部分1132和第二极板的第二部分1142，然后形成各无机层，并在各无机层中形成第一过孔和第二过孔，第一过孔贯穿钝化层110、平坦化层108和层间介质层105，且与第一极板的第二部分1132的位置对应，第二过孔贯穿钝化层110、平坦化层108和层间介质层105，且与第二极板的第二部分1142的位置对应，然后形成像素电极层，在显示区11内像素电极层图案化形成像素电极111，在非显示区12内像素电极层填充至第一过孔与第二过孔中，形成第一极板的第一部分1131和第二极板的第一部分1141，且在钝化层110上，像素电极层图案化形成与切割线20相交的部分。在制作完成后，通过第一过孔连接的两部分共同构成第一极板113，通过第二过孔连接的两部分共同构成第二极板114。
图5中仅示出了当第一极板和第二极板与第一显示面板的出光方向平行时的一种实施方式，但本申请不以此为限，可以在钝化层110、平坦化层108和层间介质层105中的任意一个无机层或任意两个无机层中形成第一过孔和第二过孔，并通过该过孔将位于过孔两端的部分连接成一个完整的极板。需要说明的是，无论采用何种方式形成，均需保证第一极板113和第二极板114中的至少一个与切割线20相交，以确保从切割点沿着切割线20往下切割时，切割路径与至少一个极板相交，通过极板将静电导入至存储电容中。
在一种实施例中，第一极板和第二极板中至少一个与显示面板的接地端连接。当第一极板和第二极板中至少一个与显示面板的接地端连接时，切割产生的静电被存储至存储电容后，可以通过接地端导出，使得静电不会一直存储在存储电容中，降低了漏电的风险，进一步提高了阻碍静电的效果。
根据上述实施例可知：
本申请实施例提供一种显示面板母板，该显示面板母板包括阵列设置的多个显示面板和位于相邻显示面板之间的切割线，显示面板包括显示区和围绕显示区设置的非显示区，在非显示区内，显示面板包括至少一个无机层，其中，显示面板包括至少一个第一显示面板，第一显示面板的非显示区内形成有存储电容，存储电容包括相对设置的第一极板、第二极板以及位于第一极板和第二极板之间的介电层，介电层包括第一显示面板的至少部分无机层，第一极板和第二极板中的至少一个与第一显示面板相邻的切割线相交。本申请通过在第一显示面板的非显示区内形成存储电容，存储电容的介电层由显示面板的无机层形成，存储电容的至少一个极板与切割线相交，后续在切割时产生的静电会被存储至存储电容中，不会进入显示面板内，从而不会造成显示面板的损失。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板母板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板母板，其特征在于，包括：
阵列设置的多个显示面板，所述显示面板包括显示区和围绕所述显示区设置的非显示区，在所述非显示区内，所述显示面板包括至少一个无机层；
切割线，位于相邻显示面板之间；
其中，所述显示面板包括至少一个第一显示面板，所述第一显示面板的非显示区内形成有存储电容，所述存储电容包括相对设置的第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介电层，所述介电层包括所述第一显示面板的至少部分无机层，所述第一极板和所述第二极板中的至少一个与所述第一显示面板相邻的切割线相交。
2.如权利要求1所述的显示面板母板，其特征在于，所述第一显示面板包括设置有测试端子的第一非显示区，所述切割线包括与所述第一非显示区相邻的第一切割线，所述存储电容设置在所述测试端子与所述第一切割线之间，且与所述测试端子绝缘。
3.如权利要求2所述的显示面板母板，其特征在于，所述第一极板和所述第二极板中至少一个的长度大于或等于测试端子所在的测试区的长度。
4.如权利要求1所述的显示面板母板，其特征在于，所述第一极板和所述第二极板与所述第一显示面板的出光方向垂直。
5.如权利要求4所述的显示面板母板，其特征在于，所述第一显示面板包括层叠设置的第一金属层、第二金属层、公共电极层、像素电极层和位于各膜层之间的至少一个无机层，所述无机层包括层间介质层、平坦化层或钝化层，在所述第一显示面板的显示区内，所述第一金属层形成各晶体管的栅极，所述第二金属层形成各晶体管的源极和漏极，所述公共电极层形成公共电极，所述像素电极层形成像素电极，在所述第一显示面板的非显示区内，所述第一极板和所述第二极板均与所述第一金属层、所述第二金属层、所述公共电极层和所述像素电极层中的其中一者同层设置，且所述第一极板和所述第二极板位于不同层。
6.如权利要求5所述的显示面板母板，其特征在于，所述第一极板和所述第二极板均与同层的其他膜层材料相同。
7.如权利要求1所述的显示面板母板，其特征在于，所述第一极板和所述第一极板与所述第一显示面板的出光方向平行。
8.如权利要求7所述的显示面板母板，其特征在于，在所述第一显示面板的非显示区内，所述至少一个无机层形成有第一过孔和第二过孔，所述第一过孔内形成有所述第一极板，所述第二过孔内形成有所述第二极板。
9.如权利要求8所述的显示面板母板，其特征在于，所述第一显示面板包括层叠设置的第一金属层、第二金属层、公共电极层、像素电极层和位于各膜层之间的至少一个无机层，所述无机层包括层间介质层、平坦化层或钝化层，在所述第一显示面板的显示区内，所述第一金属层形成各晶体管的栅极，所述第二金属层形成各晶体管的源极和漏极，所述公共电极层形成公共电极，所述像素电极层形成像素电极，在所述第一显示面板的非显示区内，所述像素电极层、所述公共电极层、所述第二金属层和所述第一金属层中的其中一者形成所述第一极板的第一部分和所述第二极板的第一部分，所述像素电极层、所述公共电极层、所述第二金属层和所述第一金属层中的另一者形成所述第一极板的第二部分和所述第二极板的第二部分，所述第一极板的第一部分通过所述第一过孔与所述第一极板的第二部分连接，所述第二极板的第一部分通过所述第二过孔与所述第二极板的第二部分连接。
10.如权利要求1所述的显示面板母板，其特征在于，所述第一极板和所述第二极板中至少一个与显示面板的接地端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110825517.4A CN113611700B (zh) | 2021-07-21 | 2021-07-21 | 显示面板母板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110825517.4A CN113611700B (zh) | 2021-07-21 | 2021-07-21 | 显示面板母板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611700A true CN113611700A (zh) | 2021-11-05 |
| CN113611700B CN113611700B (zh) | 2023-11-28 |
Family
ID=78305046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110825517.4A Active CN113611700B (zh) | 2021-07-21 | 2021-07-21 | 显示面板母板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611700B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300486A (zh) * | 2021-12-29 | 2022-04-08 | 厦门天马微电子有限公司 | 显示母板、显示面板及显示装置 |
| CN118426233A (zh) * | 2024-07-04 | 2024-08-02 | 惠科股份有限公司 | 显示面板及显示设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207138A (zh) * | 2006-12-22 | 2008-06-25 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
| CN105117069A (zh) * | 2015-09-18 | 2015-12-02 | 上海中航光电子有限公司 | 一种阵列基板、触控显示面板及触控显示装置 |
| CN107145015A (zh) * | 2017-06-30 | 2017-09-08 | 武汉华星光电技术有限公司 | 一种显示面板 |
| CN107505747A (zh) * | 2017-07-25 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及基板的制备方法 |
| CN107910347A (zh) * | 2017-10-18 | 2018-04-13 | 深圳市华星光电半导体显示技术有限公司 | 一种显示器件及oled显示面板 |
| CN109148716A (zh) * | 2018-08-14 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种柔性oled显示面板的制备方法及其母板结构 |
| CN109491162A (zh) * | 2018-12-04 | 2019-03-19 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及液晶显示面板 |
| CN110473983A (zh) * | 2019-07-31 | 2019-11-19 | 武汉华星光电半导体显示技术有限公司 | 显示面板母板和显示面板母板的制备方法 |
| CN111025697A (zh) * | 2019-12-16 | 2020-04-17 | 武汉华星光电技术有限公司 | 液晶显示面板以及显示装置 |
| CN111599686A (zh) * | 2020-05-29 | 2020-08-28 | 福建华佳彩有限公司 | 一种具有双层绝缘层的面板结构及制作方法 |
| CN111969122A (zh) * | 2020-08-11 | 2020-11-20 | Tcl华星光电技术有限公司 | 显示母板 |
| CN112992999A (zh) * | 2021-02-10 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示母板及显示面板 |
-
2021
- 2021-07-21 CN CN202110825517.4A patent/CN113611700B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207138A (zh) * | 2006-12-22 | 2008-06-25 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
| CN105117069A (zh) * | 2015-09-18 | 2015-12-02 | 上海中航光电子有限公司 | 一种阵列基板、触控显示面板及触控显示装置 |
| CN107145015A (zh) * | 2017-06-30 | 2017-09-08 | 武汉华星光电技术有限公司 | 一种显示面板 |
| CN107505747A (zh) * | 2017-07-25 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及基板的制备方法 |
| CN107910347A (zh) * | 2017-10-18 | 2018-04-13 | 深圳市华星光电半导体显示技术有限公司 | 一种显示器件及oled显示面板 |
| CN109148716A (zh) * | 2018-08-14 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种柔性oled显示面板的制备方法及其母板结构 |
| CN109491162A (zh) * | 2018-12-04 | 2019-03-19 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及液晶显示面板 |
| CN110473983A (zh) * | 2019-07-31 | 2019-11-19 | 武汉华星光电半导体显示技术有限公司 | 显示面板母板和显示面板母板的制备方法 |
| CN111025697A (zh) * | 2019-12-16 | 2020-04-17 | 武汉华星光电技术有限公司 | 液晶显示面板以及显示装置 |
| CN111599686A (zh) * | 2020-05-29 | 2020-08-28 | 福建华佳彩有限公司 | 一种具有双层绝缘层的面板结构及制作方法 |
| CN111969122A (zh) * | 2020-08-11 | 2020-11-20 | Tcl华星光电技术有限公司 | 显示母板 |
| CN112992999A (zh) * | 2021-02-10 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示母板及显示面板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300486A (zh) * | 2021-12-29 | 2022-04-08 | 厦门天马微电子有限公司 | 显示母板、显示面板及显示装置 |
| CN118426233A (zh) * | 2024-07-04 | 2024-08-02 | 惠科股份有限公司 | 显示面板及显示设备 |
| CN118426233B (zh) * | 2024-07-04 | 2024-09-20 | 惠科股份有限公司 | 显示面板及显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611700B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107742476B (zh) | 一种柔性显示基板母板及其切割方法、柔性显示基板、显示装置 | |
| JP7239481B2 (ja) | アレイ基板、その製造方法及び表示装置 | |
| US11075258B2 (en) | Display substrate, manufacturing method thereof, corresponding display panel and encapsulation method for the same | |
| US7903187B2 (en) | Static electricity preventing assembly for display device and method of manufacturing the same | |
| KR101084183B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조방법 | |
| CN111524902A (zh) | 一种柔性显示面板及其制备方法 | |
| CN113611700B (zh) | 显示面板母板 | |
| WO2017071233A1 (zh) | 制作阵列基板的方法和阵列基板 | |
| KR20150002422A (ko) | 유기발광표시장치 및 그의 제조방법 | |
| US10396209B2 (en) | Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them | |
| CN104900633A (zh) | 一种阵列基板制造方法、阵列基板和显示装置 | |
| KR102106006B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102075060B1 (ko) | 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치 | |
| KR20090012803A (ko) | 발광 표시 장치 및 그의 제조 방법 | |
| US9116383B2 (en) | Manufacturing method of light barrier glass sheet | |
| CN100477170C (zh) | 电光装置的制造方法 | |
| KR100552298B1 (ko) | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 | |
| KR100560968B1 (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
| KR20120136570A (ko) | 엑스레이 디텍터 패널 및 이의 제조방법 | |
| US20200104012A1 (en) | Touch display panel, method of manufacturing touch display panel, and display apparatus | |
| CN110600493A (zh) | 显示面板及其制作方法 | |
| KR100628681B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20240130172A1 (en) | Display panel and display device | |
| CN108508664B (zh) | 阵列基板的制作方法 | |
| KR100458834B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |