KR20120136570A - 엑스레이 디텍터 패널 및 이의 제조방법 - Google Patents

엑스레이 디텍터 패널 및 이의 제조방법 Download PDF

Info

Publication number
KR20120136570A
KR20120136570A KR1020110055578A KR20110055578A KR20120136570A KR 20120136570 A KR20120136570 A KR 20120136570A KR 1020110055578 A KR1020110055578 A KR 1020110055578A KR 20110055578 A KR20110055578 A KR 20110055578A KR 20120136570 A KR20120136570 A KR 20120136570A
Authority
KR
South Korea
Prior art keywords
electrode
pad
bias
gate
connection
Prior art date
Application number
KR1020110055578A
Other languages
English (en)
Inventor
추대호
Original Assignee
(주)세현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세현 filed Critical (주)세현
Priority to KR1020110055578A priority Critical patent/KR20120136570A/ko
Publication of KR20120136570A publication Critical patent/KR20120136570A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Abstract

데이터 배선에서의 신호 전송효율을 향상시킨 엑스레이 디텍터 패널은 게이트 배선, 게이트 절연층, 액티브 패턴, 제1 금속패턴, 제1 보호층, 제2 금속패턴, PIN 다이오드, P측 투명전극, 제2 보호층 및 제3 금속패턴을 포함한다. 게이트 배선은 베이스 기판 상에 형성되고, 게이트 절연층은 게이트 배선을 덮도록 베이스 기판 상에 형성되며, 액티브 패턴은 게이트 전극과 중첩되도록 게이트 절연층 상에 형성된다. 제1 금속패턴은 게이트 절연층 상에 형성되고, 소스 전극, 소스 연결전극, 드레인 전극 및 드레인 연결전극을 포함한다. 제1 보호층은 제1 금속패턴을 덮도록 게이트 절연층 상에 형성된다. 제2 금속패턴은 드레인 콘택홀을 통해 드레인 연결전극과 전기적으로 연결된 N측 전극을 포함한다. PIN 다이오드는 N측 전극 상에 형성되고, P측 투명전극은 PIN 다이오드 상에 형성되며, 제2 보호층은 P측 투명전극을 덮도록 제1 보호층 상에 형성된다. 제3 금속패턴은 제2 보호층 상에 형성되고, 데이터 콘택홀을 통해 소스 연결전극과 전기적으로 연결된 데이터 배선, 및 P측 콘택홀을 통해 P측 투명전극과 전기적으로 연결된 바이어스 배선을 포함한다.

Description

엑스레이 디텍터 패널 및 이의 제조방법{X-RAY DETECTOR PANEL AND METHOD FOR MANUFACTURING THE X-RAY DETECTOR PANEL}
본 발명은 엑스레이 디텍터 패널 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 엑스레이를 검출하여 물체의 내부를 촬영할 수 있는 엑스레이 디텍터 패널 및 이의 제조방법에 관한 것이다.
일반적으로, 엑스레이(X-Ray)는 단파장을 갖고 있어 물체를 쉽게 투과할 수 있다. 이러한 엑스레이는 상기 물체 내부의 밀한 정도에 따라 투과되는 양이 결정된다. 즉, 상기 물체의 내부상태는 상기 물체를 투과한 상기 엑스레이의 투과량을 통해 간접적으로 관측될 수 있다.
엑스레이 디텍터 패널은 상기 물체를 투과한 상기 엑스레이의 투과량을 검출하는 장치이다. 상기 엑스레이 디텍터 패널은 상기 엑스레이의 투과량을 검출하여, 상기 물체의 내부상태를 표시장치를 통해 외부로 표시할 수 있다. 상기 엑스레이 디텍터는 일반적으로, 의료용 검사장치, 비파괴 검사장치 등으로 사용될 수 있다.
상기 엑스레이 디텍터 패널은 일반적으로, 외부로부터 인가되는 엑스레이의 강도를 직접 또는 간접적으로 센싱하는 PIN 다이오드, 상기 PIN 다이오드의 P측 전극과 전기적으로 연결된 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 게이트 배선과 데이터 배선, 및 상기 PIN 다이오드의 N측 전극으로 바이어스 전압을 인가하는 바이어스 배선을 포함한다.
상기 데이터 배선은 일반적으로 상기 박막 트랜지스터의 드레인 전극, 상기 박막 트랜지스터의 소스 전극 및 상기 P측 전극과 동일한 공정에 의해 형성된다. 이때, 상기 P측 전극은 크롬(Cr)과 같은 비교적 저항이 높은 물질로 형성되기 때문에, 상기 데이터 배선의 저항도 함께 증가되어 신호 전송효율이 감소되는 문제점이 있다.
따라서, 본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 해결하고자 하는 과제는 데이터 배선의 신호 전송효율을 향상시킬 수 있는 엑스레이 디텍터 패널을 제공하는 것이다.
또한, 본 발명의 해결하고자 하는 다른 과제는 엑스레이 디텍터 패널을 제조할 수 있는 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 엑스레이 디텍터 패널은 게이트 배선, 게이트 절연층, 액티브 패턴, 제1 금속패턴, 제1 보호층, 제2 금속패턴, PIN 다이오드, P측 투명전극, 제2 보호층 및 제3 금속패턴을 포함한다.
상기 게이트 배선은 베이스 기판 상에 형성되고, 제1 방향으로 연장된 게이트 주배선 및 상기 게이트 주배선으로부터 분기된 게이트 전극을 포함한다. 상기 게이트 절연층은 상기 게이트 배선을 덮도록 상기 베이스 기판 상에 형성된다. 상기 액티브 패턴은 상기 게이트 전극과 중첩되도록 상기 게이트 절연층 상에 형성된다. 상기 제1 금속패턴은 상기 게이트 절연층 상에 형성되고, 상기 액티브 패턴의 일부와 중첩되는 소스 전극, 상기 소스 전극과 연결된 소스 연결전극, 상기 소스 전극과 이격되게 상기 액티브 패턴의 일부와 중첩되는 드레인 전극, 및 상기 드레인 전극과 연결된 드레인 연결전극을 포함한다. 상기 제1 보호층은 상기 제1 금속패턴을 덮도록 상기 게이트 절연층 상에 형성된다. 상기 제2 금속패턴은 상기 제1 보호층에 형성된 드레인 콘택홀을 통해 상기 드레인 연결전극과 전기적으로 연결된 N측 전극을 포함한다. 상기 PIN 다이오드는 상기 N측 전극 상에 형성된다. 상기 P측 투명전극은 상기 PIN 다이오드 상에 형성된다. 상기 제2 보호층은 상기 P측 투명전극을 덮도록 상기 제1 보호층 상에 형성된다. 상기 제3 금속패턴은 상기 제2 보호층 상에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고 상기 제1 및 제2 보호층들에 걸쳐 형성된 데이터 콘택홀을 통해 상기 소스 연결전극과 전기적으로 연결된 데이터 배선, 및 상기 데이터 배선과 이격되게 상기 제2 방향을 따라 연장되어 상기 액티브 패턴을 커버하고 상기 제2 보호층에 형성된 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 바이어스 배선을 포함한다.
상기 게이트 배선은 상기 게이트 배선의 일단과 연결된 게이트패드 연결전극을 더 포함할 수 있다. 상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 제1 및 제2 보호층들에 걸쳐 형성된 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결된 데이터패드 연결전극을 포함할 수 있다. 상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 제2 보호층에 형성된 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결된 바이어스 연결전극을 포함할 수 있다.
상기 바이어스 배선은 상기 바이어스 주배선 및 상기 바이어스 연결전극 사이를 전기적으로 연결시키는 리페어선을 더 포함할 수 있다. 상기 커버전극 및 상기 P측 연결전극은 서로 연결되어 상기 제2 방향을 따라 연장된 형상을 가질 수 있고, 상기 리페어선은 상기 바이어스 주배선 및 상기 커버전극 사이에 배치되어 전기적으로 연결시킬 수 있다.
상기 제2 금속패턴은 게이트 패드전극, 데이터 패드전극, 바이어스 연결배선 및 바이어스 패드전극을 포함할 수 있다. 상기 게이트 패드전극은 상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결된다. 상기 데이터 패드전극은 상기 제2 보호층에 형성된 데이터패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 데이터패드 연결전극과 전기적으로 연결된다. 상기 바이어스 연결배선은 상기 바이어스 연결전극과 중첩되도록 상기 제1 방향을 따라 연장되고, 상기 제2 보호층에 형성된 바이어스패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 바이어스 연결전극과 전기적으로 연결된다. 상기 바이어스 패드전극은 상기 바이어스 연결배선의 일단과 연결된다.
이와 다르게, 상기 엑스레이 디텍터 패널은 상기 베이스 기판 상에 형성되어 상기 게이트 절연층에 의해 덮여지고, 상기 바이어스 연결전극과 중첩되도록 상기 제1 방향을 따라 연장되며, 상기 제1 및 제2 보호층들과 상기 게이트 절연층에 걸쳐 형성된 바이어스패드 연결홀을 통해 상기 제1 및 제2 보호층들과 상기 게이트 절연층을 관통한 상기 바이어스 연결전극과 전기적으로 연결된 바이어스 연결배선을 더 포함할 수 있다. 또한, 상기 제2 금속패턴은 상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결된 게이트 패드전극, 상기 제2 보호층에 형성된 데이터패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 데이터패드 연결전극과 전기적으로 연결된 데이터 패드전극, 및 상기 바이어스 연결배선의 단부와 중첩되도록 연장되고 상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 바이어스패드 연결홀을 통해 상기 바이어스 연결배선의 단부와 전기적으로 연결된 바이어스 패드전극을 더 포함할 수 있다.
상기 엑스레이 디텍터 패널은 상기 제2 보호층 상에 형성된 패드 투명전극 패턴을 더 포함할 수 있다. 상기 패드 투명전극 패턴은 상기 제2 보호층에 형성된 게이트 패드홀을 통해 상기 게이트 패드전극과 전기적으로 연결된 게이트패드 투명전극, 상기 제2 보호층에 형성된 데이터 패드홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 투명전극, 및 상기 제2 보호층에 형성된 바이어스 패드홀을 통해 상기 바이어스 패드전극과 전기적으로 연결된 바이어스패드 투명전극을 포함할 수 있다.
상기 엑스레이 디텍터 패널은 상기 패드 투명전극 패턴을 노출시키면서 상기 제3 금속패턴을 덮도록 상기 제2 보호층 상에 형성된 제3 보호층을 더 포함할 수 있다. 상기 엑스레이 디텍터 패널은 상기 패드 투명전극 패턴이 노출되도록 상기 제3 보호층 상에 형성되고, 평탄화된 상면을 갖는 유기 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 엑스레이 디텍터 패널의 제조방법으로, 우선 베이스 기판 상에 형성된 게이트 금속층을 제1 마스크를 통해 패터닝(patterning)하여, 제1 방향으로 연장된 게이트 주배선과 상기 게이트 주배선으로부터 분기된 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어서, 상기 게이트 배선을 덮도록 상기 베이스 기판 상에 게이트 절연층을 형성하고, 상기 게이트 절연층 상에 액티브층을 형성한 후, 제2 마스크를 통해 상기 액티브층을 패터닝하여, 상기 게이트 전극과 중첩되는 액티브 패턴을 형성한다. 이어서, 상기 액티브 패턴을 덮도록 상기 게이트 절연층 상에 제1 금속층을 형성하고, 제3 마스크를 통해 상기 제1 금속층을 패터닝하여, 상기 액티브 패턴의 일부와 중첩되는 소스 전극, 상기 소스 전극과 연결된 소스 연결전극, 상기 소스 전극과 이격되게 상기 액티브 패턴의 일부와 중첩되는 드레인 전극, 및 상기 드레인 전극과 연결된 드레인 연결전극을 포함하는 제1 금속패턴을 형성한다. 이어서, 상기 제1 금속패턴을 덮도록 상기 게이트 절연층 상에 제1 보호층을 형성한 후, 제4 마스크를 통해 상기 제1 보호층을 패터닝하여, 상기 드레인 연결전극의 일부를 노출시키는 드레인 콘택홀을 형성한다. 이어서, 상기 제1 보호층 상에 제2 금속층, PIN 다이오드층 및 제1 투명 전극층을 순차적으로 적층한 후, 제5 마스크를 통해 상기 제1 투명 전극층을 패터닝하여 P측 투명전극을 형성한다. 이어서, 제6 마스크를 통해 상기 PIN 다이오드층을 패터닝하여, 상기 P측 투명전극의 하부에 배치된 PIN 다이오드를 형성한다. 이어서, 제7 마스크를 통해 상기 제2 금속층을 패터닝하여, 상기 PIN 다이오드의 하부에 배치되고 상기 드레인 콘택홀을 통해 상기 드레인 연결전극과 전기적으로 연결된 N측 전극을 포함하는 제2 금속패턴을 형성한다. 이어서, 상기 P측 투명전극을 덮도록 상기 제1 보호층 상에 제2 보호층을 형성한 후, 제8 마스크를 통해 상기 제2 보호층을 패터닝하여 상기 P측 투명전극의 일부를 노출시키는 P측 콘택홀을 형성하고, 동시에 상기 제1 및 제2 보호층들을 패터닝하여 상기 소스 연결전극의 일부를 노출시키는 데이터 콘택홀을 형성한다. 이어서, 상기 제2 보호층 상에 제3 금속층을 형성한 후, 제9 마스크를 통해 상기 제3 금속층을 패터닝하여, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고 상기 데이터 콘택홀을 통해 상기 소스 연결전극과 전기적으로 연결되는 데이터 배선, 및 상기 데이터 배선과 이격되게 상기 제2 방향을 따라 연장되어 상기 액티브 패턴을 커버하고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 바이어스 배선을 포함하는 제3 금속패턴을 형성한다.
상기 게이트 배선은 상기 게이트 배선의 일단과 연결된 게이트패드 연결전극을 더 포함할 수 있다. 이때, 상기 제4 마스크를 통한 상기 제1 보호층의 패터닝 단계에서는, 상기 제1 보호층 및 상기 게이트 절연층을 관통하여 상기 게이트패드 연결전극의 일부를 노출시키는 게이트패드 연결홀이 더 형성될 수 있다.
상기 제2 금속패턴은 게이트 패드전극, 데이터 패드전극, 바이어스 연결배선, 및 바이어스 패드전극을 더 포함할 수 있다. 이때, 상기 게이트 패드전극은 상기 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결되고, 상기 바이어스 연결배선은 상기 제1 방향을 따라 연장되며, 상기 바이어스 패드전극은 상기 바이어스 연결배선의 일단과 연결된다. 또한, 상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는, 상기 데이터 패드전극의 일부를 노출시키는 데이터패드 연결홀 및 상기 바이어스 연결배선의 일부를 노출시키는 바이어스 연결홀이 더 형성될 수 있다.
상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결되고 상기 데이터패드 연결홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 연결전극을 포함할 수 있다. 상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결되고 상기 바이어스 연결홀을 통해 상기 바이어스 연결배선과 전기적으로 연결된 바이어스 연결전극을 포함할 수 있다.
이와 다르게, 상기 제1 마스크를 통한 상기 게이트 금속층의 패터닝 단계에서는, 상기 제1 방향을 따라 연장된 바이어스 연결배선이 더 형성될 수 있고, 상기 제4 마스크를 통한 상기 제1 보호층의 패터닝 단계에서는, 상기 제1 보호층 및 상기 게이트 절연층을 관통하여 상기 바이어스 연결배선의 단부를 노출시키는 바이어스패드 연결홀이 더 형성될 수 있다. 또한, 상기 제2 금속패턴은 게이트 패드전극, 데이터 패드전극, 및 바이어스 패드전극을 더 포함할 수 있고, 상기 게이트 패드전극은 상기 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결되고, 상기 바이어스 패드전극은 상기 바이어스 연결배선의 단부와 중첩되도록 연장되어 상기 바이어스패드 연결홀을 통해 상기 바이어스 연결배선의 단부와 전기적으로 연결될 수 있다. 또한, 상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는, 상기 데이터 패드전극의 일부를 노출시키는 데이터패드 연결홀 및 상기 바이어스 연결배선의 일부를 노출시키는 바이어스 연결홀이 더 형성될 수 있고, 상기 바이어스 연결홀은 상기 제1 및 제2 보호층들과 상기 게이트 절연층을 관통하도록 형성된다. 또한, 상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결되고 상기 데이터패드 연결홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 연결전극을 포함할 수 있고, 상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결되고 상기 바이어스 연결홀을 통해 상기 바이어스 연결배선과 전기적으로 연결된 바이어스 연결전극을 포함할 수 있다.
상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는, 상기 게이트 패드전극의 적어도 일부를 노출시키는 게이트 패드홀, 상기 데이터 패드전극의 적어도 일부를 노출시키는 데이터 패드홀, 및 상기 바이어스 패드전극의 적어도 일부를 노출시키는 바이어스 패드홀이 더 형성될 수 있다.
한편, 상기 제3 금속패턴을 형성한 후, 이어서 상기 제3 금속패턴을 덮도록 상기 제2 보호층 상에 제3 보호층을 형성하고, 제10 마스크를 통해 상기 제3 보호층을 패터닝하여, 상기 게이트 패드홀, 상기 데이터 패드홀 및 상기 바이어스 패드홀이 노출되도록 상기 제3 보호층의 일부를 제거할 수 있다.
또한, 상기 제3 보호층의 일부를 제거한 후, 이어서 상기 제3 보호층을 덮도록 상기 제2 보호층 상에 제2 투명 전극층을 형성하고, 제11 마스크를 통해 상기 제2 투명 전극층을 패터닝하여 패드 투명전극 패턴을 형성할 수도 있다. 이때, 상기 패드 투명전극 패턴은 상기 게이트 패드홀을 통해 상기 게이트 패드전극과 전기적으로 연결된 게이트패드 투명전극, 상기 데이터 패드홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 투명전극, 및 상기 바이어스 패드홀을 통해 상기 바이어스 패드전극과 전기적으로 연결된 바이어스패드 투명전극을 포함한다.
또한, 상기 패드 투명전극 패턴을 형성한 후, 이어서 상기 제3 보호층 및 상기 패드 투명전극 패턴을 덮도록 상기 제2 보호층 상에 평탄화된 상면을 갖는 유기 절연층을 형성한 후, 제12 마스크를 통해 상기 유기 절연층을 패터닝하여, 상기 패드 투명전극 패턴이 노출되도록 상기 유기 절연층의 일부를 제거할 수 있다.
한편, 상기 제2 금속층은 상기 제1 금속층보다 낮은 전기 저항값을 가질 수 있다. 상기 제1 금속층은 크롬(Cr) 금속층을 포함할 수 있고, 상기 제2 금속층은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)의 3중 금속층을 포함할 수 있다.
이와 같이 엑스레이 디텍터 패널 및 이의 제조방법에 따르면, 데이터 배선이 드레인 전극, 소스 전극 및 P측 전극보다 비교적 낮은 저항값을 갖는 바이어스 배선과 동일한 공정에 의해 형성됨에 따라, 상기 데이터 배선에 의해 신호 전송효율이 보다 향상될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 엑스레이 디텍터 패널 중 패드들과 배선들 간의 연결관계를 설명하기 위한 개념도이다.
도 2a는 도 1의 엑스레이 디텍터 패널의 일부를 확대해서 도시한 평면도이다.
도 2b는 도 2a의 I1-I1'선을 따라 절단한 단면도이다.
도 2c는 도 2a의 I2-I2'선을 따라 절단한 단면도이다.
도 2d는 도 2a의 A부분을 확대해서 도시한 평면도이다.
도 3a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 게이트 배선이 형성되는 과정을 설명하기 위한 평면도이다.
도 3b는 도 3a의 Ⅱ1-Ⅱ1'선을 따라 절단한 단면도이다.
도 3c는 도 3a의 Ⅱ2-Ⅱ2'선을 따라 절단한 단면도이다.
도 4a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 액티브 패턴이 형성되는 과정을 설명하기 위한 평면도이다.
도 4b는 도 4a의 Ⅲ1-Ⅲ1'선을 따라 절단한 단면도이다.
도 4c는 도 4a의 Ⅲ2-Ⅲ2'선을 따라 절단한 단면도이다.
도 5a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제1 금속패턴이 형성되는 과정을 설명하기 위한 평면도이다.
도 5b는 도 5a의 Ⅳ1-Ⅳ1'선을 따라 절단한 단면도이다.
도 5c는 도 5a의 Ⅳ2-Ⅳ2'선을 따라 절단한 단면도이다.
도 6a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제1 보호층이 형성되는 과정을 설명하기 위한 평면도이다.
도 6b는 도 6a의 Ⅴ1-Ⅴ1'선을 따라 절단한 단면도이다.
도 6c는 도 6a의 Ⅴ2-Ⅴ2'선을 따라 절단한 단면도이다.
도 7a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 P측 투명전극이 형성되는 과정을 설명하기 위한 평면도이다.
도 7b는 도 7a의 Ⅵ1-Ⅵ1'선을 따라 절단한 단면도이다.
도 7c는 도 7a의 Ⅵ2-Ⅵ2'선을 따라 절단한 단면도이다.
도 8a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 PIN 다이오드가 형성되는 과정을 설명하기 위한 평면도이다.
도 8b는 도 8a의 Ⅶ1-Ⅶ1'선을 따라 절단한 단면도이다.
도 8c는 도 8a의 Ⅶ2-Ⅶ2'선을 따라 절단한 단면도이다.
도 9a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제2 금속패턴이 형성되는 과정을 설명하기 위한 평면도이다.
도 9b는 도 9a의 Ⅷ1-Ⅷ1'선을 따라 절단한 단면도이다.
도 9c는 도 9a의 Ⅷ2-Ⅷ2'선을 따라 절단한 단면도이다.
도 10a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제2 보호층이 형성되는 과정을 설명하기 위한 평면도이다.
도 10b는 도 10a의 Ⅸ1-Ⅸ1'선을 따라 절단한 단면도이다.
도 10c는 도 10a의 Ⅸ2-Ⅸ2'선을 따라 절단한 단면도이다.
도 11a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제3 금속패턴이 형성되는 과정을 설명하기 위한 평면도이다.
도 11b는 도 11a의 Ⅹ1-Ⅹ1'선을 따라 절단한 단면도이다.
도 11c는 도 11a의 Ⅹ2-Ⅹ2'선을 따라 절단한 단면도이다.
도 12a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제3 보호층이 형성되는 과정을 설명하기 위한 평면도이다.
도 12b는 도 12a의 XI1-XI1'선을 따라 절단한 단면도이다.
도 12c는 도 12a의 XI2-XI2'선을 따라 절단한 단면도이다.
도 13a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 패드 투명전극 패턴이 형성되는 과정을 설명하기 위한 평면도이다.
도 13b는 도 13a의 XⅡ1-XⅡ1'선을 따라 절단한 단면도이다.
도 13c는 도 13a의 XⅡ2-XⅡ2'선을 따라 절단한 단면도이다.
도 14a는 본 발명의 제2 실시예에 따른 엑스레이 디텍터 패널의 일부를 확대해서 도시한 평면도이다.
도 14b는 도 14a의 XⅢ-XⅢ'선을 따라 절단한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
<실시예 1>
도 1은 본 발명의 제1 실시예에 따른 엑스레이 디텍터 패널 중 패드들과 배선들 간의 연결관계를 설명하기 위한 개념도이다.
도 1을 참조하면, 본 실시예에 의한 엑스레이 디텍터 패널은 게이트 배선들(20), 데이터 배선들(112), 센싱픽셀들(미도시), 바이어스 배선들(114), 게이트 패드들(GP), 데이터 패드들(DP), 바이어스 패드들(BP) 및 바이어스 연결배선(BL)을 포함할 수 있다.
상기 게이트 배선들(20)은 실질적으로 서로 평행하도록 제1 방향(D1)을 따라 길게 연장되고, 상기 데이터 배선들(112)은 실질적으로 서로 평행하도록 상기 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 길게 연장된다. 상기 바이어스 배선들(114)은 상기 데이터 배선들(112)과 평행하도록 상기 제2 방향(D2)을 따라 길게 연장된다. 여기서, 상기 제1 및 제2 방향들(D1, D2)은 실질적으로 서로 직교할 수 있다. 한편 도면에는, 상기 게이트 배선들(20), 상기 데이터 배선들(112) 및 상기 바이어스 배선들(114)은 각각 16개씩 도시되었으나, 상기 각 배선의 개수는 증가 또는 감소될 수 있다. 예를 들어, 상기 각 배선의 개수는 3072개일 수 있다.
상기 센싱픽셀들은 상기 게이트 배선들(20) 및 상기 데이터 배선들(112)에 의해 매트릭스 형태로 형성되는 복수의 픽셀영역들 내에 각각 배치된다. 도면에는, 상기 센싱픽셀들은 16 X 16의 매트릭스 형태로 배치된 것을 도시하였으나, 이와 다르게 3072 X 3072의 매트릭스 형태로 배치될 수 있다. 한편, 상기 픽셀영역들 각각은 정사각형 형상을 갖는 것이 바람직하다.
상기 센싱픽셀들 각각은 상기 게이트 배선들(20) 중 하나와 전기적으로 연결되어 게이트 신호를 인가받고, 상기 바이어스 배선들(114) 중 하나와 전기적으로 연결되어 바이어스 전압을 인가받으며, 상기 데이터 배선들(112) 중 하나와 전기적으로 연결되어 내부에 충전된 센싱신호를 전달한다. 이때, 상기 센싱픽셀들 각각은 외부로부터 인가되는 엑스레이를 직접 센싱하거나, 상기 엑스레이가 신틸레이터에 의해 변환되어 출사된 광을 센싱하여, 상기 센싱신호를 생성할 수 있다.
상기 게이트 패드들(GP)은 상기 게이트 배선들(20)의 일단과 각각 전기적으로 연결된다. 상기 게이트 패드들(GP)은 상기 게이트 신호들을 발생시키는 게이트 구동칩(Gate IC, 미도시)과 전기적으로 연결되어 상기 게이트 신호를 인가받는다. 여기서, 상기 게이트 패드들(GP)은 일정 개수가 모여 복수개의 게이트 패드블럭들(GPB)을 형성할 수 있고, 상기 게이트 패드블럭들(GPB) 각각은 하나의 게이트 구동칩이 전기적으로 연결될 수 있다. 한편 도면에는, 16개의 게이트 패드들(GP)이 8개씩 모여 2개의 게이트 패드블럭들(GPB)을 형성한 것을 도시하였으나, 이와 다르게 3072개의 게이트 패드들(GP)이 512개씩 모여 6개의 게이트 패드블럭들(GPB)을 형성할 수 있다.
상기 데이터 패드들(DP)은 상기 데이터 배선들(112)의 일단과 각각 전기적으로 연결된다. 상기 데이터 패드들(DP)은 출력 구동칩(Readout IC, 미도시)과 전기적으로 연결되어 상기 데이터 배선들(112) 각각으로부터 전송되어온 상기 데이터 신호를 전달한다. 여기서, 상기 데이터 패드들(DP)은 일정 개수가 모여 복수개의 데이터 패드블럭들(DPB)을 형성할 수 있고, 상기 데이터 패드블럭들(DPB) 각각은 하나의 출력 구동칩과 전기적으로 연결될 수 있다. 한편 도면에는, 16개의 데이터 패드들(DP)이 4개씩 모여 4개의 데이터 패드블럭들(DPB)을 형성한 것을 도시하였으나, 이와 다르게 3072개의 데이터 패드들(DP)이 256개씩 모여 12개의 게이트 패드블럭들(GPB)을 형성할 수 있다.
상기 바이어스 패드들(BP)은 상기 데이터 패드들(DP)과 이웃하여 배치될 수 있다. 구체적으로 설명하면, 상기 바이어스 패드들(BP)은 상기 데이터 패드블럭들(DPB) 각각의 양측에 하나씩 배치될 수 있다. 즉, 상기 데이터 패드블럭들(DPB) 각각의 좌측에는 제1 바이어스 패드(BP1)가 하나 배치되고, 상기 데이터 패드블럭들(DPB) 각각의 우측에는 제2 바이어스 패드(BP2)가 하나 배치될 수 있다. 여기서, 상기 데이터 패드블럭들(DPB) 각각과 상기 데이터 패드블럭들(DPB) 각각의 양측에 배치된 상기 제1 및 제2 바이어스 패드들(BP1, BP2)은 하나의 출력 구동칩과 전기적으로 연결될 수 있다.
상기 바이어스 연결배선(BL)은 상기 바이어스 배선들(114) 및 상기 바이어스 패드들(BP) 사이에 배치되어 서로 전기적으로 연결시킨다. 구체적으로 설명하면, 상기 바이어스 연결배선(BL)은 바이어스 연결 주배선(BML), 제1 바이어스 연결 패드배선들(BPL1) 및 제2 바이어스 연결 패드배선들(BPL2)을 포함할 수 있다. 상기 바이어스 연결 주배선(BML)은 상기 제1 방향(D1)을 따라 길게 연장되어 상기 바이어스 배선들(114)의 일단과 전기적으로 연결된다. 상기 제1 바이어스 연결 패드배선들(BPL1)은 상기 바이어스 연결 주배선(BML) 및 상기 제1 바이어스 패드들(BP1) 사이를 각각 전기적으로 연결시키고, 상기 제2 바이어스 연결 패드배선들(BPL2)은 상기 바이어스 연결 주배선(BML) 및 상기 제2 바이어스 패드들(BP2) 사이를 각각 전기적으로 연결시킬 수 있다.
본 실시예에서, 상기 제1 바이어스 연결 패드배선들(BPL1)과 상기 제2 바이어스 연결 패드배선들(BPL2)은 상기 제2 방향(D2)과 평행한 상기 데이터 패드블럭들(DPB) 각각에서의 중심선을 기준으로 서로 대칭이 되는 형상을 가질 수 있다. 또한, 서로 인접하게 배치된 상기 제1 및 제2 바이어스 연결 패드배선들(BPL1, BPL2)은 도면과 같이 서로 결합되어 Y-자 형상을 가질 수 있다. 이와 다르게, 서로 인접하게 배치된 상기 제1 및 제2 바이어스 연결 패드배선들(BPL1, BPL2)은 서로 이격되어 배치될 수도 있다.
도 2a는 도 1의 엑스레이 디텍터 패널의 일부를 확대해서 도시한 평면도이고, 도 2b는 도 2a의 I1-I1'선을 따라 절단한 단면도이며, 도 2c는 도 2a의 I2-I2'선을 따라 절단한 단면도이고, 도 2d는 도 2a의 A부분을 확대해서 도시한 평면도이다.
도 2a, 도 2b, 도 2c 및 도 2d를 참조하면, 상기 엑스레이 디텍터 패널은 베이스 기판(10), 상기 게이트 배선들(20), 게이트 절연층(30), 액티브 패턴들(40), 제1 금속패턴(50), 제1 보호층(60), 제2 금속패턴(70), PIN 다이오드들(80), P측 투명전극들(90), 제2 보호층(100), 제3 금속패턴(110), 제3 보호층(120), 패드 투명전극 패턴(130) 및 유기 절연층(140)을 포함할 수 있다.
상기 베이스 기판(10)은 플레이트 형상을 갖고, 투명한 물질, 예를 들어 유리, 석영, 합성수지 등으로 이루어질 수 있다.
상기 게이트 배선들(20)은 상기 베이스 기판(100) 상에 형성된다. 상기 게이트 배선들(20) 각각은 게이트 주배선(22), 게이트 전극들(24) 및 게이트패드 연결전극(26)을 포함할 수 있다. 상기 게이트 주배선(22)은 예를 들어, 약 7 um의 폭을 가지며 상기 제1 방향(D1)을 따라 길게 연장되고, 상기 게이트 전극들(24)은 상기 제1 방향(D1)을 따라 일정 간격 이격되도록 상기 게이트 주배선(22)로부터 분기되어 상기 제2 방향(D2)으로 돌출되며, 상기 게이트패드 연결전극(26)은 상기 게이트 주배선(22)의 일단과 연결되고 상기 게이트 주배선(22)의 폭보다 넓게 형성될 수 있다. 여기서, 상기 게이트 배선들(20)은 예를 들어, AlNd(약 2500Å)/Mo(약 500Å)의 이중층으로 형성될 수 있다.
상기 게이트 절연층(30)은 상기 게이트 배선들(20)을 덮도록 상기 베이스 기판(10) 상에 형성된다. 이때, 상기 게이트 절연층(110)은 무기물, 예를 들어 SiNx(약 4500Å)으로 이루어질 수 있다.
상기 액티브 패턴들(40)은 상기 게이트 전극들(10)과 각각 중첩되도록 상기 게이트 절연층(110) 상에 형성된다. 예를 들어, 상기 액티브 패턴들(40)은 상기 게이트 전극들(10)의 폭과 동일하게 상기 게이트 전극들(10)을 따라 각각 연장되고, 상기 게이트 전극들(10)의 길이와 동일하거나 짧게 형성될 수 있다. 또한, 상기 액티브 패턴들(40)은 하단의 일부분이 상기 게이트 주배선들(22)과 각각 중첩될 수도 있다. 한편, 상기 액티브 패턴들(20) 각각은 예를 들어 a-Si(4500Å)/N+a-Si(500Å)의 이중층으로 이루어질 수 있다.
상기 제1 금속패턴(50)은 상기 액티브 패턴들(40)의 일부분을 덮도록 상기 게이트 절연층(30) 상에 형성된다. 상기 제1 금속패턴(50)은 소스 전극들(52), 소스 연결전극들(54), 드레인 전극들(56) 및 드레인 연결전극들(58)을 포함할 수 있다. 예를 들어, 상기 제1 금속패턴(50)은 Cr(약 4500Å)/CrNx(약 100~200Å)의 이중층으로 형성될 수 있다.
상기 소스 전극들(52) 각각은 상기 액티브 패턴(40) 상에 형성된 소스 채널부(52a), 및 상기 소스 연결전극(54)과 상기 소스 채널부(52a) 사이를 연결하는 소스 연결부(52b)를 포함할 수 있다.
상기 소스 채널부(52a)는 상기 액티브 패턴(40)의 길이방향, 예를 들어 상기 제2 방향(D2)을 따라 길게 연장되고, 이때 상기 액티브 패턴(40)의 길이와 동일하거나 짧게 형성될 수 있다. 이때, 상기 소스 채널부(52a)의 하단은 상기 게이트 주배선(22)과 인접하거나 일치하게 배치될 수 있고, 일부분이 상기 게이트 주배선(22)과 중첩되게 배치될 수도 있다.
상기 소스 연결부(52b)는 상기 소스 연결전극(54)과 상기 소스 채널부(52b) 사이를 연결시킨다. 이때, 상기 소스 연결부(52b)는 상기 게이트 주배선(22)과 최대한으로 이격되어 상기 제1 방향(D1)을 따라 연장된다. 즉, 상기 소스 연결부(52b)는 상기 게이트 주배선(22)과 반대측인 상기 소스 채널부(52a)의 상단과 연결되고, 예를 들어 ㄱ-자 형상을 갖도록 상기 소스 채널부(52a)와 연결된다.
상기 소스 연결전극들(54) 각각은 상기 게이트 주배선(22)과 중첩되지 않도록 상기 소스 채널부(52a)와 마주보는 위치에 배치되고, 예를 들어 평면적으로 보았을 때 직사각형, 바람직하게는 정사각형 형상으로 형성될 수 있다. 이때, 상기 소스 연결전극(54)은 ㄱ-자 형상을 갖도록 상기 소스 연결부(52b)와 연결될 수 있다.
상기 드레인 전극들(56) 각각은 상기 액티브 패턴(40) 상에 형성된 드레인 채널부(56a), 및 상기 드레인 연결전극(58)과 상기 드레인 채널부(56a) 사이를 연결하는 드레인 연결부(56b)를 포함할 수 있다.
상기 드레인 채널부(56a)는 상기 소스 채널부(52a)와 마주보도록 이격되어 상기 액티브 패턴(40) 상에 배치된다. 상기 드레인 채널부(56a)는 상기 액티브 패턴(40)의 길이방향, 예를 들어 상기 제2 방향(D2)을 따라 길게 연장되고, 상기 소스 채널부(52a)와 동일한 길이로 형성될 수 있다. 또한, 상기 드레인 채널부(56a)의 하단은 상기 게이트 주배선(22)과 인접하거나 일치하게 배치될 수 있고, 일부분이 상기 게이트 주배선(22)과 중첩되게 배치될 수도 있다.
상기 드레인 연결부(56b)는 상기 드레인 연결전극(58)과 상기 드레인 채널부(56b) 사이를 연결시킨다. 이때, 상기 드레인 연결부(56b)는 예를 들어, 상기 제1 방향(D1)을 따라 길게 연장된 형상을 가질 수 있다
상기 드레인 연결전극들(58) 각각은 상기 게이트 주배선(22)과 중첩되지 않도록 배치되고, 예를 들어 평면적으로 보았을 때 직사각형, 바람직하게는 정사각형 형상으로 형성될 수 있다. 상기 드레인 연결전극(58)은 상기 소스 연결부(52b)와 직각이 되도록 연결될 수 있다.
한편, 상기 게이트 전극들(24), 상기 액티브 패턴들(40), 상기 소스 전극들(52) 및 상기 드레인 전극들(56)은 각각 하나씩 모여 하나의 박막 트랜지스터(TFT)를 형성한다. 이때, 상기 소스 채널부(52a) 및 상기 드레인 채널부(56a) 사이에는 상기 박막 트랜지스터(TFT)의 채널이 형성된다. 상기 박막 트랜지스터(TFT)의 채널은 도면과 같이 I-자 형상으로 형성될 수 있다. 구체적으로, 상기 소스 채널부(52a) 및 상기 드레인 채널부(56a) 사이의 이격거리인 상기 박막 트랜지스터(TFT)의 채널의 길이는 공정상의 최소값인 약 3 um이고, 상기 소스 채널부(52a) 또는 상기 드레인 채널부(56a)의 길이와 동일한 상기 박막 트랜지스터(TFT)의 채널의 폭은 약 19um일 수 있다.
상기 제1 보호층(60)은 상기 제1 금속패턴(50)을 덮도록 상기 게이트 절연층(30) 상에 형성된다. 상기 제1 보호층(60)은 무기물, 일례로 SiNx(약 500Å)로 형성될 수 있다. 상기 제1 보호층(60)에는 상기 게이트패드 연결전극들(26)의 일부를 각각 노출시키기 위한 게이트패드 연결홀들(62), 및 상기 드레인 연결전극들(58)의 일부를 각각 노출시키는 드레인 콘택홀들(64)이 형성된다. 이때, 상기 게이트패드 연결홀들(62)은 상기 제1 보호층(60) 및 상기 게이트 절연층(30)에 걸쳐 형성되어 상기 게이트패드 연결전극들(26)의 일부를 각각 노출시킨다.
상기 제2 금속패턴(70)은 상기 제1 보호층(60) 상에 형성되고, 예를 들어 Cr(약 4500Å)/CrNx(약 100~200Å)의 이중층으로 형성될 수 있다. 상기 제2 금속패턴(70)은 N측 전극들(72), 게이트 패드전극들(74), 데이터 패드전극들(76), 바이어스 패드전극들(78) 및 상기 바이어스 연결배선(BL)을 포함할 수 있다.
상기 N측 전극들(72) 각각은 상기 액티브 패턴(40)과 중첩되지 않도록 상기 픽셀영역 내에 각각 형성된다. 상기 N측 전극(72)은 상기 드레인 콘택홀(64)을 통해 상기 드레인 연결전극(58)의 일부와 전기적으로 연결된다.
상기 게이트 패드전극들(74), 상기 데이터 패드전극들(76) 및 상기 바이어스 패드전극들(78)은 상기 엑스레이 디텍터 패널을 엑스레이를 센싱하기 위한 센싱영역과 상기 센싱영역 이외의 비센싱영역으로 구분할 때, 상기 비센싱영역에 형성된다. 예를 들어, 상기 비센싱영역은 상기 센싱영역을 감싸도록 상기 센싱영역의 외곽에 위치할 수 있다.
상기 게이트 패드전극들(74)은 상기 비센싱영역 중 상기 제1 방향(D1)으로의 일측 또는 양측에 형성될 수 있다. 예를 들어, 상기 게이트 패드전극들(74)은 상기 제1 방향(D1)으로 길게 연장된 형상을 갖고, 상기 제2 방향(D2)을 따라 이격되어 병렬로 배치될 수 있다. 상기 게이트 패드전극들(74) 각각의 일단부는 상기 게이트패드 연결전극(26)과 중첩되어, 상기 게이트패드 연결홀(62)을 통해 상기 게이트패드 연결전극(26)과 전기적으로 연결된다.
상기 데이터 패드전극들(76)은 상기 비센싱영역 중 상기 제2 방향(D2)으로의 일측 또는 양측에 형성될 수 있다. 예를 들어, 상기 데이터 패드전극들(76)은 상기 제2 방향(D2)으로 길게 연장된 형상을 갖고, 상기 제1 방향(D1)을 따라 이격되어 병렬로 배치될 수 있다.
상기 바이어스 패드전극들(78)은 상기 비센싱영역 중 상기 제2 방향(D2)으로의 일측 또는 양측에 형성될 수 있다. 예를 들어, 상기 바이어스 패드전극들(78)은 상기 제2 방향(D2)으로 길게 연장된 형상을 갖고, 상기 데이터 패드전극들(76)과 이웃하여 인접하게 배치되어 상기 바이어스 연결배선(BL)과 전기적으로 연결된다. 이때, 상기 바이어스 패드전극들(78)은 상기 데이터 패드전극들(76)과 동일한 길이로 형성될 수 있다.
상기 PIN 다이오드들(80)은 상기 N측 전극들(72) 상에 각각 형성된다. 이때, 상기 PIN 다이오드들(80) 각각은 상기 N측 전극(72)과 동일한 형상으로 약간 작게 형성될 수 있다. 상기 PIN 다이오드들(80) 각각은 상기 N측 전극(72) 상에 형성된 N형 반도체 패턴(82), 상기 N형 반도체 패턴(82) 상에 형성된 진성 반도체 패턴(84), 및 상기 진성 반도체 패턴(84) 상에 형성된 P형 반도체 패턴(86)을 포함한다. 예를 들어, 상기 N형 반도체 패턴(82)은 N+a-Si으로, 상기 진성 반도체 패턴(84)은 a-Si으로, 그리고 상기 P형 반도체 패턴(86)은 P+a-Si으로 형성될 수 있다.
상기 진성 반도체 패턴(84)은 외부로부터 인가되는 광을 흡수하여 전하를 발생시키는 역할을 수행하고, 예를 들어 약 1.5 um의 두께로 형성될 수 있다. 상기 P형 반도체 패턴(86)은 상기 N형 반도체 패턴(82)보다 상대적으로 얇게 형성될 수 있다. 구체적으로 설명하면, 상기 P형 반도체 패턴(86)은 광의 투과율을 최대로 증가시키기 위해 공정상 구현될 수 있는 최소 두께, 예를 들어 약 50Å의 두께로 형성될 수 있다. 반면, 상기 N형 반도체 패턴(82)은 상기 N측 전극(72)으로부터 박리가 되지 않을 정도의 최소의 두께, 예를 들어 약 200Å의 두께로 형성될 수 있다.
상기 P측 투명전극들(90)은 상기 PIN 다이오드들(80) 상에 각각 형성된다. 이때, 상기 P측 투명전극들(90) 각각은 상기 PIN 다이오드(80)와 동일한 형상으로 약간 작게 형성될 수 있다. 상기 P측 투명전극들(90)은 투명한 도전성 물질로 이루어지고, 예를 들어 ITO(약 400Å)로 형성될 수 있다.
한편, 상기 박막 트랜지스터들(TFT), 상기 N측 전극들(72), 상기 PIN 다이오드들(80), 상기 P측 투명전극들(90)은 각각 하나씩 모여 하나의 센싱픽셀을 형성한다. 즉, 상기 센싱픽셀들 각각은 상기 박막 트랜지스터(TFT), 상기 N측 전극(72), 상기 PIN 다이오드(80) 및 상기 P측 투명전극(90)으로 구성될 수 있다.
상기 제2 보호층(100)은 상기 P측 투명전극들(90)을 덮도록 상기 제1 보호층(60) 상에 형성된다. 상기 제2 보호층(100)은 무기물, 일례로 SiONx(약 14500Å)/SiO2(약 500Å)의 이중층으로 형성될 수 있다. 우선, 상기 제2 보호층(100)에는 상기 P측 투명전극들(90)의 일부를 각각 노출시키는 P측 콘택홀들(101), 및 상기 소스 연결전극들(54)의 일부를 각각 노출시키기 위한 데이터 콘택홀들(102)이 형성된다. 이때, 상기 데이터 콘택홀들(102)은 상기 제1 및 제2 보호층들(60, 100)에 걸쳐 형성되어 상기 소스 연결전극들(54)의 일부를 각각 노출시킨다.
또한, 상기 제2 보호층(100)에는 상기 데이터 패드전극들(76)의 일부를 각각 노출시키는 데이터패드 연결홀들(103), 및 상기 바이어스 연결배선(BL)의 일부를 각각 노출시키는 바이어스 연결홀들(104)이 형성된다. 이때, 상기 데이터패드 연결홀들(103) 각각은 상기 데이터 패드전극(76)의 하단부를 노출시키고, 상기 바이어스 연결홀들(104) 각각은 상기 바이어스 연결 주배선(BML)의 일부를 노출시킨다.
또한, 상기 제2 보호층(100)에는 상기 게이트 패드전극들(74)의 일부를 각각 노출시키는 게이트 패드홀들(105), 상기 데이터 패드전극들(76)의 일부를 각각 노출시키는 데이터 패드홀들(106), 및 상기 바이어스 패드전극들(78)의 일부를 각각 노출시키는 바이어스 패드홀들(107)이 형성된다. 이때, 상기 게이트 패드홀들(105) 각각은 상기 게이트 패드전극(74)보다 작은 폭을 가지며 상기 게이트 패드전극(74)의 길이방향을 따라 상기 게이트 패드전극(74)의 길이보다 짧게 연장될 수 있다. 상기 데이터 패드홀들(106) 각각은 상기 데이터 패드전극(76)보다 작은 폭을 가지며 상기 데이터 패드전극(76)의 길이방향을 따라 상기 데이터 패드전극(76)의 길이보다 짧게 연장될 수 있다. 상기 바이어스 패드홀들(107) 각각은 상기 바이어스 패드전극(78)보다 작은 폭을 가지며 상기 바이어스 패드전극(78)의 길이방향을 따라 상기 바이어스 패드전극(78)의 길이보다 짧게 연장될 수 있다. 한편, 상기 게이트 패드홀(105)은 상기 게이트패드 연결홀(62)과 중첩되지 않는 것이 바람직하고, 상기 데이터 패드홀(106)은 상기 데이터패드 연결홀(103)과 연결되지 않고 이격되어 배치될 수 있다.
상기 제3 금속패턴(110)은 상기 제2 보호층(100) 상에 형성되고, 상기 제2 금속패턴(70)보다 낮은 전기저항값을 갖는 물질로 이루어질 수 있다. 예를 들어, 상기 제3 금속패턴(110)은 Mo(약 500Å)/Al(약 5000Å)/Mo(약 500Å)의 3중층으로 이루어질 수 있다. 상기 제3 금속패턴(110)은 상기 데이터 배선들(112) 및 상기 바이어스 배선들(114)을 포함할 수 있다.
상기 데이터 배선들(112) 각각은 데이터 주배선(112a), 데이터 연결전극들(112b) 및 데이터패드 연결전극(112c)을 포함할 수 있다. 상기 데이터 주배선(112a)은 예를 들어, 10 um의 폭을 가지며 상기 제2 방향(D2)을 따라 길게 연장되고, 상기 데이터 연결전극들(112b) 각각은 상기 소스 연결전극(54)과 중첩되도록 상기 데이터 주배선(112a)로부터 분기된다. 그 결과, 상기 데이터 연결전극(112b)은 상기 데이터 콘택홀(102)을 통해 상기 소스 연결전극(54)과 전기적으로 연결될 수 있다. 상기 데이터패드 연결전극(112c)은 상기 데이터 주배선(112a)의 일단과 연결되고, 예를 들어 상기 데이터 주배선(112a)보다 넓은 폭을 가질 수 있다. 상기 데이터패드 연결전극(112c)은 상기 데이터 패드전극(76)의 하단부와 중첩되도록 배치되어 상기 데이터패드 연결홀(103)을 통해 상기 데이터 패드전극(76)과 전기적으로 연결될 수 있다.
상기 바이어스 배선들(114) 각각은 데이터 주배선(114a), 커버전극들(114b), P측 연결전극들(114c), 리페어선들(114d) 및 바이어스 연결전극(114e)을 포함할 수 있다. 상기 바이어스 주배선(114a)은 예를 들어, 8 um의 폭을 가지며 상기 제2 방향(D2)을 따라 길게 연장된다. 상기 커버전극들(114b) 각각은 상기 박막 트랜지스터(TFT)의 적어도 일부를 커버하도록 배치된다. 예를 들어, 상기 커버전극(114b)은 상기 액티브 패턴(40)을 커버할 수 있도록 상기 액티브 패턴(40)보다 넓은 폭을 가지며 상기 액티브 패턴(40)보다 길게 연장될 수 있다.
상기 P측 연결전극들(114c) 각각은 상기 P측 콘택홀(101)을 통해 상기 P측 투명전극(90)과 전기적으로 연결된다. 상기 P측 연결전극(114c)은 상기 커버전극(114b)과 일체화되도록 연결될 수 있다. 즉, 상기 커버전극(114b) 및 상기 P측 연결전극(114c)은 서로 일체화되어 상기 제2 방향(D2)을 따라 연장된 형상을 가질 수 있다.
상기 리페어선들(114d) 각각은 예를 들어, 상기 제1 방향(D1)을 따라 연장되어 상기 커버전극(114b) 및 상기 바이어스 주배선(114a) 사이를 전기적으로 연결시킨다. 이때, 상기 리페어선들(114d)은 상기 드레인 연결부(56b)와 중첩되지 않도록 이격되어 형성되는 것이 바람직하다. 본 실시예에서, 상기 리페어선(114d)은 상기 PIN 다이오드(80) 또는 상기 박막 트랜지스터(TFT) 등에 불량이 발생하여 정상적으로 동작되지 않을 때, 레이저빔 등에 의해 절단되어 상기 바이어스 주배선(114a)을 통해 인가되는 바이어스 전압이 상기 P측 투명전극(90)으로 인가되는 것을 차단시키는 역할을 수행할 수 있다.
상기 바이어스 연결전극(114e)은 상기 바이어스 주배선(114a)의 일단과 연결되고, 예를 들어 상기 바이어스 주배선(114a)보다 넓은 폭을 가질 수 있다. 상기 바이어스 연결전극(114e)은 상기 바이어스 연결 주배선(BML)의 일부와 중첩되도록 배치되어 상기 바이어스 연결홀(104)을 통해 상기 상기 바이어스 연결 주배선(BML)과 전기적으로 연결될 수 있다.
본 실시예서, 상기 리페어선(114d)이 상기 커버전극(114b) 및 상기 바이어스 주배선(114a) 사이를 연결시켜, 상기 바이어스 주배선(114a)을 통해 인가되는 바이어스 전압을 상기 커버전극(114b)을 경유하여 상기 P측 연결전극(114c)으로 전달시키는 것으로 설명하였으나, 상기 리페어선(114d)은 상기 P측 연결전극(114c) 및 상기 바이어스 주배선(114a) 사이를 직접 연결시킬 수도 있다. 이때, 상기 P측 연결전극(114c)은 상기 커버전극(114b)과 일체화된 형태로 형성되지 않을 수 있다.
또한, 상기 리페어선(114d)은 생략될 수 있고, 상기 P측 연결전극(114c)은 상기 바이어스 주배선(114a)과 일체화된 형태로 형성될 수도 있으며, 상기 커버전극(114b)은 상기 바이어스 주배선(114a)과 이격되어 전기적으로 분리된 상태로 배치될 수도 있다.
한편, 상기 바이어스 배선(114)은 비교적 큰 단차를 갖고 있는 상기 PIN 다이오드(80) 상을 지나가도록 배치되므로, 상기 PIN 다이오드(80)의 단차가 형성된 부분을 지나갈 때에는 다른 부분보다 상대적으로 큰 폭을 가질 수 있다. 예를 들어, 상기 바이어스 주배선(114a)의 일부분과 상기 리페어 배선(114d)의 일부분에서 다른 부분보다 상대적으로 큰 폭을 가질 수 있다. 그 결과, 상기 PIN 다이오드(80)의 단차에 의해 상기 바이어스 배선(114)이 단선되는 것을 방지할 수 있다.
상기 제3 보호층(120)은 상기 게이트 패드홀들(105), 상기 데이터 패드홀들(106) 및 상기 바이어스 패드홀들(107)을 노출시키면서 상기 제3 금속패턴(110)을 덮도록 상기 제2 보호층(100) 상에 형성된다. 즉, 상기 제3 보호층(120)은 상기 제3 금속패턴(110)을 덮도록 상기 제2 보호층(100) 상에 형성되되, 상기 비센싱영역 중 상기 게이트 패드홀들(105), 상기 데이터 패드홀들(106) 및 상기 바이어스 패드홀들(107)이 형성된 부분에는 형성되지 않는다. 한편, 상기 제3 보호층(120)은 무기물, 일례로 SiNx(약 4000Å)으로 이루어질 수 있다.
상기 패드 투명전극 패턴(130)은 상기 제3 보호층(120)에 의해 커버되지 않도록 상기 제2 보호층(100) 상에 형성되고, 예를 들어 ITO(약 400Å)으로 이루어질 수 있다. 상기 패드 투명전극 패턴(130)은 게이트패드 투명전극들(132), 데이터패드 투명전극들(134) 및 바이어스패드 투명전극들(136)을 포함할 수 있다. 상기 게이트패드 투명전극들(132) 각각은 상기 게이트 패드전극(74)과 중첩되도록 상기 게이트 패드전극(74)의 길이방향으로 연장되어, 상기 게이트 패드홀(105)을 통해 상기 게이트 패드전극(74)과 전기적으로 연결될 수 있다. 상기 데이터패드 투명전극들(134) 각각은 상기 데이터 패드전극(76)과 중첩되도록 상기 데이터 패드전극(76)의 길이방향으로 연장되어, 상기 데이터 패드홀(106)을 통해 상기 데이터 패드전극(76)과 전기적으로 연결될 수 있다. 상기 바이어스패드 투명전극(136)은 상기 바이어스 패드전극(78)과 중첩되도록 상기 바이어스 패드전극(78)의 길이방향으로 연장되어, 상기 바이어스 패드홀(107)을 통해 상기 바이어스 패드전극(78)과 전기적으로 연결될 수 있다.
한편, 상기 게이트 패드전극(74) 및 이와 전기적으로 연결된 상기 게이트패드 투명전극(132)은 도 1에서의 게이트 패드(GP)를 형성하고, 상기 데이터 패드전극(76) 및 이와 전기적으로 연결된 상기 데이터패드 투명전극(134)은 도 1에서의 데이터 패드(DP)를 형성하며, 상기 바이어스 패드전극(78) 및 이와 전기적으로 연결된 상기 바이어스패드 투명전극(136)은 도 1에서의 바이어스 패드(BP)를 형성할 수 있다.
상기 유기 절연층(140)은 상기 패드 투명전극 패턴(130)이 노출되도록 상기 제3 보호층(120) 상에 형성되고, 평탄화된 상면을 가질 수 있다. 예를 들어, 상기 유기 절연층(140)은 약 1.2 um의 두께로 형성될 수 있다. 한편, 상기 유기 절연층(140) 상에는 엑스레이를 광을 변환시켜주는 신틸레이터층(미도시)이 부착되거나 증착공정을 통해 형성될 수도 있다.
이하, 위에서 설명한 엑스레이 디텍터 패널의 제조방법을 상세하게 설명하고자 한다.
도 3a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 게이트 배선이 형성되는 과정을 설명하기 위한 평면도이고, 도 3b는 도 3a의 Ⅱ1-Ⅱ1'선을 따라 절단한 단면도이며, 도 3c는 도 3a의 Ⅱ2-Ⅱ2'선을 따라 절단한 단면도이다.
도 3a, 도 3b 및 도 3c를 참조하면, 우선 상기 베이스 기판(10) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층을 제1 마스크를 통해 패터닝(patterning)하여 상기 게이트 배선들(20)을 형성한다. 여기서, 상기 게이트 금속층을 상기 제1 마스크를 통해 패터닝한다는 의미는 포토 레지스트층을 상기 게이트 금속층 상에 형성하고, 상기 포토 레지스트층을 상기 제1 마스크를 통해 노광시켜 일부를 제거하여 포토 레지스트 패턴을 형성한 후, 상기 포토 레지스트 패턴을 통해 상기 게이트 금속층의 일부를 식각하여 상기 게이트 배선(20)을 형성하고, 상기 포토 레지스트 패턴을 제거한다는 뜻을 말한다. 이하, 임의의 층을 마스크를 통해 패터닝한다는 의미도 위에서 설명한 것과 유사하므로, 이에 대한 자세한 설명은 생략하기로 하겠다.
한편, 상기 게이트 금속층은 예를 들어, AlNd(약 2500Å)/Mo(약 500Å)의 이중층으로 형성될 수 있다. 또한, 상기 게이트 배선들(20) 각각은 상기 게이트 주배선(22), 상기 게이트 전극들(24) 및 상기 게이트패드 연결전극(26)을 포함할 수 있다.
도 4a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 액티브 패턴이 형성되는 과정을 설명하기 위한 평면도이고, 도 4b는 도 4a의 Ⅲ1-Ⅲ1'선을 따라 절단한 단면도이며, 도 4c는 도 4a의 Ⅲ2-Ⅲ2'선을 따라 절단한 단면도이다.
도 4a, 도 4b 및 도 4c를 참조하면, 상기 게이트 배선들(20)을 형성한 후, 상기 게이트 배선들(20)을 덮도록 상기 베이스 기판(10) 상에 상기 게이트 절연층(30)을 형성한다. 이때, 상기 게이트 절연층(110)은 무기물, 예를 들어 SiNx(약 4500Å)으로 이루어질 수 있다.
이후, 상기 게이트 절연층 상에 액티브층을 형성한 후, 제2 마스크를 통해 상기 액티브층을 패터닝하여, 상기 게이트 전극들(24)과 중첩되는 상기 액티브 패턴들(40)을 형성한다. 이때, 상기 액티브층은 예를 들어 a-Si(4500Å)/N+a-Si(500Å)의 이중층으로 이루어질 수 있다.
도 5a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제1 금속패턴이 형성되는 과정을 설명하기 위한 평면도이고, 도 5b는 도 5a의 Ⅳ1-Ⅳ1'선을 따라 절단한 단면도이며, 도 5c는 도 5a의 Ⅳ2-Ⅳ2'선을 따라 절단한 단면도이다.
도 5a, 도 5b 및 도 5c를 참조하면, 상기 액티브 패턴들(40)을 형성한 후, 상기 액티브 패턴들(40)을 덮도록 상기 게이트 절연층(30) 상에 제1 금속층을 형성하고, 제3 마스크를 통해 상기 제1 금속층을 패터닝하여 상기 제1 금속패턴(50)을 형성한다.
한편, 상기 제1 금속층은 예를 들어, Cr(약 4500Å)/CrNx(약 100~200Å)의 이중층으로 이루어질 수 있다. 또한, 상기 제1 금속패턴(50)은 상기 소스 전극들(52), 상기 소스 연결전극들(54), 상기 드레인 전극들(56) 및 상기 드레인 연결전극들(58)을 포함할 수 있다. 또한, 상기 제1 금속패턴(50)을 형성할 때, 상기 액티브 패턴들(40)의 일부를 식각할 수도 있다. 예를 들어, 상기 소스 전극(52) 및 상기 드레인 전극(56) 사이와 대응되는 상기 액티브 패턴(40)의 부분 중 N+a-Si층을 제거할 수 있다.
도 6a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제1 보호층이 형성되는 과정을 설명하기 위한 평면도이고, 도 6b는 도 6a의 Ⅴ1-Ⅴ1'선을 따라 절단한 단면도이며, 도 6c는 도 6a의 Ⅴ2-Ⅴ2'선을 따라 절단한 단면도이다.
도 6a, 도 6b 및 도 6c를 참조하면, 상기 제1 금속패턴(50)을 형성한 후, 상기 제1 금속패턴(50)을 덮도록 상기 게이트 절연층(10) 상에 상기 제1 보호층(60)을 형성한 후, 제4 마스크를 통해 상기 제1 보호층(60)을 패터닝한다. 그 결과, 상기 제1 보호층(60)에는 상기 게이트패드 연결홀들(62) 및 상기 드레인 콘택홀들(64)이 형성될 수 있다. 이때, 상기 게이트패드 연결홀들(62)은 상기 제1 보호층(60) 및 상기 게이트 절연층(30)이 한꺼번에 패터닝되어 상기 게이트패드 연결전극들(26)의 일부를 각각 노출시킨다. 한편, 상기 제1 보호층(60)은 무기물, 일례로 SiNx(약 500Å)로 형성될 수 있다.
도 7a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 P측 투명전극이 형성되는 과정을 설명하기 위한 평면도이고, 도 7b는 도 7a의 Ⅵ1-Ⅵ1'선을 따라 절단한 단면도이며, 도 7c는 도 7a의 Ⅵ2-Ⅵ2'선을 따라 절단한 단면도이다.
도 7a, 도 7b 및 도 7c를 참조하면, 상기 제1 보호층(60)을 형성한 후, 상기 제1 보호층(60) 상에 제2 금속층(70L), PIN 다이오드층(80L) 및 제1 투명 전극층을 순차적으로 적층한다. 이어서, 제5 마스크를 통해 상기 제1 투명 전극층을 패터닝하여 상기 P측 투명전극들(90)을 형성한다.
한편, 상기 제2 금속층(70L)은 예를 들어 Cr(약 4500Å)/CrNx(약 100~200Å)의 이중층으로 이루어질 수 있다. 또한, 상기 PIN 다이오드층(80L)은 예를 들어 N+a-Si(약 200Å)으로 이루어진 N형 반도체층(82L), 상기 N형 반도체층(82L) 상에 형성되고 a-Si(약 1.5 um)으로 이루어진 진성 반도체층(84L), 및 상기 진성 반도체층(84L) 상에 형성되고 P+a-Si(약 50Å)으로 이루어진 P형 반도체층(86L)을 포함할 수 있다. 또한, 상기 제1 투명 금속층은 예를 들어 ITO(약 400Å)로 이루어질 수 있다.
도 8a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 PIN 다이오드가 형성되는 과정을 설명하기 위한 평면도이고, 도 8b는 도 8a의 Ⅶ1-Ⅶ1'선을 따라 절단한 단면도이며, 도 8c는 도 8a의 Ⅶ2-Ⅶ2'선을 따라 절단한 단면도이다.
도 8a, 도 8b 및 도 8c를 참조하면, 상기 P측 투명전극들(90)을 형성한 후, 제6 마스크를 통해 상기 PIN 다이오드층(80L)을 패터닝하여, 상기 PIN 다이오드들(80)을 형성한다. 즉, 상기 P형 반도체층(86L), 상기 진성 반도체층(84L) 및 상기 N형 반도체층(82L)을 한 번에 패터닝하여, 상기 P형 반도체 패턴(86), 상기 진성 반도체 패턴(84) 및 상기 N형 반도체 패턴(82)을 형성한다.
예를 들어, 상기 PIN 다이오드층(80L)를 플라즈마에 의한 건식 식각 방법으로 패터닝하여, 상기 PIN 다이오드들(80)을 형성할 수 있다. 이때, 상기 PIN 다이오드들(80)의 측면은 상기 건식 식각에 의해 데미지를 입을 수 있고, 그 결과 미세한 누설전류가 상기 PIN 다이오드들(80)의 측면을 따라 흐를 수 있다. 따라서, 상기 건식 식각이 이루어진 후, 플루오르화 수소(Hydrogen Fluoride, HF)와 같은 식각을 통해 습식 식각하여, 상기 PIN 다이오드들(80)의 측면의 일부를 제거함으로써, 상기 건식 식각에 의한 데미지를 제거 또는 완화시킬 수 있다.
도 9a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제2 금속패턴이 형성되는 과정을 설명하기 위한 평면도이고, 도 9b는 도 9a의 Ⅷ1-Ⅷ1'선을 따라 절단한 단면도이며, 도 9c는 도 9a의 Ⅷ2-Ⅷ2'선을 따라 절단한 단면도이다.
도 9a, 도 9b 및 도 9c를 참조하면, 상기 PIN 다이오드들(80)을 형성한 후, 제7 마스크를 통해 상기 제2 금속층(70L)을 패터닝하여, 상기 제2 금속패턴(70)을 형성한다. 이때, 상기 제2 금속패턴(70)은 상기 N측 전극들(72), 상기 게이트 패드전극들(74), 상기 데이터 패드전극들(76), 상기 바이어스 패드전극들(78) 및 상기 바이어스 연결배선(BL)을 포함할 수 있다.
도 10a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제2 보호층이 형성되는 과정을 설명하기 위한 평면도이고, 도 10b는 도 10a의 Ⅸ1-Ⅸ1'선을 따라 절단한 단면도이며, 도 10c는 도 10a의 Ⅸ2-Ⅸ2'선을 따라 절단한 단면도이다.
도 10a, 도 10b 및 도 10c를 참조하면, 상기 제2 금속패턴(70)을 형성한 후, 상기 P측 투명전극들(90)을 덮도록 상기 제1 보호층(60) 상에 상기 제2 보호층(100)을 형성하고, 이어서 제8 마스크를 통해 상기 제2 보호층(100)을 패터닝한다. 그 결과, 상기 제2 보호층(100)에는 상기 P측 콘택홀들(101), 상기 데이터 콘택홀들(102), 상기 데이터패드 연결홀들(103), 상기 바이어스 연결홀들(104), 상기 게이트 패드홀들(105), 상기 데이터 패드홀들(106), 및 상기 바이어스 패드홀들(107)이 형성될 수 있다. 이때, 상기 데이터 콘택홀들(102)은 상기 제1 및 제2 보호층들(60, 100)이 한꺼번에 패터닝되어 상기 소스 연결전극들(54)의 일부를 각각 노출시킨다. 한편, 상기 제2 보호층(100)은 무기물, 일례로 일례로 SiONx(약 14500Å)/SiO2(약 500Å)의 이중층으로 이루어질 수 있다.
도 11a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제3 금속패턴이 형성되는 과정을 설명하기 위한 평면도이고, 도 11b는 도 11a의 Ⅹ1-Ⅹ1'선을 따라 절단한 단면도이며, 도 11c는 도 11a의 Ⅹ2-Ⅹ2'선을 따라 절단한 단면도이다.
도 11a, 도 11b 및 도 11c를 참조하면, 상기 제2 보호층(100)을 형성한 후, 상기 제2 보호층(100) 상에 제3 금속층을 형성한 후, 제9 마스크를 통해 상기 제3 금속층을 패터닝하여, 상기 제3 금속패턴(130)을 형성한다. 이때, 상기 제3 금속패턴(110)은 상기 데이터 배선들(112) 및 상기 바이어스 배선들(114)을 포함할 수 있다.
한편, 상기 제3 금속층은 상기 제2 금속층(70L)보다 낮은 전기저항값을 갖는 물질로 이루어질 수 있다. 예를 들어, 상기 제3 금속층은 Mo(약 500Å)/Al(약 5000Å)/Mo(약 500Å)의 3중층으로 이루어질 수 있다.
도 12a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 제3 보호층이 형성되는 과정을 설명하기 위한 평면도이고, 도 12b는 도 12a의 XI1-XI1'선을 따라 절단한 단면도이며, 도 12c는 도 12a의 XI2-XI2'선을 따라 절단한 단면도이다.
도 12a, 도 12b 및 도 12c를 참조하면, 상기 제3 금속패턴(110)을 형성한 후, 상기 제3 금속패턴(110)을 덮도록 상기 제2 보호층(100) 상에 상기 제3 보호층(120)을 형성하고, 제10 마스크를 통해 상기 제3 보호층(120)을 패터닝하여, 상기 제3 보호층(120)의 일부를 제거한다. 그 결과, 상기 제3 보호층(120)은 상기 게이트 패드홀들(105), 상기 데이터 패드홀들(106) 및 상기 바이어스 패드홀들(107)이 노출되도록 상기 제2 보호층(100) 상에 형성될 수 있다. 한편, 상기 제3 보호층(120)은 무기물, 일례로 SiNx(약 4000Å)으로 이루어질 수 있다.
도 13a는 도 1의 엑스레이 디텍터 패널의 제조과정 중 패드 투명전극 패턴이 형성되는 과정을 설명하기 위한 평면도이고, 도 13b는 도 13a의 XⅡ1-XⅡ1'선을 따라 절단한 단면도이며, 도 13c는 도 13a의 XⅡ2-XⅡ2'선을 따라 절단한 단면도이다.
도 13a, 도 13b 및 도 13c를 참조하면, 상기 제3 보호층(120)을 형성한 후, 상기 제3 보호층(120)을 덮도록 상기 제2 보호층(100) 상에 제2 투명 전극층을 형성하고, 제11 마스크를 통해 상기 제2 투명 전극층을 패터닝하여 상기 패드 투명전극 패턴(130)을 형성한다. 이때, 상기 패드 투명전극 패턴(130)은 상기 게이트패드 투명전극들(132), 상기 데이터패드 투명전극들(134) 및 상기 바이어스패드 투명전극들(136)을 포함할 수 있다. 또한, 상기 제2 투명 전극층은 예를 들어, ITO(약 400Å)으로 이루어질 수 있다.
한편, 본 실시예에서, 상기 패드 투명전극 패턴(130)이 상기 제3 보호층(120)을 형성한 후에 형성되는 것으로 설명하였으나, 이와 다르게 상기 패드 투명전극 패턴(130)이 먼저 형성되고, 나중에 상기 제3 보호층(120)이 형성될 수도 있다.
이어서, 도 2a, 도 2b, 도 2c 및 도 2d를 참조하면, 상기 패드 투명전극 패턴(130)을 형성한 후, 상기 제3 보호층(120) 및 상기 패드 투명전극 패턴(130)을 덮도록 상기 제2 보호층(100) 상에 상기 유기 절연층(140)을 형성하고, 제12 마스크를 통해 상기 유기 절연층(140)을 패터닝하여, 상기 패드 투명전극 패턴(130)이 노출되도록 상기 유기 절연층(140)의 일부를 제거할 수 있다. 이때, 상기 유기 절연층(140)은 약 1.2 um의 두께로 형성될 수 있고, 평탄화된 상면을 가질 수 있다.
이와 같이 본 실시예에 따르면, 상기 데이터 배선들(112)이 상기 제1 금속층보다 낮은 전기 저항값을 갖는 금속물질로 이루어진 상기 제3 금속층이 패터닝되어 형성됨에 따라, 상기 PIN 다이오드들(80)에서 센싱된 센싱신호를 상기 데이터 배선들(112)을 통해 보다 효율적으로 전송시킬 수 있다.
<실시예 2>
도 14a는 본 발명의 제2 실시예에 따른 엑스레이 디텍터 패널의 일부를 확대해서 도시한 평면도이고, 도 14b는 도 14a의 XⅢ-XⅢ'선을 따라 절단한 단면도이다.
본 실시예에 의한 엑스레이 디텍터 패널은 바이어스 연결배선(BL)이 게이트 배선들(20)과 동일층에 형성되는 것을 제외하면, 도 1와 도 2a 내지 도 2d를 통해 설명한 제1 실시예에 의한 엑스레이 디텍터 패널과 실질적으로 동일하므로, 상기 바이어스 연결배선(BL)을 제외한 다른 구성요소들에 대한 자세한 설명은 생략하고, 이들에 대한 참조부호도 상기 제1 실시예와 동일하게 부여하겠다.
도 14a 및 도 14b를 참조하면, 상기 바이어스 연결배선(BL)은 상기 게이트 배선들(20)과 동일층에 형성된다. 즉, 상기 바이어스 연결배선(BL)은 상기 베이스 기판(10) 상에 형성되고, 상기 게이트 절연층(30)에 의해 덮여진다. 여기서, 상기 바이어스 연결배선(BL)에 대한 형상은 상기 제1 실시예서와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략하기로 한다.
상기 바이어스 배선들(114) 각각의 단부, 즉 상기 바이어스 연결전극들(114e)은 상기 바이어스 연결배선(BL)과 중첩되게 상기 제2 보호층(100) 상에 형성되고, 상기 제1 및 제2 보호층들(60, 100)과 상기 게이트 절연층(30)에 걸쳐 형성된 바이어스 연결홀(104)를 통해 상기 바이어스 연결배선(BL)과 전기적으로 연결된다.
또한, 상기 바이어스 패드전극들(78) 각각은 상기 바이어스 연결배선(BL)의 단부와 중첩되도록 연장되고, 상기 제1 보호층(60) 및 상기 게이트 절연층(30)에 걸쳐 형성된 바이어스패드 연결홀(66)에 의해 상기 바이어스 연결배선(BL)의 단부와 전기적으로 연결된다.
이하, 위에서 설명한 엑스레이 디텍터 패널의 제조방법을 상세하게 설명하고자 한다. 여기서, 상기 엑스레이 디텍터 패널의 제조방법은 상기 바이어스 연결배선(BL)에 대한 내용을 제외하면, 도 3a 내지 도 13c를 통해 설명한 엑스레이 디텍터 패널의 제조방법과 실질적으로 동일하므로, 상기 바이어스 연결배선(BL)을 제외한 나머지 내용에 대한 자세한 설명은 생략하기로 한다.
도 14a 및 도 14b과, 도 3a, 도 3b 및 도 3c를 참조하면, 우선 상기 베이스 기판(10) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층을 제1 마스크를 통해 패터닝(patterning)하여 상기 게이트 배선들(20) 및 상기 바이어스 연결배선(BL)을 형성한다. 여기서, 상기 게이트 금속층은 예를 들어, AlNd(약 2500Å)/Mo(약 500Å)의 이중층으로 형성될 수 있다.
도 14a 및 도 14b과, 도 6a, 도 6b 및 도 6c를 참조하면, 상기 제1 금속패턴(50)을 형성한 후, 상기 제1 금속패턴(50)을 덮도록 상기 게이트 절연층(10) 상에 상기 제1 보호층(60)을 형성한 후, 제4 마스크를 통해 상기 제1 보호층(60)을 패터닝한다. 그 결과, 상기 제1 보호층(60)에는 상기 게이트패드 연결홀들(62), 상기 드레인 콘택홀들(64) 및 상기 바이어스패드 연결홀들(66)이 형성될 수 있다. 이때, 상기 게이트패드 연결홀들(62) 및 상기 바이어스패드 연결홀들(66)은 상기 제1 보호층(60) 및 상기 게이트 절연층(30)이 한꺼번에 패터닝되어 상기 게이트패드 연결전극들(26)의 일부를 각각 노출시킨다. 한편, 상기 제1 보호층(60)은 무기물, 일례로 SiNx(약 500Å)로 형성될 수 있다.
도 14a 및 도 14b과, 도 10a, 도 10b 및 도 10c를 참조하면, 상기 제2 금속패턴(70)을 형성한 후, 상기 P측 투명전극들(90)을 덮도록 상기 제1 보호층(60) 상에 상기 제2 보호층(100)을 형성하고, 이어서 제8 마스크를 통해 상기 제2 보호층(100)을 패터닝한다. 그 결과, 상기 제2 보호층(100)에는 상기 P측 콘택홀들(101), 상기 데이터 콘택홀들(102), 상기 데이터패드 연결홀들(103), 상기 바이어스 연결홀들(104), 상기 게이트 패드홀들(105), 상기 데이터 패드홀들(106), 및 상기 바이어스 패드홀들(107)이 형성될 수 있다. 이때, 상기 데이터 콘택홀들(102)은 상기 제1 및 제2 보호층들(60, 100)이 한꺼번에 패터닝되어 상기 소스 연결전극들(54)의 일부를 각각 노출시키고, 상기 바이어스 연결홀들(104)은 상기 제1 및 제2 보호층들(60, 100)과 상기 게이트 절연층(30)이 한꺼번에 패터닝되어 상기 바이어스 연결배선(BL)의 일부를 각각 노출시킨다. 한편, 상기 제2 보호층(100)은 무기물, 일례로 일례로 SiONx(약 14500Å)/SiO2(약 500Å)의 이중층으로 이루어질 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
TFT : 박막 트랜지스터 GP : 게이트 패드
GPB : 게이트 패드블럭 DP : 데이터 패드
DPB : 데이터 패드블럭 BP : 바이어스 패드
BP1, BP2 : 제1 바이어스 패드, 제2 바이어스 패드
BL : 바이어스 연결배선 BML : 바이어스 연결 주배선
BML1, BML2 : 제1 바이어스 연결 패드배선, 제2 바이어스 연결 패드배선
10 : 베이스 기판 20 : 게이트 배선
22 : 게이트 주배선 24 : 게이트 전극
26 : 게이트패드 연결전극 30 : 게이트 절연층
40 : 액티브 패턴 50 : 제1 금속패턴
52 : 소스 전극 52a : 소스 채널부
52b : 소스 연결부 54 : 소스 연결전극
56 : 드레인 전극 56a : 드레인 채널부
56b : 드레인 연결부 58 : 드레인 연결전극
60 : 제1 보호층 62 : 게이트패드 연결홀
64 : 드레인 콘택홀 70 : 제2 금속패턴
70L : 제2 금속층 72 : N측 전극
74 : 게이트 패드전극 76 : 데이터 패드전극
78 : 바이어스 패드전극 80 : PIN 다이오드
80L : PIN 다이오드층 82 : N형 반도체 패턴
84 : 진성 반도체 패턴 86 : P형 반도체 패턴
90 : P측 투명전극 100 : 제2 보호층
101 : P측 콘택홀 102 : 데이터 콘택홀
103 : 데이터패드 연결홀 104 : 바이어스 연결홀
105 : 게이트 패드홀 106 : 데이터 패드홀
107 : 바이어스 패드홀 110 : 제3 금속패턴
112 : 데이터 배선 112a : 데이터 주배선
112b : 데이터 연결전극 112c : 데이터패드 연결전극
114 : 바이어스 배선 114a : 바이어스 주배선
114b : 커버전극 114c : P측 연결전극
114d : 리페어선 114e : 바이어스 연결전극
120 : 제3 보호층 130 : 패드 투명전극 패턴
132 : 게이트패드 투명전극 134 : 데이터패드 투명전극
136 : 바이어스패드 투명전극 140 : 유기 절연층
66 : 바이어스패드 연결홀

Claims (19)

  1. 베이스 기판 상에 형성되고, 제1 방향으로 연장된 게이트 주배선 및 상기 게이트 주배선으로부터 분기된 게이트 전극을 포함하는 게이트 배선;
    상기 게이트 배선을 덮도록 상기 베이스 기판 상에 형성된 게이트 절연층;
    상기 게이트 전극과 중첩되도록 상기 게이트 절연층 상에 형성된 액티브 패턴;
    상기 게이트 절연층 상에 형성되고, 상기 액티브 패턴의 일부와 중첩되는 소스 전극, 상기 소스 전극과 연결된 소스 연결전극, 상기 소스 전극과 이격되게 상기 액티브 패턴의 일부와 중첩되는 드레인 전극, 및 상기 드레인 전극과 연결된 드레인 연결전극을 포함하는 제1 금속패턴;
    상기 제1 금속패턴을 덮도록 상기 게이트 절연층 상에 형성된 제1 보호층;
    상기 제1 보호층에 형성된 드레인 콘택홀을 통해 상기 드레인 연결전극과 전기적으로 연결된 N측 전극을 포함하는 제2 금속패턴;
    상기 N측 전극 상에 형성된 PIN 다이오드;
    상기 PIN 다이오드 상에 형성된 P측 투명전극;
    상기 P측 투명전극을 덮도록 상기 제1 보호층 상에 형성된 제2 보호층; 및
    상기 제2 보호층 상에 형성되고, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고 상기 제1 및 제2 보호층들에 걸쳐 형성된 데이터 콘택홀을 통해 상기 소스 연결전극과 전기적으로 연결된 데이터 배선, 및 상기 데이터 배선과 이격되게 상기 제2 방향을 따라 연장되어 상기 액티브 패턴을 커버하고 상기 제2 보호층에 형성된 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 바이어스 배선을 포함하는 제3 금속패턴을 포함하는 엑스레이 디텍터 패널.
  2. 제1항에 있어서, 상기 게이트 배선은 상기 게이트 배선의 일단과 연결된 게이트패드 연결전극을 더 포함하고,
    상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 제1 및 제2 보호층들에 걸쳐 형성된 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결된 데이터패드 연결전극을 포함하고,
    상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 제2 보호층에 형성된 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결된 바이어스 연결전극을 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  3. 제2항에 있어서, 상기 바이어스 배선은
    상기 바이어스 주배선 및 상기 바이어스 연결전극 사이를 전기적으로 연결시키는 리페어선을 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  4. 제3항에 있어서, 상기 커버전극 및 상기 P측 연결전극은 서로 연결되어 상기 제2 방향을 따라 연장된 형상을 갖고,
    상기 리페어선은 상기 바이어스 주배선 및 상기 커버전극 사이에 배치되어 전기적으로 연결시키는 것을 특징으로 하는 엑스레이 디텍터 패널.
  5. 제2항에 있어서, 상기 제2 금속패턴은
    상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결된 게이트 패드전극;
    상기 제2 보호층에 형성된 데이터패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 데이터패드 연결전극과 전기적으로 연결된 데이터 패드전극;
    상기 바이어스 연결전극과 중첩되도록 상기 제1 방향을 따라 연장되고, 상기 제2 보호층에 형성된 바이어스패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 바이어스 연결전극과 전기적으로 연결된 바이어스 연결배선; 및
    상기 바이어스 연결배선의 일단과 연결된 바이어스 패드전극을 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  6. 제2항에 있어서, 상기 베이스 기판 상에 형성되어 상기 게이트 절연층에 의해 덮여지고, 상기 바이어스 연결전극과 중첩되도록 상기 제1 방향을 따라 연장되며, 상기 제1 및 제2 보호층들과 상기 게이트 절연층에 걸쳐 형성된 바이어스패드 연결홀을 통해 상기 제1 및 제2 보호층들과 상기 게이트 절연층을 관통한 상기 바이어스 연결전극과 전기적으로 연결된 바이어스 연결배선을 더 포함하고,
    상기 제2 금속패턴은
    상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결된 게이트 패드전극;
    상기 제2 보호층에 형성된 데이터패드 연결홀을 통해 상기 제2 보호층을 관통한 상기 데이터패드 연결전극과 전기적으로 연결된 데이터 패드전극; 및
    상기 바이어스 연결배선의 단부와 중첩되도록 연장되고, 상기 제1 보호층 및 상기 게이트 절연층에 걸쳐 형성된 바이어스패드 연결홀을 통해 상기 바이어스 연결배선의 단부와 전기적으로 연결된 바이어스 패드전극을 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  7. 제5항 또는 제6항에 있어서, 상기 제2 보호층 상에 형성된 패드 투명전극 패턴을 더 포함하고,
    상기 패드 투명전극 패턴은
    상기 제2 보호층에 형성된 게이트 패드홀을 통해 상기 게이트 패드전극과 전기적으로 연결된 게이트패드 투명전극;
    상기 제2 보호층에 형성된 데이터 패드홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 투명전극; 및
    상기 제2 보호층에 형성된 바이어스 패드홀을 통해 상기 바이어스 패드전극과 전기적으로 연결된 바이어스패드 투명전극을 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  8. 제7항에 있어서, 상기 패드 투명전극 패턴을 노출시키면서 상기 제3 금속패턴을 덮도록 상기 제2 보호층 상에 형성된 제3 보호층을 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  9. 제8항에 있어서, 상기 패드 투명전극 패턴이 노출되도록 상기 제3 보호층 상에 형성되고, 평탄화된 상면을 갖는 유기 절연층을 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널.
  10. 베이스 기판 상에 형성된 게이트 금속층을 제1 마스크를 통해 패터닝(patterning)하여, 제1 방향으로 연장된 게이트 주배선과 상기 게이트 주배선으로부터 분기된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선을 덮도록 상기 베이스 기판 상에 게이트 절연층을 형성하고, 상기 게이트 절연층 상에 액티브층을 형성한 후, 제2 마스크를 통해 상기 액티브층을 패터닝하여, 상기 게이트 전극과 중첩되는 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴을 덮도록 상기 게이트 절연층 상에 제1 금속층을 형성하고, 제3 마스크를 통해 상기 제1 금속층을 패터닝하여, 상기 액티브 패턴의 일부와 중첩되는 소스 전극, 상기 소스 전극과 연결된 소스 연결전극, 상기 소스 전극과 이격되게 상기 액티브 패턴의 일부와 중첩되는 드레인 전극, 및 상기 드레인 전극과 연결된 드레인 연결전극을 포함하는 제1 금속패턴을 형성하는 단계;
    상기 제1 금속패턴을 덮도록 상기 게이트 절연층 상에 제1 보호층을 형성한 후, 제4 마스크를 통해 상기 제1 보호층을 패터닝하여, 상기 드레인 연결전극의 일부를 노출시키는 드레인 콘택홀을 형성하는 단계;
    상기 제1 보호층 상에 제2 금속층, PIN 다이오드층 및 제1 투명 전극층을 순차적으로 적층한 후, 제5 마스크를 통해 상기 제1 투명 전극층을 패터닝하여 P측 투명전극을 형성하는 단계;
    제6 마스크를 통해 상기 PIN 다이오드층을 패터닝하여, 상기 P측 투명전극의 하부에 배치된 PIN 다이오드를 형성하는 단계;
    제7 마스크를 통해 상기 제2 금속층을 패터닝하여, 상기 PIN 다이오드의 하부에 배치되고 상기 드레인 콘택홀을 통해 상기 드레인 연결전극과 전기적으로 연결된 N측 전극을 포함하는 제2 금속패턴을 형성하는 단계;
    상기 P측 투명전극을 덮도록 상기 제1 보호층 상에 제2 보호층을 형성한 후, 제8 마스크를 통해 상기 제2 보호층을 패터닝하여 상기 P측 투명전극의 일부를 노출시키는 P측 콘택홀을 형성하고, 동시에 상기 제1 및 제2 보호층들을 패터닝하여 상기 소스 연결전극의 일부를 노출시키는 데이터 콘택홀을 형성하는 단계; 및
    상기 제2 보호층 상에 제3 금속층을 형성한 후, 제9 마스크를 통해 상기 제3 금속층을 패터닝하여, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고 상기 데이터 콘택홀을 통해 상기 소스 연결전극과 전기적으로 연결되는 데이터 배선, 및 상기 데이터 배선과 이격되게 상기 제2 방향을 따라 연장되어 상기 액티브 패턴을 커버하고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 바이어스 배선을 포함하는 제3 금속패턴을 형성하는 단계를 포함하는 엑스레이 디텍터 패널의 제조방법.
  11. 제10항에 있어서, 상기 게이트 배선은 상기 게이트 배선의 일단과 연결된 게이트패드 연결전극을 더 포함하고,
    상기 제4 마스크를 통한 상기 제1 보호층의 패터닝 단계에서는, 상기 제1 보호층 및 상기 게이트 절연층을 관통하여 상기 게이트패드 연결전극의 일부를 노출시키는 게이트패드 연결홀이 더 형성되는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  12. 제11항에 있어서, 상기 제2 금속패턴은 게이트 패드전극, 데이터 패드전극, 바이어스 연결배선, 및 바이어스 패드전극을 더 포함하고,
    상기 게이트 패드전극은 상기 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결되고, 상기 바이어스 연결배선은 상기 제1 방향을 따라 연장되며, 상기 바이어스 패드전극은 상기 바이어스 연결배선의 일단과 연결되고,
    상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는, 상기 데이터 패드전극의 일부를 노출시키는 데이터패드 연결홀 및 상기 바이어스 연결배선의 일부를 노출시키는 바이어스 연결홀이 더 형성되며,
    상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결되고 상기 데이터패드 연결홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 연결전극을 포함하고,
    상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결되고 상기 바이어스 연결홀을 통해 상기 바이어스 연결배선과 전기적으로 연결된 바이어스 연결전극을 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  13. 제11항에 있어서, 상기 제1 마스크를 통한 상기 게이트 금속층의 패터닝 단계에서는, 상기 제1 방향을 따라 연장된 바이어스 연결배선이 더 형성되고,
    상기 제4 마스크를 통한 상기 제1 보호층의 패터닝 단계에서는, 상기 제1 보호층 및 상기 게이트 절연층을 관통하여 상기 바이어스 연결배선의 단부를 노출시키는 바이어스패드 연결홀이 더 형성되며,
    상기 제2 금속패턴은 게이트 패드전극, 데이터 패드전극, 및 바이어스 패드전극을 더 포함하고,
    상기 게이트 패드전극은 상기 게이트패드 연결홀을 통해 상기 게이트패드 연결전극과 전기적으로 연결되고, 상기 바이어스 패드전극은 상기 바이어스 연결배선의 단부와 중첩되도록 연장되어 상기 바이어스패드 연결홀을 통해 상기 바이어스 연결배선의 단부와 전기적으로 연결되며,
    상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는, 상기 데이터 패드전극의 일부를 노출시키는 데이터패드 연결홀 및 상기 바이어스 연결배선의 일부를 노출시키는 바이어스 연결홀이 더 형성되고, 상기 바이어스 연결홀은 상기 제1 및 제2 보호층들과 상기 게이트 절연층을 관통하도록 형성되며,
    상기 데이터 배선은 상기 제2 방향을 따라 연장된 데이터 주배선, 상기 데이터 주배선으로부터 분기되어 상기 데이터 콘택홀을 통해 상기 소스 전극과 전기적으로 연결된 데이터 연결전극, 및 상기 데이터 주배선의 일단과 연결되고 상기 데이터패드 연결홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 연결전극을 포함하고,
    상기 바이어스 배선은 상기 제2 방향을 따라 연장된 바이어스 주배선, 상기 액티브 패턴을 커버하는 커버전극, 상기 바이어스 주배선과 전기적으로 연결되고 상기 P측 콘택홀을 통해 상기 P측 투명전극과 전기적으로 연결된 P측 연결전극, 및 상기 바이어스 주배선의 일단과 연결되고 상기 바이어스 연결홀을 통해 상기 바이어스 연결배선과 전기적으로 연결된 바이어스 연결전극을 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  14. 제12항 또는 제13항에 있어서, 상기 제8 마스크를 통한 상기 제2 보호층의 패터닝 단계에서는,
    상기 게이트 패드전극의 적어도 일부를 노출시키는 게이트 패드홀, 상기 데이터 패드전극의 적어도 일부를 노출시키는 데이터 패드홀, 및 상기 바이어스 패드전극의 적어도 일부를 노출시키는 바이어스 패드홀이 더 형성되는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  15. 제14항에 있어서, 상기 제3 금속패턴을 덮도록 상기 제2 보호층 상에 제3 보호층을 형성한 후, 제10 마스크를 통해 상기 제3 보호층을 패터닝하여, 상기 게이트 패드홀, 상기 데이터 패드홀 및 상기 바이어스 패드홀이 노출되도록 상기 제3 보호층의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  16. 제15항에 있어서, 상기 제3 보호층을 덮도록 상기 제2 보호층 상에 제2 투명 전극층을 형성한 후, 제11 마스크를 통해 상기 제2 투명 전극층을 패터닝하여 패드 투명전극 패턴을 형성하는 단계를 더 포함하고,
    상기 패드 투명전극 패턴은
    상기 게이트 패드홀을 통해 상기 게이트 패드전극과 전기적으로 연결된 게이트패드 투명전극;
    상기 데이터 패드홀을 통해 상기 데이터 패드전극과 전기적으로 연결된 데이터패드 투명전극; 및
    상기 바이어스 패드홀을 통해 상기 바이어스 패드전극과 전기적으로 연결된 바이어스패드 투명전극을 포함하는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
  17. 제16항에 있어서, 상기 제3 보호층 및 상기 패드 투명전극 패턴을 덮도록 상기 제2 보호층 상에 평탄화된 상면을 갖는 유기 절연층을 형성한 후, 제12 마스크를 통해 상기 유기 절연층을 패터닝하여, 상기 패드 투명전극 패턴이 노출되도록 상기 유기 절연층의 일부를 제거하는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  18. 제10항에 있어서, 상기 제2 금속층은
    상기 제1 금속층보다 낮은 전기 저항값을 갖는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
  19. 제18항에 있어서, 상기 제1 금속층은 크롬(Cr) 금속층을 포함하고,
    상기 제2 금속층은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)의 3중 금속층을 포함하는 것을 특징으로 하는 엑스레이 디텍터 패널의 제조방법.
KR1020110055578A 2011-06-09 2011-06-09 엑스레이 디텍터 패널 및 이의 제조방법 KR20120136570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055578A KR20120136570A (ko) 2011-06-09 2011-06-09 엑스레이 디텍터 패널 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055578A KR20120136570A (ko) 2011-06-09 2011-06-09 엑스레이 디텍터 패널 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120136570A true KR20120136570A (ko) 2012-12-20

Family

ID=47903923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055578A KR20120136570A (ko) 2011-06-09 2011-06-09 엑스레이 디텍터 패널 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20120136570A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170132130A (ko) * 2016-04-15 2017-12-01 보에 테크놀로지 그룹 컴퍼니 리미티드 센서, 그 제조 방법 및 전자 디바이스
CN111129045A (zh) * 2018-10-31 2020-05-08 乐金显示有限公司 数字x射线检测器和用于其的薄膜晶体管阵列衬底
KR20200082120A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170132130A (ko) * 2016-04-15 2017-12-01 보에 테크놀로지 그룹 컴퍼니 리미티드 센서, 그 제조 방법 및 전자 디바이스
CN111129045A (zh) * 2018-10-31 2020-05-08 乐金显示有限公司 数字x射线检测器和用于其的薄膜晶体管阵列衬底
KR20200082120A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치

Similar Documents

Publication Publication Date Title
JP5746313B2 (ja) フレキシブル表示装置及びその製造方法
KR102631989B1 (ko) 유기발광 표시장치 및 그 제조방법
US7649586B2 (en) Display device with floating transistor elements on alternating data lines
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN107993983A (zh) 包括具有增强部分的配线的柔性显示装置及其制造方法
CN108695369A (zh) 具有微盖层的显示装置及其制造方法
KR20130110392A (ko) 액정표시장치 및 그 제조방법
TW201327512A (zh) 顯示面板之陣列基板結構及其製作方法
KR20150002422A (ko) 유기발광표시장치 및 그의 제조방법
JP5379418B2 (ja) 半導体装置のテスト構造物
KR20220116138A (ko) 플렉서블 표시 장치
KR20120136570A (ko) 엑스레이 디텍터 패널 및 이의 제조방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
KR20120136574A (ko) 엑스레이 디텍터 패널
JP2000356858A (ja) 表示装置用アレイ基板及びその製造方法
KR20120095543A (ko) 엑스레이 디텍터 패널 및 이의 제조방법
KR102080481B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20080021863A (ko) 표시 기판 및 이의 제조 방법
KR20120136576A (ko) 엑스레이 디텍터 패널
KR20140095357A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
CN113611700B (zh) 显示面板母板
KR100740936B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20120136573A (ko) 엑스레이 디텍터 패널
KR20000038143A (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
CN114220830B (zh) 柔性显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right