CN108257974A - 阵列基板、显示装置以及制备阵列基板的方法 - Google Patents
阵列基板、显示装置以及制备阵列基板的方法 Download PDFInfo
- Publication number
- CN108257974A CN108257974A CN201810002772.7A CN201810002772A CN108257974A CN 108257974 A CN108257974 A CN 108257974A CN 201810002772 A CN201810002772 A CN 201810002772A CN 108257974 A CN108257974 A CN 108257974A
- Authority
- CN
- China
- Prior art keywords
- substrate
- array substrate
- metal structure
- protection layer
- antistatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000011347 resin Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 22
- 238000009825 accumulation Methods 0.000 abstract description 21
- 230000005611 electricity Effects 0.000 abstract description 17
- 230000003068 static effect Effects 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 91
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000008358 core component Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了阵列基板、显示装置以及制备阵列基板的方法。具体的,本发明提出了一种阵列基板,包括:衬底,所述衬底上限定出显示区以及非显示区;多个连接端以及金属结构,所述连接端以及所述金属结构设置在所述非显示区中;以及防静电保护层,所述防静电保护层设置在所述非显示区中,以及其中,所述防静电保护层覆盖所述金属结构远离所述衬底一侧且未被其他结构覆盖的表面,以及所述连接端远离所述衬底一侧表面的至多一部分。由此,该防静电保护层可以防止阵列基板的非显示区在刻蚀过程中产生静电积累,进而避免了该积累的静电传递到显示区影响显示区的性能,从而提高了该阵列基板的性能以及产品良率。
Description
技术领域
本发明涉及液晶显示技术领域,具体地,涉及阵列基板、显示装置以及制备阵列基板的方法。
背景技术
近年来,薄膜晶体管液晶显示器(Thin film Transistor liquid crystaldisplay,TFT-LCD)因其体积小、功耗低、无辐射等优点被广泛应用于电视、手机、笔记本电脑以及手持终端设备等领域。TFT-LCD主要由显示屏、驱动电路和背光源三大核心部件组成,其中,显示屏的工作原理是在平行设置的阵列基板和彩色滤光片基板当中放置液晶分子,通过在阵列基板和彩色滤光片基板之间施加电压来控制液晶分子改变方向,将背光源的光线折射出来产生画面。薄膜晶体管(Thin film Transistor,TFT)基板,即阵列基板,作为显示屏的核心部件,其性能显得尤为重要。
然而,目前的阵列基板、显示装置以及制备阵列基板的方法仍有待改进。
发明内容
本发明是基于发明人对以下事实的发现和认识而作出的:
发明人发现,目前的阵列基板普遍存在抗静电能力不足以及产品良率较低的问题。发明人经过深入研究以及大量实验发现,这主要是由阵列基板的非显示区在制造过程中容易产生静电积累,该积累的静电容易传递到显示区,并引起静电放电现象(ESD)造成的。随着生产工艺的复杂化,阵列基板在制造过程中所经过的设备也在增加,同时产品受到静电击穿的概率也越来越大。目前的阵列基板,需要在最上面覆盖一层树脂,以满足平整性以及装配需求,但通常要将覆盖在阵列基板非显示区的树脂掏空(通过构图工艺刻蚀去除),以便非显示区中的各连接端和金属结构与驱动电路连接、方便后续测试等。由于此设计,在该阵列基板的制备过程,对树脂等结构进行刻蚀(特别是干法刻蚀)时,该区域的连接端和金属结构完全暴露在刻蚀设备中,因此非显示区的连接端和金属结构容易产生静电积累。上述部分结构与显示区内的电路相连,因此该处积累的静电可传递到显示区内,进而引起显示区的ESD,造成显示区的源漏电极线短路,产生亮线,降低了产品良率。因此,如果能提出一种方法可以防止非显示区在刻蚀过程中产生静电积累,将在很大程度上解决上述问题。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面,本发明提出了一种阵列基板。该阵列基板包括衬底,所述衬底上限定出显示区以及非显示区;多个连接端以及金属结构,所述连接端以及所述金属结构设置在所述非显示区中;以及防静电保护层,所述防静电保护层设置在所述非显示区中,以及其中,所述防静电保护层覆盖所述金属结构远离所述衬底一侧且未被其他结构覆盖的表面,以及所述连接端远离所述衬底一侧表面的至多一部分。由此,该防静电保护层可以防止阵列基板,特别是非显示区在刻蚀过程中产生静电积累,进而避免了该积累的静电传递到显示区影响显示区的性能,从而提高了该阵列基板的性能以及产品良率。
根据本发明的实施例,该阵列基板进一步包括:平坦化层,所述平坦化层设置在薄膜晶体管的源漏电极远离所述衬底的一侧,所述防静电保护层是由所述平坦化层延伸至所述非显示区而形成的。由此,可以使该阵列基板的表面更加平整,并且可以简便地制得所述防静电保护层。
根据本发明的实施例,所述平坦化层是由树脂材料形成的。树脂材料透过率好、响应速度快、平坦性好,并且来源丰富,价格低廉,因此,进一步提高了该阵列基板的使用性能并且降低了生产成本。
根据本发明的实施例,所述防静电保护层覆盖与薄膜晶体管电性相连的所述金属结构。由此,该防静电保护层可以防止所述金属结构在刻蚀过程中产生静电积累,进一步提高了该阵列基板的使用性能。
根据本发明的实施例,所述金属结构包括与栅极线相连的栅极端,所述栅极端远离所述衬底一侧的表面覆盖有栅极绝缘层。由此,该栅极绝缘层和防静电保护层可以防止所述栅极端在刻蚀过程中产生静电积累,进一步提高了该阵列基板的使用性能。
根据本发明的实施例,所述金属结构包括与源漏电极线相连的源漏端,所述防静电保护层覆盖所述源漏端远离所述衬底一侧的表面。由此,该防静电保护层可以防止所述源漏端在刻蚀过程中产生静电积累,进一步提高了该阵列基板的使用性能。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的阵列基板。由此,该显示装置具有前面所述的阵列基板的全部特征以及优点,在此不再赘述。
在本发明的又一方面,本发明提出了一种制备阵列基板的方法。根据本发明的实施例,该方法包括:提供衬底,所述衬底上限定出显示区以及非显示区;形成多个连接端以及金属结构,所述连接端以及所述金属结构设置在所述非显示区中;以及设置防静电保护层,所述防静电保护层设置在所述非显示区中,所述防静电保护层覆盖所述金属结构远离所述衬底一侧且未被其他结构覆盖的表面,以及所述连接端远离所述衬底一侧表面的至多一部分。由此,可以简便地制得所述阵列基板,并且可以防止该阵列基板的非显示区在刻蚀过程中产生静电积累,提高了利用该方法制备的阵列基板的性能。
根据本发明的实施例,形成多个连接端以及金属结构包括:沉积金属层,并通过第一构图工艺,基于所述金属层形成所述多个连接端以及所述金属结构。由此,可以简便地制得所述多个连接端以及金属结构。
根据本发明的实施例,所述阵列基板进一步包括设置在所述显示区中的平坦化层,所述防静电保护层是通过以下步骤实现的:形成所述多个连接端以及所述金属结构之后,在所述衬底上设置树脂层,所述树脂层覆盖所述显示区并延伸至所述非显示区中;通过第二构图工艺,基于所述树脂层形成所述平坦化层以及所述防静电保护层。由此,可以利用简单的生产工艺制得所述平坦化层和所述防静电保护层。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的阵列基板的部分结构示意图;
图2显示了根据本发明一个实施例的阵列基板的剖面结构示意图;
图3显示了现有的阵列基板的部分透视结构示意图;
图4显示了根据本发明一个实施例的阵列基板的部分透视结构示意图;
图5显示了根据本发明一个实施例的阵列基板的部分结构的剖面示意图;
图6显示了根据本发明另一个实施例的阵列基板的部分结构的剖面示意图;
图7显示了根据本发明另一个实施例的阵列基板的部分结构示意图;
图8显示了根据本发明一个实施例的显示装置的结构示意图;
图9显示了根据本发明一个实施例的制备阵列基板的流程示意图;
图10显示了根据本发明另一个实施例的制备阵列基板的流程示意图;以及
图11显示了根据本发明又一个实施例的制备阵列基板的流程示意图。
附图标记说明:
100:衬底;110:显示区;120:非显示区;200:连接端;300:金属结构;310:栅极端;320:源漏端;400:防静电保护层;10:栅极绝缘层;20:栅极线;30:源漏电极线;500:平坦化层;1100:阵列基板;1000:显示装置。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种阵列基板。根据本发明的实施例,参考图1和图2(其中,图2是图1中沿AA’方向的截面图),该阵列基板1100包括:衬底100、连接端200、金属结构300以及防静电保护层400。其中,衬底100上限定出显示区110以及非显示区120,连接端200以及金属结构300设置在非显示区120中,防静电保护层400也设置在非显示区120中,并且防静电保护层400覆盖金属结构300远离衬底100一侧且未被其他结构覆盖的表面,以及连接端200远离衬底100一侧表面的至多一部分。由此,该防静电保护层400可以防止阵列基板1100的非显示区120在刻蚀过程中产生静电积累,进而避免了该积累的静电传递到显示区110影响显示区110的性能,从而提高了该阵列基板1100的性能以及产品良率。
为了方便理解,下面首先对根据本发明实施例的阵列基板防静电的原理进行简单说明:
本领域技术人员可以理解的是,阵列基板上具有较为复杂的电路结构,参考图3,如显示区110中可以具有包括多条栅极线20(即扫描线)、多条源漏电极线30(即数据线)以及多条公共线在内的连接线。其中,多条栅极线20和多条源漏电极线30相互交错形成多个像素单元,多条公共线平行穿插于栅极线20中间,并与上述源漏电极线30交错。栅极线20和源漏电极线30从显示区110延伸至非显示区120,每条公共线连接至设于非显示区120的公共主线上(图中未示出)。而上述电路结构的表面,如在阵列基板的制备过程中累积了电荷,则这一部分电荷容易传递到显示区110的薄膜晶体管等元件中,造成薄膜晶体管的击穿等不良,进而造成该阵列基板的良品率降低。
发明人经过大量实验发现,目前的阵列基板由于ESD而造成的不良,多表现为点灯时在基板中心位置出现亮线。通过FIB以及不同设备不良发生率差异证明,该不良的来源为树脂胶(通常构成平坦化层)刻蚀工艺(Resin Etch)。并且,发明人经大量实验确认,该ESD发生的位置,主要为显示区内与源漏电极相连的源漏电极线。而位于源漏电极线对称位置上的栅极线,则很少会发生ESD现象。发明人经过深入研究发现,这主要是由于在进行树脂胶刻蚀工艺时,通常栅极端以及栅极线的上表面会覆盖有一层栅极氧化层。因此,非显示区的栅极端,并未暴露在树脂胶刻蚀工艺的环境中,也就没有静电从栅极端传递到显示区的栅极线上,产生ESD。因此,如能够对非显示区暴露在外的金属结构统一进行屏蔽,则可以在很大程度上缓解上述短路的问题。
下面,根据本发明的具体实施例,对根据本发明实施例的阵列基板进行详细说明:
根据本发明的实施例,上述显示区110和非显示区120的具体大小和位置不受特别限制,只要显示区110位于衬底100的内部表面,非显示区120位于显示区110的外围即可。
根据本发明的实施例,连接端200以及金属结构300设置在非显示区120中。具体的,连接端200可以包括与驱动电路连接的端口,如公共主线、栅极线等;以及后续对阵列基板进行性能测试时的测试连接端,例如ET测试的测试端,电路测试的Teg点测试端等。也即是说,在本发明中,术语“连接端”应做广义理解。凡是后续需要与阵列基板以外的电路、控制IC或测试设备相连的端口,均为连接端。类似的,金属结构300也应做广义理解,其包括位于非显示区120中,除去连接端以外的所有金属构成的结构,可以包括如上所述的,从显示区110延伸至非显示区120的栅极线和源漏电极线(位于非显示区的部分),以及位于非显示区120中与栅极线连接的不用于与外电路连接的栅极端以及与源漏电极线连接的源漏端(同样不用于连接外电路)等。此外,还可以包括位于DUMMY区中的预留金属结构。
根据本发明的实施例,参考图1和图2,防静电保护层400的具体位置不受特别限制,本领域技术人员可以根据需要进行设计,只要能够覆盖上述金属结构300,同时保证连接端200预留有部分金属暴露在外,用于连接外电路即可。根据本发明的实施例,防静电保护层400可以覆盖金属结构300远离衬底100一侧且未被其他结构覆盖的表面。或者,防静电层400可以部分的覆盖连接端200,即连接端200远离衬底100一侧表面的至多一部分(图中未示出)。优选地,防静电保护层400可以覆盖非显示区120中,除去连接端200的接线口之外的所有区域。由此,在刻蚀过程中,暴露在刻蚀设备中的连接端200及金属结构300的面积尽可能地小,由此,可以最大限度地减小刻蚀过程中在非显示区120的静电积累。
根据本发明的实施例,防静电保护层400可以覆盖与薄膜晶体管电性相连的金属结构300。如前所述,由于ESD产生的短路,多是由于薄膜晶体管击穿短路而造成的。由此,防静电保护层400覆盖与薄膜晶体管电性相连的金属结构,即可以有效地防止静电积累,进而避免了该积累的静电传递到显示区110影响显示区110的性能,从而提高了该阵列基板1100的性能以及产品良率。由于防静电保护层400需要暴露连接端200,结合阵列基板的制备工艺,可以采用涂覆诸如有机树脂胶层,后期通过构图工艺的方式,形成防静电保护层400。因此,在上述实施方式中,防静电保护层400的覆盖区域较小,即构图工艺中,去除胶层的面积较大。由此,可以降低对于构图工艺的刻蚀精度的要求,有利于降低生产成本,提高生产效率。并且,上述实施方式中的防静电保护层400,也具有足够的防静电功能。
根据本发明的具体实施例,参考图4-6,金属结构300可以包括与栅极线20相连的栅极端310以及与源漏电极线30相连的源漏端320。栅极端310由于远离衬底非显示区120的一侧的表面覆盖有栅绝缘层10,因此,防静电保护层400可以仅覆盖栅极端310。由此,防静电保护层400可以防止源漏端320在刻蚀过程中产生静电积累,进一步提高了该阵列基板的使用性能。
根据本发明的实施例,防静电保护层400的材料以及形成过程不受特别限制,只要能够在静电累积严重的工艺之前,在金属结构上设置防静电保护层,以便实现防止静电的累积即可。例如,根据本发明的实施例,防静电保护层400可以是由树脂材料形成的。根据本发明的实施例,参考图4及图7,可以将用于形成显示区110平坦化层500的树脂胶(Resin胶),延伸至非显示区120,构成防静电保护层400。具体的,平坦化层500设置在薄膜晶体管的源漏电极远离衬底100的一侧,该平坦化层500可以使阵列基板1100的表面更加平整,有利于提高该阵列基板对盒后形成的显示装置的性能。平坦化层500普遍是由树脂材料形成的。树脂材料透过率好、响应速度快、平坦性好,并且来源丰富,价格低廉,不影响显示区域的显示。如前所述,目前的阵列基板,为了暴露连接端,多对非显示区的平坦化层材料进行掏空处理。而正是这一过程,容易造成金属结构表面的电荷累积。因此,如将平坦化层500延伸至非显示区120,且不进行全部掏空处理,不仅可以实现防静电能力的提升,同时还有利于简化根据本发明实施例的阵列基板的制备工艺。也即是说,在阵列基板上形成平坦化层500时,可以在非显示区120也形成树脂,且在后续树脂刻蚀工艺中,可以保留需要设置静电保护层400的区域的树脂。由此,可以通过简单的工艺制得防静电保护层400。并且,在进行树脂刻蚀工艺时,金属结构表面已被树脂材料覆盖保护,因此可以提高该阵列基板的防静电性能。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,参考图8,该显示装置1000包括前面所述的阵列基板1100。由此,该显示装置1000具有前面所述的阵列基板1100的全部特征以及优点,在此不再赘述。
在本发明的又一方面,本发明提出了一种制备阵列基板的方法。根据本发明的实施例,该方法制备的阵列基板可以为前面描述的阵列基板,因此可以具有前面所述的阵列基板所具有的全部特征以及优点。根据本发明的实施例,参考图9,该方法包括以下步骤:
S100:提供衬底
在该步骤中,提供衬底,该衬底上限定出显示区以及非显示区。该显示区以及非显示区可以具有前面所述的阵列基板的显示区和非显示区相同的特征以及优点,在此不再赘述。
S200:形成多个连接端以及金属结构
在该步骤中,在上述非显示区中形成多个连接端以及金属结构。根据本发明的实施例,参考图10,形成多个连接端以及金属结构可以进一步包括以下步骤:
S210:沉积金属层
在该步骤中,沉积金属层。根据本发明的实施例,可以通过溅射法在基板上形成一定厚度的金属层,以便通过后续步骤,形成诸如连接端以及薄膜晶体管的电极、显示区的数据线等结构。需要说明的是,在该步骤中,可以分步沉积多层金属层,以便分别形成诸如栅极、栅线、源漏极、源漏电极线以及公共电极线等结构。沉积金属层的具体层数、所采用的金属种类以及沉积的先后顺序,本领域技术人员可以根据阵列基板的具体电路结构,进行设计。
S220:通过第一构图工艺,形成多个连接端以及金属结构
在该步骤中,通过第一构图工艺,基于上述沉积的金属层形成多个连接端以及金属结构。根据本发明的实施例,可以对上述金属层进行湿法刻蚀工艺处理或者干法刻蚀处理,形成所需要的连接端以及金属结构的图案。
S300:设置防静电保护层
在该步骤中,在非显示区中设置防静电保护层,防静电保护层覆盖金属结构远离衬底一侧且未被其他结构覆盖的表面,以及连接端远离衬底一侧表面的至多一部分。该防静电保护层可以防止连接端以及金属结构在生产过程中的静电积累,提高了利用该方法制备的阵列基板的性能。关于防静电保护层实现防静电的原理,前面已经进行了详细的描述,在此不再赘述。
根据本发明的实施例,参考图11,防静电保护层是通过以下步骤实现的:
S310:设置树脂层
在该步骤中,形成多个连接端以及金属结构之后,在衬底上设置树脂层,树脂层设置在多个连接端以及金属结构远离衬底的一侧。根据本发明的实施例,树脂层可以覆盖衬底上的显示区以及非显示区的全部表面。根据本发明的实施例,形成树脂层的具体材料不受特别限制,本领域技术人员可以根据需要进行选择。
S320:通过第二构图工艺,形成平坦化层以及防静电保护层
在该步骤中,通过第二构图工艺,基于上述树脂层形成平坦化层以及防静电保护层。根据本发明的实施例,第二构图工艺可以包括干法刻蚀工艺等步骤。覆盖在衬底显示区内的上述树脂层形成了平坦化层,覆盖在衬底非显示区的树脂层,经过干法刻蚀工序露出不需要设置防静电保护层的区域后,剩余的部分形成了防静电保护层。由此,可以通过简单的工艺制得防静电保护层。
综上可知,该方法制备的阵列基板,可以防止阵列基板的非显示区在刻蚀过程中产生静电积累,进而提高了阵列基板的性能。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种阵列基板,其特征在于,包括:
衬底,所述衬底上限定出显示区以及非显示区;
多个连接端以及金属结构,所述连接端以及所述金属结构设置在所述非显示区中;以及
防静电保护层,所述防静电保护层设置在所述非显示区中,
以及其中,所述防静电保护层覆盖所述金属结构远离所述衬底一侧且未被其他结构覆盖的表面,以及所述连接端远离所述衬底一侧表面的至多一部分。
2.根据权利要求1所述的阵列基板,其特征在于,进一步包括:
平坦化层,所述平坦化层设置在薄膜晶体管的源漏电极远离所述衬底的一侧,
所述防静电保护层是由所述平坦化层延伸至所述非显示区而形成的。
3.根据权利要求2所述的阵列基板,其特征在于,所述平坦化层是由树脂材料形成的。
4.根据权利要求1所述的阵列基板,其特征在于,所述防静电保护层覆盖与薄膜晶体管电性相连的所述金属结构。
5.根据权利要求4所述的阵列基板,其特征在于,所述金属结构包括与栅极线相连的栅极端,所述栅极端远离所述衬底一侧的表面覆盖有栅绝缘层。
6.根据权利要求4所述的阵列基板,其特征在于,所述金属结构包括与源漏电极线相连的源漏端,所述防静电保护层覆盖所述源漏端远离所述衬底一侧的表面。
7.一种显示装置,其特征在于,包括权利要求1-6任一项所述的阵列基板。
8.一种制备阵列基板的方法,其特征在于,包括:
提供衬底,所述衬底上限定出显示区以及非显示区;
形成多个连接端以及金属结构,所述连接端以及所述金属结构设置在所述非显示区中;以及
设置防静电保护层,所述防静电保护层设置在所述非显示区中,所述防静电保护层覆盖所述金属结构远离所述衬底一侧且未被其他结构覆盖的表面,以及所述连接端远离所述衬底一侧表面的至多一部分。
9.根据权利要求8所述的方法,其特征在于,形成多个连接端以及金属结构包括:
沉积金属层,并通过第一构图工艺,基于所述金属层形成所述多个连接端以及所述金属结构。
10.根据权利要求9所述的方法,其特征在于,所述阵列基板进一步包括设置在所述显示区中的平坦化层,所述防静电保护层是通过以下步骤实现的:
形成所述多个连接端以及所述金属结构之后,在所述衬底上设置树脂层,所述树脂层覆盖所述显示区并延伸至所述非显示区中;
通过第二构图工艺,基于所述树脂层形成所述平坦化层以及所述防静电保护层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810002772.7A CN108257974B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板、显示装置以及制备阵列基板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810002772.7A CN108257974B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板、显示装置以及制备阵列基板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108257974A true CN108257974A (zh) | 2018-07-06 |
CN108257974B CN108257974B (zh) | 2021-08-31 |
Family
ID=62725909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810002772.7A Active CN108257974B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板、显示装置以及制备阵列基板的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108257974B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947305A (zh) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | 触摸面板及其制备方法、触摸显示装置 |
CN110600505A (zh) * | 2019-08-20 | 2019-12-20 | 武汉华星光电半导体显示技术有限公司 | Oled显示装置 |
CN110702955A (zh) * | 2019-09-19 | 2020-01-17 | 南京中电熊猫平板显示科技有限公司 | 一种静电防护器件和防静电测试电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050258425A1 (en) * | 2002-07-11 | 2005-11-24 | Yoshihiro Izumi | Photoelectric conversion device, image scanning apparatus, and manufacturing method of the photoelectric conversion device |
CN101145567A (zh) * | 2007-11-05 | 2008-03-19 | 友达光电股份有限公司 | 母板、像素阵列基板、光电装置及其制造方法 |
CN101441372A (zh) * | 2007-11-23 | 2009-05-27 | 上海广电Nec液晶显示器有限公司 | 液晶显示器的静电放电保护装置及其制造方法 |
CN101630078A (zh) * | 2008-07-17 | 2010-01-20 | 胜华科技股份有限公司 | 液晶显示面板 |
US20100181572A1 (en) * | 1997-10-14 | 2010-07-22 | Lee Joo-Hyung | Thin film transistor array panel |
CN105319751A (zh) * | 2015-10-21 | 2016-02-10 | 京东方科技集团股份有限公司 | 一种显示装置 |
CN105374849A (zh) * | 2015-10-13 | 2016-03-02 | 上海和辉光电有限公司 | 一种amoled面板及其制备方法 |
CN205318069U (zh) * | 2015-12-30 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
CN105932030A (zh) * | 2016-06-08 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2018
- 2018-01-02 CN CN201810002772.7A patent/CN108257974B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100181572A1 (en) * | 1997-10-14 | 2010-07-22 | Lee Joo-Hyung | Thin film transistor array panel |
US20050258425A1 (en) * | 2002-07-11 | 2005-11-24 | Yoshihiro Izumi | Photoelectric conversion device, image scanning apparatus, and manufacturing method of the photoelectric conversion device |
CN101145567A (zh) * | 2007-11-05 | 2008-03-19 | 友达光电股份有限公司 | 母板、像素阵列基板、光电装置及其制造方法 |
CN101441372A (zh) * | 2007-11-23 | 2009-05-27 | 上海广电Nec液晶显示器有限公司 | 液晶显示器的静电放电保护装置及其制造方法 |
CN101630078A (zh) * | 2008-07-17 | 2010-01-20 | 胜华科技股份有限公司 | 液晶显示面板 |
CN105374849A (zh) * | 2015-10-13 | 2016-03-02 | 上海和辉光电有限公司 | 一种amoled面板及其制备方法 |
CN105319751A (zh) * | 2015-10-21 | 2016-02-10 | 京东方科技集团股份有限公司 | 一种显示装置 |
CN205318069U (zh) * | 2015-12-30 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
CN105932030A (zh) * | 2016-06-08 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947305A (zh) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | 触摸面板及其制备方法、触摸显示装置 |
CN109947305B (zh) * | 2019-03-27 | 2022-06-24 | 京东方科技集团股份有限公司 | 触摸面板及其制备方法、触摸显示装置 |
CN110600505A (zh) * | 2019-08-20 | 2019-12-20 | 武汉华星光电半导体显示技术有限公司 | Oled显示装置 |
CN110702955A (zh) * | 2019-09-19 | 2020-01-17 | 南京中电熊猫平板显示科技有限公司 | 一种静电防护器件和防静电测试电路 |
Also Published As
Publication number | Publication date |
---|---|
CN108257974B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100920321B1 (ko) | 반도체 디바이스 | |
US7102718B1 (en) | Liquid crystal display device with particular TFT structure and method of manufacturing the same | |
US7687325B2 (en) | Semiconductor device and manufacturing method thereof | |
US8304782B2 (en) | Array substrate | |
CN103513459A (zh) | 阵列基板及其制备方法、显示装置及其制备方法 | |
CN105161499B (zh) | 一种显示基板及其制作方法和显示装置 | |
CN109065616A (zh) | 柔性显示面板及制造方法 | |
CN108257974A (zh) | 阵列基板、显示装置以及制备阵列基板的方法 | |
US10847587B2 (en) | Display device | |
CN101354507B (zh) | 薄膜晶体管液晶显示器阵列基板结构及其制造方法 | |
CN103135298B (zh) | Tft-lcd阵列基板及其制造方法以及显示屏 | |
CN102629008A (zh) | 一种薄膜晶体管液晶显示面板及其制作方法 | |
CN106773414A (zh) | 接地防护电路及制作方法、阵列基板及制作方法、显示装置 | |
CN203519954U (zh) | 阵列基板及显示装置 | |
CN104538413A (zh) | 阵列基板及其制作方法、显示装置 | |
CN101144983B (zh) | 液晶显示面板及其制造方法 | |
CN109148523A (zh) | 一种oled器件及其制备方法 | |
KR20180078427A (ko) | 표시장치 및 이의 제조방법 | |
CN114779546B (zh) | 阵列基板及其制备方法、液晶显示面板及显示装置 | |
CN109390352A (zh) | 阵列基板及其制造方法、显示面板及其制造方法 | |
CN106292109A (zh) | 阵列基板、显示面板及其制造方法、显示装置 | |
CN109616477A (zh) | 阵列基板、制备阵列基板的方法和显示终端 | |
CN112885853A (zh) | 阵列基板及其制备工艺、显示面板和显示装置 | |
CN106950746A (zh) | 一种显示基板的制作方法、显示基板及显示装置 | |
TW200413802A (en) | Method of forming a thin film transistor liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |