CN101349847B - 显示基板和所述显示基板的制造方法 - Google Patents
显示基板和所述显示基板的制造方法 Download PDFInfo
- Publication number
- CN101349847B CN101349847B CN2008100928128A CN200810092812A CN101349847B CN 101349847 B CN101349847 B CN 101349847B CN 2008100928128 A CN2008100928128 A CN 2008100928128A CN 200810092812 A CN200810092812 A CN 200810092812A CN 101349847 B CN101349847 B CN 101349847B
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate
- metal pattern
- pattern
- bottom substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Abstract
一种显示基板,所述显示基板包括底部基板、第一金属图案、第二金属图案、第一透明导电层以及第二透明导电层。第一金属图案形成于底部基板上,并且包括栅极线和连接到栅极线的栅电极。第二金属图案包括横过栅极线的数据线、连接到数据线的源电极以及与源电极分隔开的漏电极。第一透明导电层包括覆盖第二金属图案的覆盖层以及形成于像素区域中的共用电极。第二透明导电层包括像素电极,所述像素电极具有多个开口、接触覆盖漏电极的覆盖层并面对共用电极。
Description
技术领域
本发明涉及一种显示基板及制造所述显示基板的方法。更具体地,本发明涉及能够提高产量的一种用于显示装置的显示基板以及制造所述显示基板的方法。
背景技术
为了改进宽视角,已经开发出各种液晶模式技术,例如,共面转换(IPS)模式、边缘场转换(FFS)模式。IPS模式包括像素电极以及形成于与像素电极的表面相同的表面上的共用电极。因此,在像素和共用电极之间产生的电场为基本与显示基板的表面平行的水平电场。在IPS模式中,液晶分子在基本与显示基板的表面平行的方向上旋转,使得观看者所观看到的液晶分子的折射率的各向异性差异较小,并且具有彼此相反的液晶分子的不同旋转方向的液晶层形成于显示面板的垂直截面中。因此,IPS模式补偿光线的相位差以改进视角。
FFS模式与IPS模式的相似概念在于液晶分子利用水平电场来对准。然而,FFS模式包括像素电极以及形成于不同于像素电极的表面的表面上的共用电极,使得液晶分子通过利用水平电场和垂直电场来对准。
在FFS模式中,液晶分子通过利用垂直电场来对准以具有增加的透射率。此外,因为液晶分子在水平方向上移动,所以FFS模式的视角也同IPS模式一样增加。
发明内容
本发明提供一种能够提高产量的显示基板。
本发明进一步提供制造所述显示基板的方法。
根据本发明的一种示例实施例的显示基板包括底部基板、第一金属图案、第二金属图案、第一透明导电层以及第二透明导电层。第一金属图案形成于底部基板上,并且包括栅极线和连接到栅极线的栅电极。第二金属图案包括横过栅极线的数据线、连接到数据线的源电极以及与源电极分隔开的漏电极。第一透明导电层包括覆盖第二金属图案的覆盖层以及形成于像素区域中的共用电极。第二透明导电层包括具有多个开口、接触覆盖漏电极的覆盖层并面对共用电极的像素电极。
下面将说明根据本发明的另一种示例实施例的制造显示基板的方法。包括栅极线和连接到栅极线的栅电极的第一金属图案形成于底部基板上。栅极绝缘层形成于其上形成有第一金属图案的底部基板上。包括横过栅极线的数据线、连接到数据线的源电极以及与源电极分隔开的漏电极的第二金属图案形成于其上形成有栅极绝缘层的底部基板上。包括覆盖第二金属图案的覆盖层以及共用电极的第一透明导电层形成于像素区域中。
包括像素电极的第二透明导电层形成于其上形成有第一透明导电层的底部基板上。像素电极具有多个开口、接触覆盖漏电极的覆盖层并面对共用电极。
根据所述显示基板和制造显示基板的方法,覆盖第二金属图案的覆盖层以及共用电极采用第一透明导电材料形成。因此,共用电极和覆盖层通过一个蚀刻过程形成,使得可以防止共用电极和相邻于共用电极的金属图案之间的短路。
附图说明
参照附图对本发明的示例实施例进行的详细说明将使本发明的以上和其它特征和优点变得更加清晰,其中:
图1是局部说明根据本发明的第一实施例的显示面板的平面图;
图2是沿图1的线I-I′剖开的横截面图;
图3到图8是说明用于制造图2中所示的显示基板的过程的横截面图;以及
图9是说明根据本发明的第二实施例的显示基板的横截面图。
具体实施方式
下面将参照其中显示本发明的实施例的附图更充分地说明本发明。然而,本发明可以以许多不同形式实施,而不应该认为局限于在此所阐述的实施例。更确切地,这些实施例提供为使得该公开内容将是透彻且完整的,并且充分地将本发明的范围传达给本领域的普通技术人员。在图中,为清晰起见可以放大层和区域的尺寸和相对尺寸。
应该理解,当元件或层称为在另一元件或层“上”、“连接到”或“连结到”另一元件或层时,该元件或层可以直接在其它元件或层上、连接或连结到其它元件或层,或者在元件或层之间可能存在插入的元件或层。相反,当元件称为“直接在另一元件或层上”、“直接连接到”或“直接连结到”另一元件或层时,则不存在插入的元件或层。在全文中,相同的符号表示相同的元件。在此使用的术语“和/或”包括一个或多个相关列出的项目中的任一个项目及所有的组合。
应该理解,虽然术语第一、第二、第三可以在此使用以说明各种元件、部件、区域、层和/或部分,但这些元件、部件、区域、层和/或部分不应该局限于这些术语。这些术语只用于将一个元件、部件、区域、层或部分与另一个区域、层或部分相区别。因此,在以下说明的第一元件、部件、区域、层或部分也可以称为第二元件、部件、区域、层或部分,而不脱离本发明的教示。
可以在此使用诸如“下面”、“下方”、“下部”、“上方”“上部”等的空间上相对的术语,用于方便说明在图中显示的一个元件或特征与另一个元件或特征的关系。应该理解,除了图中所示的方位外,空间上相对的术语意指包括在使用或操作中的装置的不同方位。例如,如果将图中的装置翻转,则说明的在其它元件或特征“下方”、“下面”的元件将定向为在其它元件或特征的“上方”。因此,术语“下方”可以包括上方和下方两个方位。装置可以另外定向(旋转90度或在其它方位),并因此解释在此使用的空间上相对的描述。
在此使用的术语只是为了说明具体的实施例,而不是限制本发明。除非在上下文中另外清楚地表明,否则在此使用的单数形式“一”和“所述”也包括复数形式。应该进一步理解,当在此说明书中使用时,术语“包括”和/或“包含”详细说明了规定的特征、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加。
本发明的实施例在此参照为本发明的理想实施例(和中间结构)的示意图式的横截面图进行了说明。同样地,例如,图式形状的变化作为制造技术和/或公差的结果是可预料的。因此,本发明的实施例不应该认为对在此说明的区域的具体形状的限制,而是包括例如由制造造成的形状的偏差。例如,作为矩形说明的注入区典型地在该注入区的边缘处具有圆形或弯曲特征和/或注入浓度的梯度,而不是由注入区到非注入区的二进位变化(binary change)。同样地,通过注入形成的埋入区可能导致在埋入区和发生注入的表面之间的区域中的一些注入。因此,在图中所说明的区域自然是示意性的,而所述区域的形状不是为了说明装置的区域的实际形状,也不是限制本发明的范围。
除非另外限定,否则在此使用的所有术语(包括技术和科学术语)都具有与本发明所属技术领域的普通技术人员普遍理解的含义相同的含义。应该进一步理解,诸如在通常使用的字典中所定义的术语应该解释为具有与该术语在相关技术的上下文中的含义相一致的含义,而不应该理解为理想地或极度正式的意义,除非在此清楚地限定。
在下文中,将参照附图详细说明本发明。
图1是局部说明根据本发明的第一实施例的显示面板的平面图。图2是沿图1的线I-I′剖开的横截面视图。
参照图1和图2,显示面板包括显示基板100、相对基板200以及设置在显示基板100和相对基板200之间的液晶层300。
显示基板100包括第一底部基板101。第一底部基板101采用透射光线的透明材料形成。例如,第一底部基板可以采用玻璃形成。第一底部基板101具有显示区域和围绕显示区域的周边区域。多个像素P形成于显示区域中。栅极焊盘GP和接收提供到像素P的驱动信号的数据焊盘DP形成于周边区域中。
像素P包括连接到栅极线GL和横过栅极线的数据线的开关元件TR、连接到开关元件TR的像素电极PE、以及与像素电极PE相对的共用电极CE。
开关元件TR包括连接到栅极线GL的栅电极GE、连接到数据线DL的源电极SE、以及与源电极SE分隔开的漏电极DE。漏电极DE通过通道部分130c电连接到源电极SE。
栅极线GL和栅电极GE为由栅极金属层形成图案的第一金属图案。栅极绝缘层120形成于栅极线GL和栅电极GE上。例如,栅极绝缘层120可以采用氮化硅(SiNx)形成,并且可以形成为大约3,500到大约4,500的厚度。
通道图案130c包括半导体层131和欧姆接触层132。例如,半导体层131可以包括非晶硅,而欧姆接触层132可以包括掺杂有n+离子的非晶硅。
包括数据线DL、源电极SE和漏电极DE的第二金属图案通过使源极金属层形成图案而形成。通道图案130c和130d形成在第二金属图案下面。通道图案130c和130d包括半导体层131和欧姆接触层132。
包括源电极SE、漏电极DE和数据线DL的第二金属图案分别由源极覆盖层151、漏极覆盖层152和线覆盖层155覆盖。覆盖层151、152和155覆盖第二金属图案和通道图案130c和130d。源极覆盖层151、漏极覆盖层152和线覆盖层155分别覆盖源电极SE的上表面和侧表面、漏电极DE的上表面和侧表面以及数据线DL的上表面和侧表面。源极和漏极覆盖层151和152覆盖形成于源电极和漏电极SE和DE下方的通道图案130d和130c的侧表面。
在此,线覆盖层155覆盖数据线DL的上表面和侧表面,例如,图2所示的数据焊盘部分DP。数据焊盘部分DP包括数据线DL的端部145和覆盖所述端部的上表面和侧表面的线覆盖层155。
源极覆盖层151、漏极覆盖层152和线覆盖层155采用第一透明导电材料形成。第一透明导电材料可以包括例如氧化铟锡(ITO)、氧化锌锡(IZO)或非晶态氧化铟锡(a-ITO)。
共用电极CE采用像素P所限定的像素区域中的第一透明导电材料形成。共用电极CE形成于像素区域中的栅极绝缘层上。
保护层160形成于第一底部基板101上,第一底部基板101具有形成于该第一底部基板上的开关元件TR和共用电极CE。例如,保护层160可以采用诸如氮化硅(SiNx)以及氧化硅(SiOx)的材料形成。保护层160可以形成为大约4,000到大约6,000的厚度。
像素电极PE形成于对应于共用电极CE的保护层160上并采用第二透明导电材料形成。像素电极PE具有多个开口,并且通过由参考符号H表示的接触孔电连接到开关元件TR。第二透明导电材料可以包括诸如氧化铟锡(ITO)、氧化锌锡(IZO)和非晶态氧化铟锡(a-ITO)的材料。
水平电场和垂直电场通过由参考符号OP表示的、在像素电极PE和共用电极CE之间的像素电极PE中的开口形成。水平电场和垂直电场控制液晶层300的液晶分子的布置角度,以控制光线的透射。如图1所示,开口OP彼此均匀地分隔开。
具有形成于栅极绝缘层120和保护层160之间的共用电极CE的结构公知为“中间VCOM”结构。
栅极焊盘部分GP形成于栅极线GL的端部113上并接收栅极信号。数据焊盘部分DP形成于数据线DL的端部145上并接收数据信号。
栅极焊盘部分GP包括通过栅极焊盘孔GH连接到端部113的连接电极143、覆盖连接电极143的连接覆盖层153和形成于连接电极143上的栅极焊盘电极173。栅极焊盘孔GH通过使栅极绝缘层120形成图案而形成。连接覆盖层153通过采用第一透明导电材料而形成。栅极焊盘电极173通过采用第二透明导电材料而形成。
数据焊盘部分DP包括覆盖数据线DL的端部145的线覆盖层155、以及通过数据焊盘孔DH连接到线覆盖层155的数据焊盘电极175。通道图案130d形成于端部145的下方,并且包括半导体层131和欧姆接触层132。
数据焊盘孔DH通过使保护层160形成图案而形成。线覆盖层155采用第一透明导电材料形成。数据焊盘电极175采用第二透明导电材料形成。
相对基板200包括第二底部基板201、屏蔽层210和彩色滤光片220。屏蔽层210对应于栅极线GL、数据线DL和开关元件TR形成在第二底部基板201上。彩色滤光片220对应于像素电极PE形成在第二底部基板201上。
图3到图8是说明用于制造图2中所示的显示基板的过程的横截面视图。
参照图1和图3,第一金属层(未示出)形成于底部基板101上。
例如,第一金属层可以采用铬(Cr)、铝(Al)、钽(Ta)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)、银(Ag)形成。这些金属可以单独使用,也可以组合使用。第一金属层(未示出)通过溅镀过程形成。此外,第一金属层可以包括具有彼此不同的物理或化学性质的两个层。光致抗蚀剂材料被涂敷于第一金属层上以形成光致抗蚀剂膜。例如,光致抗蚀剂膜可以包括曝光的部分通过显影液去除的正性光致抗蚀剂。
光致抗蚀剂膜通过利用第一掩模MASK1的光刻过程(photo process)形成图案,以形成第一光致抗蚀剂图案PR1。第一金属层通过利用第一光致抗蚀剂图案PR1的蚀刻过程形成图案,以形成包括栅极线GL、栅极线GL的端部113和栅电极GE的第一金属图案。
栅极线GL在底部基板101上沿第一方向延伸。栅电极GE从栅极线GL突出。
例如,用于形成第一金属图案的蚀刻过程可以对应于湿式蚀刻过程。当形成第一金属图案的蚀刻过程完成时,第一光致抗蚀剂图案PR1通过剥离过程被去除。
参照图1和图4,栅极绝缘层120形成于底部基板101上,底部基板101具有通过化学气相沉积(CVD)方法形成于该底部基板上的第一金属图案。例如,栅极绝缘层120可以采用氮化硅(SiNx)或氧化硅(SiOx)形成。栅极绝缘层120可以包括通过彼此不同的方法形成并具有彼此不同的材料的两个层。栅极绝缘层120可以形成为大约3,500到大约4,500的厚度。
然后,半导体层131和欧姆接触层132通过CVD方法顺序形成于栅极绝缘层120上。例如,半导体层可以采用非晶硅形成,而欧姆接触层132可以采用掺杂有高浓度的n-型掺杂剂的非晶硅形成。
第二光致抗蚀剂图案PR2通过利用第二掩模420的光刻过程形成于欧姆接触层132上。通道130和栅极绝缘层120通过利用第二光致抗蚀剂图案的蚀刻过程同时形成图案,以形成露出栅极线GL的端部113的栅极焊盘孔GH。当形成栅极焊盘孔GH的蚀刻过程完成时,第二光致抗蚀剂图案PR2通过剥离过程被去除。
参照图1和图5A,第二金属层(未示出)形成于底部基板101上,底部基板101具有形成于该底部基板上的栅极焊盘孔GH。
例如,第二金属层可以采用铬(Cr)、铝(Al)、钽(Ta)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)或银(Ag)形成。这些金属可以单独使用,也可以组合使用。第二金属层(未示出)通过溅镀过程形成。此外,第二金属层可以包括具有彼此不同的物理或化学性质的两个层。
光致抗蚀剂材料被涂敷于第二金属层上以形成光致抗蚀剂膜。光致抗蚀剂膜利用第三掩模430形成图案以形成第三光致抗蚀剂图案。第三光致抗蚀剂图案包括第一光刻图案PR31和第二光刻图案PR32。第一光刻图案PR31具有第一厚度,并且形成于与数据线DL、栅极焊盘部分GP的连接电极143、数据线DL的端部145、源电极SE以及漏电极DE相对应的区域上。第二光刻图案PR32具有比第一厚度薄的第二厚度,并且形成于为源电极SE和漏电极DE之间的通道区域CHA的空间中。
第二金属层和通道层130利用第三光致抗蚀剂图案PR31和PR32形成图案,以形成数据线DL、连接电极143、数据线DL的端部145以及电极图案EP。
数据线DL在横过栅极线GL的第二方向上延伸。连接电极143通过栅极焊盘孔GH连接到栅极线GL的端部113。与栅电极GE重叠的电极图案EP包括源电极SE和漏电极DE。即,电极图案EP为第二金属图案,所述第二金属图案为对应于通道区域CHA的第二金属层的剩余部分。
此外,利用通道层130形成图案的通道图案分别形成于数据线DL、端部145以及连接电极EP的下方。如图5A所示,通道图案131c形成于电极图案EP的下方,而通道图案130d形成于数据线DL的端部145的下方。
参照图1和图5B,第三光致抗蚀剂图案PR31和PR32的厚度通过灰化过程被减少。具体地,第三光致抗蚀剂图案PR31和PR32的厚度通过灰化过程被去除,使得第一光刻图案PR31形成第三光刻图案PR33。第三光刻图案PR33形成于与连接电极143、数据线DL的端部、源电极SE以及漏电极DE相对应的区域上。
电极图案EP利用第三光刻图案PR33形成图案,以形成源电极SE和与源电极SE分隔开的漏电极DE。第三光刻图案PR33通过剥离过程被去除。
参照图1和图6,第一透明导电层(未显示)形成于底部基板101上,底部基板101具有形成于该底部基板上的源电极SE和漏电极DE。第一透明导电层可以包括氧化铟锡(ITO)、氧化锌锡(IZO)或非晶态氧化铟锡(a-ITO)。第一透明导电层可以通过溅镀过程形成,并且可以形成大约700的厚度。
光致抗蚀剂材料散布在第一透明导电层上以形成光致抗蚀剂膜。光致抗蚀剂膜利用第四掩模440形成图案以形成第四光致抗蚀剂图案PR4。第一透明导电层利用第四光致抗蚀剂图案PR4形成图案以形成覆盖层和共用电极CE。覆盖层覆盖源电极SE、漏电极DE、连接电极143、数据线DL、数据线DL的端部145。
例如,覆盖层可以包括覆盖源电极SE的源极覆盖层151、覆盖漏电极DE的漏极覆盖层152、覆盖连接电极143的连接覆盖层153、以及覆盖数据线DL和数据线DL的端部145的线覆盖层155。覆盖层151、152、153以及155覆盖形成于第二金属图案下方的通道图案的侧表面。
共用电极CE形成于限定像素并具有板状的像素区域上。共用电极CE电连接到相邻于像素区域形成的共用电极CE。
利用第一透明导电层形成的覆盖层覆盖第二金属图案,使得可以防止共用电极CE和相邻于共用电极CE的第二金属图案之间的短路。
例如,利用第一透明导电层形成的共用电极CE、以及利用第二金属层形成的第二金属图案彼此相邻地形成于相同的层上,使得可能在共用电极CE和相邻于共用电极CE的第二金属图案之间发生短路。所述短路是由于通过制造过程产生的第一透明导电层和第二金属层的剩余物造成。
根据示例实施例,覆盖第二金属图案的覆盖层和共电极CE采用相同的材料形成,并且通过一个蚀刻过程形成图案。因此,可以防止共用电极CE和相邻于共用电极CE的第二金属图案之间的短路。
当形成覆盖层和共用电极CE的过程完成时,欧姆接触层132利用作为掩模的源电极SE和漏电极DE被蚀刻以露出通道区域CHA的半导体层131,其中源极及漏极覆盖层151和152已经形成于所述源电极和所述漏电极上。
在蚀刻欧姆接触层132的过程中,源极和漏极覆盖层151和152保护源电极SE和漏电极DE。因此,使用其上已经形成源极和漏极覆盖层151和152的源电极SE和漏电极DE作为掩模使得可以防止源电极SE和漏电极DE受到损坏。
例如,在蚀刻欧姆接触层的过程中,在使用源电极SE和漏电极DE作为掩模而在所述源电极和所述漏电极上没有形成源极和漏极覆盖层151和152的情况下,源电极SE和漏电极DE可能被蚀刻大约0.4μm的厚度,从而产生歪斜。
根据示例实施例,可以防止源电极SE和漏电极DE受到损坏。
当蚀刻欧姆接触层132后,通过剥离过程去除第四光致抗蚀剂图案PR4。
参照图1和图7,保护层160形成于底部基板101上,底部基板101具有形成于该底部基板上的共用电极CE。例如,保护层160可以采用氮化硅(SiNx)、氧化硅(SiOx)形成,并且可以通过CVD方法形成。可供选择地,保护层160可以包括有机材料。保护层160可以形成为大约4,000到大约6,000的厚度。
光致抗蚀剂材料散布在保护层160上以形成光致抗蚀剂膜。所述光致抗蚀剂膜利用第五掩模450形成图案以形成第五光致抗蚀剂图案PR5。
保护层160利用第五光致抗蚀剂图案PR5被蚀刻,以形成露出漏极覆盖层152的接触孔H以及露出线覆盖层155的数据焊盘孔DH。漏极覆盖层152覆盖漏电极DE,而线覆盖层155覆盖数据线DL。
去除形成栅极焊盘部分GP的保护层160的区域以露出连接覆盖层153。可以部分去除形成栅极焊盘部分GP的保护层160以露出连接覆盖层。
当形成接触孔H和数据焊盘孔DH后,第五光致抗蚀剂图案PR5通过剥离过程被去除。
参照图1和图8,透明导电层(未显示)形成于底部基板101上,底部基板101具有形成于该底部基板上的接触孔H和数据焊盘孔DH。第二透明导电层可以包括氧化铟锡(ITO)、氧化锌锡(IZO)、非晶态氧化铟锡(a-ITO)。第二透明导电层可以通过溅镀过程形成,并且可以形成为大约500的厚度。
光致抗蚀剂材料散布在第二透明导电层上以形成光致抗蚀剂膜。光致抗蚀剂膜利用第六掩模460形成图案以形成第六光致抗蚀剂图案PR6。第二透明导电层利用第六光致抗蚀剂图案PR6形成图案,以形成像素电极PE、栅极焊盘电极173以及数据焊盘电极175。
像素电极PE通过接触孔H电连接到漏电极DE并面对共用电极CE。像素电极PE包括彼此均匀分隔开的多个开口OP。边缘场形成于包括彼此均匀分隔开的开口OP的像素电极PE和共用电极CE之间。像素的存储电容器包括共用电极CE、保护层160和像素电极PE。
开口OP与在第一方向上延伸的栅极线GL基本平行形成。然而,开口OP也可以与在第二方向上延伸的数据线DL基本平行形成。此外,开口OP可以以楔形、V型形成。
栅极焊盘电极173接触连接覆盖层153,而数据焊盘电极175接触端部145上的线覆盖层155。
当像素电极PE、栅极焊盘电极173以及数据焊盘电极175形成后,第六光致抗蚀剂图案PR6通过剥离过程被去除。
图9是说明根据本发明的第二示例实施例的显示基板的横截面图。
参照图2和图9,显示基板500包括利用彼此不同的掩模形成图案的通道层和第二金属层。因此,当在平面图观看时,通道层和第二金属层可以形成图案以具有彼此不同的图形。
显示基板500基本与第一示例实施例相同。因此,将简要地说明与第一示例实施例中说明的部件相同或相似的部件以及关于上述元件的任何进一步的重复说明。
显示基板500包括像素P、栅极焊盘部分GP和数据焊盘部分DP。
像素P包括开关元件TR、共用电极CE和像素电极PE。开关元件TR包括连接到栅极线GL的栅电极GE、连接到数据线DL的源电极SE以及与源电极SE分隔开的漏电极DE。漏电极DE通过通道部分530电连接到源电极SE。
栅电极GE利用第一金属层形成,而栅极绝缘层520形成于底部基板501上,底部基板501具有形成于该底部基板上的栅电极GE。通道部分530包括采用非晶硅形成的半导体层和采用掺杂有n+离子的非晶硅形成的欧姆接触层。源电极SE和漏电极DE利用第二金属层形成,并且分别由采用透明导电材料形成的源极覆盖层551和漏极覆盖层552覆盖。
共用电极CE采用限定像素P的像素区域中的第一透明导电材料形成。共用电极CE形成于像素区域中的栅极绝缘层上。保护层560形成于开关元件TR和共用电极CE上。
像素电极PE利用第二透明导电材料在保护层560上形成并电连接到开关元件TR。像素P的存储电容器包括共用电极CE、保护层560和像素电极PE。
像素电极PE包括彼此均匀分隔开的多个开口OP。边缘场形成于包括彼此均匀分隔开的开口OP的像素电极PE和共用电极CE之间。
栅极焊盘部分GP包括通过栅极焊盘孔GH连接到端部513的连接电极543、覆盖连接电极543的连接覆盖层553和形成于连接电极543上的栅极焊盘电极573。栅极焊盘孔GH通过使栅极绝缘层520形成图案而形成。连接覆盖层553通过采用第一透明导电材料而形成。栅极焊盘电极573通过采用第二透明导电材料而形成。
数据焊盘部分DP包括覆盖数据线DL的端部545的线覆盖层555以及通过数据焊盘孔DH连接到线覆盖层555的数据焊盘电极575。
数据焊盘孔DH通过使保护层560形成图案而形成。线覆盖层555采用第一透明导电材料形成。数据焊盘电极575采用第二透明导电材料形成。
制造显示基板的过程概括如下。
第一金属层(未显示)形成于底部基板501上。第一金属层利用第一掩模形成图案,以形成包括栅极线GL和栅电极GE的第一金属图案。
栅极绝缘层520形成于底部基板501上,底部基板501具有形成于该底部基板上的第一金属图案。栅极绝缘层520利用第二掩模形成图案,以形成露出栅极线GL的端部513的栅极焊盘孔GH。
半导体层531和欧姆接触层532顺序形成于底部基板501上,底部基板501具有形成于该底部基板上的栅极焊盘孔GH。半导体和欧姆接触层531和532利用第三掩模形成图案,以形成与栅电极GE重叠的通道图案530。
第二金属层形成于底部基板501上,底部基板501具有形成于该底部基板上的通道图案530。第二金属层利用第四掩模形成图案,以形成包括源电极SE、漏电极DE、数据线DL、连接电极543和数据线DL的端部545的第二金属图案。
第一透明导电层形成于底部基板501上,底部基板501具有形成于该底部基板上的第二金属图案。第一透明导电层利用第五掩模形成图案,以形成覆盖层551、552、553和554以及共用电极CE。去除源电极SE和漏电极DE之间的通道区域的欧姆接触层532。
保护层560形成于底部基板501上,底部基板501具有形成于该底部基板上的共用电极CE。保护层利用第六掩模形成图案,以在漏电极DE上形成接触孔H并在数据线DL的端部545上形成数据焊盘孔DH。
第二透明导电层形成于底部基板501上,底部基板501具有形成于该底部基板上的接触孔H和数据焊盘孔DH。第二透明导电层利用第七掩模形成图案,以形成像素电极PE、栅极焊盘电极573和数据焊盘电极575。
根据本发明的示例实施例,包括数据线、源电极以及漏电极的金属图案利用形成共用电极的透明导电材料覆盖。即,覆盖金属图案的覆盖层采用透明导电材料形成。因此,共用电极和覆盖层通过一个蚀刻过程形成,使得可以防止共用电极和相邻于共用电极的金属图案之间的短路。
此外,形成于开关元件的通道区域中的欧姆接触层利用作为掩模、并已经被覆盖层覆盖的源电极和漏电极被蚀刻,使得可以防止对形成金属层的源电极和漏电极的损坏。
此外,通道层和金属层利用一个掩模同时形成图案,使得可以降低显示基板的制造成本。
已经说明了本发明的示例实施例及其优点,但应该注意,在不脱离由附属权利要求限定的本发明的本质和范围的情况下在此可以做出替换和变更。
Claims (19)
1.一种显示基板,包括:
底部基板;
第一金属图案,所述第一金属图案形成于所述底部基板上,并且包括栅极线和连接到所述栅极线的栅电极;
第二金属图案,所述第二金属图案包括横过所述栅极线的数据线、连接到所述数据线的源电极以及与所述源电极分隔开的漏电极;
第一透明导电层,所述第一透明导电层包括覆盖所述第二金属图案的覆盖层以及形成于像素区域中的共用电极;以及
第二透明导电层,所述第二透明导电层包括像素电极,所述像素电极具有多个开口、接触覆盖所述漏电极的所述覆盖层并面对所述共用电极。
2.根据权利要求1所述的显示基板,进一步包括:
栅极绝缘层,所述栅极绝缘层形成于所述第一金属图案和所述第二金属图案之间,并且具有形成于所述栅极线的端部上的栅极焊盘孔。
3.根据权利要求2所述的显示基板,其中所述第二金属图案包括通过所述栅极焊盘孔接触所述栅极线的所述端部的连接电极。
4.根据权利要求3所述的显示基板,其中所述第二透明导电层包括接触覆盖所述连接电极的所述覆盖层的栅极焊盘电极。
5.根据权利要求2所述的显示基板,进一步包括:
形成于所述第二金属图案和所述栅极绝缘层之间的通道图案。
6.根据权利要求5所述的显示基板,其中所述覆盖层覆盖所述第二金属图案的上表面和侧表面以及所述通道图案的侧表面。
7.根据权利要求1所述的显示基板,进一步包括:
保护层,所述保护层形成于所述第一和第二透明导电层之间,并且具有形成于所述漏电极上的接触孔和形成于所述数据线的端部上的数据焊盘孔。
8.根据权利要求7所述的显示基板,其中所述第二透明导电层包括数据焊盘电极,所述数据焊盘电极通过所述数据焊盘孔接触覆盖所述数据线的端部的所述覆盖层。
9.一种制造显示基板的方法,包括步骤:
在底部基板上形成包括栅极线和连接到所述栅极线的栅电极的第一金属图案;
在其上形成有所述第一金属图案的所述底部基板上形成栅极绝缘层;
在其上形成有所述栅极绝缘层的所述底部基板上形成第二金属图案,所述第二金属图案包括横过所述栅极线的数据线、连接到所述数据线的源电极以及与所述源电极分隔开的漏电极;
形成第一透明导电层,所述第一透明导电层包括覆盖所述第二金属图案的覆盖层和形成于像素区域中的共用电极;以及
在其上形成有所述第一透明导电层的所述底部基板上形成包括像素电极的第二透明导电层,所述像素电极具有多个开口、接触覆盖所述漏电极的所述覆盖层并面对所述底部基板上的共用电极。
10.根据权利要求9所述的方法,进一步包括步骤:
在其上形成有所述栅极绝缘层的所述底部基板上形成包括半导体层和欧姆接触层的通道层;以及
蚀刻所述栅极绝缘层和所述通道层以形成栅极焊盘孔。
11.根据权利要求10所述的方法,进一步包括步骤:
通过利用已经在其上形成所述覆盖层的所述源电极和所述漏电极作为掩模来蚀刻所述欧姆接触层。
12.根据权利要求10所述的方法,其中所述第二金属图案包括通过所述栅极焊盘孔接触所述栅极线的端部的连接电极。
13.根据权利要求12所述的方法,其中所述形成所述第二透明导电层的步骤包括步骤:
形成接触覆盖所述连接电极的所述覆盖层的栅极焊盘电极。
14.根据权利要求9所述的方法,进一步包括步骤:
蚀刻所述栅极绝缘层以形成栅极焊盘孔;
在所述底部基板上形成包括半导体层和欧姆接触层的通道层,所述底部基板具有形成于该底部基板上的所述栅极焊盘孔;以及
使所述通道层形成图案,以形成与所述栅电极重叠的通道图案。
15.根据权利要求14所述的方法,进一步包括步骤:
利用所述源电极和漏电极作为掩模蚀刻所述欧姆接触层,其中所述源电极和漏电极上已经形成所述覆盖层。
16.根据权利要求14所述的方法,其中所述第二金属图案包括通过所述栅极焊盘孔接触所述栅极线的端部的连接电极。
17.根据权利要求16所述的方法,其中所述形成所述第二透明导电层的步骤包括步骤:
形成接触覆盖所述连接电极的所述覆盖层的栅极焊盘电极。
18.根据权利要求9所述的方法,进一步包括步骤:
在其上形成有所述覆盖层和所述共用电极的所述底部基板上形成保护层;以及
蚀刻所述保护层,以在所述漏电极上形成接触孔并在所述数据线的端部上形成数据焊盘孔。
19.根据权利要求18所述的方法,其中所述形成所述第二透明导电层的步骤包括步骤:
形成接触覆盖所述数据线的所述端部的所述覆盖层的数据焊盘电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070071549A KR101308534B1 (ko) | 2007-07-18 | 2007-07-18 | 표시 기판 및 이의 제조 방법 |
KR1020070071549 | 2007-07-18 | ||
KR10-2007-0071549 | 2007-07-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101349847A CN101349847A (zh) | 2009-01-21 |
CN101349847B true CN101349847B (zh) | 2012-12-26 |
Family
ID=40264100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100928128A Active CN101349847B (zh) | 2007-07-18 | 2008-05-04 | 显示基板和所述显示基板的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7999258B2 (zh) |
JP (1) | JP5389381B2 (zh) |
KR (1) | KR101308534B1 (zh) |
CN (1) | CN101349847B (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101167661B1 (ko) * | 2005-07-15 | 2012-07-23 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
KR101329284B1 (ko) * | 2007-02-08 | 2013-11-14 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101308534B1 (ko) * | 2007-07-18 | 2013-09-23 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
JP5313028B2 (ja) * | 2009-04-23 | 2013-10-09 | 株式会社ジャパンディスプレイ | 画像表示装置およびその製造方法 |
KR101287478B1 (ko) * | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
CN102033343B (zh) * | 2009-09-25 | 2012-09-19 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
KR101073552B1 (ko) * | 2009-10-09 | 2011-10-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101600821B1 (ko) | 2009-10-20 | 2016-03-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20110084760A (ko) * | 2010-01-18 | 2011-07-26 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101701229B1 (ko) * | 2010-04-19 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101682432B1 (ko) * | 2010-04-26 | 2016-12-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 |
JP5615605B2 (ja) * | 2010-07-05 | 2014-10-29 | 三菱電機株式会社 | Ffsモード液晶装置 |
KR101968115B1 (ko) * | 2012-04-23 | 2019-08-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
KR101968929B1 (ko) * | 2012-09-11 | 2019-04-16 | 삼성디스플레이 주식회사 | 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널 |
KR101992341B1 (ko) | 2012-11-06 | 2019-06-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP2014222483A (ja) | 2013-05-14 | 2014-11-27 | 株式会社ジャパンディスプレイ | 電子部品 |
KR102218945B1 (ko) * | 2013-10-23 | 2021-02-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR102338190B1 (ko) | 2015-04-10 | 2021-12-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법 |
KR102451728B1 (ko) | 2015-05-19 | 2022-10-07 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
CN106328587A (zh) * | 2016-08-26 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
KR102373440B1 (ko) * | 2017-03-17 | 2022-03-14 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 구비하는 디스플레이 장치 |
JP2019066719A (ja) * | 2017-10-03 | 2019-04-25 | シャープ株式会社 | 表示パネル |
CN109599428B (zh) * | 2018-12-17 | 2020-11-20 | 惠科股份有限公司 | 显示面板的制作方法 |
CN110989259B (zh) * | 2019-12-12 | 2023-01-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN111403423B (zh) * | 2020-03-27 | 2023-04-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
CN215183965U (zh) * | 2020-08-03 | 2021-12-14 | 友达光电股份有限公司 | 像素阵列基板 |
CN112259588B (zh) * | 2020-10-21 | 2022-07-05 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法、显示基板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010060831A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 프린지 필드 구동 액정 표시 장치 |
KR20020085242A (ko) * | 2001-05-07 | 2002-11-16 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 |
EP0775931B1 (en) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
CN1897270A (zh) * | 2005-07-15 | 2007-01-17 | 三星电子株式会社 | 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3114303B2 (ja) * | 1991-11-26 | 2000-12-04 | カシオ計算機株式会社 | 薄膜トランジスタパネル及びその製造方法 |
US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
JP3805470B2 (ja) * | 1997-03-24 | 2006-08-02 | 三菱電機株式会社 | 液晶表示装置の製造方法および液晶表示装置用tftアレイ基板の製造方法 |
JP3161438B2 (ja) * | 1997-11-25 | 2001-04-25 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
KR100299381B1 (ko) | 1998-08-24 | 2002-06-20 | 박종섭 | 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법 |
JP2001174818A (ja) * | 1999-12-15 | 2001-06-29 | Hitachi Ltd | 液晶表示装置 |
KR100852819B1 (ko) | 2002-08-01 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조 방법 |
KR101232547B1 (ko) | 2004-06-01 | 2013-02-12 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
JP2006235284A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
KR101137861B1 (ko) * | 2005-06-20 | 2012-04-20 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 |
KR101167661B1 (ko) * | 2005-07-15 | 2012-07-23 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
JP5087825B2 (ja) * | 2005-07-27 | 2012-12-05 | カシオ計算機株式会社 | アクティブ基板の製造方法 |
KR101337257B1 (ko) * | 2007-04-12 | 2013-12-05 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 |
KR101308534B1 (ko) * | 2007-07-18 | 2013-09-23 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101404548B1 (ko) * | 2008-01-17 | 2014-06-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2007
- 2007-07-18 KR KR1020070071549A patent/KR101308534B1/ko active IP Right Grant
-
2008
- 2008-03-27 US US12/079,723 patent/US7999258B2/en active Active
- 2008-05-04 CN CN2008100928128A patent/CN101349847B/zh active Active
- 2008-06-06 JP JP2008148808A patent/JP5389381B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0775931B1 (en) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
KR20010060831A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 프린지 필드 구동 액정 표시 장치 |
KR20020085242A (ko) * | 2001-05-07 | 2002-11-16 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 |
CN1897270A (zh) * | 2005-07-15 | 2007-01-17 | 三星电子株式会社 | 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5389381B2 (ja) | 2014-01-15 |
KR20090008535A (ko) | 2009-01-22 |
JP2009025803A (ja) | 2009-02-05 |
KR101308534B1 (ko) | 2013-09-23 |
CN101349847A (zh) | 2009-01-21 |
US7999258B2 (en) | 2011-08-16 |
US20090020758A1 (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101349847B (zh) | 显示基板和所述显示基板的制造方法 | |
CN100447645C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
US8754415B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
CN101655624B (zh) | 液晶显示器及其制造方法 | |
KR20100054344A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
JP2008122913A (ja) | タッチパネル一体型液晶表示装置 | |
US10495918B2 (en) | Display device comprising color filter | |
US9853060B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
CN104102057B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
JP4727201B2 (ja) | 水平電界型の液晶表示パネル | |
KR20090058099A (ko) | 박막 트랜지스터 기판 | |
KR102373687B1 (ko) | 표시장치 및 이의 제조방법 | |
CN100529926C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN101241918B (zh) | 显示基底及制造该显示基底的方法 | |
CN100437300C (zh) | 液晶显示器和用于其的显示板 | |
US20080055504A1 (en) | Making dual side displays | |
KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
US7901951B2 (en) | Thin film transistor array substrate and method for fabricating same | |
CN100464235C (zh) | 液晶显示器件及其制造方法 | |
KR20090126729A (ko) | 표시 기판 및 이의 제조 방법 | |
KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR101777839B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR101938627B1 (ko) | 박막트랜지스터 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121129 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20121129 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co., Ltd. |