JP2010117399A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2010117399A
JP2010117399A JP2008288531A JP2008288531A JP2010117399A JP 2010117399 A JP2010117399 A JP 2010117399A JP 2008288531 A JP2008288531 A JP 2008288531A JP 2008288531 A JP2008288531 A JP 2008288531A JP 2010117399 A JP2010117399 A JP 2010117399A
Authority
JP
Japan
Prior art keywords
pixel electrode
scanning line
electro
region
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008288531A
Other languages
English (en)
Other versions
JP5381031B2 (ja
JP2010117399A5 (ja
Inventor
Masahiro Yasukawa
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008288531A priority Critical patent/JP5381031B2/ja
Publication of JP2010117399A publication Critical patent/JP2010117399A/ja
Publication of JP2010117399A5 publication Critical patent/JP2010117399A5/ja
Application granted granted Critical
Publication of JP5381031B2 publication Critical patent/JP5381031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】液晶装置等の電気光学装置において、配線等を電気抵抗値の少ない素材で形成することによって、高品位な画像表示を可能としつつ、光リーク電流の発生を抑制する。
【解決手段】電気光学装置は、基板(10)と、相交差するデータ線(6)及び走査線(11)と、該交差に設けられた画素電極(9)と、(i)一の方向に沿ったチャネル長を有するチャネル領域(1a´)を有する半導体膜と、(ii)ゲート電極(3a)とを含むトランジスタ(30)と、ゲート電極上に配置された遮光部(11b)と、画素電極の下層側に形成された下部容量電極(72)とを備える。第1及び第2絶縁膜には、遮光部とゲート電極とを接続する第1部分と、他の方向に沿って延在し、半導体膜の脇で遮光部と走査線とを電気的に接続する第2部分とを有するコンタクトホール(801)が形成され、画素電極及び下部容量電極は、保持容量(70)を形成している。
【選択図】図5

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置の一例である液晶装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのTFT(Thin Film Transistor)とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで前記TFTの動作を制御すると共に、TFTがON(オン)駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、高精細化の要請に伴って、より高品位な画像表示を実現するために、走査信号の伝達速度の高速化、及び走査信号の波形の複雑化が進んでいる。このような走査信号に対応すべく、TFTの各種構造に各種の工夫が施されている。
例えば、特許文献1乃至3では、走査線を電気抵抗値の小さいアルミニウムで形成することにより、走査線の電気抵抗値を減らし、走査信号へのノイズの混入の防止を図ると共に、走査信号の伝達速度を向上させる技術が開示されている。
また、このような液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)として用いられる電気光学装置にも多用されている。投射型表示装置の場合は特に、光源からの強い光が入射されるため、この光によってライトバルブ内のTFTにおけるリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段が薄膜トランジスタを含む積層構造に取り込まれている(特許文献3乃至5を参照)。
特開平6−301054号公報 特開平5−188394号公報 特開平11−271792号公報 特開2005−45017号公報 特許3307144号公報
しかしながら、上述の特許文献1乃至3によれば、アルミニウムで走査線を形成する場合、TFTを形成した後に走査線を形成する、若しくはアルミニウム配線後にTFTを形成する必要がある。後者の場合、製造プロセスにおいてTFTの半導体膜を高温処理で曝す工程を用いることができない。即ち、半導体膜を高温に曝すことができないため、TFTの特性が変質してしまうという技術的な問題点がある。また、前者、後者は共に半導体層のうち特に光リーク電流が生じやすいLDD領域について、遮光膜等の外部光に対する保護手段が何ら講じられていない。そのため、光リーク電流が発生し易く、TFTの駆動が不安定になってしまう。
本発明は、例えば上記問題点に鑑みてなされたものであり、走査線等の配線を電気抵抗値の少ない素材で形成することによって、高品位な画像表示を可能としつつ、光リーク電流の発生を抑制することによって動作の安定した電気光学装置及びそのような電気光学装置を用いた電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、(i)前記走査線より第1絶縁膜を介して上層側に配置されており、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、及び前記画素電極に電気的に接続された画素電極側ソースドレイン領域を有する半導体膜と、(ii)該半導体膜より上層側に形成されており、前記基板上で平面的に見て、前記チャネル領域に重なるように配置されたゲート電極とを有する薄膜トランジスタと、前記ゲート電極より第2絶縁膜を介して上層側に配置されると共に、前記ゲート電極に電気的に接続された導電性の遮光部と、前記画素電極より容量絶縁膜を介して下層側に形成された下部容量電極と、前記第1及び第2絶縁膜に、前記遮光部及び前記ゲート電極間を電気的に接続する第1部分、並びに該第1部分から前記一の方向に交わる他の方向に沿って延在し、前記半導体膜の脇で前記遮光部及び前記走査線間を電気的に接続する第2部分を有するコンタクトホールとを備え、前記画素電極及び前記下部容量電極は、前記容量絶縁膜を挟持する一対の容量電極として保持容量を形成している。
本発明の電気光学装置では、例えば、データ線から画素電極への画像信号の供給が画素毎に制御され、所謂アクティブマトリクス方式による画像表示が可能となる。画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが、走査線から供給される走査信号に基づいてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
トランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体膜、及びチャネル領域に重なるゲート電極を含む。チャネル領域は、表示領域における一の方向に沿ったチャネル長を有する。本発明に係る「一の方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向(即ちX方向)、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向(即ちY方向)を意味する。データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。
トランジスタは、走査線より上層側に配置され、第1絶縁膜により層間絶縁される。走査線は、基板上で平面的に見て半導体膜に重なるように配置されることにより、半導体膜に対して下層側から進行してくる光を遮光することが可能となる。
第1及び第2絶縁膜には、ゲート電極及び導電性の遮光部並びに走査線を電気的に接続するコンタクトホールが開孔される。コンタクトホールの一部は、第1部分として第2絶縁膜に開孔され、コンタクトホールの他部には第1及び第2絶縁膜に開孔される第2部分が含まれる。第1部分は、半導体膜のチャネル領域上においてゲート電極と重なるように開孔される。遮光部は、ゲート電極と、第1部分を介して電気的に接続される。第2部分は、第1部分から、表示領域における一の方向に交わる他の方向に沿って延在する。遮光部は、半導体膜の脇において走査線と第2部分を介して電気的に接続される。導電性の遮光部は、典型的には、半導体膜よりも下層側の走査線を第1の走査線とし、これに対して第2部分を介して電気的に接続されると共に一の方向に沿って延在する第2の走査線の一部として形成される。このように構成すれば、遮光部を、ゲート電極及び走査線の各々に対して、共通のコンタクトホールを介して電気的に接続することができる。即ち、このコンタクトホールは、好ましくは同一機会或いは連続の機会(即ち成膜工程を間に挟むことのなく相前後する機会)に開孔された第1及び第2部分から構成される。よって、遮光部を、ゲート電極及び走査線の各々と、別個のコンタクトホールを介して電気的に接続する構成と比較して、製造プロセスをより簡略化させることができる。
また本発明では、電気光学装置には画素電極及び導電層を一対の容量電極として、間に容量絶縁膜が挟持された保持容量が形成されている。例えば、画素電極の下層側に形成された導電層に固定電位を電源線等から供給することにより、画像信号が供給される画素電極に接続された保持容量を形成することができる。これにより、例えば画像信号が印加される配線の配線容量、或いは他の配線との重なり合いにより生じる容量に対し、保持容量が加わることにより、本来の画像信号が保有すべき電位に変動が生じてしまうこと、即ち、画素電極に書き込まれる画像信号電位のプッシュダウンが生じることを抑制することができる。この結果、画素電極に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。特に発明では、画像表示領域に配置された画素電極を一対の容量電極の片側として利用することによって、基板上の積層構造を複雑化を少なく抑えつつ、効率的なレイアウトで保持容量を形成することができる。
更に本発明では、ゲート電極上に形成した導電性の遮光膜を、コンタクトホールを介して、TFTの下層側に形成されている走査線に電気的に接続している。即ち、本発明において走査線及び遮光膜は電気的に見れば、一体としてゲート電極に走査信号を供給する役割を有している。つまり、実質的に走査線を二重に形成していることと等価である。その結果、実質的に走査線の断面積が大きくなるので、走査線が一層に設けられている場合に比べて、走査線の電気抵抗値は減少する。このように走査線の電気抵抗値が小さいと、仮に複雑な波形を有する走査信号を供給したとしても、伝達の途中でノイズが混入することで走査信号の波形が乱れてしまうことを防止することができる。また、走査信号を伝達する速度を向上させることもできる。従って、複雑で高速なTFTの駆動制御が可能になるので、より高品位な画像表示が可能な電気光学装置を実現することができる。
以上説明したような本発明の電気光学装置においては、トランジスタにおける光リーク電流をより確実に低減することができ、トランジスタの誤動作やフリッカ等の表示不良を防止して、電気光学装置における表示品位を向上させることが可能となる。また、実質的に走査線を二重に形成することによって、走査信号を供給するラインの電気抵抗値を小さくし、複雑な走査信号に対応可能な電気光学装置を実現することができる。
本発明の電気光学装置の一の態様では、前記遮光部は、遮光性を有する導電材料により形成されており、前記走査線を第1の走査線とし、該第1の走査線に対して前記他の方向に沿って並走する前記第1の走査線に対して冗長的な第2の走査線として形成される。
この態様では、第1及び第2の走査線が表示領域において他の方向に沿って二重配線されるため、走査線の電気的な抵抗を全体的に低くすることが可能となる。また、第1及び第2の走査線の一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、電気光学装置の信頼性を向上させることができる。
本発明の電気光学装置の一態様では、前記画素電極及び前記下部容量電極は共に、ITO(Indium Tin Oxide)を含んでなる。
この態様によれば、画素電極及び下部容量電極は共にITOから形成されている。ITOは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される下部容量電極に用いることによって、電気光学装置の透過率を低下させることなく、良好な信号伝達を実現することができる。そのため、ITOを第1導電性材料として用いることで、透過率が高く、高品位な画像表示が可能な電気光学装置を実現することができる。
尚、ITOはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、本態様においてITOによって形成される導電層は、高速動作が要求されない素子等として形成されることが好ましい。例えば、上述したように、固定電位が印加される容量電極やシールド層をITOから形成するとよい。
本発明の電気光学装置の他の態様では、前記半導体膜は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を更に備え、前記遮光部は、前記基板上で平面的に見て、前記チャネル領域及び前記第2の接合領域に少なくとも部分的に重なるように形成されている。
この態様によれば、更に、薄膜トランジスタは、半導体膜のチャネル領域とデータ線側ソースドレイン領域との間には第1の接合領域が形成され、半導体膜のチャネル領域と画素電極側ソースドレイン領域との間には第2の接合領域が形成される。第1及び第2の接合領域は、例えば、薄膜トランジスタがLDD構造を有する場合におけるLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体膜にソースドレイン領域よりも少量の不純物を打ち込んでなる領域)を意味する。
本態様では特に、遮光部は、基板上で平面的に見て、薄膜トランジスタに対して、ゲート電極及び半導体膜の第2の接合領域の一例である画素電極側LDD領域と少なくとも部分的に重なるように配置される。本願発明者の研究によると、薄膜トランジスタを構成する半導体膜に光が照射されると光リーク電流が発生し、表示画像にフリッカ等が生じる原因となることが判明している。特に、半導体膜のうち画素電極側LDD領域に光が照射されると光リーク電流が非常に発生しやすいことが判明している。そこで、本態様では、第2の接合領域に対して遮光部で覆うことにより、遮光性を強化して、光リーク電流の発生を効果的に抑制することができる。
本発明の電気光学装置の他の態様では、前記遮光部は、アルミニウムを含んでなる。
この態様によれば、優れた電気伝導性を有する(即ち、電気抵抗値の小さい)アルミニウムを含んで、遮光部を形成することにより、高品位な画像表示が可能な電気光学装置を実現することができる。例えば、TFTの駆動制御に必要な走査信号が複雑な波形をしていたとしても、アルミニウムで作られた電気抵抗値の小さい配線を、配線部及び第1導電層に用いることによって、走査信号を確実に、且つ、正確にゲート電極に伝達することができる。
本発明の電気光学装置の他の態様では、前記ドレイン領域及び前記画素電極間を電気的に接続する中継層を更に備え、前記データ線及び前記中継層は、同一膜で形成されている。
この態様では、画素電極及び半導体層のドレイン領域間は、中継層を介して電気的に接続されている。仮に、画素電極及びドレイン領域間を直接電気的に接続しようとすると、両者間に形成されている層間絶縁膜に深いコンタクトホールを空け、当該コンタクトホールを埋めるように導電層を形成する必要がある。このようにコンタクトホールの深さを深くすると、コンタクトホール内に導電層を埋めるように形成する際に、内部に欠陥等が生じやすく、導電層の導電性が低下してしまう。そのため、導電層に印加される信号電圧にノイズ等が混入しやすくなり、信号電圧の波形が変化してしまう。そこで、本態様では、中継層を介して、画素電極及びドレイン領域を接続することにより、比較的深さの浅い2つのコンタクトホールを形成することができる。欠陥等が少なく良好な導電性を有するコンタクトホールを介して、画素電極及びドレイン領域間を接続できる。その結果、画素電極に印加される画像表示信号にノイズ等が混入しにくく、高品位な画像表示が可能な電気光学装置を実現することができる。
また本態様では、更に、データ線及び中継層は同一膜で形成されている。ここで、「同一膜」とは、電気光学装置の製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。即ち、データ線は、製造工程において中継層と同一機会に成膜される膜である。尚、本発明に係る「同一膜からなる」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。即ち、データ線と中継層とは、同一機会に形成されているが、互いに分断されていてもよい。更に、データ線及び中継層は必ずしも層状の構造を有している必要はなく、例えば、データ線が半導体層のソース領域に接続するためのコンタクトホールと一体的に三次元的な構造を有していてもよい。これにより、製造工程における特定のプロセスでデータ線及び中継層を形成することができるので、製造コストの削減を図ると共に、基板上の積層構造におけるレイアウトの簡素化又は効率化を図ることができる。
本発明の電気光学装置の他の態様では、前記走査線は、前記基板上で平面的に見て、前記半導体層よりも広く形成されている。
この態様によれば、半導体膜の下層側に形成されている走査線は、例えば遮光性材料によって形成されることにより、下側遮光膜としての機能を有する。つまり、基板の下方側から半導体膜に向かって入射しようとする光によって、半導体膜において光リーク電流が発生することを防ぎ、TFTの誤動作によって、表示画像にフリッカ等が発生することを防止することができる。具体的には、第1ゲート電極は、導電性及び遮光性を有する非透明の金属等、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から形成するとよい。
特に本態様では、第1ゲート電極を半導体膜よりも広く形成することによって、基板の下方からの光だけでなく、斜め下方から侵入しようとする光をも遮光することができる。これにより、より効果的に半導体膜に光リーク電流が発生することを防ぐことができ、高品位な画像表示が可能な電気光学装置を実現することができる。
本発明の電気光学装置の他の態様では、前記コンタクトホールは、前記基板上で平面的に見て前記薄膜トランジスタのうち少なくとも前記チャネル領域及び前記画素電極側ソースドレイン領域を包囲する額縁の形状を有する。
この態様によれば、外部からの侵入光に対して光リーク電流が発生しやすいチャネル領域及び画素電極側ソースドレイン領域を少なくとも囲うようにコンタクトホールを設けるように、当該コンタクトホールを、遮光性を有する導電性材料で埋めることで、基板の外側から半導体層の当該部分に対して斜めに侵入しようとする光を効果的に遮光することができる。その結果、光リーク電流の発生をより効果的に行うことが可能となり、電気光学装置の高品位化に、より一層貢献することができる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下図面を参照しながら、本発明の電気光学装置及び電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
<液晶装置>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H´線断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は例えば石英基板、ガラス基板、SOS基板等の透明基板である。対向基板20も好ましくはTFTアレイ基板10と同様に透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。尚、本発明に係る「表示領域」の一例が、画像表示領域10aに相当する。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
対向基板20の4つのコーナー部に対して、両基板間において上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜(図2中、図示省略)が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中、遮光膜23より下側)に、ITO(Indium Tin Oxide)等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上(図2中、対向電極21より下側)には配向膜が形成されている(図2中、図示省略)。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
TFT30のゲートに走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
次に、上述の動作を実現する画素部の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、相隣接する複数の画素部の平面図であり、図5は、図4のA−A´線断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する各図についても同様である。図4及び図5では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。
図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。尚、図4中には、任意の一画素に着目して、かかる画素における画素電極9aの構成を概略的に図示してある。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。尚、走査線11は、下側遮光膜を兼ねる第1の走査線11aと、第1の走査線11aの上層側に形成された第2の走査線11bとを含み、X方向に沿って二重に配線されている。また、走査線11及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。このように、第1の走査線11a及び第2の走査線11bが二重配線されているため、走査線11の電気的な抵抗を、一層で形成された走査線に比べて、全体的に低くすることができる。更に、後述するように、走査線11を伝導性に優れたアルミニウムを含むように形成することによって、より一層電気抵抗値を小さく抑えることができる。その結果、走査信号の波形を乱すことなく、且つ、高速に伝達することができる。従って、複雑で高速なTFTの駆動制御が可能になるので、より高品位な画像表示が可能な電気光学装置を実現することができる。また、このように走査線を二重に形成することにより、第1の走査線11a及び第2の走査線11bの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。
本実施形態では特に、走査線11、データ線6a及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a及びTFT30は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
TFTアレイ基板10上には、例えばWSi等の高融点金属もしくはその合金等により、例えば200nmの膜厚で第1の走査線11aが設けられている。第1の走査線11aは、図4に示すようにX方向に沿って延びる部分と共に、該部分からTFT30の半導体層と重なるようにY方向に沿って延在する部分を有している。
第1の走査線11aは、図4に示すように、TFT30のチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように、好ましくは形成される。よって、第1の走査線11aによって、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a’を殆ど或いは完全に遮光できる。即ち、第1の走査線11aは、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の下側遮光膜として機能することが可能である。
図5に示すように、第1の走査線11a及び第2層のTFT30間は、下地絶縁膜12によって絶縁されている。下地絶縁膜12は、本発明に係る「第1絶縁膜」の一例である。下地絶縁膜12は、第1の走査線11aからTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。
下地絶縁膜12上には、半導体膜1a及びゲート電極3aを含むTFT30が設けられており、更に上層側には第2の走査線11bが設けられている。
まず、TFT30の構成について説明する。図4又は図5に示すように、半導体膜1aは、例えば膜厚が55nmのポリシリコンから形成され、Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明に係る「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。
データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体膜1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに流れるオフ電流を低減できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
ゲート電極3aは、半導体膜1aより上層側に平面的に見てチャネル領域1a’に重なるように配置され、半導体膜1aとゲート絶縁膜2によって絶縁されている。ゲート電極3aは、例えば膜厚が50nmとして形成される。
ゲート電極3a上には、本発明に係る「遮光部」の一例である第2の走査線11bが設けられている。第2の走査線11bは、優れた導電性を有する遮光性の金属、例えばアルミニウム(Al)を夫々膜厚が60nmとして積層することにより形成される。第2の走査線11bは、図4に示すように、平面的に見てチャネル領域1a’上にゲート電極3aと重なってY方向に沿って延在する部分と、該部分から第1の走査線11aに並走してX方向に延在する部分とを有している。第2の走査線11bにおいて、平面的に見て、Y方向に沿って延在する部分は、ゲート電極3a及び画素電極側LDD領域1cと少なくとも部分的に重なるように形成される。これにより、TFTアレイ基板10の上側から入射する光に対して、半導体層30aのうち光リーク電流が発生しやすい画素電極側LDD領域1cを効果的に遮光することができる。
図5において、層間絶縁膜41は、下層側の絶縁膜41aと、上層側の絶縁膜41bとから構成される。層間絶縁膜41のうち、下層側の絶縁膜41aは、本発明に係る「第2絶縁膜」の一例に相当し、膜厚が例えば300nm程度として形成される。図5において、コンタクトホール801は、平面的に見てゲート電極3aに重なり、下層側の絶縁膜41aに開孔される第1部分801aと、該第1部分801aから図4に示すX方向に沿って半導体膜1aの脇に延設され、下層側の絶縁膜41aを貫通して下地絶縁膜12にまで開孔される第2部分801bとを有する。
図4又は図5に示すように、第2の走査線11bにおいて、ゲート電極3aと少なくとも部分的に重なる一部が第3接続部分111aとして第1部分801a内にまで連続的に形成され、ゲート電極3aに電気的に接続されている。また、第2の走査線11bにおいて、第3接続部分111aから連続的に第4接続部分111bが第2部分801b内にまで連続的に形成され、第2部分801b内で第1の走査線11aと電気的に接続される。また、層間絶縁膜41のうち、上層側の絶縁膜41bは、膜厚が例えば300nm程度として形成される。尚、下層側及び上層側の絶縁膜41a及び41bには、画素電極側ソースドレイン領域1eと画素電極9aとを電気的に接続するための中継層を形成するためのコンタクトホール83が開孔されると共に、データ線側ソースドレイン領域1dとデータ線6aとを電気的に接続するためのコンタクトホール81が開孔されている。
層間絶縁膜41より上層側には、画素電極9a、及び誘電体膜75を介して画素電極9aに対向する下部容量電極71を有する蓄積容量70が形成される。ここで、画素電極9a及び下部容量電極71は共に、ITOから形成されている。ITOは、透明な導電性材料であるので、画像表示領域10aに配置される画素電極9aや下部容量電極71に用いたとしても、液晶装置の透過率を低下させることはない。但し、ITOはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、本態様のように、高速動作が要求されない下部容量電極71等に用いられることが好ましい。
誘電体膜75は、例えばLTO(Low Temperature Oxide)膜、プラズマCVD等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
図5において、画素電極9aは、層間絶縁膜42を貫通して形成されたコンタクトホール84を介して、下層側にある中継層7に電気的に接続されている。コンタクトホール84は層間絶縁膜42を貫通して、中継層7の表面に達するように開孔され、コンタクトホール81は、層間絶縁膜42及び41、更にはゲート絶縁膜2を貫通して開孔され、半導体膜1aの表面に達している。
図5において、データ線6aは、コンタクトホール81を介して、半導体膜1aのデータ線側ソースドレイン領域1dと電気的に接続されている。また、中継層93は、コンタクトホール83を介して画素電極側ソースドレイン領域1eに電気的に接続されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。尚、例えばデータ線6a及び中継層93は夫々、膜厚が20nmのチタン(Ti)膜、膜厚が50nmのTiN膜、膜厚が350nmのAl膜、膜厚が150nmのTiN膜を積層してなる4層構造を有する。
ここに、TFTアレイ基板10上で平面的に見て、半導体膜1aに部分的に重なる領域において、Y方向に沿ってデータ線6aが配線されている。よって、半導体膜1aにおける、これらの各領域に対して上層側から進行する光を、データ線6aによって遮光することが可能となる。従って、上方からの侵入光に対して、半導体層30aの遮光性を向上させることができる。
以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
次に、本実施形態において特徴的なTFT30の半導体膜1aに対する遮光構造について、図6から図8を参照してより詳細に説明する。ここに図6は、画素部の積層構造における第1層から第3層までに着目して、その配置関係を示す平面図である。図7は、図6におけるB0−B0’線の断面部分の構成を示す断面図であり、図8は、図6におけるB1−B1’線の断面部分の構成を示す断面図である。
図5を参照して説明したように、層間絶縁膜41のうち下層側の絶縁膜41a及び下地絶縁膜12には、第1部分801a及び第2部分801bを有するコンタクトホール801が開孔されている。図5及び図6に示すように、コンタクトホール801の第1部分801aは、平面的に見て、ゲート電極3aに重なる。
図6において、コンタクトホール801の第2部分801bは、平面的に見て、第1部分801aからX方向に沿って半導体膜1aの脇に延設され、更には第1部分領域110dに対して半導体膜1aに沿って延在している。第2部分801bにおいて、第1部分領域110dに対して半導体膜1aに沿って延在する部分が、第1延在部分811として形成されている。第1部分領域110dには、画素電極側LDD領域1c、更には画素電極側ソースドレイン領域1eの第1接続部分1ecが含まれる。
尚、コンタクトホール801の第2部分801bは第1部分領域110dの全てに沿って設けられなくとも良く、少なくとも画素電極側LDD領域1cに沿って設けるか、もしくは前記画素電極側LDD領域1c、画素電極側ソースドレイン領域1eの第1接続部分1ecの一部に沿った箇所に設けて、第1延在部分811をY方向に沿って短くしてもよい。また、コンタクトホール801の第2部分801bにおいて、第1延在部分811は、半導体膜1aの両脇のうち一方から他方へ、半導体膜1aの周囲に部分的且つ連続的に形成することで、半導体膜1aの第1部分領域110dに対して、その両脇の一方から他方へ連続的に第1延在部分811が当該領域を囲うように形成してもよい。
図6及び図7において、第2の走査線11bにおいて、第3接続部分111aが第1部分801a内にまで連続的に形成され、ゲート電極3aと電気的に接続されている。また、第2の走査線11bにおいて、第4接続部分111bは、図6から図8に示すように、第3接続部分111aと連続的に、第2部分801bの第1延在部分811内にまで連続的に形成され、第1の走査線11aと電気的に接続される。従って、第2部分801bでは、半導体膜1aの両脇において、チャネル領域1a’の少なくとも一部から、画素電極側LDD領域1c及び画素電極側ソースドレイン領域1eの第1接続部分1ecを含む領域において、半導体膜1aの側面に向かって進行してくる光を少なくとも部分的に遮光することができる。
よって、図7において、半導体膜1aの両脇において、同図中、例えば矢印P2で示される方向から、チャネル領域1a’の側面に向かって進行してくる光を、第2部分801bにおいて少なくとも部分的に遮光することが可能となる。更に、図8において、半導体膜1aの両脇において、例えば矢印P2で示される方向に沿い、画素電極側LDD領域1cの側面に向かって進行してくる光を、第1延在部分811において少なくとも部分的に遮光することが可能となる。
また、図6から図8において、第1の走査線1aは、既に説明したように、TFT30のチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対して、図7から図8中に示すように、例えば矢印P1で示される方向に沿って、下層側から進行してくる光を遮光することができる。
更に、TFTアレイ基板10上で平面的に見て、チャネル領域1a´及び画素電極側LDD領域1cに重なるように第2の走査線11bが形成されているので、図7及び図8においてP0で示すように、上方から侵入しようとする光を遮光することも可能である。
従って、本実施形態では、図7において、半導体膜1aのチャネル領域1a’に対して、下層側、上層側及び側面側から進行してくる光を低減できる。また、図8において、データ線側LDD領域1bよりも相対的に光リーク電流の生じ易い傾向にある画素電極側LDD領域1cに向かって、下層側、上層側及び側面側から進行してくる光を低減できる。特に、画素電極側ソースドレイン領域1eを第1接続部分1ecの周囲まで、第1延在部分811によって囲うようにすることで、第1接続部分1ecの側から、その側面に向かって進行してくる光を低減して、かかる光が画素電極側LDD領域1cに照射されるのをより確実に防止することができる。尚、第1延在部分811は、第1接続部分1ecの周囲の全部又は一部を囲うように形成されてもよいし、第1接続部分1ecの側面に向かって進行してくる光を低減するために必要な部分だけに留めるように形成されてもよい。言い換えれば、第1延在部分811は、少なくとも第1接続部分1ecの側面の全部又は一部に沿うように形成された部分を有していればよく、半導体膜1aの両脇のうち一方から他方へ、第1接続部分1ecを囲うように部分的且つ連続的に形成されていないように構成してもよい。
よって、画素電極側LDD領域1cに対する遮光性をより向上させることができ、TFT30における光リーク電流をより確実に低減することが可能となる。これにより、トランジスタの誤動作やフリッカ等の表示不良を防止して、液晶装置における表示品位を向上させることが可能となる。
更に、本実施形態では、第2の走査線11bにおいて、第3接続部分111a及び第4接続部分111bを、ゲート電極3a及び第1の走査線11aの各々に対して、共通のコンタクトホール801を介して電気的に接続することができる。よって、第3接続部分111a及び第4接続部分111bを夫々、ゲート電極3a及び第1の走査線11aの各々と、別個のコンタクトホールを介して電気的に接続する構成と比較して、製造プロセスをより簡略化させることができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図9は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図9に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
尚、図9を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
本実施形態に係る液晶装置の概略的な平面図である。 図1のH−H’線断面図である。 本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 相隣接する複数の画素部の平面図である。 図4のA−A’線断面図である。 画素部の積層構造における第1層から第3層までに着目して、その配置関係を示す平面図である。 図6におけるB0−B0’線の断面部分の構成を示す断面図である。 図6におけるB1−B1’線の断面部分の構成を示す断面図である。 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
符号の説明
1a…半導体膜、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、1ec…第1接続部分、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…第1の走査線、11b…第2の走査線、12…下地絶縁膜、110d…第1部分領域、41a…層間絶縁膜41の下層側の絶縁膜、801…コンタクトホール、801a…第1部分、801b…第2部分

Claims (9)

  1. 基板と、
    該基板上の表示領域で互いに交差するデータ線及び走査線と、
    前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
    (i)前記走査線より第1絶縁膜を介して上層側に配置されており、前記表示領域における一の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、及び前記画素電極に電気的に接続された画素電極側ソースドレイン領域を有する半導体膜と、(ii)該半導体膜より上層側に形成されており、前記基板上で平面的に見て、前記チャネル領域に重なるように配置されたゲート電極とを有する薄膜トランジスタと、
    前記ゲート電極より第2絶縁膜を介して上層側に配置されると共に、前記ゲート電極に電気的に接続された導電性の遮光部と、
    前記画素電極より容量絶縁膜を介して下層側に形成された下部容量電極と、
    前記第1及び第2絶縁膜に、前記遮光部及び前記ゲート電極間を電気的に接続する第1部分、並びに該第1部分から前記一の方向に交わる他の方向に沿って延在し、前記半導体膜の脇で前記遮光部及び前記走査線間を電気的に接続する第2部分を有するコンタクトホールと
    を備え、
    前記画素電極及び前記下部容量電極は、前記容量絶縁膜を挟持する一対の容量電極として保持容量を形成していることを特徴とする電気光学装置。
  2. 前記遮光部は、遮光性を有する導電材料により形成されており、前記走査線を第1の走査線とし、該第1の走査線に対して前記他の方向に沿って並走する前記第1の走査線に対して冗長的な第2の走査線として形成されることを特徴とする請求項1に記載の電気光学装置。
  3. 前記画素電極及び前記下部容量電極は共に、ITO(Indium Tin Oxide)を含んでなることを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記半導体膜は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を更に備え、
    前記遮光部は、前記基板上で平面的に見て、前記チャネル領域及び前記第2の接合領域に少なくとも部分的に重なるように形成されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
  5. 前記遮光部は、アルミニウムを含んでなることを特徴とする請求項1から4いずれか一項に記載の電気光学装置。
  6. 前記ドレイン領域及び前記画素電極間を電気的に接続する中継層を更に備え、
    前記データ線及び前記中継層は、同一膜で形成されていることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
  7. 前記走査線は、前記基板上で平面的に見て、前記半導体層よりも広く形成されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
  8. 前記コンタクトホールは、前記基板上で平面的に見て前記薄膜トランジスタのうち少なくとも前記チャネル領域及び前記画素電極側ソースドレイン領域を包囲する額縁の形状を有することを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
  9. 請求項1から8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2008288531A 2008-11-11 2008-11-11 電気光学装置及び電子機器 Expired - Fee Related JP5381031B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008288531A JP5381031B2 (ja) 2008-11-11 2008-11-11 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008288531A JP5381031B2 (ja) 2008-11-11 2008-11-11 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2010117399A true JP2010117399A (ja) 2010-05-27
JP2010117399A5 JP2010117399A5 (ja) 2011-12-22
JP5381031B2 JP5381031B2 (ja) 2014-01-08

Family

ID=42305121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008288531A Expired - Fee Related JP5381031B2 (ja) 2008-11-11 2008-11-11 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5381031B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014092767A (ja) * 2012-11-07 2014-05-19 Seiko Epson Corp 電気光学装置及び電子機器
KR20160008680A (ko) * 2014-07-14 2016-01-25 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
CN106019738A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
CN106019739A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
WO2019187069A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 トランジスタおよび表示装置
US10754215B2 (en) 2018-06-22 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2021064002A (ja) * 2021-01-07 2021-04-22 セイコーエプソン株式会社 電気光学装置及び電子機器
US11372292B2 (en) 2020-06-16 2022-06-28 Seiko Epson Corporation Electro-optical device and electronic device
US11710454B2 (en) 2012-04-03 2023-07-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP7435087B2 (ja) 2020-03-17 2024-02-21 セイコーエプソン株式会社 電気光学装置、及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033818A (ja) * 1999-07-21 2001-02-09 Sharp Corp 液晶表示装置
JP2001356371A (ja) * 2000-04-11 2001-12-26 Nec Corp 液晶表示装置および液晶プロジェクタ装置
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2008151901A (ja) * 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033818A (ja) * 1999-07-21 2001-02-09 Sharp Corp 液晶表示装置
JP2001356371A (ja) * 2000-04-11 2001-12-26 Nec Corp 液晶表示装置および液晶プロジェクタ装置
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2008151901A (ja) * 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710454B2 (en) 2012-04-03 2023-07-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2014092767A (ja) * 2012-11-07 2014-05-19 Seiko Epson Corp 電気光学装置及び電子機器
KR20160008680A (ko) * 2014-07-14 2016-01-25 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
KR102296743B1 (ko) 2014-07-14 2021-09-01 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
CN106019738A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
CN106019739A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
US9823530B2 (en) 2015-03-31 2017-11-21 Seiko Epson Corporation Electro-optical apparatus and electronic apparatus
US11437520B2 (en) 2018-03-30 2022-09-06 Sharp Kabushiki Kaisha Transistor and display device
WO2019187069A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 トランジスタおよび表示装置
US10754215B2 (en) 2018-06-22 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP7435087B2 (ja) 2020-03-17 2024-02-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
US11372292B2 (en) 2020-06-16 2022-06-28 Seiko Epson Corporation Electro-optical device and electronic device
JP2021064002A (ja) * 2021-01-07 2021-04-22 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP5381031B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5381031B2 (ja) 電気光学装置及び電子機器
JP5245333B2 (ja) 電気光学装置及び電子機器
JP4179199B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4241777B2 (ja) 電気光学装置及び電子機器
JP5157783B2 (ja) 電気光学装置及び電子機器
JP5532568B2 (ja) 電気光学装置及び電子機器
JP2009047967A (ja) 電気光学装置及び電子機器
JP2009122253A (ja) 電気光学装置及び電子機器
JP4155317B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP4882662B2 (ja) 電気光学装置及び電子機器
JP2009122256A (ja) 電気光学装置及び電子機器
JP5223418B2 (ja) 電気光学装置及び電子機器
JP2009048064A (ja) 電気光学装置及び電子機器
JP5104140B2 (ja) 電気光学装置及び電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP2008040399A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010067879A (ja) 薄膜トランジスタ及び電気光学装置並びに電子機器
JP5194714B2 (ja) 電気光学装置及びこれを備えた電子機器
JP2007304353A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2012155007A (ja) 液晶装置及び電子機器
JP5176852B2 (ja) 電気光学装置及び電子機器
JP5145944B2 (ja) 電気光学装置及び電子機器
JP5278584B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees