KR20160008680A - 유기발광 표시장치 및 이를 제조하는 방법 - Google Patents

유기발광 표시장치 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20160008680A
KR20160008680A KR1020140088281A KR20140088281A KR20160008680A KR 20160008680 A KR20160008680 A KR 20160008680A KR 1020140088281 A KR1020140088281 A KR 1020140088281A KR 20140088281 A KR20140088281 A KR 20140088281A KR 20160008680 A KR20160008680 A KR 20160008680A
Authority
KR
South Korea
Prior art keywords
layer
contact hole
pattern
gate
forming
Prior art date
Application number
KR1020140088281A
Other languages
English (en)
Other versions
KR102296743B1 (ko
Inventor
최용식
김현수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140088281A priority Critical patent/KR102296743B1/ko
Publication of KR20160008680A publication Critical patent/KR20160008680A/ko
Application granted granted Critical
Publication of KR102296743B1 publication Critical patent/KR102296743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 유기발광 표시장치 및 이를 제조하는 방법에 관한 것으로, 보다 상세하게는 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수개의 화소 영역을 정의하는 표시영역, 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층, 상기 차광층 상에 위치하는 버퍼층, 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층, 상기 활성화층 상에 제3패턴으로 위치하는 게이트, 상기 게이트 상에 위치하는 층간절연층, 상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 차광층과 연결되며, 상기 제4패턴으로 형성된 제2컨택홀을 통하여 상기 활성화층과 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층, 및 상기 각각의 화소 영역에 대응하는 컬러 필터를 포함하는 표시장치를 제공한다.

Description

유기발광 표시장치 및 이를 제조하는 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기발광 표시장치 및 이를 제조하는 방법에 관한 것이다.
액정표시장치, 유기발광표시장치 등의 표시장치를 위한 표시패널에는 화상 표시를 위해 적어도 하나의 트랜지스터가 배치된다.
특히, 표시장치로서 각광받고 있는 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다.
이러한 유기발광 표시장치의 각 화소는 유기발광 다이오드 이외에도, 서로 교차하는 데이터 라인 및 게이트 라인과 이와 연결 구조를 갖는 트랜지스터 등으로 이루어져 있다.
한편, 이러한 트랜지스터로 외부광이 유입될 경우 트랜지스터의 특성 변환을 초래할 가능성을 가지게 하고 이로 인해 영상 불균일이 발생할 수 있다.
따라서 트랜지스터에 차광층을 형성하여 외부로부터 빛을 차단하는 연구가 이루어지고 있다.
이러한 배경에서, 본 발명의 목적은, 트랜지스터에 대향하여 위치하는 차광층을 통하여 외부광을 차단하며, 아울러 트랜지스터를 구성하는 하나의 전극을 차광층과 연결하여 기생 캐패시턴스를 제거하는데 있다.
본 발명의 또다른 목적은 트랜지스터의 하나의 전극과 차광층을 연결함에 있어서 공정을 줄이고 트랜지스터를 형성하는 과정에서 화소 전극이 단차로 인해 끊겨지는 경우를 방지하는데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수개의 화소 영역을 정의하는 표시영역, 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층, 상기 차광층 상에 위치하는 버퍼층, 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층, 상기 활성화층 상에 제3패턴으로 위치하는 게이트, 상기 게이트 상에 위치하는 층간절연층, 상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 차광층과 연결되며, 상기 제4패턴으로 형성된 제2컨택홀을 통하여 상기 활성화층과 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층, 및 상기 각각의 화소 영역에 대응하는 컬러 필터를 포함하는 표시장치를 제공한다.
다른 측면에서, 본 발명은, 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역, 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층, 상기 차광층 상에 위치하는 버퍼층, 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층, 상기 활성화층 상에 제3패턴으로 위치하는 게이트, 상기 게이트 상에 위치하는 층간절연층, 상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 활성화층 및 상기 차광층과 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층, 및 상기 각각의 화소 영역에 대응하는 컬러 필터를 포함하는 표시장치를 제공한다.
또다른 측면에서, 본 발명은, 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역에서 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 차광층을 형성하는 단계, 상기 차광층 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 활성화층을 형성하는 단계, 상기 활성화층 상에 제3패턴으로 게이트를 형성하는 단계, 상기 게이트 상에 층간절연층을 형성하는 단계, 상기 층간절연층에 제4패턴으로 상기 차광층의 일부를 노출시키는 제1컨택홀을 형성하는 단계, 및 상기 제1컨택홀을 통하여 상기 차광층과 접촉하는 소스 전극 또는 드레인 전극을 형성하는 단계를 포함하는 표시장치를 제조하는 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 층간절연층에 컨택홀을 형성함에 있어서 하프톤 공정을 적용하여 차광층과 소스/드레인 전극을 컨택시키는 마스크를 저감할 수 있다.
본 발명에 의하면 센싱 TR(Sense Transistor) 영역에서 컨택홀을 단일화 시킬 수 있다.
본 발명에 의하면 약암점 무리 불량 개선을 위해 센싱 TR(Sense Transistor) 영역에서 컨택홀을 단일화 시킬 수 있다.
도 1은 실시예들이 적용되는 표시장치(100)의 시스템 구성도이다.
도 2a 내지 도 2e는 차광층의 형성 및 컨택홀을 형성하는 과정을 보여주는 공정도이다.
도 3은 도 2a 내지 도 2e에 이르는 공정 과정과 본 발명에서 저감하고자 하는 공정을 비교하는 도면이다.
도 4a 내지 도 4e는 본 발명의 제1실시예에 의한 차광층의 컨택홀과 층간절연층을 하나의 공정으로 형성하는 과정을 보여주는 공정도이다.
도 5a 내지 도 5d는 본 발명의 제1실시예에 의한 차광층의 컨택홀과 층간절연층의 세부적인 단면 및 구성을 보여주는 도면이다.
도 6a 내지 도 6e는 본 발명의 제1실시예에 의한 층간절연층을 식각하는 과정을 보여주는 단면도이다.
도 7a 내지 도 7c는 본 발명의 제2실시예에 의한 차광층의 컨택홀과 층간절연층의 세부적인 단면 및 구성을 보여주는 도면이다.
도 8a 내지 도 8e는 본 발명의 제2실시예에 의한 층간절연층을 식각하는 과정을 보여주는 단면도이다.
도 9는 본 발명의 일 실시예에 의한 공정 과정을 나타내는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들이 적용되는 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 실시예들이 적용되는 표시장치(100)는, m개의 데이터라인(DL1~DLm)과 n개의 게이트라인(GL1~GLn)이 형성된 표시패널(110)과, m개의 데이터라인(DL1~DLm)으로 데이터전압을 공급하는 데이터 구동부(120)와, n개의 게이트라인(GL1~GLn)으로 스캔신호를 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)의 구동 타이밍을 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
전술한 게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 구동 집적회로를 포함할 수 있는데, 이러한 다수의 게이트 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.
또한, 데이터 구동부(120)는 다수의 데이터 구동 집적회로(소스 구동 집적회로라고도 함)를 포함할 수 있는데, 이러한 다수의 데이터 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.
이러한 실시예들이 적용되는 표시장치(100)는, 액정표시장치(LCD) 또는 유기발광표시장치(OLED) 등일 수 있다. 하지만, 표시장치(100)는, 그 종류에 관계없이, 표시패널(110)에 정의된 다수의 화소 각각에는 적어도 하나의 트랜지스터가 배치된다. 한편, 트랜지스터 아래에는 차광층(Light Shield, LS)이 형성될 수 있는데, 이는 기판 상에 형성되어 외부로부터 이입되는 빛을 차단한다. 그리고 소스/드레인 전극과 차광층을 접지시킬 경우, 정전기를 방지하는 효과가 있다. 이를 위하여 소스/드레인 전극과 차광층을 연결하는 컨택홀을 공정 과정에서 형성하는 것이 필요하다. 이러한 차광층은 박막 트랜지스터에 대응하는 크기를 가질 수 있다.
도 2a 내지 도 2e는 차광층의 형성 및 컨택홀을 형성하는 과정을 보여주는 공정도이다.
도 2a는 박막 트랜지스터에 대응하여 차광층(210)이 형성된 도면이다. 빛을 차광하는 차광층의 패턴을 정의하여(define) 차광층을 형성할 수 있도록 하는 하나의 마스크를 사용할 수 있다.
도 2b는 차광층(210) 상에 버퍼층이 도포된 도면이다. 버퍼층(220)은 전체에 도포될 수 있으며, 210a는 도 2a에서 형성된 차광층(210)의 윤곽선을 지시한다. 또한 버퍼층(220)에는 225와 같은 컨택홀이 형성되며, 컨택홀(225)을 통하여 차광층(210)이 노출된다. 버퍼층(220) 상에 컨택홀(225)을 형성하기 위하여 하나의 마스크를 사용할 수 있다.
도 2c는 활성화(Active)층을 형성한 도면이다. 활성화층에 대한 패턴이 정의되어 이를 통해 형성된 활성화층(230)은 소정의 마스크를 이용하여 형성되며, 형성 과정에서 컨택홀(225)을 통하여 활성화층(230)은 차광층(210)과 접촉한다.
도 2d는 활성화층 상에 게이트가 형성된 도면이다. 게이트 절연층(Gate Insulator)(미도시)와 게이트(240)가 형성된다. 여기에서 하나의 마스크를 사용할 수 있다. 여기서 게이트 하부의 활성화층만 채널로 사용되며 나머지 영역은 도체화 될 수 있다.
도 2e는 게이트(240) 상에 층간절연층(Inter Layer Dielectric)(250)이 도포되며, 또한, 도포된 층간절연층(250)에서 컨택홀(255, 257)를 형성하여 게이트(240) 또는 활성화층(230)의 일부가 노출되도록 한다. 마찬가지로 앞서 생성된 컨택홀(225) 역시 층간절연층에서도 그대로 유지된다. 이 과정에서 하나의 마스크를 사용할 수 있다.
게이트(240)이 노출되는 컨택홀(255)은 이후 형성되는 소스/드레인 전극과 게이트(240)가 컨택하며, 활성화층(230)이 노출되는 컨택홀(257)은 이후 형성되는 소스/드레인 전극과 활성화층(230)이 컨택하게 된다. 즉, 도 2e 이후 소스/드레인 전극을 형성하고, R/G/B(Red, Green, Blue)의 컬러 필터와 오버코트층(overcoat), 그리고 보호층(Passivation Layer) 및 화소 전극과 뱅크를 형성하는 공정을 진행한다.
도 2a 내지 도 2e의 공정에서는 활성화층을 노출시키는 컨택홀과 차광층을 노출시키는 컨택홀을 별도로 사용하고 있다.
도 2a 내지 도 2e의 공정에서 차광층(210)을 노출시키기 위한 버퍼층(220) 상의 컨택홀(225)과 층간절연층(250) 상에서 형성되는 컨택홀(255)를 동시에 형성할 경우, 마스크를 절감할 수 있다.
도 3은 도 2a 내지 도 2e에 이르는 공정 과정과 본 발명에서 저감하고자 하는 공정을 비교하는 도면이다. 310은 도 2a 내지 도 2e의 공정 및 그 이후의 공정을 수행할 경우 사용하게 되는 마스크로, 박막 트랜지스터에 대한 공정으로는 차광층(Light Shield, L/S), 차광층의 컨택홀 생성(L-CNT), 그리고 활성화층 형성(ACT), 게이트 절연층과 게이트(Gate/GI), 층간절연층(ILD), 소스/드레인 전극 형성(SD) 및 보호층(PAS), 화소 전극(PXL)을 형성하는 공정이 진행되며 총 8개의 마스크를 사용한다. 한편 컬러필터 측에 대한 공정으로는 색소별(Red, Green, Blue)와 오버코트(OC), 그리고 뱅크(BANK)와 같이 총 5개의 마스크를 이용한다.
그런데, 본 발명의 일 실시예에 해당하는 320에서 차광층의 컨택홀을 형성하는 부분과 층간절연층을 형성하는 공정을 325와 같이 하나의 공정 및 마스크로 결합할 경우, 제조 공정을 줄일 수 있다. 즉, 차광층을 노출시키기 위한 컨택홀을 형성함에 있어 별도의 마스크를 사용하지 않으므로, 공정 및 그에 따른 비용을 저감할 수 있다. 또한 후술할 화소 전극을 형성함에 있어서의 단차로 인한 끊김 현상을 방지할 수 있다.
도 4a 내지 도 4e는 본 발명의 제1실시예에 의한 차광층의 컨택홀과 층간절연층을 하나의 공정으로 형성하는 과정을 보여주는 공정도이다.
제1실시예에서 차광층과 소스/드레인 전극이 연결되는 컨택홀을 제1컨택홀이라 지시하며, 활성화층과 소스/드레인 전극이 연결되는 컨택홀을 제2컨택홀이라 지시한다.
도 4a는 박막 트랜지스터에 대응하여 차광층(410)이 형성된 도면이다. 차광층을 형성함에 있어서 하나의 마스크를 사용할 수 있다.
도 4b는 차광층(410) 상에 버퍼층(420)이 도포된 도면이다. 버퍼층은 전체에 도포될 수 있으며, 410a는 도 4a에서 형성된 차광층(410)의 윤곽선을 지시한다. 도 2b와 달리 버퍼층(420)에는 별도의 컨택홀을 형성하는 과정이 없으므로 마스크를 저감한다.
도 4c는 활성화(Active)층을 형성한 도면이다. 활성화층(430)은 소정의 마스크를 이용하여 형성된다. 마찬가지로 도 4c에도 별도의 컨택홀이 형성되지 않은 상태이다.
도 4d는 활성화층 상에 TGAT가 형성된 도면이다. 게이트 절연층(Gate Insulator)(미도시)와 게이트(240)가 형성된다. 여기에서 하나의 마스크를 사용할 수 있다.
도 4e는 게이트(440) 상에 층간절연층(450)이 도포되며, 또한, 도포된 층간절연층(450)에서 컨택홀(455, 457)를 형성하여 게이트(440) 또는 활성화층(430)의 일부가 노출되도록 한다. 동일한 공정 과정에서 차광층(410)의 일부를 노출시키는 컨택홀(425)이 형성될 수 있으며, 이 과정에서 하나의 마스크를 사용할 수 있다.
게이트(440)이 노출되는 컨택홀(455)은 이후 형성되는 소스/드레인 전극과 게이트(440)가 컨택하며, 활성화층(430)이 노출되는 컨택홀(457a, 457b)은 이후 형성되는 소스/드레인 전극과 활성화층(430)이 컨택하게 된다. 즉, 도 4e 이후 소스/드레인 전극을 형성하고, R/G/B(Red, Green, Blue)의 컬러 필터와 오버코트층(overcoat), 그리고 보호층 및 화소 전극과 뱅크를 형성하는 공정을 진행한다.
본 발명의 제1실시예에서 제1컨택홀(425)는 차광층(410)의 일부를 노출시키며, 제2컨택홀(457a)은 활성화층을 노출시킨다. 제1컨택홀 및 제2컨택홀은 하나의 마스크를 이용하여 하나의 공정에서 형성된다.
도 5a 내지 도 5d는 본 발명의 제1실시예에 의한 차광층의 컨택홀과 층간절연층의 세부적인 단면 및 구성을 보여주는 도면이다.
도 5a는 도 4e에서 살펴볼 단면 및 세부확대가 필요한 영역을 표시한 도면이다. 게이트(440) 상의 층간절연층에 형성된 컨택홀(455)의 단면(I-I') 및 활성화층(430) 상의 층간절연층에 형성된 컨택홀(457a)의 단면(II-II'), 그리고, 차광층의 제1컨택홀(425)과 활성화층이 노츨된 제2컨택홀(457a)의 확대 및 이들의 단면을 살펴본다.
도 5b는 도 5a의 I-I'의 단면의 구조를 보여주는 도면이다.
게이트(440) 상에 층간절연층(450)이 형성되어 있으며, 층간절연층(450)에는 컨택홀(455)이 형성되고, 이를 통해 소스/드레인 전극(512)이 게이트(440)와 접촉한다.
도 5c는 도 5a의 II-II'의 단면의 구조를 보여주는 도면이다.
활성화층(430) 상에 층간절연층(450)이 형성되어 있으며, 층간절연층(450)에는 컨택홀(457b)이 형성되고, 이를 통해 소스/드레인 전극(514)이 활성화층(440)과 접촉한다.
도 5d는 도 5a의 501의 확대된 구조를 보여주는 도면이다. 501에 추가로 소스/드레인 전극과 보호층, 그리고 화소 전극이 형성된 후의 구조를 보여준다.
층간절연층 상에 형성되는 소스/드레인 전극(518)은 층간절연층에 형성되며, 마스크의 하프톤(Half tone)에 의해 형성되는 제2컨택홀(457a)을 통하여 활성화층(430)과 접촉한다. 또한 소스/드레인 전극(518)은 층간절연층에 형성되며 마스크의 풀톤(Full tone)에 의해 형성되는 제1컨택홀(425)을 통하여 차광층(410)과 접촉한다.
한편, 보호층에 형성된 보호층 컨택홀(555)는 제2컨택홀(457a)과 일부 영역이 중첩되어 있다.
도 5e는 도 5d의 III-III'의 단면도를 보여주는 도면이다.
도 5d에 나타난 바와 같이, 제2컨택홀(457a)과 보호층에 형성된 보호층 컨택홀(555)가 일부 영역이 중첩되며, 그에 인접하여 제1컨택홀(425)이 형성되어 있다.
도 6a 내지 도 6e는 본 발명의 제1실시예에 의한 층간절연층을 식각하는 과정을 보여주는 단면도이다. 층간절연층을 식각하는 과정에서 앞서 살펴본 제1컨택홀(425)과 제2컨택홀(457a)이 하나의 마스크를 이용하여 형성된다.
도 6a는 층간절연층 상에 마스크를 도포한 상태이다. 포토 레지스트(600)로 마스크를 형성하였으며, 활성화층(430) 상의 611, 612 영역에 하프톤으로 포토 레지스트(600)가 형성되어 있으며, 차광층(410) 상의 620 영역에 포토 레지스트(600)가 제거된 상태이다. 버퍼(420) 상에 활성화층(430), 게이트 절연막(435), 그리고 게이트(440)이 형성되어 있으며, 그 위에 층간 절연층(450)이 도포된 상태이다.
도 6b는 마스크를 기준으로 포토 레지스트(600)가 형성되지 않은 620 영역을 식각하여 층간절연층 중 제1컨택홀(425)이 일부 형성된다.
도 6c는 하프톤으로 포토 레지스트(600)가 형성된 영역인 611와 612의 포토 레지스트를 제거한 상태이다. 전체 포토 레지스트(600)의 높이도 낮아진다. 도 6d는 하프톤 영역의 포토 레지스트(600)가 제거된 상태에서 식각하여 제2컨택홀(457a)이 형성되며, 동시에 제1컨택홀(425)이 완성된다.
도 6e는 포토 레지스트를 완전히 제거한 형태이다. 제1컨택홀(425) 및 제2컨택홀(457a)이 형성되어 있고, 이후 소스/드레인 전극을 형성할 수 있으며, 제1컨택홀(425)을 통하여 소스/드레인 전극과 차광층이 연결되며, 제2컨택홀(457a)을 통하여 소스/드레인 전극과 활성화층이 연결된다.
도 4a 내지 도 6e의 제1실시예에서 제시하는 표시장치를 살펴보면 다음과 같다. 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수개의 화소 영역을 정의하는 표시영역과, 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층, 그리고 상기 차광층 상에 위치하는 버퍼층과 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층, 상기 활성화층 상에 제3패턴으로 위치하는 게이트 및 상기 게이트 상에 위치하는 층간절연층을 포함한다. 또한 상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 차광층과 연결되며, 상기 제4패턴으로 형성된 제2컨택홀을 통하여 상기 활성화층과 연결되는 소스 전극 및 드레인 전극을 포함하며, 상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층과 상기 각각의 화소 영역에 대응하는 컬러 필터를 포함한다.
여기서 상기 제2컨택홀과 일부 중첩되는 보호층 컨택홀이 상기 보호층에 위치하게 되며, 보다 상세히 제1실시예는 상기 활성화층 상에 상기 게이트 배선과 상기 소스 전극 및 드레인 전극이 위치하는 코플라나 구조에 적용할 수 있으나 이에 한정되는 것은 아니다.
도 7a 내지 도 7c는 본 발명의 제2실시예에 의한 차광층의 컨택홀과 층간절연층의 세부적인 단면 및 구성을 보여주는 도면이다.
도 7a은 본 발명의 제2실시예에 의한 하나의 컨택홀을 이용하여 소스/드레인 전극이 활성화층 및 차광층과 연결되는 구조를 보여주는 도면이다.
도 4a 내지 도4d의 공정 후, 층간절연층을 도포한 후 식각하는 과정에서 도 4e의 457a와 425를 각각 형성한 것과 달리, 이들을 하나의 컨택홀(725)로 형성하도록 하나의 마스크를 이용할 수 있다. 다른 영역은 도 4e 및 도 5a에서 살펴본 부분과 동일하므로, 컨택홀이 형성된 영역(701)을 도 7b와 같이 확대하여 살펴본다.
본 발명의 제2실시예에서 제1컨택홀(725)는 차광층(410) 및 활성화층(430)을 노출시킨다. 제1컨택홀(725)은 하나의 마스크를 이용하여 하나의 공정에서 형성된다. 그 외 차광층(410)을 노출시키지 않으며 활성화층(430)을 노출시키는 컨택홀(457b) 및 게이트(440)를 노출시키는 컨택홀(455)은 앞서 제1실시예와 동일하므로 설명을 생략한다.
도 7b는 도 7a의 701 영역을 확대한 도면이다.
도 7b는 도 7a의 701의 확대된 구조를 보여주는 도면이다. 701에 추가로 소스/드레인 전극과 보호층, 그리고 화소 전극이 형성된 후의 구조를 보여준다.
층간절연층 상에 형성되는 소스/드레인 전극(718)은 층간절연층에 형성되며, 마스크의 풀톤(Full tone)에 의해 형성되는 제1컨택홀(725)을 통하여 활성화층(430) 및 차광층(410)과 연결한다.
한편, 보호층에 형성된 보호층 컨택홀(755)는 제1컨택홀(725)과 일부 영역이 중첩되어 있다.
도 7c는 도 7b의 IV-IV'의 단면도를 보여주는 도면이다.
도 7c에 나타난 바와 같이, 제1컨택홀(425)과 보호층에 형성된 보호층 컨택홀(755)의 일부 영역이 중첩되어 있다.
도 8a 내지 도 8e는 본 발명의 제2실시예에 의한 층간절연층을 식각하는 과정을 보여주는 단면도이다. 층간절연층을 식각하는 과정에서 앞서 살펴본 제1컨택홀(725)이 하나의 마스크를 이용하여 형성된다.
도 8a는 층간절연층 상에 마스크를 도포한 상태이다. 포토 레지스트(800)로 마스크를 형성하였으며, 활성화층(430) 상의 811 영역에 하프톤으로 포토 레지스트(800)가 형성되어 있으며, 활성화층(430) 및 차광층(410) 상의 820 영역에 포토 레지스트(800)가 제거된 상태이다. 버퍼(420) 상에 활성화층(430), 게이트 절연막(435), 그리고 게이트(440)이 형성되어 있으며, 그 위에 층간 절연층(750)이 도포된 상태이다.
도 8b는 마스크를 기준으로 포토 레지스트(800)가 형성되지 않은 820 영역을 식각하여 층간절연층 중 제1컨택홀(725)이 일부 형성된다.
도 8c는 하프톤으로 포토 레지스트(800)가 형성된 영역인 811의 포토 레지스트를 제거한 상태이다. 전체 포토 레지스트(800)의 높이도 낮아진다. 도 8d는 하프톤 영역의 포토 레지스트(800)가 제거된 상태에서 식각하여 차광층과 연결되지 않는 컨택홀이 형성되며, 동시에 제1컨택홀(725)이 완성된다.
도 8e는 포토 레지스트를 완전히 제거한 형태이다. 제1컨택홀(725)이 형성되어 있고, 이후 소스/드레인 전극을 형성할 수 있으며, 제1컨택홀(725)을 통하여 소스/드레인 전극과 차광층(410) 및 활성화층(430)이 연결된다.
본 발명의 제2실시예를 살펴보면 다음과 같다. 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역에서 상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층, 상기 차광층 상에 위치하는 버퍼층, 그리고 상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층과 상기 활성화층 상에 제3패턴으로 위치하는 게이트 및 상기 게이트 상에 위치하는 층간절연층를 포함한다. 또한 상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 활성화층 및 상기 차광층과 연결되는 소스 전극 및 드레인 전극과 상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층, 그리고 상기 각각의 화소 영역에 대응하는 컬러 필터를 포함한다. 특히, 상기 제1컨택홀과 일부 중첩되는 보호층 컨택홀이 상기 보호층에 위치할 수 있다. 보다 상세히 제2실시예는 상기 활성화층 상에 상기 게이트 배선과 상기 소스 전극 및 드레인 전극이 위치하는 코플라나 구조에 적용할 수 있으나 이에 한정되는 것은 아니다.
제1 및 제2 실시예를 적용할 경우, 층간절연층에 컨택홀을 형성함에 있어서 하프톤 공정을 적용하여 차광층과 소스/드레인 전극을 컨택시키는 마스크를 도 3과 같이 저감할 수 있으며, 센싱 TR(Sense Transistor) 영역에서 컨택홀을 단일화 시킬 수 있다.
또한, 도 3에서 살펴본 바와 같이, 박막 트랜지스터에 대한 공정인 기판 상에서의 마스크를 저감(8 마스크에서 7 마스크)시키며, 차광층의 컨택홀을 형성하는 공정을 층간절연층의 하프톤 공정으로 대체할 수 있다. 또한, 7개의 마스크를 적용시에 발생하는 약암점 무리 불량 개선을 위해 센싱 TR(Sense Transistor) 영역에서 컨택홀을 단일화 시킬 수 있다.
특히, 제2실시예를 적용할 경우, 제1실시예의 제2컨택홀(457a)이 가파르게 형성되어 단차가 급격히 발생하며 제2컨택홀(457a)에 형성될 화소 전극이 끊어질 수 있다. 즉, 층간절연층의 홀에 대해 건식 식각할 경우 부산물 및 보호층에 심(Seam)에 기인한 습식 식각에 의해 테이퍼(Taper) 변동으로 화소 전극의 단선이 발생할 수 있다. 이는 약암점 무리를 발생시킨다. 따라서 제2실시예를 적용할 경우, 컨택홀을 단일화시키므로 약암점 무리를 개선할 수 있다.
따라서 제1실시예는 공정을 저감하며, 제2실시예는 공정 및 불량을 모두 저감하는 효과를 제공한다.
도 9는 본 발명의 일 실시예에 의한 공정 과정을 나타내는 도면이다.
기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역에서 화소 영역에 대응하는 차광층을 형성하고 그의 컨택홀을 형성하는 과정으로 구성된다.
먼저 기판을 준비한다(S910). 다음으로 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 차광층을 형성한다(S920). 이후, 차광층 상에 버퍼층을 형성한다(S930). 이 과정에서는 버퍼층에 차광층을 노출시키는 컨택홀을 형성하지 않는다. 그리고 버퍼층 상의 화소 영역에 제2패턴으로 활성화층을 형성한다(S940). 이후 활성화층 상에 제3패턴으로 게이트를 형성한다(S950). 게이트 상에 층간절연층을 형성한다(S960). 층간절연층에 제4패턴으로 상기 차광층의 일부를 노출시키는 제1컨택홀을 형성한다(S970). 그리고, 형성된 제1컨택홀을 통하여 차광층과 접촉하는 소스 전극 또는 드레인 전극을 형성한다(S980).
위의 제1컨택홀을 형성하는 공정(S970)에서 제1컨택홀이 활성화층의 일부를 노출시키도록 형성할 수 있다. 그리고
소스 전극 또는 드레인 전극을 형성하는 공정(S980)에서 상기 제1컨택홀을 통하여 상기 활성화층과 접촉하는 상기 소스 전극 또는 드레인 전극을 형성할 수 있다. 또한, 제2실시예에서 소스 전극 또는 드레인을 형성한 이후 제1컨택홀과 일부 중첩되며 상기 소스 전극 또는 드레인 전극의 일부를 노출시키는 보호층 컨택홀을 포함하는 보호층을 형성할 수 있다. 이는 앞서 제2실시예 및 도 7a 내지 도 8e에서 살펴보았다.
한편, 제1실시예에서 제1컨택홀과 제2컨택홀을 별도로 형성하였는데, 제1컨택홀을 형성하는 공정(S970)은 활성화층의 일부를 노출시키며 제1컨택홀과 이격하여 위치하도록 제2컨택홀을 형성할 수 있다.
제1실시예에서 상기 소스 전극 또는 드레인을 형성한 이후 상기 제2컨택홀과 일부 중첩되며 상기 소스 전극 또는 드레인 전극의 일부를 노출시키는 보호층 컨택홀을 포함할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광표시장치 110: 표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 타이밍 컨트롤러 210, 410: 차광층
220, 420: 버퍼층 230, 430:활성화층
240, 440: 게이트 425, 725: 제1컨택홀
457a: 제2컨택홀 555, 755: 보호층 컨택홀

Claims (11)

  1. 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수개의 화소 영역을 정의하는 표시영역;
    상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층;
    상기 차광층 상에 위치하는 버퍼층;
    상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층;
    상기 활성화층 상에 제3패턴으로 위치하는 게이트;
    상기 게이트 상에 위치하는 층간절연층;
    상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 차광층과 연결되며, 상기 제4패턴으로 형성된 제2컨택홀을 통하여 상기 활성화층과 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층; 및
    상기 각각의 화소 영역에 대응하는 컬러 필터를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제2컨택홀과 일부 중첩되는 보호층 컨택홀이 상기 보호층에 위치하는 표시장치.
  3. 제1항에 있어서,
    상기 활성화층 상에 상기 게이트 배선과 상기 소스 전극 및 드레인 전극이 위치하는 코플라나 구조인 것을 특징으로 하는 표시장치.
  4. 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역;
    상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 위치하는 차광층;
    상기 차광층 상에 위치하는 버퍼층;
    상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 위치하는 활성화층;
    상기 활성화층 상에 제3패턴으로 위치하는 게이트;
    상기 게이트 상에 위치하는 층간절연층;
    상기 층간절연층의 제4패턴으로 형성된 제1컨택홀을 통하여 상기 활성화층 및 상기 차광층과 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상에 제5패턴으로 형성된 보호층; 및
    상기 각각의 화소 영역에 대응하는 컬러 필터를 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 제1컨택홀과 일부 중첩되는 보호층 컨택홀이 상기 보호층에 위치하는 표시장치.
  6. 제4항에 있어서,
    상기 활성화층 상에 상기 게이트 배선과 상기 소스 전극 및 드레인 전극이 위치하는 코플라나 구조인 것을 특징으로 하는 표시장치.
  7. 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 생성되는 다수 개의 화소 영역을 정의하는 표시영역에서
    상기 각각의 화소 영역에 대응하여 기판 위에 제1패턴으로 차광층을 형성하는 단계;
    상기 차광층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상의 상기 화소 영역에 제2패턴으로 활성화층을 형성하는 단계;
    상기 활성화층 상에 제3패턴으로 게이트를 형성하는 단계;
    상기 게이트 상에 층간절연층을 형성하는 단계;
    상기 층간절연층에 제4패턴으로 상기 차광층의 일부를 노출시키는 제1컨택홀을 형성하는 단계; 및
    상기 제1컨택홀을 통하여 상기 차광층과 접촉하는 소스 전극 또는 드레인 전극을 형성하는 단계를 포함하는 표시장치를 제조하는 방법.
  8. 제 7항에 있어서,
    상기 제1컨택홀을 형성하는 단계는
    상기 제1컨택홀이 상기 활성화층의 일부를 노출시키도록 형성하는 단계를 포함하며,
    상기 소스 전극 또는 드레인 전극을 형성하는 단계는
    상기 제1컨택홀을 통하여 상기 활성화층과 접촉하는 상기 소스 전극 또는 드레인 전극을 형성하는 단계를 포함하는 방법.
  9. 제 7항에 있어서,
    상기 소스 전극 또는 드레인을 형성한 이후 제1컨택홀과 일부 중첩되며 상기 소스 전극 또는 드레인 전극의 일부를 노출시키는 보호층 컨택홀을 포함하는 보호층을 형성하는 단계를 더 포함하는,
  10. 제 7항에 있어서,
    상기 제1컨택홀을 형성하는 단계는
    상기 활성화층의 일부를 노출시키며 상기 제1컨택홀과 이격하여 위치하는 제2컨택홀을 형성하는 단계를 포함하는 방법.
  11. 제 10항에 있어서,
    상기 소스 전극 또는 드레인을 형성한 이후 상기 제2컨택홀과 일부 중첩되며 상기 소스 전극 또는 드레인 전극의 일부를 노출시키는 보호층 컨택홀을 포함하는 보호층을 형성하는 단계를 더 포함하는 방법.

KR1020140088281A 2014-07-14 2014-07-14 유기발광 표시장치 및 이를 제조하는 방법 KR102296743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140088281A KR102296743B1 (ko) 2014-07-14 2014-07-14 유기발광 표시장치 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140088281A KR102296743B1 (ko) 2014-07-14 2014-07-14 유기발광 표시장치 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20160008680A true KR20160008680A (ko) 2016-01-25
KR102296743B1 KR102296743B1 (ko) 2021-09-01

Family

ID=55306667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140088281A KR102296743B1 (ko) 2014-07-14 2014-07-14 유기발광 표시장치 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102296743B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490608B2 (en) 2016-07-21 2019-11-26 Samsung Display Co., Ltd. Display device and method for fabricating the same
KR20200089743A (ko) * 2018-05-17 2020-07-27 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판 및 그 제조 방법, 디스플레이 패널, 및 디스플레이 디바이스
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN111983857A (zh) * 2019-05-23 2020-11-24 三星显示有限公司 显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR20030058911A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
KR20040038729A (ko) * 2002-10-31 2004-05-08 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시 장치
KR20050031964A (ko) * 2003-09-30 2005-04-06 산요덴키가부시키가이샤 유기 ｅｌ 소자 및 유기 ｅｌ 패널
KR20070121376A (ko) * 2006-06-22 2007-12-27 엘지.필립스 엘시디 주식회사 유기전계발광 소자
JP2010039413A (ja) * 2008-08-08 2010-02-18 Hitachi Displays Ltd 表示装置及びその製造方法
JP2010117399A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 電気光学装置及び電子機器
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR20030058911A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
KR20040038729A (ko) * 2002-10-31 2004-05-08 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시 장치
KR20050031964A (ko) * 2003-09-30 2005-04-06 산요덴키가부시키가이샤 유기 ｅｌ 소자 및 유기 ｅｌ 패널
KR20070121376A (ko) * 2006-06-22 2007-12-27 엘지.필립스 엘시디 주식회사 유기전계발광 소자
JP2010039413A (ja) * 2008-08-08 2010-02-18 Hitachi Displays Ltd 表示装置及びその製造方法
JP2010117399A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 電気光学装置及び電子機器
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490608B2 (en) 2016-07-21 2019-11-26 Samsung Display Co., Ltd. Display device and method for fabricating the same
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11502282B2 (en) 2018-04-23 2022-11-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11925098B2 (en) 2018-04-23 2024-03-05 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20200089743A (ko) * 2018-05-17 2020-07-27 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판 및 그 제조 방법, 디스플레이 패널, 및 디스플레이 디바이스
CN111983857A (zh) * 2019-05-23 2020-11-24 三星显示有限公司 显示装置
US11163201B2 (en) 2019-05-23 2021-11-02 Samsung Display Co., Ltd. Display device
US11609462B2 (en) 2019-05-23 2023-03-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102296743B1 (ko) 2021-09-01

Similar Documents

Publication Publication Date Title
US10453909B2 (en) OLED array substrate with overlapped conductive layer and manufacturing method thereof, array substrate and display device
US11004371B2 (en) Display device and method for inspection thereof
US11215893B2 (en) Array substrate, method for manufacturing the same, and display apparatus
US9147717B2 (en) Organic display device having a contact hole planarization film made of an organic insulating material
CN109037235B (zh) 阵列基板及其制作方法
US9244317B2 (en) Active matrix substrate and display device
US9583548B2 (en) Organic light emitting display device comprising light-shielding patterns and method for manufacturing the same
US11287709B2 (en) Active matrix substrate and liquid crystal display device
US10197873B2 (en) Display device
WO2017173779A1 (zh) 阵列基板和显示装置
KR20190044716A (ko) 표시 장치
CN110797351B (zh) 一种阵列基板、其检测方法、显示面板及显示装置
KR20200033662A (ko) 표시 장치 및 이의 제조 방법
KR20190047565A (ko) 표시 장치
KR20160008680A (ko) 유기발광 표시장치 및 이를 제조하는 방법
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140110137A (ko) 터치 표시 장치 및 이의 제조 방법
KR20200075410A (ko) 플렉서블 표시 장치
CN102360145A (zh) 一种液晶显示面板及其制作方法
JP2007219046A (ja) 液晶表示パネル
JP2011154161A (ja) 表示装置
WO2016037373A1 (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
KR102467880B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102259340B1 (ko) 표시장치, 표시패널 및 이를 제조하는 방법
KR102136638B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant