KR20110076769A - 고체 촬상 장치와 그 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 장치와 그 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20110076769A
KR20110076769A KR1020100127993A KR20100127993A KR20110076769A KR 20110076769 A KR20110076769 A KR 20110076769A KR 1020100127993 A KR1020100127993 A KR 1020100127993A KR 20100127993 A KR20100127993 A KR 20100127993A KR 20110076769 A KR20110076769 A KR 20110076769A
Authority
KR
South Korea
Prior art keywords
oxide
layer
film
region
charge accumulation
Prior art date
Application number
KR1020100127993A
Other languages
English (en)
Other versions
KR101708059B1 (ko
Inventor
테츠지 야마구치
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110076769A publication Critical patent/KR20110076769A/ko
Application granted granted Critical
Publication of KR101708059B1 publication Critical patent/KR101708059B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치는: 반도체 기판과; 하부 전극 및 상부 전극 사이에 끼인 광전 변환부와; 상기 광전 변환부에서 생성된 신호 전하를 반도체 기판측에 판독하기 위해, 상기 하부 전극과 반도체 기판을 접속하도록 형성된 콘택트 플러그와; 상기 콘택트 플러그를 반도체 기판에 전기적으로 접속하기 위한 접속부와, 상기 접속부에 판독된 신호 전하를 축적하는 전하 축적층과, 상기 접속부와 상기 전하 축적층과의 사이에서, 포텐셜 배리어를 구성하는 전위 장벽층이 반도체 기판의 종방향으로 차례로 적층되어 구성된 종형 전송로와; 상기 전하 축적층에 축적된 신호 전하를 상기 반도체 기판의 회로 형성면측에 판독하는 전하 판독부를 포함한다.

Description

고체 촬상 장치와 그 제조 방법, 및 전자 기기{SOLID-STATE IMAGING DEVICE, METHOD OF MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
우선권 정보
본 발명은 2009년 12월 28일자로 일본특허청에 특허출원된 일본특허원 제2009-297930호를 우선권으로 주장한다.
기술분야
본 발명은, 복수의 화소가 배열된 광전 변환부를 포함하는 CMOS 이미지 센서나, CCD 이미지 센서 등의 고체 촬상 장치에 관한 것으로, 특히, 기판의 일방면에 신호 회로를 형성하고, 기판의 타방면으로부터 수광을 행하는 이면 조사형의 고체 촬상 장치, 및 그 제조 방법에 관한 것이다. 또한, 그 고체 촬상 장치를 이용한 전자 기기에 관한 것이다.
근래의 CCD 형이나 CMOS형의 이미지 센서에서는, 화소 사이즈의 축소와 함께 단위 화소에 입사하는 포톤 수가 감소하고, 이 때문에, 감도의 저하나, S/N비의 저하가 문제로 되어 있다. 또한, 현재 널리 사용되고 있는 레드, 그린, 블루의 화소를 평면 형상으로 나열한 화소 배열로 하기 위해, 예를 들면 원색(原色) 컬러 필터를 이용한 베이어 배열로 한 경우에는, 레드 화소에서는, 그린과 블루의 광은 컬러 필터를 투과하지 않는다. 이 때문에, 레드 화소에서는, 그린과 블루의 광은 광전 변환에 사용되지 않기 때문에, 광의 이용 효율에 로스가 생긴다. 또한, 이들의 화소 구성에서는, 화소 사이의 보간 처리를 행하여 색신호를 만드는 것에 수반하는, 위색(僞色)이라는 문제가 생긴다.
이들의 문제를 해결하는 방법으로서, 일본 특개 제2002-151673호 공보에서는, 동일한 화소의 종방향으로 그린, 블루, 레드의 각각의 파장의 광을 광전 변환하는 광전 변환 영역을 적층하고, 또한 그린의 광전 변환 영역은, 유기 광전 변환막으로 구성한다는 고체 촬상 장치가 제안되어 있다.
이와 같은 일본 특개 제2002-151673호 공보에 나타나는 구조를 이용하면, 컬러 필터에서의 광의 로스가 생기지 않는다는 메리트가 있음과 함께, 보간 처리를 행하지 않기 때문에 위색이 발생하지 않는다는 효과를 기대할 수 있다.
그러나, 유기 광전 변환막으로 광전 변환된 전하를 Si 기판에 저장하는 경우에는, 유기막으로부터의 신호를 Si 기판에 전송하기 위해, Si 기판에 오믹 콘택트를 취할 필요가 있다. 예를 들면, 광전 변환된 캐리어(신호 전하)로서 전자를 이용하는 경우에는, 고농도의 n형의 불순물을 Si 기판에 이온 주입하고, N형 확산층을 형성할 필요가 있고, 그 N형 확산층과 주변의 P웰 사이에 높은 전계를 갖는 PN 접합이 형성된다. 그 때문에, 고 전계가 걸리는 PN 접합부에 기인하는 암전류가 노이즈의 원인이 된다. 또한, 유기 광전 변환막으로부터 콘택트를 취한 N형 확산층에 그대로 광전 변환된 신호 전하를 축적하면, 신호 전하의 축적과 함께, N형 확산층의 전위가 변동하고, 유기 광전 변환막에 인가되는 전계가 신호 전하의 축적과 함께 변동한다. 그러면, 광량에 대한 출력의 리니어리티를 얻을 수가 없게 된다는 문제가 있다.
이들의 문제를 해결하는 방법으로서, 일본 특개 제2003-31785호 공보에는, 유기 광전 변환막으로부터의 신호 전하를 Si 기판에 형성된 N형 확산층에 전송한 후, 오버플로시키는 구성이 제안되어 있다. 그 방법에 관해, 도 17 내지 도 18을 이용하여 설명한다. 도 17은, 종래의 유기 광전 변환막을 이용한 고체 촬상 장치의 개략 단면 구성이다. 도 18A는, 도 17의 주요부의 평면 구성이고, 도 18B는, 도 18A에 대응하는 단면 구성이고, 도 18C는, 도 18B의 XVIIIC-XVIIIC 단면에 따른 포텐셜도이다.
도 17에 도시하는 바와 같이, 종래의 고체 촬상 장치(120)에서는, 반도체 기판(100)의 광 입사측의 바로위에는, 상부 전극(113) 및 하부 전극(111) 사이에 끼인 유기 광전 변환막(112)이 적층되어 있다. 유기 광전 변환막(112)은, 예를 들면 그린의 광을 광전 변환하기 위해 마련된 막이다. 하부 전극(111)은, 콘택트부(110)를 통하여, 반도체 기판(100)의 웰 영역(101)의 표면에, n형의 불순물이 고농도로 이온 주입됨으로써 형성된 n형 확산층(N+)(108)에 접속되어 있다. 즉, n형 확산층(108)에는, 유기 광전변환막(112)에서 얻어진 신호 전하가 전송되어 온다.
그리고, 종래의 구조에서는, n형 확산층(108)에 접하는 영역에, n형 반도체 영역으로 이루어지는 전하 축적 영역(107)이 형성되고, 전하 축적 영역(107)의 표면측에는 p형 고농도 불순물 영역(109)이 형성되어 있다. 그리고, 전하 축적 영역(107)에 인접하는 영역에는 플로팅 디퓨전부(FD)가 형성되어 있고, 전하 축적 영역(107)과 플로팅 디퓨전부(FD) 사이의 반도체 기판(100)상에는, 게이트 절연막을 통하여 전송 게이트 전극(106)이 형성되어 있다. 플로팅 디퓨전부(FD)는, n형의 고농도 불순물 영역으로 구성되어 있다.
도 17에 도시하는 종래의 구조에서는, 유기 광전 변환막(112)에서 얻어진 신호 전하가 n형 확산층(108)에 전송되고, n형 확산층(108)에 전송되어 온 신호 전하는, 전하 축적 영역(107)에 오버플로되는 구성으로 되어 있다. 이와 같이, 신호 전하를 횡방향으로 오버플로시키기 위해, 실제로는, n형 확산층(108)과 전하 축적 영역(107) 사이에는, 엷은 농도의 p형 불순물 영역으로 이루어지는 오버플로 배리어가 형성되어 있고, 도 18C와 같은 포텐셜 구성이 된다. 그리고, n형 확산층(108)의 전위는, 오버플로 배리어로 정해지고, 오버플로 배리어를 초과한 신호 전하가 전하 축적 영역(107)에 오버플로된다.
도 17, 18A에 도시한 종래의 고체 촬상 장치(120)와 같이, 신호 전하를 횡방향으로 오버플로시키는 구조에서는, 화소 내에 2개의 캐패시터를 형성하는 구성이기 때문에, 화소 사이즈의 축소의 관점에서는 불리해진다. 또한, 횡방향의 오버플로를 이용하기 때문에, n형 확산층(108)으로부터 전하 축적 영역(107)에의 오버플로 패스가 1차원적이여서, 효율적으로 오버플로시키기 위해서는 횡방향의 포텐셜 구배도 필요해지고, 포텐셜 설계의 난이도가 크다.
또한, 유기 광전 변환막(112)과 콘택트부(110)에 의해 접속된 n형 확산층(108)으로부터, 다시 반도체 기판(100)의 깊은 영역에 신호 전하를 오버플로시키는 종형의 오버플로 패스도 제안되어 있다. 도 19A에, 종형 오버플로 패스를 구성하는 경우의 개략 단면 구성을 도시하고, 도 19B에 그 주요부 확대도를 도시한다. 도 19A, 19B에서, 도 18에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
종형의 오버플로 패스를 형성하는 경우에는, n형 확산층(108)의 하방이고, 반도체 기판(100) 내부에 전하 축적층(117)을 형성한다. 이와 같은 종형의 오버플로 패스를 형성하는 경우에는, 오버플로 패스는 2차원적으로 취할 수 있고, 면적이 크게 취해지기 때문에, 오버플로에 유리해진다. 또한, 깊이 방향의 포텐셜 설계를 하면 좋기 때문에 이온 주입 에너지로 포텐셜 구배를 붙일 수가 있어서, 프로세스적인 난이도는 내려간다. 그러나, 실제로는, 도 19B에 도시하는 바와 같이, n형 확산층(108)은 반도체 기판(100)과 콘택트부(110)의 데미지를 커버할 수 있는 만큼 깊게 형성하지 않으면 안되고, 그 때문에, 전하 축적층(117)도 반도체 기판(100) 표면부터 깊은 방향으로 떨어져 간다. 그 때문에, 전하 축적층(117)으로부터 전송 게이트를 통하여 플로팅 디퓨전부(FD)에 신호 전하를 전송하는 경우 전하 축적층(117)이 전송 게이트로부터 떨어지기 때문에, 전송이 불리해진다.
상술한 점을 감안하여, 본 발명은, 반도체 기판의 수광면측에 형성된 광전 변환부를 갖는 고체 촬상 장치에 있어서, 화소의 미세화를 손상시키는 일 없이 전송 효율이 향상된 고체 촬상 장치, 및 그 제조 방법을 제공한다. 또한, 그 고체 촬상 장치를 이용한 전자 기기를 제공한다.
본 발명에 따른 일 실시 형태는 다층 배선층 위의 반도체 영역과; 상기 반도체 영역 내의 전하 축적층과; 상기 전하 축적층 상의 배리어층; 및 상기 배리어층 상의 접속부를 포함하는 고체 촬상 장치를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 고체 촬상 장치는: 상기 접속부 상의 절연막과; 상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 콘택트부는 상기 접속부를 상기 절연막 위의 전극에 전기적으로 접속시킨다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 부의 고정 전하를 갖는다.
본 발명의 다른 실시 형태에 따르면, 고체 촬상 장치는 상기 접속부 위에 차광막을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 전하 축적의 불순물 농도는 상기 반도체 영역을 향하여 증가한다.
본 발명의 다른 실시 형태에 따르면, 고체 촬상 장치는 상기 전극 상에 변환막을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 고굴절율을 갖는다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 산화 하프늄을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함한다.
본 발명의 다른 실시 형태는, 다층 배선층 위의 반도체 영역을 형성하는 단계와; 상기 반도체 영역 내에 전하 축적층을 형성하는 단계와; 상기 전하 축적층 상에 배리어층을 형성하는 단계; 및 상기 배리어층 상에 접속부를 형성하는 단계를 포함하는 고체 촬상 장치 제조 방법을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 상기 전하 축적층은 상기 접속부의 불순물 농도보다 더 낮은 불순물 농도를 갖는다.
본 발명의 다른 실시 형태에 따르면, 상기 방법은 상기 접속부 상에 절연막을 형성하는 단계; 및 상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 형성하는 단계를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 콘택트부는 상기 접속부를 상기 절연막 위의 전극에 전기적으로 접속시킨다.
본 발명의 다른 실시 형태에 따르면, 상기 방법은 상기 접속부 위에 차광막을 형성하는 단계를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 전하 축적의 불순물 농도는 상기 반도체 영역을 향하여 점차적으로 증가한다.
본 발명의 다른 실시 형태에 따르면, 상기 방법은 상기 전극 위에 변환막을 형성하는 단계를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막을 산화 하프늄막을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함한다.
본 발명의 다른 실시 형태는, (i) 다층 배선층 위의 반도체 영역과; (ii) 상기 반도체 영역 내의 전하 축적층과; (iii) 상기 전하 축적층 상의 배리어층; 및 (iv) 상기 배리어층 상의 접속부를 포함하는 고체 촬상 장치를 포함하는 전자 기기를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층된다.
본 발명의 다른 실시 형태에 따르면, 상기 전자 기기는, 상기 고체 촬상 장치의 일측에 마련된 셔터 장치를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 전자 기기는, 상기 접속부 상의 절연막과; 상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 산화 하프늄을 포함한다.
본 발명의 다른 실시 형태에 따르면, 상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함한다.
도 1은 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 전체 구성을 도시하는 개략 구성도.
도 2는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 단위 화소에서의 평면 구성도.
도 3은 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 단위 화소에서의 개략 단면 구성도.
도 4의 A 및 B는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 주요부의 단면 구성도와, 그 IVB-IVB 선상에 따른 포텐셜 구배를 도시한 도면.
도 5의 A, B, C는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 6의 A, B는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 7의 A, B는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 8의 A, B는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 9는 다른 예에 관한 고체 촬상 장치의 화소 영역에서의 평면 구성도.
도 10의 A, B는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 11의 A, B는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 12의 A, B는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 13의 A, B는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 공정도.
도 14는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 주요부의 개략 단면 구성도.
도 15는 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치의 주요부의 개략 단면 구성도.
도 16은 본 발명의 제 5의 실시 형태에 관한 전자 기기의 개략 구성도.
도 17은 종래예의 고체 촬상 장치의 개략 단면 구성도.
도 18의 A, B, C는 종래예의 고체 촬상 장치의 주요부의 평면 구성도와, 그 단면 구성도와, 그 XVIIIC-XVIIIC 선상에 따른 포텐셜 구배를 도시하는 도면.
도 19의 A, B는 종래예의 고체 촬상 장치의 개략 단면 구성도와, 주요부의 단면 확대도.
<1. 제 1의 실시 형태 : 고체 촬상 장치>
우선, 본 발명의 제 1의 실시 형태에 관한 CMOS형의 고체 촬상 장치(1)에 관해, 도 1을 이용하여 설명한다. 도 1의 구성은, 하기에 설명하는 제 1 내지 제 3의 실시 형태에 관한 고체 촬상 장치에 공통의 구성이다. 또한, 본 실시 형태예에서는, 고체 촬상 장치(1)를, 이면 조사형의 CMOS형 고체 촬상 장치로 하여 설명한다.
도 1은, 본 발명의 제 1의 실시 형태에 관한 CMOS형의 고체 촬상 장치(1)의 전체를 도시하는 개략 구성도이다.
본 실시 형태예의 고체 촬상 장치(1)는, 실리콘으로 이루어지는 기판(11)상에 배열된 복수의 화소(2)로 구성되는 화소 영역(3)과, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 갖고서 구성된다.
화소(2)는, 광전 변환 소자인 포토 다이오드와, 복수의 화소 트랜지스터로 구성되고, 기판(11)상에, 2차원 어레이형상으로 규칙적으로 복수 배열된다. 화소(2)를 구성하는 화소 트랜지스터는, 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 증폭 트랜지스터로 구성되는 4개의 화소 트랜지스터라도 좋고, 또한, 선택 트랜지스터를 제외한 3개의 트랜지스터라도 좋다.
화소 영역(3)은, 2차원 어레이형상으로 규칙적으로 복수 배열된 화소(2)로 구성된다. 화소 영역(3)은, 실제로 광을 수광하고 광전 변환에 의해 생성된 신호 전하를 증폭하여 칼럼 신호 처리 회로(5)에 판독하는 유효 화소 영역과, 흑 레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역(도시 생략)으로 구성되어 있다. 흑 기준 화소 영역은, 통상은, 유효 화소 영역의 외주부에 형성되는 것이다.
제어 회로(8)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성한다. 그리고, 제어 회로(8)에서 생성된 클록 신호나 제어 신호 등은, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력된다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 화소(2)의 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를, 수직 신호선(9)을 통하여 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 예를 들면, 화소(2)의 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 흑 기준 화소 영역(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)으로부터의 신호에 의해, 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 마련되어 있다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여, 순차적으로 공급되는 신호에 대해 신호 처리를 행하고 출력한다.
도 2는, 본 실시 형태예의 고체 촬상 장치의 단위 화소(2)에서의 개략 평면 구성이다.
도 2에 도시하는 바와 같이, 단위 화소(2)는, 적색(R), 녹색(G), 청색(B)의 각각의 파장의 광을 광전 변환하는 제 1 내지 제 3광전 변환부가 3층으로 적층된 광전 변환 영역(15)과, 각 광전 변환부에 대응하는 전하 판독부로 구성되어 있다. 본 실시 형태예에서는, 전하 판독부는, 제 1 내지 제 3광전 변환부에 대응하는 제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)로 구성되어 있다. 본 실시 형태예의 고체 촬상 장치(1)에서는, 단위 화소(2)에서 종방향의 분광이 이루어진다.
제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)는, 광전 변환 영역(15)의 주변에 형성되어 있고, 각각 4개의 MOS형 트랜지스터로 구성되어 있다. 제 1 화소 트랜지스터(TrA)는, 후술하는 제 1광전 변환부에서 생성, 축적된 신호 전하를 화소 신호로서 출력하는 것으로, 제 1 전송 트랜지스터(Tr1), 리셋 트랜지스터(Tr4), 증폭 트랜지스터(Tr5), 선택 트랜지스터(Tr6)로 구성되어 있다. 제 2 화소 트랜지스터(TrB)는, 후술하는 제 2광전 변환부에서 생성, 축적된 신호 전하를 화소 신호로서 출력하는 것으로, 제 2 전송 트랜지스터(Tr2), 리셋 트랜지스터(Tr7), 증폭 트랜지스터(Tr8), 선택 트랜지스터(Tr9)로 구성되어 있다. 제 3화소 트랜지스터(TrC)는, 후술하는 제 3광전 변환부에서 생성, 축적된 신호 전하를 화소 신호로서 출력하는 것으로, 제 3 전송 트랜지스터(Tr3), 리셋 트랜지스터(Tr10), 증폭 트랜지스터(Tr11), 선택 트랜지스터(Tr12)로 구성되어 있다.
도 3에, 본 실시 형태예의 고체 촬상 장치(1)의 단위 화소(2)에서의 주요부의 개략 단면 구성을 도시한다. 도 3에서는, 제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)중 제 1 내지 제 3 전송 트랜지스터(Tr1, Tr2, Tr3)만 도시하고, 다른 화소 트랜지스터의 도시를 생략한다. 본 실시 형태예의 고체 촬상 장치(1)는, 반도체 기판(17)의 표면측의 화소 트랜지스터가 형성된 측과는 반대측의 이면측부터 광이 입사되는 이면 조사형의 고체 촬상 장치이다. 도 3에서는, 상측을 수광면측으로 하고, 하측을 화소 트랜지스터나, 로직 회로 등의 주변 회로 등이 형성된 회로 형성면으로 한다.
광전 변환 영역(15)은, 반도체 기판(17)에 형성된 제 1 및 제 2 포토 다이오드(PD1, PD2)로 이루어지는 제 1 및 제 2광전 변환부와, 반도체 기판(17)의 이면측에 형성된 유기 광전 변환막(32)으로 이루어지는 제 3광전 변환부가 광의 입사 방향으로 적층된 구성으로 되다.
제 1 및 제 2 포토 다이오드(PD1, PD2)는, 실리콘으로 이루어지는 반도체 기판(17)의, 제 1 도전형(본 실시 형태예에서는 p형으로 한다)의 반도체 영역으로 이루어지는 웰 영역(16)에 형성되어 있다.
제 1 포토 다이오드(PD1)는, 반도체 기판(17)의 수광면측에 형성된 제 2 도전형(본 실시 형태예에서는 n형으로 한다) 불순물에 의한 n형 반도체 영역(19)과, 그 일부가 반도체 기판의 표면측에 달하도록 연장하여 형성된 연장부(19a)를 갖는다. 연장부(19a)는, 3층의 광전 변환부가 적층된 부분에서 구성된 광전 변환 영역(15)의 주변에 형성되는 것으로, 그 연장부(19a)의 표면(반도체 기판의 표면)에는, 홀 축적층이 되는 고농도의 p형 반도체 영역(20)이 형성되어 있다. 또한, 이 연장부(19a)는, 제 1 포토 다이오드의 n형 반도체 영역(19)에 축적된 신호 전하를 반도체 기판(17)의 표면측으로 발출(拔出)하기 위한 발출층으로서 형성된 것이다.
제 2 포토 다이오드(PD2)는, 반도체 기판(17)의 표면측에 형성된 n형 반도체 영역(19)과, 그 표면측의 반도체 기판(17) 계면에 형성된 홀 축적층으로 이루어지는 고농도의 p형 반도체 영역(18)으로 구성되어 있다.
제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)에서, 반도체 기판(17)의 계면에 p형 반도체 영역(20, 18)이 형성됨에 의해, 반도체 기판(17) 계면에서 발생하는 암전류의 억제가 도모된다.
수광면으로부터 가장 떨어진 영역에 형성된 제 2 포토 다이오드(PD2)는, 적색 파장의 광을 광전 변환하는 광전 변환부가 된다. 또한, 수광면측에 형성된 제 1 포토 다이오드(PD1)는, 청색 파장의 광을 광전 변환하는 광전 변환부가 된다.
유기 광전 변환막(32)은, 반도체 기판(17)의 이면상에 형성된 반사 방지막이 되는 절연막(28)을 통하여 형성되어 있고, 그 상하 양면은, 상부 전극(33) 및 하부 전극(31)으로 끼여진 구성으로 되어 있다. 본 실시 형태예에서는, 유기 광전 변환막(32)은, 녹색 파장의 광을 광전 변환하는 광전 변환부가 되고, 예를 들면, 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 등을 포함하는 유기 광전 변환 재료로 구성된다. 또한, 상부 전극(33) 및 하부 전극(31)은, 광투과성의 재료로 구성되고, 예를 들면, 인듐주석(ITO)막, 산화 인듐아연막 등의 투명 도전막으로 구성된다.
본 실시 형태예에서는, 유기 광전 변환막(32)의 재료를 녹색의 광을 광전 변환하는 재료로 구성하였지만, 청색 또는 적색 파장의 광을 광전 변환하는 재료로 구성하고, 제 1 포토 다이오드(PD1) 및 제 2 포토 다이오드(PD2)를 그 밖의 파장에 대응시켜서 구성하여도 좋다. 유기 광전 변환막(32)에서 청색의 광을 흡수시키는 경우에는, 반도체 기판(17)의 수광면측에 형성되는 제 1 포토 다이오드(PD1)는, 녹색의 광을 광전 변환하는 광전 변환부로서 설정하고, 제 2 포토 다이오드(PD2)를 적색의 광을 광전 변환하는 광전 변환부로서 설정한다. 또한, 유기 광전 변환막(32)에서 적색의 광을 흡수시키는 경우에는, 반도체 기판(17)의 수광면측에 형성되는 제 1 포토 다이오드(PD1)는, 청색의 광을 광전 변환하는 광전 변환부로서 설정하고, 제 2 포토 다이오드(PD2)를 녹색의 광을 광전 변환하는 광전 변환부로서 설정한다. 청색의 광을 광전 변환하는 유기 광전 변환막으로서는, 쿠마린산 색소, 트리스(8-히드록시퀴놀리네이토)Al(Alq3), 메로시아닌계 색소 등을 포함하는 유기 광전 변환 재료를 이용할 수 있다. 또한, 적색의 광을 광전 변환하는 유기 광전 변환막으로서는, 프탈로시아닌계 색소를 포함하는 유기 광전 변환 재료를 사용할 수 있다.
또한, 본 실시 형태예와 같이, 반도체 기판(17) 내에서 광전 변환하는 광을, 청색 및 적색으로 하고, 유기 광전 변환막(32)에서 광전 변환하는 광을 녹색으로 설정함으로써, 제 1 및 제 2 포토 다이오드(PD1, PD2) 사이에서 분광 특성을 향상시킬 수 있다.
그리고, 상술한 유기 광전 변환막(32)의 반도체 기판(17)측에 형성되는 하부 전극(31)은, 절연막(28)을 관통하는 콘택트 플러그(29)를 통하여, 반도체 기판(17) 이면측부터 표면측에 걸쳐서 형성된 종형 전송로(50)에 접속되어 있다. 종형 전송로(50)는, 반도체 기판(17)의 이면측부터 표면측에 걸쳐서 종방향으로 형성된 접속부(21), 전위 장벽층(22), 전하 축적층(23), p형 반도체 영역(24)의 적층 구조에 의해 구성으로 되어 있다. 접속부(21)는, 반도체 기판(17)의 이면측에 형성된 고불순물 농도의 n형 불순물 영역으로 이루어지고, 콘택트 플러그(29)와의 오믹 콘택트를 위해 구성되어 있다. 전위 장벽층(22)은, 저농도의 p형 불순물 영역으로 이루어지고, 접속부(21)와 전하 축적층(23) 사이에서 포텐셜 배리어를 구성한다. 전하 축적층(23)은, 유기 광전 변환막(32)으로부터 전송된 신호 전하를 축적하는 층이고, 접속부(21)보다도 저농도의 n형 불순물 영역으로 구성된다. 반도체 기판(17)의 최표면에 형성된 p형 반도체 영역(24)은, 고농도의 p형 불순물 영역으로 구성되고, 이에 의해 반도체 기판(17) 계면에서의 암전류의 발생이 억제된다.
도 4A에, 반도체 기판(17)중, 종형 전송로(50)의 영역에서의 확대도를 도시하고, 도 4B에, 도 4A에서의 IVB-IVB 선상에 따른 단면 구성도를 도시한다.
본 실시 형태예에서의 종형 전송로(50)에서는, 도 4B에 도시하는 바와 같은 포텐셜 구배가 형성된다. 이 때문에, 유기 광전 변환막(32)으로부터 콘택트 플러그(29)를 통하여 접속부(21)에 전송되어 온 신호 전하(e)는 전위 장벽층(22)에서 형성된 오버플로 배리어를 넘어서 전하 축적층(23)에 축적되어 간다. 전하 축적층(23)에 축적된 신호 전하(e)가, 반도체 기판(17)의 회로 형성면이 되는 표면측에 판독되게 된다.
그리고, 반도체 기판(17)의 회로 형성면이 되는 표면측에는, 도 2에서 도시한 바와 같이, 제 1 포토 다이오드(PD1), 제 2 포토 다이오드(PD2) 및 유기 광전 변환막(32)에 대응하는 제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)가 구성되어 있다. 도 3에서는, 간단함을 위해, 제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)중, 제 1 내지 제 3 전송 트랜지스터(Tr1, Tr2, Tr3)만을 도시하고 있다.
제 1 전송 트랜지스터(Tr1)는, 제 1 포토 다이오드(PD1)의 연장부(19a)에 인접하는 반도체 기판 표면측에 형성된 플로팅 디퓨전부(FD1)와, 반도체 기판(17)상에 게이트 절연막을 통하여 형성된 전송 게이트 전극(37)으로 구성된다.
제 2 전송 트랜지스터(Tr2)는, 제 2 포토 다이오드(PD2)에 인접하는 반도체 기판 표면측에 형성된 플로팅 디퓨전부(FD2)와, 반도체 기판(17)상에 게이트 절연막을 통하여 형성된 전송 게이트 전극(38)으로 구성된다.
제 3 전송 트랜지스터(Tr3)는, 종형 전송로(50)에 인접하는 반도체 기판 표면측에 형성된 플로팅 디퓨전부(FD3)와, 반도체 기판(17)상에 게이트 절연막을 통하여 형성된 전송 게이트 전극(39)으로 구성된다.
플로팅 디퓨전부(FD1, FD2, FD3)는, 모두 n형의 고농도 불순물 영역으로 구성되고, 전송 게이트 전극(37, 38, 39)은, 예를 들면 폴리실리콘으로 구성된다.
반도체 기판(17)의 표면측에는, 층간 절연막(27)을 통하여 복수층(본 실시 형태예에서는 3층)으로 적층된 배선(26)을 갖는 다층 배선층(25)이 형성되어 있다. 또한, 다층 배선층(25)의 표면에는, 제조 단계에서 형성되는 지지 기판(53)이 형성되어 있다.
또한, 상부 전극(33) 상부의 수광면측에는, 종형 전송로(50) 및, 제 1 포토 다이오드(PD1)로부터의 전하 인발부가 되는 연장부(19a)를 차광하는 차광막(36)이 형성되어 있다. 차광막(36)으로서는, 예를 들면 Al, Ti, W 등을 이용할 수 있다. 도 3에서는, 상부 전극(33)상에 절연막을 통하여, 차광막(36)을 형성하는 구성으로 하고 있지만, 상부 전극(33) 상부에 절연막을 통하여 차광막(36)을 형성하는 경우에는, 차광막(36)의 전위가 고정되지 않는다. 그 때문에, 상부 전극(33)과 접촉하도록 차광막(36)을 형성하는 예로 하여도 좋고, 이 경우에는, 차광막(36)의 전위가 상부 전극(33)과 등전위로 유지된다.
그리고, 차광막(36) 상부에는, 평탄화막(34)를 통하여, 온 칩 렌즈(35)가 형성되어 있다. 본 실시 형태예의 고체 촬상 장치에서는, 단위 화소(2)에서 종방향으로 분광이 이루어지기 때문에, 컬러 필터는 구성되어 있지 않다.
그리고, 도 2에 도시한 바와 같이, 실제로는, 반도체 기판(17)의 표면측에, 리셋 트랜지스터(Tr4, Tr7, Tr10), 증폭 트랜지스터(Tr5, Tr8, Tr11), 선택 트랜지스터(Tr6, Tr9, Tr12)로 구성되어 있다. 리셋 트랜지스터(Tr4, Tr7, Tr10)는, 소스/드레인 영역(43, 44)과 게이트 전극(40)으로 구성되어 있다. 증폭 트랜지스터(Tr5, Tr8, Tr11)는, 소스/드레인 영역(44, 45), 게이트 전극(41)으로 구성되어 있다. 선택 트랜지스터(Tr6, Tr9, Tr12)는, 소스/드레인 영역(45, 46)과, 게이트 전극(42)으로 구성되어 있다.
그리고 이들의 화소 트랜지스터(TrA, TrB, TrC)에서는, 플로팅 디퓨전부(FD1, FD2, FD3)가 대응하는 리셋 트랜지스터(Tr4, Tr7, Tr10)의 한쪽의 소스/드레인 영역(43)에 접속되어 있다. 또한, 플로팅 디퓨전부(FD1, FD2, FD3)는, 대응하는 증폭 트랜지스터(Tr5, Tr8, Tr11)의 게이트 전극(41)에 접속되어 있다.
또한, 리셋 트랜지스터(Tr4, Tr7, Tr10)와 증폭 트랜지스터(Tr5, Tr8, Tr11)에서 공통의 소스/드레인 영역(44)에는, 전원 전압 배선(VDD)이 접속되어 있다. 또한, 선택 트랜지스터(Tr6, Tr9, Tr12)의 한쪽의 소스/드레인 영역(46)에는, 선택 신호 배선(VSL)이 접속되어 있다.
다음에, 본 실시 형태예의 고체 촬상 장치(1)의 제조 방법에 관해 설명한다. 도 5 내지 도 8은, 본 실시 형태예의 고체 촬상 장치(1)의 제조 공정도이고, 특히, 종형 전송로(50)가 형성된 영역에서의 제조 공정을 도시하는 도면이다.
우선, 도 5A에 도시하는 바와 같이, 실리콘으로 이루어지는 기판(51)상에, 매입 산화막(이하, BOX층(52)) 및 실리콘으로 이루어지는 반도체층(17)이 차례로 형성된 SOI 기판을 준비한다. 이 반도체층(17)은, 도 3에서의 반도체 기판(17)에 상당하는 것이다. 도 5A에서의 SOI 기판에서의 반도체층(17)은 p형의 반도체층으로 이루어지고, 그 두께는 예를 들면, 200 내지 300nm로 형성되어 있다. 이 때의 반도체층(17)의 두께는, 다음 공정에서 n형 확산층을 위한 이온 주입이 가능한 두께로 형성되어 있다.
다음에, 도 5B에 도시하는 바와 같이, BOX층(52) 계면의 반도체층(17)에, n형의 불순물을 고농도로 이온 주입함에 의해, 접속부(21)를 형성한다. 이 접속부(21)는, 유기 광전 변환막(32)으로부터의 신호 전하를 취출하기 위한 콘택트 플러그(29)와, 오믹 콘택트를 취할 필요가 있기 때문에, 1×1019 내지 1×1020/㎤ 정도의 농도가 된다. 그리고, 이때, SOI 기판의 반도체층(17)이 얇게 형성된 상태에서 이온 주입을 행할 수가 있기 때문에, 고농도의 이온 주입이 가능해지고, 또한, 반도체층(17)이 깊은 위치에 정밀도 좋게 접속부(21)를 형성할 수 있다.
다음에, 도 5C에 도시하는 바와 같이, 에피택셜 성장법을 이용하여, 반도체층(17) 상부에 다시 p형 반도체 영역을 형성하고, 반도체층(17)의 막두께를 소망하는 두께까지 형성한다. 반도체층(17)에, 청색의 광에 대응하는 제 1 포토 다이오드(PD1)나, 적색의 광에 대응하는 제 2 포토 다이오드(PD2)를 형성하고, 특히, 적색 파장의 광에 대한 감도를 충분히 확보하기 위해서는, 적어도 반도체층(17)의 두께는 3㎛ 정도로 하는 것이 바람직하다.
또한, 처음부터 3㎛ 정도의 반도체층(17)을 형성하고, 1×1019 내지 1×1020/㎤의 농도의 접속부(21)를 반도체층(17)의 깊은 영역에 형성하는 것은 생산성의 관점에서 곤란하다. 따라서 본 실시 형태예와 같이, 반도체층(17)이 얇게 형성된 시점에서, 접속부(21)를 형성하고, 그 후 에피택셜 성장법을 이용하여, 필요한 막두께의 반도체층(17)을 얻는 예로 하는 것이 바람직하다. 그리고, 에피택셜 성장법에 의해 형성된 반도체층(17)은, 화소(2)가 형성되는 웰 영역(16)이 된다.
다음에, 도 6A에 도시하는 바와 같이, 접속부(21)의 상부 종방향으로, p형의 불순물을 저농도로 이온 주입함으로써 전위 장벽층(22)을 형성하고, 계속해서, 전위 장벽층(22)의 상부 종방향으로 n형의 불순물을 이온 주입함으로써 전하 축적층(23)을 형성한다. 전하 축적층(23)의 불순물 농도는 접속부(21)보다도 엷고, 또한, 전위 장벽층(22)측부터 반도체층(17) 표면측에 걸쳐서 서서히 진해지도록 단계적인 이온 주입에 의해 형성한다. 그리고, 전하 축적층(23)의 상부 종방향으로서, 반도체층(17)의 최표면에는, p형의 불순물을 고농도로 이온 주입함에 의해 p형 반도체 영역(24)으로 이루어지는 암전류 억제 영역을 형성한다. 그리고, 이에 의해, 반도체층(17)의 BOX층(52)에 접하는 면부터 표면측에 걸쳐서 종방향으로 형성된 종형 전송로(50)가 형성된다.
그 후, 반도체층(17) 표면에는, 도시하지 않은 게이트 산화막을 통하여 전송 게이트 전극(39)을 형성한다. 또한, 반도체층(17) 표면의 소망하는 영역에는, n형의 불순물을 고농도로 이온 주입함에 의해 플로팅 디퓨전부(FD3)를 형성한다. 도 5D로는 도시를 생략하지만, 이 시점에서, 반도체층(17)의 다른 영역에는, 제 1 및 제 2 포토 다이오드(PD1, PD2)나, 제 1 내지 제 3화소 트랜지스터(TrA, TrB, TrC)를 구성하는 소스/드레인 영역이나, 게이트 전극이 형성된다.
다음에, 도 6B에 도시하는 바와 같이, 반도체층(17)의 표면측에, 예를 들면 산화 실리콘으로 이루어지는 층간 절연막(27)의 퇴적 공정과, 메탈 콘택트(도시 생략), 및 금속재료로 이루어지는 배선(26)의 형성 공정을 반복한다. 이에 의해, 층간 절연막(27)과 복수층(본 실시 형태예에서는 3층)의 배선(26)으로 이루어지는 다층 배선층(25)을 형성한다. 배선(26)을 구성하는 금속재료로서는, 예를 들면, 구리나 알루미늄을 이용할 수 있다.
다음에, 도 7A에 도시하는 바와 같이, 다층 배선층(25) 상부에, 예를 들면 실리콘으로 이루어지는 지지 기판(53)을 부착한다.
다음에, 도 7B에 도시하는 바와 같이, 소자를 반전시키고, SOI 기판을 구성하는 기판(51), 및 BOX층(52)을 제거하고, 광입사면이 되는 반도체층(17)의 이면상에, 반사 방지막을 겸한 절연막(28)을 형성한다. 이 절연막(28)에는, 반도체층(17)에 형성하는 제 1 및 제 2 포토 다이오드(PD1, PD2)에 대한 입사광의 반사를 억제하기 위해, 높은 굴절율을 갖이면서, 또한, 반도체층과 결함 준위가 적은 계면을 갖는 재료를 이용할 필요가 있다. 그와 같은 특성을 갖는 절연막(28)으로서는, 예를 들면, 반도체층(17)의 계면에, 1nm 내지 2nm의 두께로 성막된 실리콘 산화막(SiO2)과, 그 상부에, 굴절율(n)이 2 정도의 산화 하프늄(HfO2)으로 이루어지는 적층막을 이용하는 것이 바람직하다.
또한, 반도체층(17) 이면측에 형성된 절연막(28)은, 부(負)의 고정 전하를 갖는 막을 이용한 것이 바람직하다. 산화 하프늄은, 부의 고정 전하를 이용하기 때문에, 반도체층(17) 이면측의 계면에 홀의 축적 상태가 강화된다. 이에 의해, 암전류의 발생이 억제된다.
부의 고정 전하를 갖는 재료로서는, 산화 하프늄(HfO2) 외에, 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2)을 이용할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 들 수 있다. 원자층 증착법을 이용하면, 성막중에 계면준위를 저감하는 SiO2막을 동시에 1nm 정도 형성하는 것이 알맞다. 또한, 상기 이외의 재료로서는, 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3) 등을 들 수 있다. 또한, 상기 재료로서는, 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3) 등을 들 수 있다. 또한, 상기 재료로서는, 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3) 등을 들 수 있다. 또한, 상기 부의 고정 전하를 갖는 막은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성할 수도 있다.
상기 부의 고정 전하를 갖는 막은, 절연성을 손상시키지 않는 범위에서, 막중에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 좋다. 그 농도는, 막의 절연성이 손상되지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가됨에 의해, 막의 내열성이나 프로세스중에서 이온 주입의 저지 능력을 올리는 것이 가능해진다.
다음에, 도 8A에 도시하는 바와 같이, 절연막(28)을 관통하여 반도체층(17)의 접속부(21)에 접속되는 콘택트 플러그(29)를 형성한다. 이 콘택트 플러그(29)는, 절연막(28)의 소정의 위치를 개구함에 의해, 접속부(21)가 임하는 콘택트 홀을 형성한 후, 콘택트 홀의 측벽 및 저부에 배리어 메탈막을 성막하고, 또한 금속재료를 매입함에 의해 형성한다. 반도체층(17)과의 사이에서 오믹 콘택트를 갖기 때문에, 배리어 메탈막으로서 티탄(Ti)과 질화 티탄(TiN)의 적층막, 콘택트 홀에 매입하는 금속재료로서는, 텅스텐(W)을 이용하는 것이 바람직하다. 그 후, 콘택트 플러그(29)를 포함하는 절연막(28) 상부의 소망하는 영역에, 하부 전극(31)을 형성한다. 하부 전극(31)인 투명 전극으로서는, 예를 들면 스퍼터법을 이용하여 성막된 100nm 정도의 두께의 ITO막을 이용할 수 있고, 또한, 드라이 에칭이나 웨트 에칭을 이용하여 소망하는 형상으로 패터닝 하여 형성한다. 드라이 에칭에서는, 예를 들면 Cl2와 BCl3와 Ar의 혼합 에칭 가스를 이용할 수 있고, 웨트 에칭에서는, 인산 용액, 또는 옥살산 및 인산을 포함하는 혼합 용액 등의 에칭액을 이용할 수 있다.
다음에, 도 8B에 도시하는 바와 같이, 하부 전극(31)을 피복하도록, 예를 들면 산화 실리콘으로 이루어지는 절연막(30)을 형성하고, 하부 전극(31) 상부의 절연막(30)에, 하부 전극(31)이 노출하도록 개구부를 형성한다. 이 개구부는, 하부 전극(31)의 에지 부분의 단차 억제를 위해, 도 8B에 도시하는 바와 같이 테이퍼 형상으로 형성하는 것이 바람직하다. 보다 바람직하게는, 절연막(30)의 개구부의 테이퍼각(角)은 30도 이하로 한다. 예를 들면, 산화 실리콘으로 이루어지는 절연막(30)상에, 테이퍼 형상의 레지스트 마스크를 형성하고, 에칭백함으로써, 소망하는 테이퍼각을 형성할 수 있다.
그 후, 개구부를 피복하여 절연막(30)의 상부 전면(全面)에 유기 광전 변환막(32)을 형성한다. 본 실시 형태예에서는, 유기 광전 변환막(32)으로서, 녹색의 광을 선택적으로 흡수하는 유기 광전 변환 재료인 퀴나크리돈을 이용하고, 예를 들면 진공증착을 이용하여 약 100nm 정도의 두께로 성막한다. 그 후, 유기 광전 변환막(32) 상부 전면에, 상부 전극(33)을 형성한다. 상부 전극(33)도 하부 전극(31)과 마찬가지로 예를 들면 스퍼터법을 이용하고, 100nm 정도의 두께의 ITO막을 이용한다.
그 후, 상부 전극(33) 상부에, 차광막(36) 및 평탄화막(34)를 형성하고, 그 상부에 온 칩 렌즈를 형성함으로써, 도 3에 도시하는 본 실시 형태예의 고체 촬상 장치(1)가 완성된다.
본 실시 형태예의 고체 촬상 장치(1)의 제조 방법에서는, 종형 전송로(50)에서의 종방향의 포텐셜을 이온 주입시의 에너지로 용이하게 컨트롤할 수 있기 때문에, 제어가 하기 쉽고, 또한 설계가 용이하다.
다음에, 본 실시 형태예의 고체 촬상 장치(1)의 구동 방법에 관해 설명한다. 구동 방법에 관해서는, 도 2 및 도 3을 이용하여 설명한다.
본 실시 형태예에서는, 유기 광전 변환막(32)의 수광면측에 형성된 상부 전극(33)에는, 고정된 부전압(VL)이 인가되고, 콘택트 플러그(29)에 접속되어 있는 하부 전극(31)에 전하 축적시에 있어서, 전압(VL)보다도 높은 전압(VH)이 인가되어 있다. 전압(VH)은 오버플로 배리어의 전위에 의해 결정된다.
전하 축적시에 있어서, 하나의 화소(2)에 광이 입사하면, 녹색 파장의 광은, 녹색의 파장광에 흡수 특성을 갖는 유기 광전 변환막(32)에서 광전 변환되고, 유기 광전 변환막(32)에서 전자·홀 쌍이 형성된다. 이 광전 변환에 의해 생성된 전자·홀 쌍중, 신호 전하가 되는 전자가, 높은 전압(VH)이 인가되어 있는 하부 전극(31)에 끌리고, 콘택트 플러그(29)를 통하여 접속부(21)에 전송된다. 그리고, 접속부(21)의 포화 전하량을 초과한 신호 전하는, 전위 장벽층(22)을 넘어서, 전하 축적층(23)에 오버플로되고, 전하 축적층(23)에서 축적된다.
이때, 홀은 부전압(VL)이 인가된 상부 전극(33)에 끌리고, 도시하지 않은 소요되는 배선을 통하여 배출된다. 또한, 본 실시 형태예에서는, 하부 전극(31)에는 높은 전압(VH)이 인가되어 있기 때문에, 반도체 기판(17)의 이면측 계면에 암전류가 발생하는 바이어스 전압의 극성에 상당한다. 그러나, 반사 방지막을 구성하는 절연막(28)에서 산화 하프늄을 이용함에 의해 반도체 기판(17) 이면에 홀이 여기된 상태가 된다. 이 때문에, 하부 전극(31)에 인가하는 전압(VH)에 기인하여 반도체 기판(17) 계면에 발생하는 암전류를 억제할 수 있다.
또한, 청색 파장의 광은, 수광면에 가까운 반도체 기판(17) 내에 형성된 제 1 포토 다이오드(PD1)에 흡수되어 광전 변환된다. 이에 의해, 청색의 광에 대응하는 신호 전하가 제 1 포토 다이오드(PD1)의 n형 반도체 영역(19)에 축적된다. 적색 파장의 광은, 수광면부터 깊이 방향으로 깊은 반도체 기판(17) 내에 형성된 제 2 포토 다이오드(PD2)에 흡수되어 광전 변환된다. 이에 의해, 적색의 광에 대응하는 신호 전하가 제 2 포토 다이오드(PD2)의 n형 반도체 영역(19)에 축적된다.
그리고, 전하 축적이 종료된 후, 제 1 내지 제 3 전송 트랜지스터(Tr1, Tr2, Tr3)의 전송 게이트 전극(37, 38, 39)에 소망하는 전송 펄스가 인가됨에 의해, 전하의 판독이 시작된다. 제 1 전송 트랜지스터(Tr1)에서는, 제 1 포토 다이오드(PD1)의 n형 반도체 영역(19)에 축적된 청색의 광에 대응하는 신호 전하가 연장부(19a)를 통하여 플로팅 디퓨전부(FD1)에 판독된다. 또한, 제 2 전송 트랜지스터(Tr2)에서는, 제 2 포토 다이오드(PD2)의 n형 반도체 영역(19)에 축적된 적색의 광에 대응하는 신호 전하가 플로팅 디퓨전부(FD2)에 판독된다. 또한, 제 3 전송 트랜지스터(Tr3)에서는, 종형 전송로(50)의 전하 축적층(23)에 축적된 녹색의 광에 대응하는 신호 전하가 플로팅 디퓨전부(FD3)에 판독된다.
그리고, 각각의 신호 전하가 각각의 플로팅 디퓨전부(FD1, FD2, FD3)에 판독됨에 의한 전위 변화가 증폭 트랜지스터(Tr5, Tr8, Tr11)에 의해 증폭되고, 화소 신호가 되어 도시하지 않은 수직 신호 배선에 판독된다. 수직 신호 배선에 판독되는 타이밍은, 선택 트랜지스터(Tr6, Tr9, Tr12)에 의해 결정된다.
신호 전하의 판독, 전송 후는, 리셋 트랜지스터(Tr4, Tr7, Tr10)에 의해, 플로팅 디퓨전부(FD1, FD2, FD3)에 판독된 신호 전하가 리셋된다.
본 실시 형태예에 의하면, 유기 광전 변환막(32)에서 생성된 신호 전하를 반도체 기판(17)에 형성한 종형 전송로(50)에서, 접속부(21)로부터 전하 축적층(23) 내에 종방향으로 오버플로시켜서 전송하고, 전하 축적층(23) 내에 축적할 수 있다. 이와 같은 종방향의 오버플로 구조를 갖는 종형 전송로(50)의 형성은 상술한 바와 같이, 이온 주입의 에너지에 의해 정밀하게 제어할 수 있기 때문에, 횡방향의 오버플로 구조보다도 제조하기 쉽고, 프로세스의 제어성을 향상시킬 수 있다. 또한, 종형 전송로(50)는, 반도체 기판(17)의 이면측부터 표면측에 걸쳐서 종방향으로 형성되기 때문에, 화소 사이즈의 증대를 수반하는 일이 없고, 유기 광전 변환막(32)에서 생성된 신호 전하를 반도체 기판(17)의 이면측부터 표면측에 판독할 수 있다.
또한, 전하 축적층(23)은 전송 게이트 전극(39)에 근접하여 형성할 수 있기 때문에, 전하 축적층(23)으로부터 플로팅 디퓨전부(FD3)에의 전송에도 유리한 구성이다. 또한, 이면 조사형의 고체 촬상 장치이기 때문에, 수광면이 되는 반도체 기판(17)의 이면측에는 다층 배선층(25)이 형성되지 않기 때문에, 유기 광전 변환막(32)과 반도체 기판(17)에 형성된 제 1 및 제 2 포토 다이오드(PD1, PD2)를 가까운 거리에 형성할 수 있다. 이에 의해, 유기 광전 변환막(32)과 제 1 및 제 2 포토 다이오드(PD1, PD2)의 거리가 먼 경우에 발생하는 F값에 의한 색마다의 감도 변동의 영향도 저감할 수 있다.
본 실시 형태예에서는, 도 2에 도시하는 바와 같은 화소(2)의 구성으로 하였지만, 각 화소 트랜지스터를 복수의 화소에서 공유하는 예로 하여도 좋다. 도 9는, 다른 실시 형태예에서의 회로 구성도이다. 도 9에서, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
본 실시 형태예에서는, 제 1 화소(2a), 제 2 화소(2b), 제 3화소(2c)를 열(列)형상으로 배치한 도면이다. 제 1 화소(2a)에서는, 광전 변환 영역(15)의 주변부에 적색 파장의 광에 대응하는 신호 전하를 판독하기 위한 리셋 트랜지스터(Tr7), 증폭 트랜지스터(Tr8), 선택 트랜지스터(Tr9)가 구성되어 있다. 제 2 화소(2b)에서는, 광전 변환 영역(15)의 주변부에 녹색 파장의 광에 대응하는 신호 전하를 판독하기 위한 리셋 트랜지스터(Tr10), 증폭 트랜지스터(Tr11), 선택 트랜지스터(Tr12)가 구성되어 있다. 제 3화소(2c)에서는, 광전 변환 영역(15)의 주변부에 청색 파장의 광에 대응하는 신호 전하를 판독하기 위한 리셋 트랜지스터(Tr4), 증폭 트랜지스터(Tr5), 선택 트랜지스터(Tr6)가 구성되어 있다.
그리고, 제 1 내지 제 3화소(2a 내지 2c)에서 플로팅 디퓨전부(FD2)는, 제 1 화소(2a)의 주변 영역에 형성된 리셋 트랜지스터(Tr7)의 소스/드레인 영역(43), 및 증폭 트랜지스터(Tr8)의 게이트 전극(41)에 접속되어 있다. 또한, 제 1 내지 제 3화소(2a 내지 2c)에서 플로팅 디퓨전부(FD3)는, 제 2 화소(2b)의 주변 영역에 형성된 리셋 트랜지스터(Tr10)의 소스/드레인 영역(43), 및 증폭 트랜지스터(Tr11)의 게이트 전극(41)에 접속되어 있다. 제 1 내지 제 3화소(2a 내지 2c)에서 플로팅 디퓨전부(FD1)는, 제 3화소(2c)의 주변 영역에 형성된 리셋 트랜지스터(Tr4)의 소스/드레인 영역(43), 및 증폭 트랜지스터(Tr5)의 게이트 전극(41)에 접속되어 있다.
도 9에 도시하는 예에서는, 제 1 내지 제 3화소(2a 내지 2c)에서 광전 변환부마다, 리셋 트랜지스터, 전송 트랜지스터, 전송 트랜지스터를 공유하기 때문에, 화소 트랜지스터의 수를 줄일 수 있고, 화소 사이즈의 축소에 유리하다. 또한, 화소 트랜지스터의 수를 줄일 수 있기 때문에, 화소 사이즈를 유지한 상태에서 광전 변환 영역(15)의 수광 면적을 확대할 수 있다. 또한, 이 예에서도, 상술한 본 실시 형태예의 효과를 얻을 수 있다.
<2. 제 2의 실시 형태 : 고체 촬상 장치의 제조 방법>
다음에, 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 10 내지 도 13은, 본 실시 형태예의 고체 촬상 장치의 제조 공정도이다. 본 실시 형태예에서 완성된 고체 촬상 장치는, 도 3에 도시한 고체 촬상 장치와 마찬가지이기 때문에 중복 설명을 생략한다. 또한, 도 10 내지 도 13에서, 도 5 내지 도 8에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
우선, 도 10A에 도시하는 바와 같이, 실리콘으로 이루어지는 기판(51)상에, BOX층(52) 및 실리콘으로 이루어지는 반도체층(17)이 차례로 형성된 SOI 기판을 준비한다. 이 반도체층(17)은, 도 3에서 반도체 기판(17)에 상당하는 것이다. SOI 기판에서의 반도체층(17)은 p형의 반도체층으로 이루어지고, 그 두께는 예를 들면, 3㎛ 정도로 형성되어 있다.
다음에, 도 10B에 도시하는 바와 같이, 반도체층(17)의 종형 전송로(50)가 형성되는 영역의 깊이 방향으로 깊은 위치에, p형의 불순물을 저농도로 이온 주입함으로써 전위 장벽층(22)을 형성한다. 계속해서, 전위 장벽층(22)의 상부 종방향으로 n형의 불순물을 이온 주입함으로써 전하 축적층(23)을 형성한다. 전하 축적층(23)의 불순물 농도는 접속부(21)보다도 엷고, 또한, 전위 장벽층(22)측부터 반도체층(17) 표면측에 걸쳐서 서서히 진해지도록 단계적인 이온 주입에 의해 전하 축적층을 형성한다. 그리고, 전하 축적층(23)의 상부 종방향으로서, 반도체층(17)의 최표면에는, p형의 불순물을 고농도로 이온 주입함에 의해 p형 반도체 영역(24)으로 이루어지는 암전류 억제 영역을 형성한다. 또한, 본 실시 형태예에서는, 반도체층(17)의 가장 깊은 영역에 형성된 접속부(21)는, 반도체층(17)의 표면부터의 이온 주입으로 형성하는 것은 곤란하기 때문에, 이 단계에서는 아직 형성되지 않는다.
그 후, 반도체층(17) 표면에는, 도시하지 않은 게이트 산화막을 이용하여 전송 게이트 전극(39)을 형성한다. 또한, 반도체층(17) 표면의 소망하는 영역에는, n형의 불순물을 고농도로 이온 주입함에 의해 플로팅 디퓨전부(FD3)를 형성한다. 도 9B에서는 도시를 생략하지만, 이 시점에서, 반도체층(17)의 다른 영역에는, 제 1 및 제 2 포토 다이오드(PD1, PD2)나, 화소 트랜지스터가 형성된다.
다음에, 도 11A에 도시하는 바와 같이, 반도체층(17)의 회로 형성면인 표면측에, 예를 들면 산화 실리콘으로 이루어지는 층간 절연막(27)의 퇴적 공정과, 메탈 콘택트(도시 생략), 및 금속재료로 이루어지는 배선(26)의 형성 공정을 반복한다. 이에 의해, 층간 절연막(27)과 복수층(본 실시 형태예에서는 3층)의 배선(26)으로 이루어지는 다층 배선층(25)을 형성한다. 배선(26)을 구성하는 금속재료로서는, 예를 들면, 구리나 알루미늄을 이용할 수 있다.
다음에, 도 11B에 도시하는 바와 같이, 다층 배선층(25) 상부에, 예를 들면 실리콘으로 이루어지는 지지 기판(53)을 부착한다.
다음에, 도 12A에 도시하는 바와 같이, 소자를 반전시켜서, SOI 기판을 구성하는 기판(51), 및 BOX층(52)을 제거하고, 반도체층(17)의 수광면이 되는 이면측을 노출한다. 다음에, 노출된 반도체층(17)의 최표면의 전위 장벽층(22)의 상부 영역에, n형의 불순물을 고농도로 이온 주입함에 의해, 접속부(21)를 형성한다. 이 접속부(21)는, 유기 광전 변환막(32)으로부터의 신호 전하를 취출하기 위한 콘택트 플러그(29)와, 오믹 콘택트를 취할 필요가 있기 때문에, 도즈량은 1×1015/㎤ 정도가 된다. 그 후, 반도체층(17)에 형성된 불순물 영역의 활성화를 행한다. 여기서, 본 실시 형태예에서는 이 단계에 있어서 반도체층(17)의 표면측에 다층 배선층(25)이 이미 형성되어 있기 때문에, 배선(26)의 내열성의 관점에서, 순간적으로 활성화가 가능한 활성화 방법인 레이저 어닐을 이용하는 것이 바람직하다.
그 후의 도 12B 내지 도 13B에 도시하는 공정은, 제 1의 실시 형태에서 도 7B 내지 도 8B의 공정과 마찬가지이기 때문에, 설명을 생략한다.
이상과 같이, 본 실시 형태예에서도, 반도체층(17)에 종방향으로 불순물 영역이 적층된 구성의 종형 전송로(50)를 정밀도 좋게 형성할 수 있다. 그 밖에, 제 1의 실시 형태와 같은 효과를 얻을 수 있다.
상술한 제 1 및 제 2의 실시 형태에서는, 반도체 기판(17)에 2개의 광전 변환부를 형성하고, 그 상부에, 유기 광전 변환막(32)으로 이루어지는 광전 변환부를 적층시킨 종형 분광법을 이용한 예이지만, 본 발명은, 이 구성으로 한정되는 것이 아니다. 반도체 기판상부에 광전 변환부를 구성하고, 그 광전 변환부에서 생성된 신호 전하를 반도체 기판에 형성된 종형 전송로에 전송, 축적시켜서 판독하는 구성이라면 적용이 가능하다.
<3. 제 3의 실시 형태 : 고체 촬상 장치>
다음에, 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치에 관해 설명한다. 본 실시 형태예의 고체 촬상 장치는, 제 1의 실시 형태의 고체 촬상 장치에서의 소망하는 전송 트랜지스터를 종형 트랜지스터로 한 예이다.
도 14는, 본 실시 형태예의 고체 촬상 장치의 주요부의 개략 단면 구성이다. 도 14에 있어서, 도 3에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
본 실시 형태예에서는, 반도체 기판(17)의 수광면측에 형성된 제 1 포토 다이오드(PD1)는, 반도체 기판(17)의 이면측에 형성된 n형 반도체 영역(60)과, n형 반도체 영역(60)에 접하여 반도체 기판(17)의 표면측에 형성된 p형 반도체 영역(61)으로 구성된다. 즉, 본 실시 형태예의 제 1 포토 다이오드(PD1)에서는, 도 3에 도시한 연장부(19a)가 형성되지 않는다.
또한, 유기 광전 변환막(32)에서 생성된 신호 전하가 전송되어 오는 반도체 기판(17) 내의 종형 전송로(50)는, 반도체 기판(17)의 이면측부터 차례로 종방향으로 적층된 접속부(21), 전위 장벽층(22), 전하 축적층(23)으로 구성되어 있다.
그리고, 본 실시 형태예에서는, 제 1 전송 트랜지스터(Tr1) 및 제 3 전송 트랜지스터(Tr3)는 종형 게이트 전극(62, 63)을 갖는 종형 전송 트랜지스터로 되어 있다. 즉, 제 1 전송 트랜지스터(Tr1)를 구성하는 종형 게이트 전극(62)은, 제 1 포토 다이오드(PD1)의 n형 반도체 영역(60)에 달하도록, 반도체 기판(17) 표면측부터 반도체 기판(17)에 매입되어 형성되어 있다. 또한, 제 3 전송 트랜지스터(Tr3)를 구성하는 종형 게이트 전극(63)은, 종형 전송로(50)의 전하 축적층(23)에 달하도록, 반도체 기판(17) 표면측로부터 반도체 기판(17)에 매입되어 형성되어 있다.
이와 같은 종형 게이트 전극(62, 63)은, 반도체 기판(17)의 소망하는 영역에, 반도체 기판(17) 표면측부터 소망하는 깊이의 개구부를 형성하고, 그 개구부의 측면 및 저부에 게이트 산화막(64)을 형성한 후, 예를 들면 폴리실리콘으로 이루어지는 전극 재료를 매입함에 의해 형성한다. 또한, 종형 게이트 전극(62, 63)에서는, 기둥형상의 게이트 전극에 따라 전송 채널이 형성되고, 제 1 포토 다이오드(PD1)의 n형 반도체 영역(60)에 축적된 신호 전하가 전송된다. 이 때문에, 제 1 포토 다이오드(PD1)를 구성하는 p형 반도체 영역(61)은, 전송 채널의 형성을 저지하지 않도록 종형 게이트 전극(62)으로부터 소정의 거리만큼 떼여서 형성한다.
또한, 본 실시 형태예에서는, 종형 전송로(50)의 전하 축적층(23)에 축적되는 신호 전하도, 종형 게이트 전극(62)에 따라 형성된 전송 채널을 통하여 플로팅 디퓨전부(FD3)에 판독된다. 종형 게이트 전극(63)을 이용하는 경우에는, 전하 축적층(23)을 반도체 기판(17)의 표면측까지 형성할 필요가 없다. 이 때문에, 종형 전송로(50) 내의 포텐셜의 설계가 보다 용이해진다.
<4. 제 4의 실시 형태 : 고체 촬상 장치>
다음에, 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치에 관해 설명한다. 본 실시 형태예의 고체 촬상 장치는, 반도체 기판의 상부에 형성된 광전 변환막을, 무기 재료로 형성한 예이고, 또한, 종형 분광을 이용하지 않는 예이다. 도 15는, 본 실시 형태예의 고체 촬상 장치의 개략 단면 구성이다. 도 15에서, 도 3에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 15에서는, 3화소분의 단면 구성을 도시하고 있다. 본 실시 형태예의 고체 촬상 장치에서의 단위 화소는, 무기 광전 변환 재료인 어모퍼스 실리콘으로 이루어지는 광전 변환부(72)를 갖는다. 또한, 광전 변환부(72)에서 생성된 신호 전하를 판독하여 축적하고, 반도체 기판(17)의 표면측에 전송하는 종형 전송로(50)를 갖는다. 종형 전송로(50), 및 종형 전송로(50)의 전하 축적층(23)에 축적된 신호 전하를 반도체 기판(17) 표면측에 판독하는 전송 트랜지스터(Tr)의 구성은, 제 1의 실시 형태와 마찬가지이다.
광전 변환부(72)를 구성하는 어모퍼스 실리콘은, 반도체 기판(17)의 이면상에 절연막(74)을 통하여 형성되어 있고, 광 입사 방향의 상하에 형성된 상부 전극(70) 및 하부 전극(71)에 끼여지지된 구성으로 되어 있다. 상부 전극(70)은 투명 전극인 ITO막으로 구성된다. 하부 전극(71)에는, Si로의 광의 투과를 방지하기 위해, Al나 Ti, W 등의 차광성을 갖는 전극을 이용하는 것이 바람직하다. 또한, 하부 전극(71)은, 절연막(74) 내에 형성된 콘택트 플러그(75)를 통하여, 종형 전송로(50)의 접속부(21)에 전기적으로 접속되어 있다.
그리고, 어모퍼스 실리콘으로 이루어지는 광전 변환부(72)는, 평탄화막(73)에 피복되고, 평탄화막(73)상에는, 화소마다 다른 컬러 필터(78)가 형성되어 있다. 본 실시 형태예에서는, 적색(R), 녹색(G), 청색(B)에 대응하는 컬러 필터(78)가, 예를 들면 베이어 배열으로 되도록 각 화소에 구성되어 있다. 그리고, 컬러 필터(78) 상부에는 화소마다 온 칩 렌즈(35)가 형성되어 있다.
본 실시 형태예는, 단위 화소당, 1색의 광의 광전 변환에 의한 신호 전하가 생성되는 예이다.
본 실시 형태예에서는, 온 칩 렌즈(35) 및 컬러 필터(78)를 통하여 입사한 광은, 어모퍼스 실리콘으로 이루어지는 광전 변환부(72)에 흡수되고, 거기서 광전 변환된다. 각 화소의 광전 변환부(72)에서, 컬러 필터(78)에 응한 광의 광전 변환에 의해, R, G, B에 대응하는 신호 전하가 생성된다. 상부 전극(70) 및 하부 전극(71)에 소정의 전압을 인가함에 의해, 생성된 신호 전하가 콘택트 플러그(75)를 통하여, 각 종형 전송로(50)의 접속부(21)에 전송되고, 전위 장벽층(22)을 초과한 신호 전하는, 전하 축적층(23)에 축적된다.
그 후는, 제 1의 실시 형태와 마찬가지로, 화소 트랜지스터에 의해 판독되고, 화소 신호가 되고 출력된다.
본 실시 형태예와 같이, 광전 변환부(72)를 유기 광전 변환막이 아닌, 어모퍼스 실리콘 등의 무기 재료에 의해 구성하는 경우에도, 반도체 기판(17)의 이면측부터 표면측에 종방향으로 종형 전송로(50)에 있어서, 신호 전하를 용이하게 전송하고, 축적할 수 있다. 이 경우에도, 접속부(21)에 판독된 신호 전하는, 종방향으로 오버플로되기 때문에, 화소의 미세화에 유리해진다.
상술한 제 1 내지 제 4의 실시 형태에서는, 전자를 신호 전하로 함으로써, 제 1 도전형을 n형, 제 2 도전형을 p형으로 하고 있지만, 본 발명은 정공을 신호 전하로 하는 고체 촬상 장치에도 적용할 수 있다. 이 경우에는, 제 1 도전형을 p형으로 하고, 제 2 도전형을 n형으로 하여, 전술한 각 반도체 영역을 반대의 도전형의 반도체 영역으로 구성할 수 있다.
상술한 제 1 내지 제 4의 실시 형태에서는, 입사광량에 응한 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬형상으로 배치되어 이루어지는 CMOS형 고체 촬상 장치에 적용한 경우를 예로 들어서 설명하였다. 그러나, 본 발명은 CMOS형 고체 촬상 장치에의 적용으로 한정되는 것이 아니다. 또한 화소가 2차원 매트릭스형상으로 형성된 화소부의 화소열마다 칼럼 회로를 배치해 이루어지는 칼럼 방식의 고체 촬상 장치 전반으로 한정하는 것도 아나다. 또한, 제 1 내지 제 3의 실시 형태에서는, 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 3개의 화소 트랜지스터에 의해 화소를 구성하는 예로 하였지만, 이것에 선택 트랜지스터를 더한 4개의 화소 트랜지스터에 의해 화소를 구성하는 예로 하여도 좋다. 또한, 각 화소 내의 광전 변환 소자나, 각 MOS 트랜지스터의 레이아웃에 관해서도, 본 발명의 주지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
또한, 제 1 내지 제 4의 실시 형태에서는, CMOS형 고체 촬상 장치에 적용한 경우를 설명하였지만, CCD형 고체 촬상 장치에도 본 발명을 적용할 수 있다. 이 경우에, 본 발명의 종형 전송로를 통하여 판독부에서 판독된 신호 전하는, CCD형 구조의 수직 전송 레지스터에 의해 수직 방향으로 전송되고, 수평 전송 레지스터에 의해 수평 방향으로 전송되고, 증폭됨에 의해 영상 신호가 출력된다.
또한, 본 발명은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또한, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 발명은, 화소부의 각 단위 화소를 행 단위로 차례로 주사하여 각 단위 화소로부터 화소 신호를 판독하는 고체 촬상 장치로 한정되는 것이 아니다. 화소 단위로 임의의 화소를 선택하여, 해당 선택 화소로부터 화소 단위에서 신호를 판독하는 X-Y 어드레스형의 고체 촬상 장치에 대해서도 적용 가능하다. 또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 화소부와, 신호 처리부 또는 광학계가 통합하여 패키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 본 발명은, 고체 촬상 장치에의 적용으로 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기인 것을 말한다. 또한, 전자 기기에 탑재된 상기 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
<5. 제 5의 실시 형태 : 전자 기기>
다음에, 본 발명의 제 5의 실시 형태에 관한 전자 기기에 관해 설명한다. 도 16은, 본 발명의 제 5의 실시 형태에 관한 전자 기기(200)의 개략 구성도이다.
본 실시 형태예의 전자 기기(200)는, 상술한 본 발명의 제 1의 실시 형태에서의 고체 촬상 장치(1)를 전자 기기(카메라)에 이용한 경우의 실시 형태를 나타낸다.
본 실시 형태에 관한 전자 기기(200)는, 고체 촬상 장치(1)와, 광학 렌즈(210)와, 셔터 장치(211)와, 구동 회로(212)와, 신호 처리 회로(213)를 갖는다.
광학 렌즈(210)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 촬상면상에 결상시킨다. 이에 의해 고체 촬상 장치(1) 내에 일정 기간 해당 신호 전하가 축적된다.
셔터 장치(211)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(212)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(1)의 신호 전송을 행한다. 신호 처리 회로(213)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는 모니터에 출력된다.
본 실시 형태예의 전자 기기(200)에서는, 고체 촬상 장치(1)에서 화소 사이즈를 미세화 및 전송 효율이 향상되기 때문에, 화소 특성의 향상이 도모된 전자 기기(200)를 얻을 수 있다.
고체 촬상 장치(1)를 적용할 수 있는 전자 기기(200)로서는, 카메라로 한정되는 것이 아니고, 디지털 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
본 실시 형태예에서는, 고체 촬상 장치(1)를 전자 기기에 이용한 구성으로 하였지만, 전술한 제 2 내지 제 4의 실시 형태에서 제조한 고체 촬상 장치를 이용할 수도 있다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
1 : 고체 촬상 장치 2 : 화소
3 : 화소 영역 15 : 광전 변환 영역
16 : 웰 영역 17 : 반도체 기판(반도체층)
18 : p형 반도체 영역 19 : n형 반도체 영역
19a : 연장부 20 : p형 반도체 영역
21 : 접속부 22 : 전위 장벽층
23 : 전하 축적층 24 : p형 반도체 영역
25 : 다층 배선층 26 : 배선
27 : 층간 절연막 28 : 절연막
29 : 콘택트 플러그 30 : 절연막
31 : 하부 전극 32 : 유기 광전 변환막
33 : 상부 전극 34 : 평탄화막
35 : 온 칩 렌즈 37, 38, 39 : 전송 게이트 전극

Claims (30)

  1. 다층 배선층 위의 반도체 영역과;
    상기 반도체 영역 내의 전하 축적층과;
    상기 전하 축적층 상의 배리어층; 및
    상기 배리어층 상의 접속부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1항에 있어서,
    상기 접속부 상의 절연막과;
    상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4항에 있어서,
    상기 콘택트부는 상기 접속부를 상기 절연막 위의 전극에 전기적으로 접속시키는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 4항에 있어서,
    상기 절연막은 부의 고정 전하를 갖는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 1항에 있어서,
    상기 접속부 위에 차광막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 1항에 있어서,
    상기 전하 축적의 불순물 농도는 상기 반도체 영역을 향하여 증가하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 5항에 있어서,
    상기 전극 상에 변환막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 4항에 있어서,
    상기 절연막은 고굴절율을 갖는 것을 특징으로 하는 고체 촬상 장치.
  11. 제 4항에 있어서,
    상기 절연막은 산화 하프늄을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 4항에 있어서,
    상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  13. 다층 배선층 위의 반도체 영역을 형성하는 단계와;
    상기 반도체 영역 내에 전하 축적층을 형성하는 단계와;
    상기 전하 축적층 상에 배리어층을 형성하는 단계; 및
    상기 배리어층 상에 접속부를 형성하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  14. 제 13항에 있어서,
    상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  15. 제 13항에 있어서,
    상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  16. 제 13항에 있어서,
    상기 전하 축적층은 상기 접속부의 불순물 농도보다 더 낮은 불순물 농도를 갖는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  17. 제 13항에 있어서,
    상기 접속부 상에 절연막을 형성하는 단계; 및
    상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 형성하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  18. 제 17항에 있어서,
    상기 콘택트부는 상기 접속부를 상기 절연막 위의 전극에 전기적으로 접속시키는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  19. 제 13항에 있어서,
    상기 접속부 위에 차광막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  20. 제 13항에 있어서,
    상기 전하 축적의 불순물 농도는 상기 반도체 영역을 향하여 점차적으로 증가하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  21. 제 18항에 있어서,
    상기 전극 위에 변환막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  22. 제 17항에 있어서,
    상기 절연막을 산화 하프늄막을 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  23. 제 17항에 있어서,
    상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
  24. (i) 다층 배선층 위의 반도체 영역과;
    (ii) 상기 반도체 영역 내의 전하 축적층과;
    (iii) 상기 전하 축적층 상의 배리어층; 및
    (iv) 상기 배리어층 상의 접속부를 포함하는
    고체 촬상 장치를 포함하는 것을 특징으로 하는 전자 기기.
  25. 제 24항에 있어서,
    상기 배리어층과 상기 접속 영역은, 상기 배리어 영역이 상기 접속 영역보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 전자 기기.
  26. 제 24항에 있어서,
    상기 배리어층과 상기 전하 축적층은, 상기 전하 축적층이 상기 배리어층보다 상기 다층 배선층에 더 가깝게 위치되도록, 적층되는 것을 특징으로 하는 전자 기기.
  27. 제 24항에 있어서,
    상기 고체 촬상 장치의 일측에 마련된 셔터 장치를 포함하는 것을 특징으로 하는 전자 기기.
  28. 제 24항에 있어서,
    상기 접속부 상의 절연막과;
    상기 접속부와 접촉하며 상기 절연막을 통해 연장하는 콘택트부를 포함하는 것을 특징으로 하는 전자 기기.
  29. 제 28항에 있어서,
    상기 절연막은 산화 하프늄을 포함하는 것을 특징으로 하는 전자 기기.
  30. 제 28항에 있어서,
    상기 절연막은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 산화 탄탈(Ta2O5), 또는 산화 티탄(TiO2), 산화 란탄(La2O3), 산화 프라세오디뮴(Pr2O3), 산화 세륨(CeO2), 산화 네오디뮴(Nd2O3), 산화 프로메튬(Pm2O3), 산화 사마륨(Sm2O3), 산화 유로퓸(Eu2O3), 산화 가돌리늄((Gd2O3), 산화 테르븀(Tb2O3), 산화 디스프로슘(Dy2O3), 산화 홀뮴(Ho2O3), 산화 툴륨(Tm2O3), 산화 이테르븀(Yb2O3), 산화 루테튬(Lu2O3), 산화 이트륨(Y2O3), 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막을 포함하는 것을 특징으로 하는 고체 촬상 장치 제조 방법.
KR1020100127993A 2009-12-28 2010-12-15 고체 촬상 장치와 그 제조 방법, 및 전자 기기 KR101708059B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009297930A JP5509846B2 (ja) 2009-12-28 2009-12-28 固体撮像装置とその製造方法、及び電子機器
JPJP-P-2009-297930 2009-12-28

Publications (2)

Publication Number Publication Date
KR20110076769A true KR20110076769A (ko) 2011-07-06
KR101708059B1 KR101708059B1 (ko) 2017-02-27

Family

ID=44174804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127993A KR101708059B1 (ko) 2009-12-28 2010-12-15 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (1) US8450728B2 (ko)
JP (1) JP5509846B2 (ko)
KR (1) KR101708059B1 (ko)
CN (1) CN102110702B (ko)
TW (1) TWI512958B (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002826A1 (ja) * 2012-06-29 2014-01-03 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
KR20140127210A (ko) * 2012-01-25 2014-11-03 소니 주식회사 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기
KR20150002593A (ko) * 2012-04-02 2015-01-07 소니 주식회사 고체 촬상 장치 및 전자 기기
KR20150008851A (ko) * 2012-05-01 2015-01-23 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 전자 기기
KR20150017698A (ko) * 2012-05-03 2015-02-17 이2브이 세미콘덕터스 비대칭 게이트들을 이용하여 양방향 전하 전송을 제공하는 매트릭스 이미지 센서
KR20150085457A (ko) * 2014-01-15 2015-07-23 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
KR20160019722A (ko) * 2014-08-12 2016-02-22 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
KR20160051687A (ko) * 2013-09-02 2016-05-11 소니 주식회사 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US10608051B2 (en) 2012-07-05 2020-03-31 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
KR20200083654A (ko) * 2011-10-11 2020-07-08 소니 주식회사 고체 촬상 장치, 촬상 장치
KR20210006515A (ko) * 2013-03-25 2021-01-18 소니 주식회사 촬상 소자 및 전자 기기
US10903257B2 (en) 2011-12-12 2021-01-26 Sony Semiconductor Solutions Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
US11445135B2 (en) 2017-08-31 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of controlling solid-state imaging device
KR20230003400A (ko) * 2013-08-19 2023-01-05 소니그룹주식회사 고체 촬상 소자 및 전자 기기
KR20230048168A (ko) * 2013-01-16 2023-04-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232387A (ja) * 2009-03-26 2010-10-14 Panasonic Corp 固体撮像素子
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP2012238648A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
WO2012176390A1 (ja) 2011-06-23 2012-12-27 パナソニック株式会社 固体撮像装置
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置,用於驅動其之方法,用於製造其之方法,及電子裝置
JP5864990B2 (ja) 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
KR101774491B1 (ko) * 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP5556823B2 (ja) * 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
JP2013145779A (ja) * 2012-01-13 2013-07-25 Sony Corp 固体撮像装置及び電子機器
EP2827369A4 (en) * 2012-03-15 2015-10-21 Sony Corp SEMICONDUCTOR IMAGE CAPTURE APPARATUS AND ELECTRONIC APPARATUS
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
TWI464897B (zh) * 2012-07-02 2014-12-11 Capella Microsystems 光耦合裝置
JP2014011392A (ja) 2012-07-02 2014-01-20 Sony Corp 固体撮像装置及びその製造方法、電子機器
JPWO2014027588A1 (ja) 2012-08-14 2016-07-25 ソニー株式会社 固体撮像装置および電子機器
CN103681728B (zh) * 2012-09-20 2018-04-24 索尼公司 固体摄像装置及其方法以及电子设备
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP6135109B2 (ja) 2012-12-07 2017-05-31 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
KR102149937B1 (ko) * 2013-02-22 2020-09-01 삼성전자주식회사 광전 소자 및 이미지 센서
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2015032663A (ja) 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
TWI618232B (zh) * 2013-09-09 2018-03-11 應用材料股份有限公司 工程誘發的可調靜電效應
JP6254827B2 (ja) * 2013-11-11 2017-12-27 日本放送協会 積層型集積回路及びその製造方法
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
JP6171997B2 (ja) 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
JP2015179731A (ja) * 2014-03-19 2015-10-08 株式会社東芝 固体撮像装置
JP2016009777A (ja) * 2014-06-25 2016-01-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6541313B2 (ja) * 2014-07-31 2019-07-10 キヤノン株式会社 光電変換装置、及び撮像システム
JP2016096233A (ja) * 2014-11-14 2016-05-26 ソニー株式会社 固体撮像素子、製造方法、および電子装置
JP6399301B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 固体撮像装置およびその製造方法
KR20230132615A (ko) 2015-01-29 2023-09-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
JP2016167563A (ja) 2015-03-10 2016-09-15 株式会社東芝 半導体装置、および撮像装置
JP6595804B2 (ja) 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2017014025A1 (ja) * 2015-07-17 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、半導体装置、および電子機器
JP6725231B2 (ja) 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
TWI756207B (zh) * 2016-03-01 2022-03-01 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
JP6816757B2 (ja) * 2016-03-15 2021-01-20 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2018046039A (ja) 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP2018060910A (ja) 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
KR102610609B1 (ko) * 2016-11-14 2023-12-07 에스케이하이닉스 주식회사 이미지 센서
JP6926450B2 (ja) 2016-11-22 2021-08-25 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US11282884B2 (en) 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
US10347684B2 (en) 2016-12-28 2019-07-09 Samsung Electronics Co., Ltd. Image sensor
KR102560758B1 (ko) * 2017-01-03 2023-07-28 삼성전자주식회사 이미지 센서
US10431613B2 (en) 2017-01-03 2019-10-01 Samsung Electronics Co., Ltd. Image sensor comprising nanoantenna
KR102576338B1 (ko) 2017-01-04 2023-09-07 삼성전자주식회사 이미지 센서
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
CN110431667B (zh) * 2017-03-31 2024-03-22 索尼半导体解决方案公司 固态成像元件、电子设备和制造方法
JP2018182021A (ja) 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
TWI770159B (zh) 2017-04-21 2022-07-11 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
JP7099073B2 (ja) 2017-06-21 2022-07-12 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
CN115332279A (zh) * 2017-06-21 2022-11-11 索尼半导体解决方案公司 成像元件、层叠式成像元件和固态成像装置
JP7171170B2 (ja) * 2017-06-29 2022-11-15 キヤノン株式会社 撮像装置、撮像システム、移動体、撮像装置の製造方法
JP2019016667A (ja) 2017-07-05 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US11101303B2 (en) 2017-08-16 2021-08-24 Sony Corporation Imaging element, laminated imaging element, and solid-state imaging device
JP2019036641A (ja) 2017-08-16 2019-03-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
TW201911549A (zh) 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
JP2019041018A (ja) 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044103A1 (ja) 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR102656300B1 (ko) 2017-12-05 2024-04-11 소니그룹주식회사 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
TW202310606A (zh) 2018-02-09 2023-03-01 日商索尼半導體解決方案公司 圖像處理裝置、圖像處理方法、及攝像裝置
TWI800636B (zh) 2018-04-20 2023-05-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TW202335276A (zh) 2018-04-20 2023-09-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TWI820114B (zh) 2018-04-20 2023-11-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
US11705530B2 (en) 2018-04-20 2023-07-18 Sony Corporation Imaging device, stacked imaging device, and solid-state imaging apparatus
WO2019235179A1 (ja) 2018-06-05 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020017330A1 (ja) 2018-07-17 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7428131B2 (ja) 2018-09-04 2024-02-06 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US10985201B2 (en) 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
JPWO2020202902A1 (ko) 2019-04-05 2020-10-08
WO2020241165A1 (ja) 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
JPWO2020241169A1 (ko) 2019-05-24 2020-12-03
EP3996138A4 (en) 2019-07-02 2022-09-14 Sony Group Corporation IMAGING ELEMENT, MULTILAYER IMAGING ELEMENT AND SOLID STATE IMAGING DEVICE
US20230039770A1 (en) 2020-01-10 2023-02-09 Sony Semiconductor Solutions Corporation Imaging element, manufacturing method, and electronic apparatus
JP2022071585A (ja) * 2020-10-28 2022-05-16 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
CN113113441B (zh) * 2021-04-13 2023-06-30 中国电子科技集团公司第四十四研究所 一种避免边缘出现杂散信号的背照式ccd结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025160A1 (en) * 2001-07-11 2003-02-06 Ryoji Suzuki X-Y address type solid state image pickup device and method of producing the same
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP2009008537A (ja) * 2007-06-28 2009-01-15 Fujifilm Corp 距離画像装置及び撮像装置
KR20090082122A (ko) * 2008-01-24 2009-07-29 소니 가부시끼 가이샤 고체 촬상 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151673A (ja) 2000-11-07 2002-05-24 Sony Corp 固体撮像素子
JP2005150521A (ja) * 2003-11-18 2005-06-09 Canon Inc 撮像装置およびその製造方法
JP4474962B2 (ja) * 2004-03-19 2010-06-09 ソニー株式会社 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール
JP4491323B2 (ja) * 2004-10-22 2010-06-30 富士フイルム株式会社 光電変換膜積層型カラー固体撮像装置
JP4802520B2 (ja) * 2005-03-07 2011-10-26 ソニー株式会社 固体撮像装置及びその製造方法
JP4945146B2 (ja) * 2006-02-27 2012-06-06 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP4637196B2 (ja) * 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
JP4384198B2 (ja) * 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP4599417B2 (ja) * 2008-01-31 2010-12-15 富士フイルム株式会社 裏面照射型固体撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025160A1 (en) * 2001-07-11 2003-02-06 Ryoji Suzuki X-Y address type solid state image pickup device and method of producing the same
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP2009008537A (ja) * 2007-06-28 2009-01-15 Fujifilm Corp 距離画像装置及び撮像装置
KR20090082122A (ko) * 2008-01-24 2009-07-29 소니 가부시끼 가이샤 고체 촬상 소자

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569281B2 (en) 2011-10-11 2023-01-31 Sony Group Corporation Solid-state imaging device and imaging apparatus
KR20200083654A (ko) * 2011-10-11 2020-07-08 소니 주식회사 고체 촬상 장치, 촬상 장치
KR20210130255A (ko) * 2011-10-11 2021-10-29 소니그룹주식회사 고체 촬상 장치, 촬상 장치
KR20220106237A (ko) * 2011-10-11 2022-07-28 소니그룹주식회사 고체 촬상 장치, 촬상 장치
US11869907B2 (en) 2011-10-11 2024-01-09 Sony Group Corporation Solid-state imaging device and imaging apparatus
US11929376B2 (en) 2011-10-11 2024-03-12 Sony Group Corporation Solid-state imaging device and imaging apparatus
US11227884B2 (en) 2011-10-11 2022-01-18 Sony Corporation Solid-state imaging device and imaging apparatus
US10903257B2 (en) 2011-12-12 2021-01-26 Sony Semiconductor Solutions Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
KR20140127210A (ko) * 2012-01-25 2014-11-03 소니 주식회사 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기
KR20150002593A (ko) * 2012-04-02 2015-01-07 소니 주식회사 고체 촬상 장치 및 전자 기기
KR20150008851A (ko) * 2012-05-01 2015-01-23 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 전자 기기
KR20150017698A (ko) * 2012-05-03 2015-02-17 이2브이 세미콘덕터스 비대칭 게이트들을 이용하여 양방향 전하 전송을 제공하는 매트릭스 이미지 센서
KR20150033606A (ko) * 2012-06-29 2015-04-01 소니 주식회사 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
WO2014002826A1 (ja) * 2012-06-29 2014-01-03 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
US10608051B2 (en) 2012-07-05 2020-03-31 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
KR20230048168A (ko) * 2013-01-16 2023-04-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
US11855227B2 (en) 2013-01-16 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state image pickup unit and electronic apparatus
US11962902B2 (en) 2013-03-25 2024-04-16 Sony Group Corporation Image sensor and electronic apparatus
US11641521B2 (en) 2013-03-25 2023-05-02 Sony Group Corporation Image sensor and electronic apparatus
KR20210006515A (ko) * 2013-03-25 2021-01-18 소니 주식회사 촬상 소자 및 전자 기기
US11050921B2 (en) 2013-03-25 2021-06-29 Sony Corporation Image sensor and electronic apparatus
US11862655B2 (en) 2013-08-19 2024-01-02 Sony Group Corporation Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
KR20230003400A (ko) * 2013-08-19 2023-01-05 소니그룹주식회사 고체 촬상 소자 및 전자 기기
US11233210B2 (en) 2013-09-02 2022-01-25 Sony Corporation Solid-state imaging element, production method thereof, and electronic device
US11839094B2 (en) 2013-09-02 2023-12-05 Sony Group Corporation Solid-state imaging element, production method thereof, and electronic device
KR20220066188A (ko) * 2013-09-02 2022-05-23 소니그룹주식회사 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR20160051687A (ko) * 2013-09-02 2016-05-11 소니 주식회사 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR20150085457A (ko) * 2014-01-15 2015-07-23 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
KR20160019722A (ko) * 2014-08-12 2016-02-22 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
US11792541B2 (en) 2017-08-31 2023-10-17 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of controlling solid-state imaging device
US11445135B2 (en) 2017-08-31 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of controlling solid-state imaging device

Also Published As

Publication number Publication date
CN102110702A (zh) 2011-06-29
CN102110702B (zh) 2013-11-20
KR101708059B1 (ko) 2017-02-27
US20110156104A1 (en) 2011-06-30
TWI512958B (zh) 2015-12-11
JP5509846B2 (ja) 2014-06-04
JP2011138927A (ja) 2011-07-14
US8450728B2 (en) 2013-05-28
TW201143058A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR101708059B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US11024660B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US11546533B2 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102013071B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
KR102202281B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
TWI442559B (zh) 固態成像元件及其製造方法,固態成像裝置及成像裝置
KR101899595B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
TWI387101B (zh) 固態攝影裝置及其製造方法
JP2008294175A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant