KR20140127210A - 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기 - Google Patents

광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20140127210A
KR20140127210A KR1020147018189A KR20147018189A KR20140127210A KR 20140127210 A KR20140127210 A KR 20140127210A KR 1020147018189 A KR1020147018189 A KR 1020147018189A KR 20147018189 A KR20147018189 A KR 20147018189A KR 20140127210 A KR20140127210 A KR 20140127210A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
electrode
substrate
organic photoelectric
layer
Prior art date
Application number
KR1020147018189A
Other languages
English (en)
Other versions
KR102075809B1 (ko
Inventor
노부토시 후지이
하야토 이와모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20140127210A publication Critical patent/KR20140127210A/ko
Application granted granted Critical
Publication of KR102075809B1 publication Critical patent/KR102075809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0012—Arrays characterised by the manufacturing method

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

광전 변환 소자의 제조 방법은, 대향하는 2면을 갖는 기판의 제1면측에 제1 전극을 형성하는 공정과, 기판의 제2면측에 외부 접속용의 전극부를 형성하는 공정과, 제1 전극 및 전극부를 형성한 후, 제1 전극상에 유기 광전 변환층 및 제2 전극을 형성하는 공정을 포함한다.

Description

광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기{PHOTOELECTRIC CONVERSION ELEMENT, METHOD FOR MANUFACTURING PHOTOELECTRIC CONVERSION ELEMENT, SOLID-STATE IMAGING DEVICE AND ELECTRONIC DEVICE}
본 발명의 개시는, 유기 광전 변환막을 이용한 광전 변환 소자와 그 제조 방법, 및 고체 촬상 장치 및 전자 기기에 관한 것이다.
유기 광전 변환 재료를 사용하여, 고체 촬상 장치를 제조한 수법이 많이 제안되어 있다(예를 들면, 특허 문헌 1 내지 4). 특허 문헌 1, 2에서는, 복수종류의 유기 광전 변환막을 이용함에 의해, 컬러 필터를 필요로 하지 않는(컬러 필터리스의)고체 촬상 장치를 실현하고 있다. 또한, 특허 문헌 3, 4에서는, 유기 광전 변환막과 무기 광전 변환막을 병용하는 기술이 제안되어 있다.
특허 문헌 1 : 일본 특개2007-12796호 공보 특허 문헌 2 : 일본 특개2011-29337호 공보 특허 문헌 3 : 일본 특개2008-258474호 공보 특허 문헌 4 : 일본 특개2006-278446호 공보
상기한 바와 같은 유기 광전 변환 재료를 사용한 고체 촬상 장치에서는, 유기 광전 변환층을 형성 후에, 유기 광전 변환층의 내열 온도 이상의 온도가 인가되면, 유기 광전 변환층의 열화가 우려된다. 그래서, 유기 광전 변환층의 열화를 억제하는 것이 가능한 광전 변환 소자 및 그 제조 방법의 실현이 요망되고 있다.
따라서 유기 광전 변환층의 열화를 억제하는 것이 가능한 광전 변환 소자의 제조 방법, 광전 변환 소자 및 고체 촬상 장치 및 전자 기기를 제공하는 것이 바람직하다.
본 개시된 한 실시의 형태의 광전 변환 소자의 제조 방법은, 대향하는 2면을 갖는 기판의 제1면측에 제1 전극을 형성하는 공정과, 기판의 제2면측에 외부 접속용의 전극부를 형성하는 공정과, 제1 전극 및 전극부를 형성한 후, 제1 전극상에 유기 광전 변환층 및 제2 전극을 형성하는 공정을 포함하는 것이다.
본 개시된 한 실시의 형태의 광전 변환 소자의 제조 방법에서는, 기판의 제1면측에 제1 전극, 제2면측에 외부 접속용의 전극부를 각각 형성한 후, 제1 전극상에, 유기 광전 변환층 및 제2 전극이 형성된다. 유기 광전 변환층 형성 전에 전극부를 형성함에 의해, 유기 광전 변환층에, 그 내열 온도 이상의 온도, 예를 들면 솔더 리플로시 등의 고온이 인가되지 않고 끝난다.
본 개시된 한 실시의 형태의 광전 변환 소자는, 대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와, 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비하는 것이다.
본 개시된 한 실시의 형태의 고체 촬상 장치는, 화소로서 상기 본 개시된 한 실시의 형태의 광전 변환 소자를 포함하는 것이다.
본 개시된 한 실시의 형태의 전자 기기는, 화소로서 상기 본 개시된 한 실시의 형태의 광전 변환 소자를 포함하는 고체 촬상 장치를 구비하는 것이다.
본 개시된 한 실시의 형태의 광전 변환 소자, 고체 촬상 장치 및 전자 기기에서는, 기판의 제1면측에, 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부, 기판의 제2면측에는 외부 접속용의 전극부를 각각 구비함에 의해, 제조 프로세스에서, 유기 광전 변환층에, 그 내열 온도 이상의 온도, 예를 들면 솔더 리플로시 등의 고온이 인가되지 않고 끝난다.
본 개시된 한 실시의 형태의 광전 변환 소자의 제조 방법에 의하면, 기판의 제1면측에 제1 전극, 제2면측에 외부 접속용의 전극부를 각각 형성한 후, 제1 전극상에 유기 광전 변환층 및 제2 전극을 형성함에 의해, 유기 광전 변환층이 고온 환경하에 폭로되는 것을 억제할 수 있다. 따라서, 유기 광전 변환층의 열화를 억제하는 것이 가능해진다.
본 개시된 한 실시의 형태의 광전 변환 소자, 고체 촬상 장치 및 전자 기기에 의하면, 기판의 제1면측에, 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부, 기판의 제2면측에는 외부 접속용의 전극부를 각각 구비함에 의해, 제조 프로세스에서, 유기 광전 변환층의 열화를 억제하는 것이 가능해진다.
도 1은 본 개시된 하나의 실시의 형태의 광전 변환 소자의 구성을 도시하는 단면도.
도 2a는 무기 광전 변환부의 구성예를 도시하는 단면도.
도 2b는 무기 광전 변환부의 구성예를 도시하는 단면도.
도 3은 유기 광전 변환부의 전하(전자) 축적층의 구성예를 도시하는 단면도.
도 4는 도 1에 도시한 광전 변환 소자의 제조 방법의 소자 기판 형성 공정을 설명하기 위한 단면도.
도 5는 도 4에 계속된 공정을 도시하는 단면도.
도 6은 도 5에 계속된 공정을 도시하는 단면도.
도 7은 도 6에 계속된 공정을 도시하는 단면도.
도 8은 도 7에 계속된 공정을 도시하는 단면도.
도 9는 도 8에 계속된 공정을 도시하는 단면도.
도 10은 도 9에 계속된 공정을 도시하는 단면도.
도 11은 도 10에 계속된 공정을 도시하는 단면도.
도 12는 도 11에 계속된 공정을 도시하는 단면도.
도 13a는 렌즈체 형성 공정을 설명하기 위한 단면도.
도 13b는 도 13a에 계속된 공정을 도시하는 단면도.
도 14a는 도 13b에 계속된 공정을 도시하는 단면도.
도 14b는 도 14a에 계속된 공정을 도시하는 단면도.
도 15는 도 14b에 계속된 공정을 도시하는 단면도.
도 16은 접합 공정을 설명하기 위한 단면도.
도 17은 비교예에 관한 광전 변환 소자의 제조 방법을 설명하기 위한 단면도.
도 18은 도 17에 계속된 공정을 도시하는 단면도.
도 19는 도 18에 계속된 공정을 도시하는 단면도.
도 20은 도 19에 계속된 공정을 도시하는 단면도.
도 21은 도 20에 계속된 공정을 도시하는 단면도.
도 22는 변형예 1에 관한 광전 변환 소자의 제조 방법을 설명하기 위한 단면도.
도 23은 변형예 2에 관한 광전 변환 소자의 주요부 구성을 도시하는 단면도.
도 24는 변형예 3에 관한 광전 변환 소자의 주요부 구성을 도시하는 단면도.
도 25는 적용예 1에 관한 고체 촬상 장치의 기능 블록도.
도 26은 적용예 2에 관한 전자 기기의 기능 블록도.
이하, 본 개시에서의 실시 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명하는 순서는, 하기한 바와 같다.
1. 실시의 형태(솔더 범프 형성 후, 유기 광전 변환층을 갖는 렌즈체를 소자 기판에 접합하여 형성한 광전 변환 소자의 예)
2. 변형예 1(유기 광전 변환층을 소자 기판측에 형성하는 경우의 예)
3. 변형예 2(도전성 접착층을 이용하여 접합을 행한 예)
4. 변형예 3(응력 완화층을 마련한 예)
5. 적용예 1(고체 촬상 장치의 예)
6. 적용예 2(전자 기기(카메라)의 예)
<실시의 형태>
[구성]
도 1은, 본 개시된 한 실시의 형태의 광전 변환 소자(광전 변환 소자(10))의 단면 구성을 도시하는 것이다. 광전 변환 소자(10)는, 예를 들면 CCD(Charge Coupled Device) 또는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 장치(후술)에서 하나의 화소를 구성하는 것이다.
광전 변환 소자(10)는, 반도체 기판(11)의 표면(수광면과 반대측의 면(S2))측에, 화소 트랜지스터(후술하는 전송 트랜지스터(Tr1 내지 3)를 포함한다)가 형성됨과 함께, 다층 배선층(다층 배선층(51))을 갖는 것이다.
이 광전 변환 소자(10)는, 서로 다른 파장역의 광을 선택적으로 검출하여 광전 변환을 행하는 유기 광전 변환부와 무기 광전 변환부를 종방향으로 적층한 구조를 갖고 있다. 이에 의해 후술하는 고체 촬상 장치에서는, 컬러 필터를 이용하는 일 없이, 1화소에서 복수종류의 색 신호를 취득 가능해진다. 본 실시의 형태에서는, 광전 변환 소자(10)가, 하나의 유기 광전 변환부(11G)와 2개의 무기 광전 변환부(11B, 11R)와의 적층 구조를 갖고 있고, 이에 의해, 적(R), 녹(G), 청(B)의 각 색 신호를 취득한다. 유기 광전 변환부(11G)는, 반도체 기판(11)의 이면(면(S1))측에 형성되고, 무기 광전 변환부(11B, 11R)는, 반도체 기판(11) 내에 매입하여 형성되어 있다. 또한, 반도체 기판(11)이, 본 개시에 있어서 「기판」의 한 구체예에 상당한다. 이하, 각 부분의 구성에 관해 설명한다.
(반도체 기판(11))
반도체 기판(11)은, 예를 들면 n형의 실리콘(Si)층(110)의 소정의 영역에, 무기 광전 변환부(11B, 11R)와 녹용(綠用) 축전층(110G)이 매입되어 형성된 것이다. 반도체 기판(11)에는, 또한, 유기 광전 변환부(11G)로부터의 전하(전자 또는 정공(홀))의 전송 경로가 되는 도전성 플러그(120a1)가 매설되어 있다. 본 실시의 형태에서는, 이 반도체 기판(11)의 이면(면(S1))이 수광면으로 되어 있다. 반도체 기판(11)의 표면(면(S2))측에는, 유기 광전 변환부(11G), 무기 광전 변환부(11B, 11R)의 각각에 대응하는 복수의 화소 트랜지스터(전송 트랜지스터(Tr1 내지 Tr3)를 포함한다)가 형성됨과 함께, 로직 회로 등으로 이루어지는 주변 회로가 형성되어 있다.
화소 트랜지스터로서는, 예를 들면 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터를 들 수 있다. 이들의 화소 트랜지스터는, 모두 예를 들면 MOS 트랜지스터에 의해 구성되고, 면(S2)측의 p형 반도체 웰 영역에 형성되어 있다. 이와 같은 화소 트랜지스터를 포함하는 회로가, 적, 녹, 청의 광전 변환부마다 형성되어 있다. 각 회로에서는, 이들의 화소 트랜지스터 중, 예를 들면 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터로 이루어지는, 합계 3개의 트랜지스터를 포함하는 3트랜지스터 구성을 갖고 있어도 좋고, 이것에 선택 트랜지스터를 더한 4트랜지스터 구성이라도 좋다. 여기서는, 이들의 화소 트랜지스터 중, 전송 트랜지스터(Tr1 내지 Tr3)에 관해서만 도시하고 있다. 또한, 전송 트랜지스터 이외의 다른 화소 트랜지스터에 관해서는, 광전 변환부 사이 또는 화소 사이에서 공유하는 것도 가능하다. 또한, 플로팅 디퓨전을 공유하는, 이른바 화소 공유 구조를 적용할 수도 있다.
전송 트랜지스터(Tr1 내지 Tr3)는, 게이트 전극(게이트 전극(TG1 내지 TG3))과, 플로팅 디퓨전(FD(113, 114, 116))을 포함하여 구성되어 있다. 전송 트랜지스터(Tr1)는, 유기 광전 변환부(11G)에서 발생하고, 녹용 축전층(110G)에 축적된, 녹색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다. 전송 트랜지스터(Tr2)는, 무기 광전 변환부(11B)에서 발생하고, 축적된, 청색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다. 마찬가지로, 전송 트랜지스터(Tr3)는, 무기 광전 변환부(11R)에서 발생하고, 축적된, 적색에 대응하는 신호 전하(본 실시의 형태에서는 전자)를, 후술하는 수직 신호선(Lsig)에 전송하는 것이다.
무기 광전 변환부(11B, 11R)는 각각, pn 접합을 갖는 포토 다이오드(Photo Diode)이고, 반도체 기판(11) 내의 광로상에, 예를 들면, 면(S1)측부터 무기 광전 변환부(11B, 11R)의 순서로 형성되어 있다. 이 중, 무기 광전 변환부(11B)는, 청색광을 선택적으로 검출하여 청색에 대응하는 신호 전하를 축적시키는 것이고, 예를 들면 반도체 기판(11)의 면(S1)에 따른 선택적인 영역부터, 다층 배선층(51)과의 계면 부근의 영역에 걸쳐서 연재되어 형성되어 있다. 무기 광전 변환부(11R)는, 적색광을 선택적으로 검출하여 적색에 대응하는 신호 전하를 축적시키는 것이고, 예를 들면 무기 광전 변환부(11B)보다도 하층(면(S2)측)의 영역에 걸쳐서 형성되어 있다. 또한, 청(B)은, 예를 들면 450nm 내지 495nm의 파장역, 적(R)은, 예를 들면 620nm 내지 750nm의 파장역에 각각 대응하는 색이고, 무기 광전 변환부(11B, 11R)는 각각, 상기 파장역 중의 일부 또는 전부의 파장역의 광을 검출 가능하게 되어 있으면 된다.
도 2a는, 무기 광전 변환부(11B, 11R)의 상세 구성예를 도시한 것이다. 도 2b는, 도 2a의 다른 단면에서의 구성에 상당하는 것이다. 또한, 본 실시의 형태에서는, 광전 변환에 의해 생기는 전자 및 홀의 쌍 중, 전자를 신호 전하로서 판독하는 경우(n형 반도체 영역을 광전 변환층으로 하는 경우)에 관해 설명을 행한다. 또한, 도면 중에서, 「p」 「n」에 윗첨자로 기재한 「+(플러스)」는, p형 또는 n형의 불순물 농도가 높은 것을 나타내고 있다. 또한, 화소 트랜지스터 중, 전송 트랜지스터(Tr2, Tr3)의 게이트 전극(TG2, TG3)에 대해서도 나타내고 있다.
무기 광전 변환부(11B)는, 예를 들면, 홀 축적층이 되는 p형 반도체 영역(이하, 단지 p형 영역이라고한다, n형의 경우에 대해서도 마찬가지.)(111p)과, 전자 축적층이 되는 n형 광전 변환층(n형 영역)(111n)을 포함하여 구성되어 있다. p형 영역(111p) 및 n형 광전 변환층(111n)은 각각, 면(S1) 부근의 선택적인 영역에 형성됨과 함께, 그 일부가 굴곡하고, 면(S2)과의 계면에 이르도록 연재(延在) 형성되어 있다. p형 영역(111p)은, 면(S1)측에서, 도시하지 않은 p형 반도체 웰 영역에 접속되어 있다. n형 광전 변환층(111n)은, 청색용의 전송 트랜지스터(Tr2)의 FD(113)(n형 영역)에 접속되어 있다. 또한, p형 영역(111p) 및 n형 광전 변환층(111n)의 면(S2)측의 각 단부(端部)와 면(S2)과의 계면 부근에는, p형 영역(113p)(홀 축적층)이 형성되어 있다.
무기 광전 변환부(11R)는, 예를 들면, p형 영역(112p1, 112p2)(홀 축적층) 사이에, n형 광전 변환층(112n)(전자 축적층)을 끼워 넣어서 형성되어 있다(p-n-p의 적층 구조를 갖는다). n형 광전 변환층(112n)은, 그 일부가 굴곡하고, 면(S2)과의 계면에 달하도록 연재 형성되어 있다. n형 광전 변환층(112n)은, 적색용의 전송 트랜지스터(Tr3)의 FD(114)(n형 영역)에 접속되어 있다. 또한, 적어도 n형 광전 변환층(111n)의 면(S2)측의 단부와 면(S2)과의 계면 부근에는 p형 영역(113p)(홀 축적층)이 형성되어 있다.
도 3은, 녹용 축전층(110G)의 상세 구성예를 도시한 것이다. 또한, 여기서는, 유기 광전 변환부(11G)에 의해 생기는 전자 및 홀의 쌍 중, 전자를 신호 전하로서, 하부 전극(15)측부터 판독하는 경우에 관해 설명을 행한다. 또한, 도 3에는, 화소 트랜지스터 중, 전송 트랜지스터(Tr1)의 게이트 전극(TG1)에 대해서도 나타내고 있다.
녹용 축전층(110G)은, 전자 축적층이 되는 n형 영역(115n)을 포함하여 구성되어 있다. n형 영역(115n)의 일부는, 도전성 플러그(120a1)에 접속되어 있고, 하부 전극(15)측부터 도전성 플러그(120a1)를 통하여 공급되는 전자를 축적하도록 되어 있다. 이 n형 영역(115n)은, 또한, 녹색용의 전송 트랜지스터(Tr1)의 FD(116)(n형 영역)에 접속되어 있다. 또한, n형 영역(115n)과 면(S2)과의 계면 부근에는, p형 영역(115p)(홀 축적층)이 형성되어 있다.
도전성 플러그(120a1)는, 후술하는 도전성 플러그(120a2)와 함께, 유기 광전 변환부(11G)와 반도체 기판(11)과의 커넥터로서 기능함과 함께, 유기 광전 변환부(11G)에서 생긴 전자 또는 홀의 전송 경로를 형성하는 것이다. 여기서는, 도전성 플러그(120a1)는, 유기 광전 변환부(11G)의 하부 전극(15)과 도통함과 함께, 녹용 축전층(110G)과 접속되어 있다.
이 도전성 플러그(120a1)는, 예를 들면 도전형의 반도체층에 의해 구성되고, 반도체 기판(11)에 매입되어 형성된 것이다. 이 경우, 전자의 전송 경로가 되기 때문에, 도전성 플러그(120a1)는 n형으로 하면 좋다. 또는, 도전성 플러그(120a1)는, 예를 들면 관통 비어에 텅스텐 등의 도전막 재료가 충전된 것이라도 좋다. 이 경우, 예를 들면 실리콘과의 단락을 억제하기 위해, 산화실리콘(SiO2) 또는 질화실리콘(SiN) 등의 절연막으로 비어 측면이 덮여 있는 것이 바람직하다.
상기한 바와 같은 반도체 기판(11)의 면(S2)측에는, 다층 배선층(51)을 통하여, 예를 들면 실리콘으로 이루어지는 지지 기판(53)이 마련되고, 이 지지 기판(53)에, 관통 전극(54)과 솔더 범프(55)(전극부)가 형성되어 있다.
(다층 배선층(51))
상기한 바와 같은 반도체 기판(11)의 면(S2)상에는, 다층 배선층(51)이 형성되어 있다. 다층 배선층(51)에서는, 복수의 배선(51a) 및 배선(51b)이 층간 절연막(52)을 통하여 배설되어 있다. 이와 같이, 광전 변환 소자(10)에서는, 다층 배선층(51)이 수광면과는 반대측에 형성되어 있고, 이른바 이면 조사형의 고체 촬상 장치를 실현 가능하게 되어 있다.
(솔더 범프(55))
지지 기판(53)에는, 관통 전극(54)과, 솔더 범프(55)(전극부)가 형성되어 있다. 관통 전극(54)은, 지지 기판(53)을 관통하는 관통 비어(TSV)(54a)와, 이 관통 비어(54a)의 내부를 덮음과 함께 지지 기판(53)의 표면까지 연재 형성된 도전막(54b)으로 이루어진다. 도전막(54b)은, 예를 들면 구리(Cu)로 이루어지고, 다층 배선층(51)의 배선(51b)과 전기적으로 접속되어 있다.
솔더 범프(55)는, 예를 들면 기판(웨이퍼)끼리의 접속 등에 이용되는, 외부 접속용의 전극이다. 이 솔더 범프(55)는, 관통 전극(54)의 도전막(54b)상에, 예를 들면 반구형상으로 형성되고, 예를 들면 납(Pb), 주석(Sn), 금(Au), 은(Ag) 및 구리(Cu) 등 중의 적어도 1종을 포함하여 구성되어 있다.
한편, 반도체 기판(11)의 면(S1)측에는, 유기 광전 변환부(11G)가 형성되어 있다. 이하, 반도체 기판(11)의 면(S1)측의 구성에 관해 설명한다.
(유기 광전 변환부(11G))
유기 광전 변환부(11G)는, 유기 반도체를 이용하여, 선택적인 파장역의 광(여기서는 녹색광)을 흡수하여, 전자·홀 쌍을 발생시키는 유기 광전 변환 소자이다. 유기 광전 변환부(11G)는, 신호 전하를 취출하기 위한 한 쌍의 전극(하부 전극(15), 상부 전극(18)) 사이에 유기 광전 변환층(17)을 끼워 넣은 구성을 갖고 있다. 하부 전극(15)(제1 전극)은, 반도체 기판(11) 내에 매설된 도전성 플러그(120a1)에 전기적으로 접속되어 있다. 상부 전극(18)(제2 전극)은, 예를 들면 고체 촬상 장치의 주연부에서, 도시하지 않은 배선층이나 콘택트 메탈층을 통하여 배선(51a)에 접속되어 있고, 이에 의해 전하(여기서는 홀)가 배출되도록 되어 있다.
이 유기 광전 변환부(11G)는, 반도체 기판(11)의 면(S1)상에, 층간 절연막(12, 14)을 통하여 형성되어 있다. 층간 절연막(12)에는, 도전성 플러그(120a1)와 대향하는 영역에 도전성 플러그(120a2)가 매설되어 있다. 층간 절연막(14)에는, 도전성 플러그(120a2)와 대향하는 영역에, 배선층(13a)이 매설되어 있다. 이 층간 절연막(14)상에, 하부 전극(15)이, 절연막(16)에 의해 소자(화소)마다 전기적으로 분리하여 마련되어 있다. 이들의 하부 전극(15) 및 절연막(16)상에 유기 광전 변환층(17)이 형성되고, 유기 광전 변환층(17)을 덮도록 상부 전극(18)이 마련되어 있다. 상부 전극(18)상에는, 보호막(19) 및 평탄화층(20)이 적층되어 있다. 또한, 도시는 하지 않지만, 유기 광전 변환층(17)이 화소 사이의 영역에 홈을 갖고 있어도 좋고, 즉 유기 광전 변환층(17) 자체가, 화소마다 분리되어 있어도 좋다. 화소마다의 특성이 향상하는 경우도 있기 때문에, 필요에 응하여, 홈을 마련하면 좋다. 또한, 이 경우, 혼 위(홈 내)에 절연막(16)이 형성되어 있어도 좋고, 이에 의해 소자의 동작이 방해되는 일은 없다.
도전성 플러그(120a2)는, 상술한 바와 같이 도전성 플러그(120a1)와 함께 커넥터로서 기능함과 함께, 도전성 플러그(120a1) 및 배선층(13a)과 함께, 하부 전극(15)으로부터 녹용 축전층(110G)으로의 전하(전자)의 전송 경로를 형성하는 것이다. 도전성 플러그(120a2)는, 차광막으로서도 기능시키기 위해, 예를 들면 티탄(Ti), 질화티탄(TiN) 및 텅스텐 등의 금속재료의 적층막에 의해 구성되는 것이 바람직하다. 또한, 이와 같은 적층막을 이용함에 의해, 도전성 플러그(120a1, 120b1)을 n형 또는 p형의 반도체층으로서 형성한 경우에도, 실리콘과의 콘택트를 확보할 수 있기 때문에 바람직하다.
층간 절연막(12)은, 반도체 기판(11)(실리콘층(110))과의 계면준위를 저감시킴과 함께, 실리콘층(110)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면준위가 작은 절연막으로 구성되는 것이 바람직하다. 이와 같은 절연막으로서는, 예를 들면, 산화하프늄(HfO2)막과 산화실리콘(SiO2)막과의 적층막을 이용할 수 있다. 층간 절연막(14)은, 예를 들면 산화실리콘, 질화실리콘 및 산질화실리콘(SiON) 등 중의 1종으로 이루어지는 단층막이나, 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다.
절연막(16)은, 예를 들면 산화실리콘, 질화실리콘 및 산질화실리콘(SiON) 등 중의 1종으로 이루어지는 단층막이나, 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다. 본 실시의 형태에서는, 절연막(16)은, 그 표면이 평탄화되어 있고, 하부 전극(15)과 단차가 없는 형상 및 패턴을 갖고 있다. 이 절연막(16)은, 광전 변환 소자(10)가, 고체 촬상 장치의 화소로서 이용되는 경우에, 각 화소의 하부 전극(15) 사이를 전기적으로 분리한 기능을 갖고 있다.
하부 전극(15)은, 반도체 기판(11) 내에 형성된 무기 광전 변환부(11B, 11R)의 수광면이라고 정대(正對)하여, 이들의 수광면을 덮는 영역에 마련되어 있다. 이 하부 전극(15)은, 광투과성을 갖는 도전막에 의해 구성되고, 예를 들면, ITO(인듐주석산화물)에 의해 구성되어 있다. 단, 하부 전극(15)의 구성 재료로서는, 이 ITO 외에도, 불순물을 첨가한 산화주석(SnO2)계 재료, 또는 알루미늄아연산화물(ZnO)에 불순물을 첨가해 된 산화아연계 재료를 사용하여도 좋다. 산화아연계 재료로서는, 예를 들면, 불순물로서 알루미늄(Al)을 첨가한 알루미늄아연산화물(AZO), 갈륨(Ga) 첨가의 갈륨아연산화물(GZO), 인듐(In) 첨가의 인듐아연산화물(IZO)을 들 수 있다. 또한, 이 밖에에도, CuI, InSbO4, ZnMgO, CuInO2, MgIN2O4, CdO, ZnSnO3 등이 사용되어도 좋다. 또한, 본 실시의 형태에서는, 상술한 바와 같이 하부 전극(15)으로부터 신호 전하(전자)의 취출이 이루어지기 때문에, 광전 변환 소자(10)를 화소로서 이용한 후술하는 고체 촬상 장치에서는, 이 하부 전극(15)은 화소마다 분리되어 형성된다.
유기 광전 변환층(17)은, 선택적인 파장역의 광을, 광전 변환하는 한편, 다른 파장역의 광을 투과시키는 유기 반도체에 의해 구성되어 있다. 유기 반도체로서는, 유기 p형 반도체 및 유기 n형 반도체중의 한편 또는 양쪽을 포함하여 구성되는 것이 바람직하다. 이와 같은 유기 반도체로서는, 퀴나크리돈 유도체, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 및 플루오란텐 유도체 중의 어느 1종이 알맞게 사용된다. 또는, 페닐렌비닐렌, 플루오렌, 카르바졸, 인돌, 피렌, 피롤, 피코린, 티오펜, 아세틸렌, 디아세틸렌 등의 중합체나 그 유도체가 사용되고 있어도 좋다. 더하여, 금속 착체 색소, 시아닌계 색소, 메로시아닌계 색소, 페닐크산텐계 색소, 트리페닐메탄계 색소, 로다시아닌계 색소, 크산텐계 색소, 대환상(大環狀)아자아눌렌계 색소, 아즐렌계 색소, 나프토퀴논, 안트라퀴논계 색소, 안트라센 및 피렌 등의 축합 다환 방향족 및 방향환 내지 복소환 화합물이 축합한 쇄상 화합물, 또는, 스쿠아릴륨기 및 크로코닉메틴기를 결합쇄로서 갖는 퀴놀린, 벤조티아졸, 벤조옥사졸 등의 2개의 함질소 복소환, 또는, 스쿠아릴륨기 및 크로코닉메틴기에 의해 결합한 시아닌계 유사한 색소 등을 바람직하게 사용할 수 있다. 또한, 상기 금속 착체 색소로서는, 디티올 금속 착체계 색소, 금속프탈로시아닌 색소, 금속포르피린 색소, 또는 루테늄 착체 색소가 바람직하지만, 이것으로 한정되는 것이 아니다. 본 실시의 형태에서는, 이 유기 광전 변환층(17)이, 예를 들면 495nm 내지 570nm의 파장역의 일부 또는 전부의 파장역에 대응하는 녹색광을 광전 변환 가능하게 되어 있다. 이와 같은 유기 광전 변환층(17)의 두께는, 예를 들면 50nm 내지 500nm이다.
이 유기 광전 변환층(17)의 하부 전극(15)과의 사이, 및 상부 전극(18)과의 사이에는, 도시하지 않은 다른 층이 마련되어 있어도 좋다. 예를 들면, 하부 전극(15)측부터 차례로, 하인막(下引膜), 전자 블로킹막, 유기 광전 변환층(17), 정공 블로킹막, 버퍼막 및 일함수 조정막이 적층되어 있어도 좋다.
본 실시의 형태에서는, 하부 전극(15)의 표면이 평탄화되어 있고(평탄면으로 되어 있고), 이 하부 전극(15)의 표면에 따르도록 유기 광전 변환층(17)이 형성되어 있다. 즉, 하부 전극(15)의 유기 광전 변환층(17)과의 대향면과, 유기 광전 변환층(17)의 하부 전극(15)과의 대향면은, 각각 평탄면을 이루고 있다. 또한, 하부 전극(15)과 동일층에는, 절연막(16)이 형성되지만, 이 절연막(16)에 대해서도, 유기 광전 변환층(17)측의 면이 평탄화되고, 또한 하부 전극(15)과의 사이에 단차가 생기지 않도록 형성되어 있다. 이것은, 상세는 후술하지만, 유기 광전 변환층(17)을, 하부 전극(15)상에 접합에 의해 형성하기 때문이다. 또한, 하부 전극(15) 및 유기 광전 변환층(17)의 각 대향면은, RMS 입상도(Root Mean Square granularity)가, 예를 들면 1nm 이하가 되는 정도의 평탄성을 갖고 있는 것이 바람직하다.
상부 전극(18)은, 하부 전극(15)과 마찬가지의 광투과성을 갖는 도전막에 의해 구성되어 있다. 본 실시의 형태에서는, 상술한 바와 같이, 상부 전극(18)으로부터 취출되었던 홀은 배출되기 때문에, 광전 변환 소자(10)를 화소로서 이용하는 고체 촬상 장치에서는, 이 상부 전극(18)이 화소마다 분리되어 있어도 좋고, 각 화소에 공통의 전극으로서 형성되어 있어도 좋다. 상부 전극(18)의 두께는, 예를 들면 10nm 내지 200nm이다.
보호막(19)은, 예를 들면 광투과성을 갖는 무기 재료에 의해 구성되고, 예를 들면, 산화실리콘, 질화실리콘 및 산질화실리콘 등 중의 어느 하나로 이루어지는 단층막, 또는 그들 중의 2종 이상으로 이루어지는 적층막이다. 이 보호막(19)의 두께는, 예를 들면 100nm 내지 30000nm이다.
평탄화층(20)은, 예를 들면, 아크릴계 수지 재료, 스티렌계 수지 재료 또는 에폭시계 수지 재료 등에 의해 구성되어 있다. 이 평탄화층(20)상에는, 온 칩 렌즈(22)가 마련되어 있다. 또한, 평탄화층(20)은, 필요에 응하여 마련되면 좋고, 상기 보호층(19)이 평탄화층(20)을 겸하고 있어도 좋다.
(온 칩 렌즈(22))
온 칩 렌즈(22)는, 그 상방부터 입사한 광을, 유기 광전 변환층(11G), 무기 광전 변환층(11B, 11R)의 각 수광면에 집광시키는 것이다. 본 실시의 형태에서는, 다층 배선층(51)이 반도체 기판(11)의 면(S2)측에 형성되어 있기 때문에, 유기 광전 변환층(11G), 무기 광전 변환층(11B, 11R)의 각 수광면을 서로 접근해서 배치할 수가 있어서, 온 칩 렌즈(22)의 F값에 의존하여 생기는 각 색 사이의 감도의 편차를 저감할 수 있다.
이 온 칩 렌즈(22)의 주연 영역에는, 차광막(21)이 형성되어 있다. 차광막(21)은, 예를 들면 후술하는 고체 촬상 장치에서는, 평탄화층(20)상에 격자형상으로 마련되고, 그 격자형상의 각 개구부에 온 칩 렌즈(22)가 형성된다. 이들의 온 칩 렌즈(22) 및 차광막(21)상에는, 커버 유리(24)가 대향 배치되어 있고, 온 칩 렌즈(22)와 커버 유리(24)의 사이의 영역은, 공간이 아니라, 접착층(23)에 의해 충전되어 있다.
차광막(21)은, 예를 들면 텅스텐(W), 티탄(Ti), 알루미늄(Al) 또는 구리(Cu) 등의 가시광에 대해 투과율이 낮은 재료에 의해 구성되는 것이 바람직하다. 단, 가시광에 대한 투과율이 낮아지는 재료라도 좋고, 이 경우에는, 막두께를 크게 하는 등에 의해, 필요한 차광성을 확보할 수 있다. 온 칩 렌즈(22)는, 예를 들면 굴절율이 1.8 내지 2.0 정도의 실리콘질화물, 산화아연, 산화지르코늄, 지르콘, 다이아몬드 라이크 카본 등에 의해 구성되어 있다. 단, 이들의 재료로 한정되지 않고, 그 밖에도, 접착층(23)과의 사이의 굴절율차가 0.4 이상, 바람직하게는 0.6 이상을 확보할 수 있는 재료로서, 또한 가시광의 투과율이 높은 것이라면, 무기 재료라도 좋고, 유기 재료라도 좋다. 접착층(23)은, 예를 들면 굴절율이 1.5 정도의 유기 재료, 예를 들면 아크릴계 수지, 에폭시계 수지 또는 스티렌계 수지 등으로 구성되어 있다. 커버 유리(24)의 두께는, 예를 들면 10㎛ 내지 50㎛이다. 단, 커버 유리(24)의 두께는, 온 칩 렌즈(22)의 면적이나 높이에 응하여 설정되고, 커버 유리(24)를 접착한 때에, 커버 유리(24)가 온 칩 렌즈(22)에 접촉하지 않는 두께 이상이라면 좋다.
[제조 방법]
상기한 바와 같은 광전 변환 소자(10)는, 예를 들면 다음과 같이 하여 제조할 수 있다. 도 4 내지 도 16은, 광전 변환 소자(10)의 제조 방법을 도시한 것이다. 이들 중, 도 4 내지 도 12는 소자 기판 형성 공정, 도 13a 내지 도 15는 렌즈체 형성 공정, 도 16은, 소자 기판(A) 및 렌즈체(B)가 접합 공정을 각각 나타내고 있다. 단, 본 실시의 형태에서는, 소자 기판(A)은, 반도체 기판(11)의 면(S2)측에 다층 배선층(51), 지지 기판(53), 관통 전극(54) 및 솔더 범프(55)가 형성되고, 면(S1)측에, 층간 절연막(12, 14)을 통하여 하부 전극(15) 및 절연막(16)이 형성된 것으로 되어 있다. 렌즈체(B)는, 커버 유리(24)의 일면측에, 접착층(23), 온 칩 렌즈(22) 및 차광막(21), 평탄화층(20), 보호층(19), 상부 전극(18) 및 유기 광전 변환층(17)이 적층된 것으로 한다. 이하, 각 공정의 상세한 순서에 관해 설명한다.
(1. 소자 기판 형성 공정)
우선, 도 4에 도시한 바와 같이, 반도체 기판(11) 내에, 무기 광전 변환부(11A, 11B)를 형성한 후, 반도체 기판(11)의 면(S2)상에 다층 배선층(51)을 형성하고, 이 다층 배선층(51)상에 지지 기판(53)을 접합한다. 구체적으로는, 우선, 도시하지 않은 실리콘 산화막으로 되는 가기판(假基板)상에 실리콘층(110)을 형성하고, 이 실리콘층(110)에, 도전성 플러그(120a1), 녹용 축적층(110G) 및 무기 광전 변환부(11B, 11R)를, 예를 들면 이온 주입에 의해 형성한다. 이 후, 도시는 하지 않지만, 반도체 기판(11)의 면(S2)측에, 전송 트랜지스터(Tr1 내지 Tr3)를 포함하는 화소 트랜지스터와, 로직 회로 등의 주변 회로를 형성한다. 뒤이어, 반도체 기판(11)의 면(S2)상에, 층간 절연막(52)을 통하여 복수층의 배선(51a, 51b)을 형성함에 의해, 다층 배선층(51)을 형성한다. 그 후, 형성한 다층 배선층(51)상에, 실리콘으로 이루어지는 지지 기판(53)을 부착한다. 또한, 이 지지 기판(53)을 접합한 후에, 반도체 기판(11)의 면(S1)측부터, 상기 가기판을 박리하여, 반도체 기판(11)의 면(S1)을 노출시킨다.
다음에, 도 5에 도시한 바와 같이, 반도체 기판(11)의 면(S1)상에, 층간 절연막(12, 14)을 형성한다. 구체적으로는, 우선, 반도체 기판(11)의 면(S1)상에, 상술한 바와 같은 산화하프늄막과 산화실리콘막과의 적층막으로 이루어지는 층간 절연막(12)을 형성한다. 이 때, 예를 들면, ALD(원자층 퇴적)법에 의해 산화하프늄막을 성막한 후, 예를 들면 플라즈마 CVD(Chemical Vapor Deposition : 화학 기상 성장)법에 의해 산화실리콘막을 성막한다. 이 후, 층간 절연막(12)의 도전성 플러그(120a1)에 대향하는 영역을 개구하고, 상술한 재료로 이루어지는 도전성 플러그(120a2)를 형성한다. 계속해서, 상술한 재료로 이루어지는 층간 절연막(14)을, 예를 들면 플라즈마 CVD법에 의해 성막한다. 뒤이어, 층간 절연막(14)의 도전성 플러그(120a2)에 대향하는 영역을 개구하고, 상술한 재료로 이루어지는 배선층(13a)을 형성한다.
뒤이어, 도 6에 도시한 바와 같이, 층간 절연막(14)상에 하부 전극(15)을 형성한다. 구체적으로는, 우선, 층간 절연막(14)상의 전면에 걸쳐서, 예를 들면 스퍼터법에 의해, 상술한 투명 도전막을 성막한다. 이 후, 포토 리소그래피법을 이용하여(포토레지스트막의 노광, 현상, 포스트 베이크 등을 행하여), 예를 들면 드라이 에칭 또는 웨트 에칭을 이용하여, 선택적인 부분을 제거함에 의해, 하부 전극(15)을 형성한다. 이 때, 하부 전극(15)을, 배선층(13a)에 대향하는 영역에 형성한다.
계속해서, 절연막(16)을 형성한다. 이 때, 우선, 도 7에 도시한 바와 같이, 반도체 기판(11)상의 전면에 걸쳐서, 층간 절연막(14) 및 하부 전극(15)을 덮도록, 상술한 재료로 이루어지는 절연막(16)을, 예를 들면 플라즈마 CVD법에 의해 성막한다. 이 후, 도 8에 도시한 바와 같이, 성막한 절연막(16) 및 하부 전극(15)의 각 표면을, 예를 들면 CMP(Chemical Mechanical Polishing : 화학 기계 연마)법에 의해 연마함에 의해, 하부 전극(15)을 절연막(16)으로부터 노출시킴과 함께, 하부 전극(15) 및 절연막(16) 사이의 단차를 완화함과 함께, 각 표면을 평탄화한다.
(가고정(假固定) 1)
이 후, 도 9에 도시한 바와 같이, 예를 들면 석영으로 이루어지는 가기판(210)상에, 박리(제거) 가능한 접착층(210A)을 이용하여, 층간 절연막(14)측의 면을 고정(가고정)한다. 도 9에서는, 지지 기판(53)을 위로 하여(도 8의 적층 구조를 상하 반전시켜서) 나타내고 있다. 접착층(210A)으로서는, 예를 들면 유리 전이 온도(Tg)가 예를 들면 130℃ 내지 200℃의 열가소성 수지가 사용되고, 구체적으로는 150℃ 정도의 것을 들 수 있다. 또는, 가기판(210)의 박리(후술)를, 열가소성 수지를 사용하지 않는 수법, 예를 들면 레이저 어브레이전법이나, 기계적으로 박리하는 수법 등을 이용하여 행하는 경우에는, 상기한 바와 같은 유리 전이 온도의 제한 없이, 그들의 각 수법에 응한 재료를 사용하면 좋다.
(솔더 범프(55)의 형성)
계속해서, 도 10에 도시한 바와 같이, 가기판(210)에 고정된 상태에서, 지지 기판(53)측에 관통 전극(54) 및 솔더 범프(55)를 형성한다. 구체적으로는, 우선, 지지 기판(53)을 예를 들면 그라인더로 연삭한 후, 이 지지 기판(53)에 관통 비어(54a) 및 도전막(54b)으로 이루어지는 관통 전극(54)을 형성한다. 이 후, 관통 전극(54)의 도전막(54b)상에, 솔더 범프(55)를 형성한다. 구체적으로는, 상술한 솔더 재료를, 예를 들면 마스크 등을 이용하여 도전막(54b)상의 선택적인 영역에 패턴 형성한 후, 예를 들면 200℃ 이상으로 가열하여, 솔더 재료를 리플로한다. 이에 의해, 반구형상의 솔더 범프(55)를 형성한다. 또는, 도전막(54b)상에 솔더 볼을 부착시켜서 가열하여, 솔더 범프(55)를 형성하여도 좋다.
(가고정 2)
뒤이어, 도 11에 도시한 바와 같이, 예를 들면 석영으로 이루어지는 가기판(220)상에, 박리 가능한 접착층(220A)을 이용하여, 솔더 범프(55)측의 면을 고정(가고정)한다. 도 11에서는, 층간 절연막(14)을 위로 하여(도 10의 적층 구조를 상하 반전시켜서)나타내고 있다. 접착층(220A)으로서는, 예를 들면, 상기 가고정 1의 공정에서 이용한 접착층(210A)보다도 유리 전이 온도(Tg)가 높은 것이 사용되고, 예를 들면 190℃ 정도의 것을 들 수 있다. 단, 접착층(220A)에 대해서도, 접착층(210A)과 마찬가지로 가기판(220)의 박리를, 열가소성 수지를 사용하지 않는 수법을 이용하여 행하는 경우에는, 상기한 바와 같은 유리 전이 온도의 제한 없이, 그들의 각 수법에 응한 재료를 사용하면 좋다.
이 후, 도 12에 도시한 바와 같이, 가기판(210) 및 접착층(210A)을 하부 전극(15)으로부터 박리한다. 구체적으로는, 접착층(210A)의 유리 전이 온도 이상으로, 또한 접착층(220A)의 유리 전이 온도 미만의 온도(예를 들면 150℃ 이상 190℃ 미만)를 인가함에 의해, 접착층(210A)만을 연화시킨다. 이와 동시에, 가기판(210)과 하부 전극(15)측과의 사이에 서로 반평행(反平行)한 힘을 줌에 의해, 가기판(210)을 박리할 수 있다. 이 후, 접착층(210A)의 잔사를 약액 처리에 의해 제거하고, 필요한 평탄성이 확보되도록, 예를 들면 CMP법을 이용하여 연마한다. 이와 같이 하여, 하부 전극(15)을 갖는 소자 기판(A)을 형성한다.
(2. 렌즈체 형성 공정)
한편, 유기 광전 변환층(17) 및 온 칩 렌즈(22) 등을 포함하는 렌즈체(B)를, 다음과 같이 하여 형성한다. 즉, 우선, 도 13a에 도시한 바와 같이, 가기판(230)상에, 박리 가능한 접착층(230A)을 통하여, 상술한 재료로 이루어지는 상부 전극(18)을 형성한다. 구체적으로는, 가기판(230)상에, 접착층(230A)을 도포, 경화시킨 후, 이 접착층(230A)상에, 상술한 투명 도전막 재료를, 예를 들면 스퍼터법을 이용하여 성막한다. 이 후, 성막한 투명 도전막을, 예를 들면 포토 리소그래피법을 이용한 에칭에 의해 패터닝함에 의해, 상부 전극(18)을 형성한다. 접착층(230A)으로서는, 예를 들면 유리 전이 온도(Tg)가 예를 들면 130℃ 내지 200℃가 이용된다.
계속해서, 도 13b에 도시한 바와 같이, 상부 전극(18)상에, 상술한 재료로 이루어지는 보호막(19)을 예를 들면 플라즈마 CVD법에 의해 성막한 후, 상술한 재료로 이루어지는 평탄화층(20)을, 예를 들면 스핀 코트법 등에 의해 성막한다. 이 후, 온 칩 렌즈(22) 및 차광막(21)을 형성한다.
(온 칩 렌즈(22)의 형성)
이 때, 우선, 차광막(21)을 형성한다. 구체적으로는, 상술한 금속재료를, 예를 들면 증착법 또는 스퍼터법에 의해 성막한 후, 성막한 금속막을, 예를 들면 포토 리소그래피법을 이용한 에칭에 의해 격자형상으로 패터닝하여 차광막(21)을 형성한다. 이 후, 차광막(21)에 의해 구획된 영역(개구부)에, 온 칩 렌즈(22)를 다음과 같이 하여 형성한다. 즉, 우선, 상술한 재료(예를 들면 실리콘질화물)를, 예를 들면 플라즈마 CVD법을 이용하여, 예를 들면 200℃ 내지 230℃의 온도하에서 몇분간, 성막한다. 이 후, 형성한 실리콘질화막상에 포토레지스트막을 도포 형성하고, 이 포토레지스트막을, 포토 리소그래피법을 이용하여 패터닝 후, 열경화 처리함에 의해 렌즈 형상으로 가공한다. 렌즈 형상으로의 가공은, 스테퍼 노광 처리에 의해 행한다. 이와 같이 하여 가공한 포토레지스트막을 마스크로 하여, 실리콘질화막을 에칭함에 의해, 온 칩 렌즈(22)를 형성할 수 있다. 이 때의 에칭법으로서는, 예를 들면 CF4 가스 및 O2 가스 등을 사용한 플라즈마 드라이 에칭법을 들 수 있다.
(커버 유리(24)에의 전사)
계속해서, 도 14a에 도시한 바와 같이, 형성한 온 칩 렌즈(22)측에, 상술한 재료 등으로 이루어지는 접착층(23)을 통하여, 상술한 두께(예를 들면 500㎛)로 이루어지는 커버 유리(24)를 접합한다. 도 14a에서는, 가기판(230)을 위로 하여(도 13b의 적층 구조를 상하 반전시켜서) 나타내고 있다.
이 후, 도 14b에 도시한 바와 같이, 가기판(230) 및 접착층(230A)을 상부 전극(18)으로부터 박리한다. 구체적으로는, 접착층(230A)의 유리 전이 온도 이상의 온도를 인가함에 의해, 접착층(230A)을 연화시킴과 함께, 가기판(230)과 상부 전극(18)과의 사이에 서로 반평행한 힘을 줌에 의해, 가기판(230)을 박리한다. 이와 같이, 가기판(230)을 이용함으로써, 온 칩 렌즈(22)상에, 캐비티를 형성하는 일 없이 커버 유리(24)를 접합하는 것이 가능해진다. 이 후, 접착층(230A)의 잔사를 약액 처리에 의해 제거하여, 상부 전극(18)을 노출시킴과 함께, 필요에 응하여 상부 전극(18)을 예를 들면 CMP법을 이용하여 연마한다.
(유기 광전 변환층(17)의 성막)
계속해서, 도 15에 도시한 바와 같이, 상부 전극(18)상에, 예를 들면 진공 증착법 등을 이용하여, 상술한 재료 등으로 이루어지는 유기 광전 변환층(17)을 성막한다. 이 후, 접합에 필요한 평탄성이 확보되도록, 유기 광전 변환층(17)의 표면을, 예를 들면 CMP법을 이용하여 연마(평탄화)한다. 이와 같이 하여, 유기 광전 변환층(17)을 갖는 렌즈체(B)를 형성한다. 이와 같이, 상세는 후술하지만, 본 실시의 형태에서는, 렌즈체(B)의 제작시에 있어서, 유기 광전 변환층(17)을 성막하기 보다도 전에, 상부 전극(18)을 형성하기 때문에, 상부 전극(18)의 패터닝에 의해 유기 광전 변환층(17)에 손상을 주기 어렵고. 더하여, 유기 광전 변환층(17)을 성막하기 보다도 전에, 예를 들면 200℃ 이상의 고온 공정을 수반하는, 온 칩 렌즈(22) 및 차광막(21)의 형성을 행할 수가 있다.
(3. 접합 공정)
다음에, 도 16에 도시한 바와 같이, 상기한 바와 같이 하여 각각 제작한 소자 기판(A)과, 렌즈체(B)를, 접합한다. 이 때, 소자 기판(A)에 형성된 하부 전극(15)과, 렌즈체(B)에 형성된 유기 광전 변환층(17)이 전기적으로 접속되도록, 양자를 접착한다. 구체적으로는, 본 실시의 형태에서는, 하부 전극(15)과 유기 광전 변환층(17)의 각 표면(각 대향면)에, 예를 들면 아르곤(Ar) 등의 원소(또는 원소 이온)의 빔을, 초고진공 중에서 조사하든지, 또는 상기 원소를 사용한 플라즈마 조사를 행한다. 이 후, 하부 전극(15) 및 유기 광전 변환층(17)을 대향 배치시켜, 소자 기판(A)과 렌즈체(B)를 접촉(또는 압착)시킨다. 빔 조사에 의해, 하부 전극(15) 및 유기 광전 변환층(17)의 각 표면에 미결합수(未結合手)(댕글링 본드 : dangling bond)를 발생시키고(활성화하고), 이들의 미결합수를 이용하여, 전기적 접속을 확보하면서 접착을 행하는 것이 가능하다.
또한, 하부 전극(15)과 유기 광전 변환층(17)과의 전기적 접속은, 그 콘택트 저항이, 하부 전극(15)상에 유기 광전 변환층(17)을 직접 성막한 때의 콘택트 저항과 동등 이하가 되는 것이 바람직하지만, 디바이스의 특성상 문제가 되지 않는 저항치라면 좋다. 이 저항치는, 접합의 방법, 하부 전극(15) 및 유기 광전 변환층(17)의 각 대향면이 평탄성 등에 응하여 조정 가능하다.
최후로, 가기판(220)을 박리한다. 구체적으로는, 접착층(220A)의 유리 전이 온도 이상의 온도(예를 들면 190℃)를 인가함에 의해, 접착층(220A)을 연화시켜, 가기판(220)을 박리시킨다. 이 후, 접착층(220A)의 잔사를 약액 처리에 의해 제거하고, 솔더 범프(55)를 노출시킨다. 또는, 가기판(220)을, 연삭 등의 기계적 가공에 의해 제거한 후에, 접착층(220A)을 약액 처리 또는 플라즈마 드라이 에칭 등에 의해 제거하는 것도 가능하다. 이상에 의해, 도 1에 도시한 광전 변환 소자(10)를 완성한다.
[작용, 효과]
본 실시의 형태의 광전 변환 소자(10)에서는, 예를 들면 고체 촬상 장치의 화소로서, 다음과 같이 하여 신호 전하가 취득된다. 즉, 광전 변환 소자(10)에, 온 칩 렌즈(22)를 통하여 광이 입사하면, 이 입사광은, 유기 광전 변환부(11G), 무기 광전 변환부(11B, 11R)의 순서로 통과하고, 그 통과 과정에서 적, 녹, 청의 색광마다 광전 변환된다.
구체적으로는, 우선, 녹색광이, 유기 광전 변환부(11G)에서 선택적으로 검출(흡수)되고, 광전 변환된다. 이에 의해, 발생한 전자·홀 쌍 중, 예를 들면 전자가 하부 전극(15)측부터 취출된 후, 배선층(13a) 및 도전성 플러그(120a1, 120a2)를 통하여 녹용 축전층(110G)에 축적된다. 또한, 홀은, 상부 전극(18)측부터 도시하지 않은 배선층을 통하여 배출된다. 계속해서, 유기 광전 변환부(11G)를 투과한 광중, 청색광은 무기 광전 변환부(11B), 적색광은 무기 광전 변환부(11R)에서, 각각 차례로 흡수되어, 광전 변환된다. 무기 광전 변환부(11B)에서는, 청색광에 대응하는 전자가 n형 영역(n형 광전 변환층(111n))에 축적된다. 마찬가지로, 무기 광전 변환부(11R)에서는, 적색광에 대응하는 전자가 n형 영역(n형 광전 변환층(112n))에 축적된다.
판독 동작일 때에는, 전송 트랜지스터(Tr1, Tr2, Tr3)가 온 상태가 되고, 녹용 축전층(110G) 및 n형 광전 변환층(111n, 112n)에 각각 축적된 전자가, FD(113, 114, 116)에 전송된다. 이에 의해, 각 색의 수광 신호가 각각, 도시하지 않은 다른 화소 트랜지스터를 통하여 후술하는 수직 신호선(Lsig)에 판독된다. 이와 같이, 종방향으로 유기 광전 변환부(11G), 무기 광전 변환부(11B, 11R)를 적층함에 의해, 컬러 필터를 마련하는 일 없이, 적, 녹, 청의 색광을 분리하여 검출하고, 각 색의 신호 전하를 얻을 수 있다.
여기서, 상기한 바와 같은 광전 변환 소자(10)에서는, 유기 광전 변환부(11G)에서, 유기 광전 변환층(17)이, 무기 재료로 이루어지는 하부 전극(15) 및 상부 전극(18) 사이에 끼워 넣어진 구성을 갖는다. 또한, 유기 광전 변환부(11G)의 상방에는, 온 칩 렌즈(22)가 형성되고, 지지 기판(53)의 하방에는, 외부 접속용의 솔더 범프(55)가 형성된다. 이 때문에, 제조 프로세스에서, 다음과 같은 우려가 생긴다. 도 17 내지 도 20에, 본 실시의 형태의 비교예에 관한 광전 변환 소자의 제조 방법에 관해 나타낸다. 비교예의 광전 변환 소자는, 상기 실시의 형태와 마찬가지로 유기 광전 변환부와 무기 광전 변환부와의 적층 구조를 갖는 것이다. 이 비교예의 광전 변환 소자의 제조 방법은, 무기 광전 변환부(11B, 11R)가 매입된 반도체 기판(11)의 면(S2)측에, 다층 배선층(51) 및 지지 기판(53)을 형성 후, 층간 절연막(12, 14)을 통하여 하부 전극(15)을 형성할 때까지의 공정에 관해서는, 본 실시의 형태와 마찬가지이다.
단, 비교예에서는, 하부 전극(15)을 형성한 후, 도 17에 도시한 바와 같이, 하부 전극(15)에 대향하여 개구를 갖는 절연막(101)을 형성한다. 이 후, 도 18에 도시한 바와 같이, 유기 광전 변환층(102)을 성막하고, 이 유기 광전 변환층(102)상에, ITO 등의 무기 재료로 이루어지는 상부 전극(103)을 패턴 형성한다. 상부 전극(103)을 패터닝할 때에는, 포토 리소그래피법을 이용하여 에칭을 행하기 때문에, 포토레지스트 제거 후의 세정 약액 등에 의해, 유기 광전 변환층(102)이 손상될 우려가 있다. 그 후, 도 19에 도시한 바와 같이, 이 상부 전극(103)상에, 보호막(104a) 및 평탄화층(104b)을 형성한다.
또한, 이 후, 도 20에 도시한 바와 같이, 평탄화층(104b)상에, 온 칩 렌즈(105A) 및 차광막(105B)을 형성한다. 이 때, 상술한 바와 같이 200℃ 이상의 고온 공정을 경유하기 때문에, 내열성이 부족한 유기 광전 변환층(102)의 열화가 우려된다. 계속해서 또한, 도 21에 도시한 바와 같이, 지지 기판(53)에, 관통 전극(54) 및 솔더 범프(55)를 형성할 필요가 있는데, 이 때에도, 상술한 바와 같이 솔더 리플로에 의한 고온 공정을 경유한다. 따라서, 상기한 바와 마찬가지로 유기 광전 변환층(102)의 열화가 우려된다. 그런데, 유기 광전 변환 재료의 내열성을 고려한 구체적인 프로세스 수법은, 아직도 확립되어 있지 않고, 그 실현이 요망되고 있다.
그래서, 본 실시의 형태에서는, 상술한 바와 같이, 제조 프로세스에서, 반도체 기판(11)의 면(S1)측에 하부 전극(15), 면(S2)측에 솔더 범프(55)가 각각 형성된 후(소자 기판(A)의 형성 후), 하부 전극(15)상에, 유기 광전 변환층(17)이 형성된다. 즉, 유기 광전 변환층(17)의 형성 공정보다도 전에, 솔더 범프(55)를 형성하기 때문에, 유기 광전 변환층(17)에, 그 내열 온도 이상의 온도, 예를 들면 솔더 리플로시 등의 고온이 인가되기 어렵다.
또한, 유기 광전 변환층(17)은, 별도 부재(온 칩 렌즈(22)를 포함하는 렌즈체(B))상에 성막된 후, 그 렌즈체(B)를 하부 전극(15)상에 접합함에 의해, 하부 전극(15)상에 형성(적층)된다. 즉, 렌즈체(B)에서, 상부 전극(18)은, 유기 광전 변환층(17)의 성막 전에 형성되기 때문에, 유기 광전 변환층(17)상에서의 무기 재료의 패터닝이 불필요하게 된다. 더하여, 유기 광전 변환층(17)의 성막 전에, 온 칩 렌즈(22) 및 차광막(21)을 형성하기 때문에, 그들의 형성에 수반하는 고온 공정에 유기 광전 변환층(17)이 노출되기 어려워진다.
이상 설명한 바와 같이 본 실시의 형태에서는, 제조 프로세스에서, 반도체 기판(11)의 면(S1)측에 하부 전극(15), 면(S2)측에 솔더 범프(55)를 각각 형성한 후, 하부 전극(15)상에, 유기 광전 변환층(17) 및 상부 전극(18)을 형성한다. 이에 의해, 유기 광전 변환층(17)이 고온 환경하에 폭로되는 것을 억제할 수 있다. 따라서, 유기 광전 변환층의 열화를 억제하는 것이 가능해진다.
다음에, 상기 실시의 형태의 광전 변환 소자 또는 그 제조 방법의 변형예(변형예 1 내지 3)에 관해 설명한다. 이하에서는, 상기 실시의 형태와 같은 구성 요소에 관해서는 같은 부호를 붙이고, 적절히 그 설명을 생략한다.
<변형예 1>
도 22는, 변형예 1에 관한 광전 변환 소자의 제조 방법을 설명하기 위한 단면도이다. 상기 실시의 형태에서는, 제조 프로세스에서, 소자 기판(A)으로서, 반도체 기판(11)의 면(S1)측에 유기 광전 변환부(11G) 중의 하부 전극(15)을 형성한 것을 이용하고, 렌즈체(B)로서는, 온 칩 렌즈(22)의 일면측에 상부 전극(18)과 유기 광전 변환층(17)을 적층한 것을 이용하였다. 즉, 유기 광전 변환층(17)은, 미리 렌즈체(B)측에 형성하여 두고, 이것을 소자 기판(A)에 접합함에 의해, 유기 광전 변환부(11G)를 형성하였지만, 본 변형예와 같이, 유기 광전 변환층(17)은, 렌즈체가 아니라, 소자 기판측에 형성하고 있어서도 좋다.
구체적으로는, 본 변형예의 소자 기판(소자 기판(A1))에서는, 반도체 기판(11)의 면(S2)측에, 솔더 범프(55)를 갖는 지지 기판(53)이 다층 배선층(51)을 통하여 접합되고, 면(S1)측에 층간 절연막(12, 14)을 통하여 하부 전극(15), 절연막(16) 및 유기 광전 변환층(17)이 형성되어 있다. 한편, 렌즈체(렌즈체(B1))에는, 커버 유리(24)의 일면측에, 접착층(23), 온 칩 렌즈(22) 및 차광막(21), 평탄화층(20), 보호층(19) 및 상부 전극(18)이 적층되어 있다.
소자 기판(A1)을 제작할 때에는, 상기 실시의 형태와 마찬가지로 하여, 반도체 기판(11)의 면(S2)측에 다층 배선층(51)을 통하여 지지 기판(53)을 접합한 후, 면(S1)상에 층간 절연막(12, 14)을 형성한다(도 4, 5). 또한, 이 층간 절연막(14)상에 하부 전극(15) 및 절연막(16)을 형성한 후, 하부 전극(15)측을 가고정하고, 지지 기판(53)측에 관통 전극(54) 및 솔더 범프(55)를 형성한다(도 6 내지 10). 그 후, 솔더 범프(55)측을 가고정하고, 하부 전극(15)측의 가고정을 해제하여 하부 전극(15)을 노출시킨다(도 11, 12). 본 변형예에서는, 이 후, 하부 전극(15)상에, 예를 들면 진공 증착법 등에 의해, 유기 광전 변환층(17)을 형성한다. 이 때, 유기 광전 변환층(17)의 표면을, 접합에 필요한 평탄성이 확보될 정도로, 예를 들면 CMP법을 이용하여 연마한다.
렌즈체(B1)를 제작할 때에는, 상기 실시의 형태와 마찬가지로 하여, 상부 전극(18)상에, 보호층(19) 및 평탄화층(20)을 형성한 후, 온 칩 렌즈(22) 및 차광막(21)을 형성한다(도 13a, 도 13b). 이 후, 온 칩 렌즈(22)측에 접착층(23)을 이용하여 커버 유리(24)를 접합한 후, 가고정을 해제하여 상부 전극(18)을 노출시킨다(도 14a, 도 14b). 이 후, 상부 전극(18)의 표면을, 접합에 필요한 평탄성이 확보될 정도로, 예를 들면 CMP법을 이용하여 연마한다.
상기한 바와 같이 하여 제작한 소자 기판(A1) 및 렌즈체(B1)를, 상기 실시의 형태와 마찬가지로 하여 접합함에 의해, 도 1에 도시한 적층 구조를 갖는 광전 변환 소자(10)를 형성할 수 있다.
<변형예 2>
도 23은, 변형예 2에 관한 광전 변환 소자의 주요부 구성을 도시한 것이다. 본 변형예의 광전 변환 소자는, 상기 실시의 형태와 마찬가지로 반도체 기판(11)의 면(S1)측에 유기 광전 변환부(11G)를 가짐과 함께, 반도체 기판(11) 내에 매입하여 형성된 무기 광전 변환부(11B, 11R)를 갖고 있다. 또한, 반도체 기판(11)의 면(S2)측에는, 다층 배선층(51)을 통하여 지지 기판(53)이 마련되고, 지지 기판(53)에는, 솔더 범프(55)가 형성되어 있다. 도 23에는, 간편화를 위해, 층간 절연막(14) 이하의 층구조에 관한 도시를 생략하고 있다.
단, 본 변형예에서는, 유기 광전 변환층(17)과 하부 전극(15)과의 사이에, 도전성 접착층(25)이 형성되어 있다. 상술한 바와 같이, 제조 프로세스에서는, 하부 전극(15)상에의 유기 광전 변환층(17)의 접합의 공정을 포함하지만, 본 변형예에서는, 이들의 접합(접착)을, 도전성 접착층(25)을 이용하여 행한다. 도전성 접착층(25)으로서는, 예를 들면 ACP(Anisotropic Conductive Paste) 또는 ACF(Anisotropic Conductive Film) 등의 이방성 도전 접착재료를 사용할 수 있다. 또한, 이 도전성 접착층(25)을 이용한 접합 수법은, 상기 변형예 1과 같이, 유기 광전 변환층(17)과 상부 전극(18)과의 사이에서 접합을 행하는 경우에도 적용 가능하다.
<변형예 3>
도 24는, 변형예 3에 관한 광전 변환 소자의 주요부 구성을 도시한 것이다. 본 변형예의 광전 변환 소자는, 상기 실시의 형태와 마찬가지로 반도체 기판(11)의 면(S1)측에 유기 광전 변환부(11G)를 가짐과 함께, 반도체 기판(11) 내에 매입하여 형성된 무기 광전 변환부(11B, 11R)를 갖고 있다. 또한, 반도체 기판(11)의 면(S2)측에는, 다층 배선층(51)을 통하여 지지 기판(53)이 마련되고, 지지 기판(53)에는, 솔더 범프(55)가 형성되어 있다. 도 24에는, 간편화를 위해, 층간 절연막(14) 이하의 층구조에 관한 도시를 생략하고 있다.
단, 본 변형예에서는, 평탄화층(20)과 온 칩 렌즈(22)와의 사이에, 응력 완화층(26)이 마련되어 있다.
응력 완화층(26)은, 상술한 유기 재료로 이루어지는 평탄화층(20)과, 예를 들면 무기 재료로 이루어지는 온 칩 렌즈(22)와의, 막 응력의 차를 완화하는 것이고, 평탄화층(20) 및 온 칩 렌즈(22)의 중간의 막 응력을 갖고 있다. 유기 재료층과 무기 재료층은, 각각의 막 응력이 크게 다르기 때문에, 이들을 직접 접하여 적층한 경우, 그 계면에서 막응력차에 기인하여 왜곡이 생기는 일이 있다. 본 변형예와 같이, 온 칩 렌즈(22)와 평탄화층(20)과의 사이에, 이와 같은 응력 완화층(26)을 개재시킴에 의해, 적층 계면에서의 막 형상의 왜곡을 억제할 수 있다. 이에 의해, 온 칩 렌즈(22)의 집광 특성의 악화를 회피할 수 있다.
이와 같은 응력 완화층(26)의 구성 재료로서는, 예를 들면 굴절율이 1.4 내지 2.0의 무기 재료인 것이 바람직하고, 저온 플라즈마 CVD법에 의해 형성할 수 있는 것이 보다 바람직하다. 구체적으로는, SiO, SiN, 또는 SiOXNY(단, 0<X≤1, 0<Y≤1, 이하 SiON이라고 기재한다)의 조성식에 의해 표시되는 실리콘 화합물을 들 수 있다. 예를 들면, 온 칩 렌즈(22)에 SiN(굴절율 : 1.8 내지 2.0), 평탄화층(20)에 아크릴계 수지(굴절율 : 1.4 내지 1.5)가 각각 사용되는 경우에, 응력 완화층(26)에 SiON(굴절율 : 1.6 내지 1.9)을 사용하면, 상기한 바와 같은 막응력 완화 효과에 더하여, 적층 계면에서의 반사를 저감할 수 있다. 이 결과, 고체 촬상 소자의 집광 특성이 향상한다. 또한, 동일 CVD 프로세스에서 응력 완화층(22)(SiON)과 온 칩 렌즈(22)(SiN)를 형성할 수 있다. 또한, 이와 같은 응력 완화층(22)은, 상기 재료의 단층막이라도 좋고, 2종 이상으로 이루어지는 적층막이라도 좋다.
<적용예 1>
도 25는, 상기 실시의 형태 및 변형예 등에서 설명한 광전 변환 소자를 각 화소에 이용한 고체 촬상 장치(고체 촬상 장치(1))의 전체 구성을 도시한 것이다. 이 고체 촬상 장치(1)는, CMOS 이미지 센서이고, 기판(140)상에, 촬상 에어리어로서의 화소부(1a)를 가짐과 함께, 이 화소부(1a)의 주변 영역에, 예를 들면 행 주사부(131), 수평 선택부(133), 수평 선택부(134) 및 시스템 제어부(132)로 이루어지는 주변 회로부(130)를 갖고 있다.
화소부(1a)는, 예를 들면 행렬형상으로 2차원 배치된 복수의 단위 화소(P)(광전 변환 소자(10)에 상당)를 갖고 있다. 이 단위 화소(P)에는, 예를 들면 화소행마다 화소 구동선(Lread)(구체적으로는 행 선택선 및 리셋 제어선)이 배선되고, 화소렬마다 수직 신호선(Lsig)이 배선되어 있다. 화소 구동선(Lread)은, 화소로부터의 신호 판독을 위한 구동 신호를 전송하는 것이다. 화소 구동선(Lread)의 일단은, 행 주사부(131)의 각 행에 대응하는 출력단에 접속되어 있다.
행 주사부(131)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소부(1a)의 각 화소(P)를, 예를 들면 행 단위로 구동하는 화소 구동부이다. 행 주사부(131)에 의해 선택 주사된 화소행의 각 화소(P)로부터 출력된 신호는, 수직 신호선(Lsig)의 각각을 통하여 수평 선택부(133)에 공급된다. 수평 선택부(133)는, 수직 신호선(Lsig)마다 마련된 앰프나 수평 선택 스위치 등에 의해 구성되어 있다.
수평 선택부(134)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 수평 선택부(133)의 각 수평 선택 스위치를 주사하면서 순번대로 구동하는 것이다. 이 수평 선택부(134)에 의한 선택 주사에 의해, 수직 신호선(Lsig)의 각각을 통하여 전송되는 각 화소의 신호가 순번대로 수평 신호선(19)에 출력되고, 당해 수평 신호선(19)을 통하여 기판(140)의 외부에 전송된다.
행 주사부(131), 수평 선택부(133), 수평 선택부(134) 및 수평 신호선(19)으로 이루어지는 회로부분은, 기판(140)상에 직접적으로 형성되어 있어도 좋고, 또는 외부 제어 IC에 배설된 것이라도 좋다. 또한, 그들의 회로부분은, 케이블 등에 의해 접속된 다른 기판에 형성되어 있어도 좋다.
시스템 제어부(132)는, 기판(140)의 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 방사선 촬상 장치(1)의 내부 정보 등의 데이터를 출력하는 것이다. 시스템 제어부(132)는 또한, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행 주사부(131), 수평 선택부(133) 및 수평 선택부(134) 등의 주변 회로의 구동 제어를 행한다.
<적용예 2>
상술한 고체 촬상 장치(1)는, 예를 들면 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화 등, 촬상 기능을 구비한 모든 타입의 전자 기기에 적용할 수 있다. 도 26에, 그 한 예로서, 전자 기기(2)(카메라)의 개략 구성을 도시한다. 이 전자 기기(2)는, 예를 들면 정지화 또는 동화를 촬영 가능한 비디오 카메라이고, 고체 촬상 장치(1)와, 광학계(광학 렌즈)(310)와, 셔터 장치(311)와, 고체 촬상 장치(1) 및 셔터 장치(311)를 구동하는 구동부(313)와, 신호 처리부(312)를 갖는다.
광학계(310)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 화소부(1a)에 유도하는 것이다. 이 광학계(310)는, 복수의 광학 렌즈로 구성되어 있어도 좋다. 셔터 장치(311)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어하는 것이다. 구동부(313)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(311)의 셔터 동작을 제어하는 것이다. 신호 처리부(312)는, 고체 촬상 장치(1)로부터 출력된 신호에 대해, 각종의 신호 처리를 행하는 것이다. 신호 처리 후의 영상 신호(Dout)는, 메모리 등의 기억 매체에 기억되든지, 또는, 모니터 등에 출력된다.
이상, 실시의 형태 및 변형예를 들어 설명하였지만, 본 개시 내용은 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시의 형태 등에서는, 광전 변환 소자로서, 녹색광을 검출하는 유기 광전 변환부(11G)와, 청색광, 적색광을 각각 검출하는 무기 광전 변환부(11B, 11R)를 적층시킨 구성으로 하였지만, 본 개시 내용은 이와 같은 구조로 한정되는 것이 아니다. 즉, 유기 광전 변환부에서 적색광 또는 청색광을 검출하도록 하여도 좋고, 무기 광전 변환부에서 녹색광을 검출하도록 하여도 좋다. 또한, 이들의 유기 광전 변환부 및 무기 광전 변환부의 수나 그 비율도 한정되는 것이 아니고, 2 이상의 유기 광전 변환부를 마련하여도 좋고, 유기 광전 변환부만으로 복수색의 색 신호를 얻을 수 있도록 하여도 좋다. 또한, 유기 광전 변환부 및 무기 광전 변환부를 종방향으로 적층시키는 구조로 한하지 않고, 기판면에 따라 병렬시킨 구조라도 좋다.
또한, 본 개시된 광전 변환 소자에서는, 상기 실시의 형태에서 설명한 각 구성 요소를 전부 구비하고 있을 필요는 없고, 또한 역으로 다른 층을 구비하고 있어도 좋다.
또한, 본 개시는, 이하와 같은 구성이라도 좋다.
(1) 대향하는 2면을 갖는 기판의 제1면측에 제1 전극을 형성하는 공정과,
상기 기판의 제2면측에 외부 접속용의 전극부를 형성하는 공정과,
상기 제1 전극 및 상기 전극부를 형성한 후, 상기 제1 전극상에 유기 광전 변환층 및 제2 전극을 형성하는 공정을 포함하는 광전 변환 소자의 제조 방법.
(2) 마이크로 렌즈, 상기 제2 전극 및 상기 유기 광전 변환층을 포함하는 렌즈체를 형성하는 공정을 또한 포함하고,
상기 렌즈체를 상기 제1 전극상에 접합함에 의해, 상기 제1 전극상에 상기 유기 광전 변환층 및 상기 제2 전극을 형성하는 상기 (1)에 기재된 광전 변환 소자의 제조 방법.
(3) 상기 렌즈체를 형성하는 공정은,
제1 기판상에, 박리 가능한 제1 접착층을 통하여 상기 제2 전극을 형성하는 공정과,
상기 제2 전극상에 상기 마이크로 렌즈를 형성하는 공정과,
상기 마이크로 렌즈상에, 접착층을 통하여 보호기판을 접합하는 공정과,
상기 보호기판을 접합한 후, 상기 제1 접착층 및 상기 제1 기판을 제거하여, 상기 제2 전극을 노출시키는 공정과,
노출한 제2 전극상에, 상기 유기 광전 변환층을 형성하는 공정을 포함하는 상기 (2)에 기재된 광전 변환 소자의 제조 방법.
(4) 상기 마이크로 렌즈를 형성하는 공정에서는,
상기 마이크로 렌즈의 주연 영역에 차광막을 형성하는 상기 (2) 또는 (3)에 기재된 광전 변환 소자의 제조 방법.
(5) 상기 렌즈체를 상기 제1 전극상에 접합하기 전에, 상기 유기 광전 변환층 및 상기 제1 전극의 각 대향면을 평탄화 처리하는 상기 (2) 내지 (4)의 어느 하나에 기재된 광전 변환 소자의 제조 방법.
(6) 상기 렌즈체를 상기 제1 전극상에 접합할 때에는, 상기 유기 광전 변환층 및 상기 제1 전극의 각 대향면에, 원소 또는 원소 이온의 빔을 조사한 후, 상기 유기 광전 변환층과 상기 제1 전극을 접착하는 상기 (2) 내지 (5)의 어느 하나에 기재된 광전 변환 소자의 제조 방법.
(7) 상기 렌즈체를 상기 제1 전극상에 접합할 때에는, 도전성 접착제를 이용하는 상기 (2) 내지 (5)의 어느 하나에 기재된 광전 변환 소자의 제조 방법.
(8) 마이크로 렌즈 및 상기 제2 전극을 포함하는 렌즈체를 형성하는 공정을 또한 포함하고,
상기 제1 전극상에 상기 유기 광전 변환층을 형성한 후, 상기 렌즈체를 상기 유기 광전 변환층상에 접합함에 의해, 상기 유기 광전 변환층상에 상기 제2 전극을 형성하는 상기 (1)에 기재된 광전 변환 소자의 제조 방법.
(9) 대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비한 광전 변환 소자.
(10) 상기 유기 광전 변환부상에, 마이크로 렌즈를 갖는 상기 (9)에 기재된 광전 변환 소자.
(11) 상기 마이크로 렌즈상에 보호기판을 가지며, 상기 마이크로 렌즈와 상기 보호기판과의 사이의 영역에 접착층이 충전되어 있는 상기 (10)에 기재된 광전 변환 소자.
(12) 상기 마이크로 렌즈의 주연 영역에 차광막이 형성되어 있는 상기 (10) 또는 (11)에 기재된 광전 변환 소자.
(13) 상기 제1 전극과 상기 유기 광전 변환층과의 각 대향면은 모두 평탄면으로 되어 있는 상기 (9) 내지 (12)의 어느 하나에 기재된 광전 변환 소자.
(14) 상기 제1 전극과 상기 유기 광전 변환층과의 사이에 도전성 접착층을 갖는 상기 (9) 내지 (13)의 어느 하나에 기재된 광전 변환 소자.
(15) 상기 기판의 제2면측에, 다층 배선층을 통하여 상기 전극부가 마련되어 있는 상기 (9) 내지 (14)의 어느 하나에 기재된 광전 변환 소자.
(16) 상기 기판이 반도체로 이루어지고, 상기 기판 내에, 1 또는 복수의 무기 광전 변환부가 적층되어 있는 상기 (9) 내지 (15)의 어느 하나에 기재된 광전 변환 소자.
(17) 상기 유기 광전 변환부가 녹색광의 광전 변환을 행하고, 상기 기판 내에, 청색광의 광전 변환을 행하는 무기 광전 변환부와, 적색광의 광전 변환을 행하는 무기 광전 변환부가 적층되어 있는 상기 (16)에 기재된 광전 변환 소자.
(18) 화소로서 광전 변환 소자를 포함하고,
상기 광전 변환 소자는,
대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비한 고체 촬상 장치.
(19) 화소로서 광전 변환 소자를 포함하는 고체 촬상 장치를 구비하고,
상기 광전 변환 소자는,
대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비한 전자 기기.
본 출원은, 일본 특허청에서 2012년 1월 25일에 출원된 일본 특허출원 번호 제2012-012654호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브콤비네이션 및 변경을 상도할 수 있는데, 그들은 첨부의 청구의 범위나 그 균등물의 범위에 포함되는 것인 것이 이해된다.

Claims (19)

  1. 대향하는 2면을 갖는 기판의 제1면측에 제1 전극을 형성하는 공정과,
    상기 기판의 제2면측에 외부 접속용의 전극부를 형성하는 공정과,
    상기 제1 전극 및 상기 전극부를 형성한 후, 상기 제1 전극상에 유기 광전 변환층 및 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  2. 제 1항에 있어서,
    마이크로 렌즈, 상기 제2 전극 및 상기 유기 광전 변환층을 포함하는 렌즈체를 형성하는 공정을 더 포함하고,
    상기 렌즈체를 상기 제1 전극상에 접합함에 의해, 상기 제1 전극상에 상기 유기 광전 변환층 및 상기 제2 전극을 형성하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  3. 제 2항에 있어서,
    상기 렌즈체를 형성하는 공정은,
    제1 기판상에, 박리 가능한 제1 접착층을 통하여 상기 제2 전극을 형성하는 공정과,
    상기 제2 전극상에 상기 마이크로 렌즈를 형성하는 공정과,
    상기 마이크로 렌즈상에, 접착층을 통하여 보호기판을 접합하는 공정과,
    상기 보호기판을 접합한 후, 상기 제1 접착층 및 상기 제1 기판을 제거하여, 상기 제2 전극을 노출시키는 공정과,
    노출한 제2 전극상에, 상기 유기 광전 변환층을 형성하는 공정을 포함하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  4. 제 3항에 있어서,
    상기 마이크로 렌즈를 형성하는 공정에서는,
    상기 마이크로 렌즈의 주연 영역에 차광막을 형성하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  5. 제 2항에 있어서,
    상기 렌즈체를 상기 제1 전극상에 접합하기 전에,
    상기 유기 광전 변환층 및 상기 제1 전극의 각 대향면을 평탄화 처리하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  6. 제 2항에 있어서,
    상기 렌즈체를 상기 제1 전극상에 접합할 때에는, 상기 유기 광전 변환층 및 상기 제1 전극의 각 대향면에, 원소 또는 원소 이온의 빔을 조사한 후, 상기 유기 광전 변환층과 상기 제1 전극을 접착하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  7. 제 2항에 있어서,
    상기 렌즈체를 상기 제1 전극상에 접합할 때에는, 도전성 접착제를 이용하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  8. 제 1항에 있어서,
    마이크로 렌즈 및 상기 제2 전극을 포함하는 렌즈체를 형성하는 공정을 또한 포함하고,
    상기 제1 전극상에 상기 유기 광전 변환층을 형성한 후, 상기 렌즈체를 상기 유기 광전 변환층상에 접합함에 의해, 상기 유기 광전 변환층상에 상기 제2 전극을 형성하는 것을 특징으로 하는 광전 변환 소자의 제조 방법.
  9. 대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
    상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비하는 것을 특징으로 하는 광전 변환 소자.
  10. 제 9항에 있어서,
    상기 유기 광전 변환부상에, 마이크로 렌즈를 갖는 것을 특징으로 하는 광전 변환 소자.
  11. 제 10항에 있어서,
    상기 마이크로 렌즈상에 보호기판을 가지며,
    상기 마이크로 렌즈와 상기 보호기판과의 사이의 영역에 접착층이 충전되어 있는 것을 특징으로 하는 광전 변환 소자.
  12. 제 10항에 있어서,
    상기 마이크로 렌즈의 주연 영역에 차광막이 형성되어 있는 것을 특징으로 하는 광전 변환 소자.
  13. 제 9항에 있어서,
    상기 제1 전극과 상기 유기 광전 변환층과의 각 대향면은 모두 평탄면으로 되어 있는 것을 특징으로 하는 광전 변환 소자.
  14. 제 9항에 있어서,
    상기 제1 전극과 상기 유기 광전 변환층과의 사이에 도전성 접착층을 갖는 청구항 9에 기재된 광전 변환 소자.
  15. 제 9항에 있어서,
    상기 기판의 제2면측에, 다층 배선층을 통하여 상기 전극부가 마련되어 있는 것을 특징으로 하는 광전 변환 소자.
  16. 제 9항에 있어서,
    상기 기판이 반도체로 이루어지고, 상기 기판 내에, 1 또는 복수의 무기 광전 변환부가 적층되어 있는 것을 특징으로 하는 광전 변환 소자.
  17. 제 16항에 있어서,
    상기 유기 광전 변환부가 녹색광의 광전 변환을 행하고,
    상기 기판 내에, 청색광의 광전 변환을 행하는 무기 광전 변환부와, 적색광의 광전 변환을 행하는 무기 광전 변환부가 적층되어 있는 것을 특징으로 하는 광전 변환 소자.
  18. 화소로서 광전 변환 소자를 포함하고,
    상기 광전 변환 소자는,
    대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
    상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  19. 화소로서 광전 변환 소자를 포함하는 고체 촬상 장치를 구비하고,
    상기 광전 변환 소자는,
    대향하는 2면을 갖는 기판의 제1면측에 마련됨과 함께, 상기 기판측부터 차례로 제1 전극, 유기 광전 변환층 및 제2 전극을 포함하는 유기 광전 변환부와,
    상기 기판의 제2면측에 마련된 외부 접속용의 전극부를 구비하는 것을 특징으로 하는 전자 기기.
KR1020147018189A 2012-01-25 2013-01-18 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기 KR102075809B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012012654 2012-01-25
JPJP-P-2012-012654 2012-01-25
PCT/JP2013/050893 WO2013111676A1 (ja) 2012-01-25 2013-01-18 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器

Publications (2)

Publication Number Publication Date
KR20140127210A true KR20140127210A (ko) 2014-11-03
KR102075809B1 KR102075809B1 (ko) 2020-02-10

Family

ID=48873397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018189A KR102075809B1 (ko) 2012-01-25 2013-01-18 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US9276043B2 (ko)
JP (1) JPWO2013111676A1 (ko)
KR (1) KR102075809B1 (ko)
CN (1) CN104081526B (ko)
WO (1) WO2013111676A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013864A (ko) * 2015-05-29 2018-02-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 광전변환 소자 및 고체 촬상 장치
EP4268049A4 (en) * 2022-03-07 2024-03-13 Google Llc APPLYING A REMOVABLE PROTECTIVE FILM TO FORM A CONDUCTIVE REGION ON A COVER GLASS OF A WEARABLE COMPUTER DEVICE

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013136981A1 (ja) * 2012-03-15 2013-09-19 ソニー株式会社 固体撮像装置、電子機器
JP2014127545A (ja) * 2012-12-26 2014-07-07 Sony Corp 固体撮像素子およびこれを備えた固体撮像装置
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
JP2015088691A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102282493B1 (ko) * 2014-08-12 2021-07-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
CN105842706B (zh) * 2015-01-14 2019-02-22 上海丽恒光微电子科技有限公司 激光三维成像装置及其制造方法
CN104795418B (zh) * 2015-04-24 2018-09-18 上海珏芯光电科技有限公司 感光成像装置及其制造方法
EP3193368B1 (en) 2016-01-13 2020-03-18 ams AG An optoelectronic device with a refractive element and a method of producing such an optoelectronic device
JP6727831B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 光電変換装置、および、撮像システム
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US11482549B2 (en) * 2017-06-09 2022-10-25 Sony Semiconductor Solutions Corporation Solid-state imaging device
TW202335276A (zh) * 2018-04-20 2023-09-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
JP2019220499A (ja) * 2018-06-15 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278446A (ja) 2005-03-28 2006-10-12 Fuji Photo Film Co Ltd 単板式カラー固体撮像素子
JP2007012796A (ja) 2005-06-29 2007-01-18 Fujifilm Holdings Corp 有機と無機のハイブリッド光電変換素子
KR20070067184A (ko) * 2004-10-13 2007-06-27 스미토모 베이클리트 컴퍼니 리미티드 수광 장치
JP2008168118A (ja) * 2006-12-15 2008-07-24 Hitachi Ltd 薄型認証センサ
JP2008258474A (ja) 2007-04-06 2008-10-23 Sony Corp 固体撮像装置および撮像装置
JP2011029337A (ja) 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011071862A (ja) * 2009-09-28 2011-04-07 Canon Inc 撮像装置および放射線撮像システム
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536455A (en) * 1994-01-03 1996-07-16 Omron Corporation Method of manufacturing lens array
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070067184A (ko) * 2004-10-13 2007-06-27 스미토모 베이클리트 컴퍼니 리미티드 수광 장치
JP2006278446A (ja) 2005-03-28 2006-10-12 Fuji Photo Film Co Ltd 単板式カラー固体撮像素子
JP2007012796A (ja) 2005-06-29 2007-01-18 Fujifilm Holdings Corp 有機と無機のハイブリッド光電変換素子
JP2008168118A (ja) * 2006-12-15 2008-07-24 Hitachi Ltd 薄型認証センサ
JP2008258474A (ja) 2007-04-06 2008-10-23 Sony Corp 固体撮像装置および撮像装置
JP2011029337A (ja) 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011071862A (ja) * 2009-09-28 2011-04-07 Canon Inc 撮像装置および放射線撮像システム
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013864A (ko) * 2015-05-29 2018-02-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 광전변환 소자 및 고체 촬상 장치
US11700733B2 (en) 2015-05-29 2023-07-11 Sony Semiconductor Solutions Corporation Photoelectric conversion element and solid-state imaging device
EP4268049A4 (en) * 2022-03-07 2024-03-13 Google Llc APPLYING A REMOVABLE PROTECTIVE FILM TO FORM A CONDUCTIVE REGION ON A COVER GLASS OF A WEARABLE COMPUTER DEVICE

Also Published As

Publication number Publication date
CN104081526A (zh) 2014-10-01
US9276043B2 (en) 2016-03-01
US20140367668A1 (en) 2014-12-18
CN104081526B (zh) 2017-04-05
JPWO2013111676A1 (ja) 2015-05-11
WO2013111676A1 (ja) 2013-08-01
KR102075809B1 (ko) 2020-02-10

Similar Documents

Publication Publication Date Title
KR102075809B1 (ko) 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기
US10096657B2 (en) Solid-state image pickup device and electronic apparatus
US9614010B2 (en) Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same
US10177200B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
JP5780402B2 (ja) 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR102333239B1 (ko) 고체 촬상 소자 및 전자 기기
US10020347B2 (en) Solid-state image pickup device and electronic apparatus
JP6138639B2 (ja) 固体撮像素子および製造方法、並びに電子機器
JP2014011392A (ja) 固体撮像装置及びその製造方法、電子機器
US20140077324A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
WO2017033736A1 (ja) 光電変換素子および撮像素子ならびに電子機器
JP2014078673A (ja) 固体撮像装置および固体撮像装置の製造方法ならびに電子機器
JP2013183056A (ja) 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
WO2017169231A1 (ja) 撮像素子および電子機器
WO2017061176A1 (ja) 固体撮像素子および固体撮像素子の製造方法
JP6891415B2 (ja) 固体撮像素子および固体撮像装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant