JP2020194855A - カバーガラスを撮像面側に有する固体撮像装置の製造方法 - Google Patents
カバーガラスを撮像面側に有する固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2020194855A JP2020194855A JP2019098784A JP2019098784A JP2020194855A JP 2020194855 A JP2020194855 A JP 2020194855A JP 2019098784 A JP2019098784 A JP 2019098784A JP 2019098784 A JP2019098784 A JP 2019098784A JP 2020194855 A JP2020194855 A JP 2020194855A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- cover glass
- semiconductor wafer
- surface side
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000006059 cover glass Substances 0.000 title claims abstract description 42
- 238000003384 imaging method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 27
- 239000011521 glass Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 101150081985 scrib gene Proteins 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Weting (AREA)
- Dicing (AREA)
- Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
- Surface Treatment Of Glass (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】半導体ウェハの切断面がダイシングブレードによるものであることにより、しばしば切断面から固体撮像装置に入り込む方向にひび割れ（以下、バリという）が発生することが知られているが、チップサイズが小さい場合には、バリの発生する可能性がある部分の回路配置を禁止することにより、トランジスタ等の素子を配置する領域が狭くなり、課題となる。【解決手段】カバーガラスと半導体ウェハの積層ウェハのスクライブラインを、半導体ウェハ側から積層ウェハをエッチングする第１のステップと積層ウェハのスクライブラインに沿って、半導体ウェハ側から積層ウェハをダイシングする第２のステップとからなる製造方法を用いれば、半導体部分の切断面がエッチングによる断面であることにより、バリは発生せず、回路配置禁止領域の問題は生じないとともに、既存の設備を用いて加工することができる。【選択図】図１１
Description
本発明は、カバーガラスを撮像面側に有する固体撮像装置の製造方法に関し、特にチップサイズの小さい場合のカバーガラスを撮像面側に有する固体撮像装置の製造方法に関する。
半導体ウェハ上に形成された固体撮像装置を個片に切り分ける場合には、ダイシングと呼ばれる方法が用いられ、固体撮像装置がその表面に碁盤の目のように形成された半導体ウェハをダイシングテープに貼り付け、ダイシングブレードで切断するという方法が主に用いられてきた。この場合、固体撮像装置を上から見た場合の上下左右各辺の断面は、ダイシングブレードによる切断面ということになっていた。
このダイシングと呼ばれる手法は、半導体ウェハ上の固体撮像装置を切り分けるときだけではなく、カバーガラスを撮像面側に有する固体撮像装置を切り分ける時にも用いられ、その場合のカバーガラスを撮像面側に有する固体撮像装置を上から見た場合の上下左右各辺の断面は、ガラス部分も半導体部分もダイシングブレードによる切断面となっていた。
図１〜図６に従来のカバーガラスを撮像面側に有する固体撮像装置のダイシング方法を示す。まず、図１のように固体撮像装置１を搭載した半導体ウェハ２と、カバーガラス３とを積層したものを図２、図３のように形成する。ここで、図４，図５に示すように固体撮像装置１は半導体ウェハ２の表面にスクライブレーン４の幅だけ離隔した形で碁盤の目のように配置されている。そして、この半導体ウェハ２とカバーガラス３の積層ウェハをダイシングブレード５を用いて、図６のようにスクライブレーン４に沿ってダイシングすることで、カバーガラスを撮像面側に有する固体撮像装置は個片に分離される。
半導体ウェハの切断面がダイシングブレードによる切断面であることにより、しばしば切断面から固体撮像装置に入り込む方向にひび割れ（以下、シリコンバリという）が発生することが知られている。このバリは固体撮像装置を構成する半導体ウェハの欠陥となるので、このバリに入り込む可能性のある領域には固体撮像装置を構成する電子回路は配置できない。従来の技術では、切断面から３０ｕｍほどの回路配置禁止領域を設定するのが一般的である。
このことは、固体撮像装置が大きい場合は問題とならない。３０００ｕｍ ｘ ３０００ｕｍの固体撮像装置を作成する場合に、各辺から３０ｕｍずつ回路配置禁止領域が設定されたとしても、２９４０ｕｍ ｘ ２９４０ｕｍの回路配置可能領域が残るので、９６％は使用することができる
ところが、たとえば３００ｕｍ x ３００ｕｍの固体撮像装置を形成する場合には問題となる。 なぜなら回路配置可能領域が２４０ｕｍ x ２４０ｕｍとなるので、６４％しか有効領域がないことになり、固体撮像装置を構成するトランジスタ等の素子を配置する領域が狭くなり、素子設計への大きな制約となる。
先行技術文献によると、バリの発生しにくいダイシング手法を用いることで、この課題を回避することが検討されていた。
しかしながら、特許文献１の方法では、既存のダイシング装置を使用することができないので改造や費用が必要であるという課題があった。
そこで、本発明では、カバーガラスを撮像面側に有する固体撮像装置の製造方法であって、
カバーガラスと半導体ウェハの積層ウェハのスクライブラインを、前記半導体ウェハ側から前記半導体ウェハの厚さ分だけ前記積層ウェハをエッチングする第１のステップと
前記積層ウェハのスクライブラインに沿って、前記半導体ウェハ側から前記ガラスウェハの厚さ分だけ前記積層ウェハをダイシングする第２のステップとからなる
半導体部分の切断面がエッチングによる断面であることを特徴とするカバーガラスを撮像面側に有する固体撮像装置の製造方法を提供する。
カバーガラスと半導体ウェハの積層ウェハのスクライブラインを、前記半導体ウェハ側から前記半導体ウェハの厚さ分だけ前記積層ウェハをエッチングする第１のステップと
前記積層ウェハのスクライブラインに沿って、前記半導体ウェハ側から前記ガラスウェハの厚さ分だけ前記積層ウェハをダイシングする第２のステップとからなる
半導体部分の切断面がエッチングによる断面であることを特徴とするカバーガラスを撮像面側に有する固体撮像装置の製造方法を提供する。
本発明によれば、半導体ウェハの切断面はエッチングによる切断面であることにより、切断面から固体撮像装置に入り込む方向にひび割れは発生しない。カバーガラスの切断面はダイシングによる切断面であるが、切断面からカバーガラスに入り込む方向にひび割れは発生しても、カバーガラスには回路が配置されないので、回路配置禁止領域の問題は生じない。
なお、エッチング装置は、カバーガラスを撮像面側に有する固体撮像装置を加工する場合には一般的に用いられる装置であり、カバーガラスのダイシングに用いるダイシング装置は汎用のものを用いることができるため、本発明は、従来からある設備を用いて実現出来るという特徴も併せ持つ。
以下、本発明の実施形態を図面に基づいて説明する。
まず、図７に示すように固体撮像装置１が碁盤の目のように並んだ半導体ウェハ２とカバーガラス３とを積層し、図８のようにする。積層には接着剤を用いてもよい（接着剤は図示していない）。この状態をカバーガラス３を下にして断面方向から見ると、図９のように、半導体ウェハ２上に固体撮像装置１がスクライブレーン４だけ離隔した形で搭載され、その表面にカバーガラス３が積層されていることになる、
次に、図１０のように、前記積層ウェハにフォトレジスト等を塗布し露光装置でパターニングすることにより、積層ウェハの半導体ウェハ２側にスクライブレーン４の部分を開口したレジストパターン６を形成する。
そして、図１１に示すようにエッチング処理を行うことで、レジストパターン開口部に存在する半導体ウェハの半導体部分を除去する。たとえば、半導体ウェハがシリコンウェハであれば、塩素系または臭素系のガスを用いてドライエッチングの方法によりシリコン部分をエッチングし、ガラス部分でエッチングを停止させるような選択エッチングも可能である。エッチングには、硝酸とフッ酸の混合液等を用いたウェットエッチングを用いてもよい。
スクライブレーン４に沿って半導体ウェハをエッチングで除去した後、レジストパターン６を除去し、積層ウェハのカバーガラス３側をダイシングテープ（図示しない）に貼り付け、図１２のようにスクライブレーン４に残るカバーガラス部分をダイシングブレード５によるダイシングで除去する。
以上のプロセスにより、カバーガラスを有する固体撮像装置が個片に分離される。
半導体ウェハの切断面はエッチングによる切断面であることにより、切断面から固体撮像装置に入り込む方向にひび割れは発生しないので、回路配置禁止領域の問題は生じないので、微小なチップサイズである固体撮像装置であってもチップサイズを有効に利用した回路配置をすることができ、集積度を上げることが可能になる。
また、エッチング装置およびダイシング装置には汎用のものを用いることができるため、従来からある設備を用いられるという意味で有用である。
１ 固体撮像装置
２ 半導体ウェハ
３ カバーガラス
４ スクライブレーン
５ ダイシングブレード
６ レジストパターン
２ 半導体ウェハ
３ カバーガラス
４ スクライブレーン
５ ダイシングブレード
６ レジストパターン
Claims (3)
- カバーガラスを撮像面側に有する固体撮像装置の製造方法であって、
カバーガラスと半導体ウェハの積層ウェハのスクライブレーンを、前記半導体ウェハ側から前記半導体ウェハの厚さ分だけ前記積層ウェハをエッチングする第１のステップと
前記積層ウェハのスクライブレーンに沿って、前記半導体ウェハ側から前記ガラスウェハの厚さ分だけ前記積層ウェハをダイシングする第２のステップとからなる
半導体部分の切断面がエッチングによる断面であることを特徴とするカバーガラスを撮像面側に有する固体撮像装置の製造方法 - 前記エッチング工程がドライエッチングであることを特徴とする請求項１記載のカバーガラスを撮像面側に有する固体撮像装置の製造方法
- 前記エッチング工程がウエットエッチングであることを特徴とする請求項１記載のカバーガラスを撮像面側に有する固体撮像装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019098784A JP2020194855A (ja) | 2019-05-27 | 2019-05-27 | カバーガラスを撮像面側に有する固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019098784A JP2020194855A (ja) | 2019-05-27 | 2019-05-27 | カバーガラスを撮像面側に有する固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020194855A true JP2020194855A (ja) | 2020-12-03 |
Family
ID=73545984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019098784A Pending JP2020194855A (ja) | 2019-05-27 | 2019-05-27 | カバーガラスを撮像面側に有する固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020194855A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165789A (ja) * | 2005-12-16 | 2007-06-28 | Olympus Corp | 半導体装置の製造方法 |
| JP2011071379A (ja) * | 2009-09-28 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法、半導体装置 |
-
2019
- 2019-05-27 JP JP2019098784A patent/JP2020194855A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165789A (ja) * | 2005-12-16 | 2007-06-28 | Olympus Corp | 半導体装置の製造方法 |
| JP2011071379A (ja) * | 2009-09-28 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888236B2 (en) | Semiconductor device and fabrication methods thereof | |
| US9099547B2 (en) | Testing process for semiconductor devices | |
| US20090121321A1 (en) | Wafer and a Method of Dicing a Wafer | |
| EP2530709B1 (en) | Method of producing a semiconductor wafer | |
| US8994148B2 (en) | Device bond pads over process control monitor structures in a semiconductor die | |
| US20130069205A1 (en) | Semiconductor wafer and processing method therefor | |
| JP2006282480A (ja) | 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 | |
| US20080227234A1 (en) | Method of manufacturing a semiconductor device | |
| JP2007165789A (ja) | 半導体装置の製造方法 | |
| JP2005285853A (ja) | 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法 | |
| WO2008079691A2 (en) | Semiconductor die with separation trench etch and passivation | |
| JP2020194855A (ja) | カバーガラスを撮像面側に有する固体撮像装置の製造方法 | |
| JP2007049066A (ja) | 半導体ウェハ、並びに、半導体チップおよびその製造方法 | |
| JP2007036129A (ja) | 半導体装置の製造方法 | |
| WO2005119747A2 (en) | Semiconductor wafer with ditched scribe street | |
| JPS6226839A (ja) | 半導体基板 | |
| JP2009140950A (ja) | 半導体装置の製造方法 | |
| JP3263617B2 (ja) | 半導体装置 | |
| JP2006269837A (ja) | 半導体素子集合体、半導体素子製造方法、及び半導体素子 | |
| US7811853B1 (en) | Method for avoiding die cracking | |
| US20230178413A1 (en) | Plasma diced wafers and methods thereof | |
| US20230274979A1 (en) | Plasma diced wafers and methods thereof | |
| US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies | |
| JPH05267257A (ja) | スクライブラインを有する半導体装置 | |
| JP4905145B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240213 |