JPH03138963A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03138963A
JPH03138963A JP1276355A JP27635589A JPH03138963A JP H03138963 A JPH03138963 A JP H03138963A JP 1276355 A JP1276355 A JP 1276355A JP 27635589 A JP27635589 A JP 27635589A JP H03138963 A JPH03138963 A JP H03138963A
Authority
JP
Japan
Prior art keywords
insulating layer
film fuse
thin film
fuse
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1276355A
Other languages
English (en)
Other versions
JP2816394B2 (ja
Inventor
Koji Machida
町田　幸二
Hideyuki Nakamura
秀行 中村
Hiroshi Tonegi
戸根木　宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seikosha KK
Original Assignee
Nippon Precision Circuits Inc
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seikosha KK filed Critical Nippon Precision Circuits Inc
Priority to JP1276355A priority Critical patent/JP2816394B2/ja
Priority to GB9020941A priority patent/GB2237446B/en
Priority to DE4032841A priority patent/DE4032841A1/de
Priority to US07/599,333 priority patent/US5041897A/en
Publication of JPH03138963A publication Critical patent/JPH03138963A/ja
Priority to HK45795A priority patent/HK45795A/xx
Application granted granted Critical
Publication of JP2816394B2 publication Critical patent/JP2816394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fuses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に関するものである。
［従来の技術］ シリコン集積回路における薄膜ヒユーズは、従来は第３
図に示すような構造となっていた。
同図において、４１はシリコン基板、４２は薄膜ヒユー
ズ、４５は酸化シリコン等を用いたフィールド絶縁層、
４７は酸化シリコン等を用いた層間絶縁層、４８はリン
ドープ酸化シリコン層等を用いた保護絶縁層である。
［解決しようとする課題〕 層間絶縁層４７および保護絶縁層４８の膜厚は、トータ
ルで２マイクロメートル前後とかなり厚いものである。
そのため、薄膜ヒユーズ４２に電流を流してこれを切断
するときの放熱特性が悪く、シリコン基板４１が瞬間的
に溶融状態になったり、フィールド絶縁層４７にクラッ
クが発生したりする場合があった。特に薄膜ヒユーズ４
２に高融点金属を用いた場合には、切断時の温度が非常
に高くなるため、上記傾向をエンハンスすることになる
。
本発明の目的は、薄膜ヒユーズを切断するときの放熱特
性を向上させることである。
［課題を解決するための手段］ 本発明における半導体装置は、シリコン基板上に形成さ
れた高融点金属と、上記高融点金属上に形成された薄膜
ヒユーズと、上記高融点金属上および上記薄膜ヒユーズ
上に形成され、上記薄膜ヒユーズを彼復する第２の絶縁
層と、上記第２の絶縁層上に形成され、上記薄膜ヒユー
ズのパターンに対応して開口部が形成された第３の絶縁
層とからなる。
［実施例］ 以下、添付図面に基いて本発明の詳細な説明を行う。
第１図は製造工程を示した断面図である。
１１はシリコン基板であり、ＭＯＳトランジスタ等が形
成される。
１２は薄膜ヒユーズ、１３は下部配線、１４はキャパシ
タを構成するための下部電極である。これらはモリブデ
ン（Ｍｏ　）を主成分とし、ＭＯＳトランジスタ（図示
せず）のゲート電極と同時に形成される。膜厚は２００
ナノメータである。なお、薄膜ヒユーズ１２の両端には
端子２２が形成されている。端子２２−２２間に所定の
電流を流すことにより薄膜ヒユーズ１２が切断される。
１５はフィールド絶縁層であり、高融点金属となるもの
である。これは酸化シリコンを用いて形成され、膜厚は
５００ナノメータである。
１６は第２の絶縁層となる窒化シリコン層であり、薄膜
ヒユーズ１２を被覆するものである。膜厚は５０ナノメ
ータである。
１７は層間絶縁層であり、酸化シリコンを用いて形成さ
れ、膜厚は５００ナノメータである。
１８は保護絶縁層であり、リン（Ｐ）を適量ドープした
酸化シリコン、いわゆるＰＳＧを用いて形成され、膜厚
は１マイクロメータである。
層間絶縁層１７および保護絶縁層１８により、第３の絶
縁層が構成される。
１９は薄膜ヒユーズ１２のパターンに対応して形成され
た開口部である。この開口部１９以外の部分は、第１図
（Ｄ）および第２図に示すように、層間絶縁層１７およ
び保護絶縁層１８により覆われている。
２０は下部電極１４の上部に形成された開口部であり、
キャパシタのパターンを形成するものである。
２１はキャパシタを構成するための上部電極である。こ
れはアルミニウム（Ａ１）を用いて形成され、膜厚は１
マイクロメータである。
つぎに、第１図に示した製造工程を順を追って説明する
。
（Ａ）シリコン基板１１上にフィールド絶縁層１５を形
成する。このフィールド絶縁層１５上にモリブデン（Ｍ
ｏ　）薄膜をスパッタリング法により形成し、モリブデ
ン薄膜を所定のパターンにエツチングして、薄膜ヒユー
ズ１２、下部配線１３、キャパシタを構成するための下
部電極１４を形成する。つぎに、ＣＶＤ法により、フィ
ールド絶縁層１５Ｌおよび薄膜ヒユーズ１２上に窒化シ
リコン層１６を形成する。さらに、ＣＶＤ法により、窒
化シリコン層１６上に層間絶縁層１７を形成する。
（Ｂ）層間絶縁層１７をフッ酸系のエッチャントにてエ
ツチングし、下部電極１４の上部に開口部２０を形成す
る。
（Ｃ）アルミニウム（Ａ１）を真空蒸着し、これをリン
酸系のエッチャントにてエツチングし、キャパシタを構
成するための上部電極２１を形成する。
（Ｄ）ＣＶＤ法により、保護絶縁層１８を形成する。フ
ッ酸系のエッチャントにて保護絶縁層１８および層間絶
縁層１７をエツチングし、薄膜ヒユーズ１２のパターン
に対応した開口部１９を形成する。
以上のようにして、第１図（Ｄ）および第２図に示す構
造が得られる。
なお、上記実施例では薄膜ヒユーズの材料としてモリブ
デンを用いたが、モリブデン以外の高融点金属を主成分
とした材料を用いてもよい。
［効果］ 本発明では、第３の絶縁層に薄膜ヒユーズのパターンに
対応した開口部を形成したので、薄膜ヒユーズを切断す
るときの放熱特性が向上する。従って、薄膜ヒユーズを
切断するときに、シリコン基板が瞬間的に溶融状態にな
ったり、フィールド絶縁層にクラックが発生したりする
ことを低減できる。特に薄膜ヒユーズにモリブデン等の
高融点金属を用いた場合には、切断時の温度が非常に高
くなるため、上記効果は顕著なものとなる。
【図面の簡単な説明】
第１図は本発明の実施例を示した製造工程断面図、第２
図は本発明の実施例を示した平面図、第３図は従来例を
示した断面図である。 １２・・・薄膜ヒユーズ １５・・・フィールド絶縁層（高融点金属）１６・・・
窒化シリコン層（第２の絶縁層）１７・・・層間絶縁層
（第３の絶縁層） １８・・・保護絶縁層（第３の絶縁層）１９・・・開口
部 以上

Claims (4)

    【特許請求の範囲】
  1. （１）シリコン基板上に形成された第１の絶縁層と、 上記第１の絶縁層上に形成された薄膜ヒューズと、 上記第１の絶縁層上および上記薄膜ヒューズ上に形成さ
    れ、上記薄膜ヒューズを被覆する第２の絶縁層と、 上記第２の絶縁層上に形成され、上記薄膜ヒューズのパ
    ターンに対応して開口部が形成された第３の絶縁層と からなる半導体装置。
  2. （２）上記薄膜ヒューズは高融点金属を主成分として形
    成されている 請求項１に記載の半導体装置。
  3. （３）上記高融点金属はモリブデン（Ｍｏ）である 請求項２に記載の半導体装置。
  4. （４）上記第１の絶縁層は酸化シリコンからなり、上記
    第２の絶縁層は窒化シリコンからなり、上記第３の絶縁
    層は酸化シリコンからなる 請求項１、２または３に記載の半導体装置。
JP1276355A 1989-10-24 1989-10-24 半導体装置 Expired - Fee Related JP2816394B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1276355A JP2816394B2 (ja) 1989-10-24 1989-10-24 半導体装置
GB9020941A GB2237446B (en) 1989-10-24 1990-09-26 Semi-conductor device
DE4032841A DE4032841A1 (de) 1989-10-24 1990-10-16 Halbleitervorrichtung
US07/599,333 US5041897A (en) 1989-10-24 1990-10-17 Semiconductor device
HK45795A HK45795A (en) 1989-10-24 1995-03-30 Semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1276355A JP2816394B2 (ja) 1989-10-24 1989-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH03138963A true JPH03138963A (ja) 1991-06-13
JP2816394B2 JP2816394B2 (ja) 1998-10-27

Family

ID=17568279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1276355A Expired - Fee Related JP2816394B2 (ja) 1989-10-24 1989-10-24 半導体装置

Country Status (5)

Country Link
US (1) US5041897A (ja)
JP (1) JP2816394B2 (ja)
DE (1) DE4032841A1 (ja)
GB (1) GB2237446B (ja)
HK (1) HK45795A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150655A (ja) * 1998-11-05 2000-05-30 Siemens Ag ヒュ―ズ構造体およびその製造方法
JP2005203688A (ja) * 2004-01-19 2005-07-28 Nec Electronics Corp 半導体装置およびその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650359A (en) * 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
US5303402A (en) * 1992-03-09 1994-04-12 Motorola, Inc. Electrically isolated metal mask programming using a polysilicon fuse
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
US5567643A (en) * 1994-05-31 1996-10-22 Taiwan Semiconductor Manufacturing Company Method of forming contamination guard ring for semiconductor integrated circuit applications
US5622892A (en) * 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
KR0126101B1 (ko) * 1994-07-07 1997-12-26 김주용 리페어 마스크 형성방법
US5444287A (en) 1994-08-10 1995-08-22 International Business Machines Corporation Thermally activated noise immune fuse
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
US5650355A (en) * 1995-03-30 1997-07-22 Texas Instruments Incorporated Process of making and process of trimming a fuse in a top level metal and in a step
US5895262A (en) * 1996-01-31 1999-04-20 Micron Technology, Inc. Methods for etching fuse openings in a semiconductor device
US6268638B1 (en) 1999-02-26 2001-07-31 International Business Machines Corporation Metal wire fuse structure with cavity
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6319758B1 (en) * 1999-06-10 2001-11-20 Taiwan Semiconductor Manufacturing Company Redundancy structure in self-aligned contact process
US6784516B1 (en) * 2000-10-06 2004-08-31 International Business Machines Corporation Insulative cap for laser fusing
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
US20120034502A1 (en) * 2010-08-04 2012-02-09 Front Edge Technology Rechargeable battery with current limiter
JP6659253B2 (ja) * 2015-06-24 2020-03-04 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119938A (ja) * 1985-11-20 1987-06-01 Mitsubishi Electric Corp 冗長性回路を備えた半導体装置
JPS62137855A (ja) * 1985-12-12 1987-06-20 Sumitomo Electric Ind Ltd 多層配線構造を有する半導体装置
JPS63110747A (ja) * 1986-10-29 1988-05-16 Hitachi Ltd 半導体集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
JPS5834945B2 (ja) * 1980-06-02 1983-07-29 株式会社東芝 ヒユ−ズ形ｐｒｏｍ半導体装置
JPS5856355A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体集積回路装置
JPS6044829B2 (ja) * 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS60136334A (ja) * 1983-12-21 1985-07-19 アドバンスト・マイクロ・デバイシズ・インコーポレイテッド 集積回路用ヒユ−ズ素子及びその製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119938A (ja) * 1985-11-20 1987-06-01 Mitsubishi Electric Corp 冗長性回路を備えた半導体装置
JPS62137855A (ja) * 1985-12-12 1987-06-20 Sumitomo Electric Ind Ltd 多層配線構造を有する半導体装置
JPS63110747A (ja) * 1986-10-29 1988-05-16 Hitachi Ltd 半導体集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150655A (ja) * 1998-11-05 2000-05-30 Siemens Ag ヒュ―ズ構造体およびその製造方法
JP4621319B2 (ja) * 1998-11-05 2011-01-26 シーメンス アクチエンゲゼルシヤフト ヒューズ構造体およびその製造方法
JP2005203688A (ja) * 2004-01-19 2005-07-28 Nec Electronics Corp 半導体装置およびその製造方法
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
GB9020941D0 (en) 1990-11-07
HK45795A (en) 1995-04-07
US5041897A (en) 1991-08-20
GB2237446B (en) 1993-07-07
JP2816394B2 (ja) 1998-10-27
DE4032841A1 (de) 1991-04-25
GB2237446A (en) 1991-05-01

Similar Documents

Publication Publication Date Title
JPH03138963A (ja) 半導体装置
US5006913A (en) Stacked type semiconductor device
JPS62154778A (ja) モノリシック集積回路の製造方法
US3942241A (en) Semiconductor devices and methods of manufacturing same
JPS63307758A (ja) 集積回路装置
JPS62238658A (ja) 半導体集積回路装置の製造方法
JP2019033191A (ja) 半導体装置
JPH02228071A (ja) Ｐチャネル型電界郊果トランジスタを含む半導体装置
JPS6235569A (ja) Ｍｉｓ型トランジスタ及びその製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS6194346A (ja) 半導体装置の製造方法
JPH03136351A (ja) 半導体集積回路
JPS6084838A (ja) 半導体装置の製造方法
JPS6119162A (ja) 半導体集積回路装置の製造方法
JPS59130445A (ja) 半導体集積回路装置の製造方法
JPH06318693A (ja) 半導体装置の製造方法
JPH0529624A (ja) 薄膜トランジスタ及びその製造方法
JPH06326195A (ja) 半導体装置の製造方法
JP2001094049A (ja) 半導体装置
JPH04142075A (ja) 半導体装置
JPH05335426A (ja) 半導体装置及びその製造方法
JPS6218752A (ja) 半導体装置およびその製造方法
JPH05190766A (ja) 集積回路装置
JPH0584671B2 (ja)
JPS59134823A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees