KR101584631B1 - 실리콘 산탄질화막의 형성 방법 - Google Patents

실리콘 산탄질화막의 형성 방법 Download PDF

Info

Publication number
KR101584631B1
KR101584631B1 KR1020120153222A KR20120153222A KR101584631B1 KR 101584631 B1 KR101584631 B1 KR 101584631B1 KR 1020120153222 A KR1020120153222 A KR 1020120153222A KR 20120153222 A KR20120153222 A KR 20120153222A KR 101584631 B1 KR101584631 B1 KR 101584631B1
Authority
KR
South Korea
Prior art keywords
film
silicon
silicon oxynitride
oxynitride film
forming
Prior art date
Application number
KR1020120153222A
Other languages
English (en)
Other versions
KR20130075698A (ko
Inventor
케이스케 스즈키
켄타로 가도나가
이병훈
이은조
손성덕
장재혁
박도현
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130075698A publication Critical patent/KR20130075698A/ko
Application granted granted Critical
Publication of KR101584631B1 publication Critical patent/KR101584631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(과제) 가공성이 좋고, 드라이 에칭 내성 및 웨트 에칭 내성의 제어도 가능해지는 실리콘 산탄질화막의 형성 방법을 제공하는 것이다.
(해결 수단) 하지(base) 상에, 실리콘 산탄질화막을 형성하는 실리콘 산탄질화막의 형성 방법으로서, 하지 상에, 실리콘 탄질화막과 실리콘 산질화막을 적층하여 실리콘 산탄질화막을 형성한다.

Description

실리콘 산탄질화막의 형성 방법{METHOD OF FORMING SILICON OXYCARBONITRIDE FILM}
본 발명은 실리콘 산탄질화막의 형성 방법에 관한 것이다.
3Xnm 노드로부터 2X㎚ 노드, 추가로 2X㎚ 노드 이후의 반도체 집적회로 장치의 미세화에 수반하여, 게이트 전극 주위의 기생 용량의 크기를 무시할 수 없게 되고 있다. 게이트 전극 주위에는 측벽 절연막이 형성된다. 측벽 절연막에는, 스트레스 라이너, 오프셋 스페이서 및, 사이드 월 스페이서 등 몇 가지의 종류가 있으며, 그의 대부분에, 실리콘 질화막(SiN막)이 이용되고 있다. 실리콘 질화막은, 실리콘 산화막(SiO2막)과 비교하여 비(比)유전율이 높다. 이 때문에, 측벽 절연막의 저(低)유전율화, 특히 실리콘 질화막의 비유전율 이하의 비유전율을 갖는 절연막으로의 치환의 요구가 높아지고 있다.
측벽 절연막의 저유전율화를 위해, 몇 가지의 절연막이 검토되고 있지만, 그 후보의 하나로서, 실리콘 산탄질화막(SiOCN막)을 들 수 있다. 실리콘 산탄질화막은, 예를 들면, 특허문헌 1에 기재되어 있다.
단, 특허문헌 1에는, 실리콘 산탄질화막의 형성 방법은 기재되어 있기는 하지만, 실리콘 산탄질화막을 측벽 절연막에 응용하는 것에 대해서는 기재가 없다.
일본공개특허공보 제2011-192875호
측벽 절연막은, 절연막을 RIE법과 같은 이방성(異方性) 드라이 에칭을 이용하여 가공함으로써, 게이트 전극 주위에 형성된다. 이러한 측벽 절연막은, 반도체 집적회로 장치의 제조 공정 중, 여러 가지 에칭 공정에 노출된다.
예를 들면, 게이트 전극, 소스 확산층 및 드레인 확산층에 대하여 살리사이드(salicide) 기술을 적용하는 경우에는, 드라이 에칭을 행한 후, 금속막을 형성하기 전에 웨트(wet) 에칭으로 노출된다. 그 후, 금속막의 미반응 부분을 제거할 때, 드라이 에칭 또는 웨트 에칭으로 노출된다.
또한, 셀프 얼라인 콘택트(self aligned contact) 기술을 적용하는 경우에는, 측벽 절연막은, 층간 절연막으로의 콘택트공(孔) 형성시에, RIE법과 같은 이방성 드라이 에칭으로 노출된다.
이와 같이 측벽 절연막에 사용되는 절연막은, 측벽 상에 가공되지 않으면 안 되기 때문에, 우수한 가공성이 요구되면서도, 드라이 에칭 내성이나 웨트 에칭 내성도 우수하지 않으면 안 된다는 사정이 있다.
본 발명은, 가공성이 좋고, 드라이 에칭 내성 및 웨트 에칭 내성의 제어도 가능해지는 실리콘 산탄질화막의 형성 방법을 제공한다.
본 발명의 일 실시형태에 따른 실리콘 산탄질화막의 형성 방법은, 하지(base) 상에, 실리콘 산탄질화막을 형성하는 실리콘 산탄질화막의 형성 방법으로서, 하지 상에, 실리콘 탄질화막과 실리콘 산질화막을 적층하여 실리콘 산탄질화막을 형성한다.
본 발명에 의하면, 가공성이 좋고, 드라이 에칭 내성 및 웨트 에칭 내성의 제어도 가능해지는 실리콘 산탄질화막의 형성 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법의 일 예를 나타내는 흐름도이다.
도 2(A)∼도 2(E)는 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
도 3은 산소 농도와 웨트 에칭량과의 관계를 나타내는 도면이다.
도 4는 산소 농도와 드라이 에칭량과의 관계를 나타내는 도면이다.
도 5는 도 3 및 도 4에 나타낸 산소 농도를 갖는 실리콘 산탄질화막의 막조성 및, 비교예로서의 실리콘 탄질화막의 막조성을 나타내는 도면이다.
도 6은 산소 농도와 굴절률과의 관계를 나타내는 도면이다.
도 7은 제1 실시 형태의 스텝 1에 이용되는 실리콘 탄질화막의 형성 방법의 일 예를 나타내는 흐름도이다.
도 8은 가스의 토출 타이밍의 일 예를 나타내는 타이밍 차트이다.
도 9(A)∼도 9(C)는 실리콘 탄질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
도 10은 제1 실시 형태의 스텝 2에 이용되는 실리콘 산질화막의 형성 방법의 제1예를 나타내는 흐름도이다.
도 11은 가스의 토출 타이밍의 일 예를 나타내는 타이밍 차트이다.
도 12(A)∼도 12(C)는 실리콘 산질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
도 13은 제1 실시 형태의 스텝 2에 이용되는 실리콘 산질화막의 형성 방법의 제2예를 나타내는 흐름도이다.
도 14는 산소 농도와 웨트 에칭량과의 관계를 나타내는 도면이다.
도 15는 산소 농도와 드라이 에칭량과의 관계를 나타내는 도면이다.
도 16은 제1 실시 형태의 스텝 2에 이용되는 제1예에 따른 실리콘 산질화막의 형성 방법의 변형예를 나타내는 흐름도이다.
도 17은 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 붙인다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법의 일 예를 나타내는 흐름도, 도 2(A)∼도 2(E)는 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
우선, 도 2(A)에 나타내는 바와 같이, 반도체 기판을 준비한다. 본 예에서는, 반도체 기판으로서 실리콘 웨이퍼(1)를 이용했다. 이어서, 실리콘 웨이퍼(1)를 성막 장치의 처리실에 수용한다.
다음으로, 도 1의 스텝 1 및 도 2(B)에 나타내는 바와 같이, 하지 상, 본 예에서는 실리콘 웨이퍼(1)의 피(被)처리면 상에, 실리콘 탄질화막(SiCN막)(2-1)을 형성한다.
다음으로, 도 1의 스텝 2 및 도 2(C)에 나타내는 바와 같이, 실리콘 탄질화막(2-1) 상에, 실리콘 산질화막(3-1)을 형성하여, 실리콘 탄질화막(2-1)과 실리콘 산질화막(3-1)을 적층한다.
다음으로, 도 1의 스텝 3에 나타내는 바와 같이, 적층수가 설정 횟수인지 아닌지를 판단한다. 설정 횟수에 도달했다면(Yes), 실리콘 산탄질화막의 형성을 종료한다. 적층수가 "1"이면, 형성되는 실리콘 산탄질화막(SiOCN막)은, 실리콘 탄질화막(2-1)과 실리콘 산질화막(3-1)을 적층함으로써 형성된 것이 된다. 만약, 적층수를 "1"로 고정하는 경우에는, 스텝 3은 생략할 수 있다.
설정 횟수에 도달하지 않았다면(No), 스텝 1로 되돌아와, 도 2(D)에 나타내는 바와 같이, 실리콘 산질화막(3-1) 상에, 제2층째 실리콘 탄질화막(2-2)을 형성한다.
다음으로, 도 1의 스텝 2 및 도 2(E)에 나타내는 바와 같이, 제2층째 실리콘 산질화막(3-2)을 형성한다.
다음으로, 도 1의 스텝 3에 나타내는 바와 같이, 적층수가 설정 횟수인지 아닌지를 재차 판단한다. 설정 횟수에 도달했다면(Yes), 실리콘 산탄질화막의 형성을 종료하고, 설정 횟수에 도달하지 않았다면(No), 설정 횟수에 도달할 때까지 도 1에 나타내는 스텝 1 및 스텝 2를 반복한다. 이와 같이 하여, 실리콘 산탄질화막(4)이 형성된다.
제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법은, 하지 상에, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 적층하여 실리콘 산탄질화막(4)을 형성한다. 이와 같이, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 적층하여 실리콘 산탄질화막(4)을 형성함으로써, 형성되는 실리콘 산탄질화막(4) 중의 산소(O) 농도, 탄소(C) 농도 및, 질소(N) 농도를, 피처리면에 대하여 수직인 막두께 방향 A(도 2(E) 참조)의 전체에 걸쳐 각각 정밀도 좋게 제어할 수 있다는 이점을 얻을 수 있다.
본건 출원의 발명자들은, 특히, 실리콘 산탄질화막(4) 중의 산소 농도가, 실리콘 산탄질화막(4)의 웨트 에칭 내성 및 드라이 에칭 내성에 밀접하게 관계하는 것을 발견했다.
도 3은 산소 농도와 웨트 에칭량과의 관계를 나타내는 도면, 도 4는 산소 농도와 드라이 에칭량과의 관계를 나타내는 도면이다. 도 3 및 도 4에는, 제1 실시 형태에 따른 실리콘 산탄질화막의 이해를 돕기 위해, 실리콘 탄질화막(의도적인 산소의 도입 없음. 단, 실리콘 웨이퍼 상의 자연 산화막분 약 8.8％의 산소를 포함함)을 비교예로서 예시한다.
웨트 에칭의 조건은 다음과 같다. 　
에천트: 희(希)불산(H2O:HF＝100:1)　
처리 시간: 60sec　
또한, 드라이 에칭의 조건은 다음과 같다. 　
에천트: CHF3, CF4, O2의 혼합 가스　
처리 시간: 5sec　
도 3에 나타내는 바와 같이, 실리콘 탄질화막(SiCN막)은, 상기 희불산으로는, 거의 에칭되지 않는다. 제1 실시 형태와 같이 의도적으로 산소를 도입하여 실리콘 산탄질화막(4)으로 하고, 그의 산소 농도를 높여 가면, 상기 희불산에 의해 에칭되기 쉬워진다. 즉, 실리콘 산탄질화막(4)은, 그의 산소 농도가 낮으면, 웨트 에칭 내성이 증가하는 경향을 이해할 수 있다.
다음으로, 도 4에 나타내는 바와 같이, 실리콘 탄질화막(SiCN막)은, 상기 CHF3, CF4, O2의 혼합 가스로는, 크게 에칭된다. 그러나, 실리콘 산탄질화막(4)으로 하고, 그의 산소 농도를 높여 가면, 에칭되기 어려워진다. 즉, 실리콘 산탄질화막(4)은, 그의 산소 농도가 높으면, 드라이 에칭 내성이 증가한다.
또한, 도 5에, 도 3 및 도 4에 나타낸 산소 농도를 갖는 실리콘 산탄질화막(4)의 막조성 및, 비교예로서의 실리콘 탄질화막의 막조성을 나타낸다. 막조성은, X선 광전자 분광 분석법(X-ray Photoelectron Spectroscopy: XPS)을 이용하여 해석했다. 도 5에 나타내는 SiCN, 실리콘 산탄질화막(4A∼4D)은 각각, 도 3 및 도 4 중의 참조 부호 SiCN 및 4A∼4D로 대응하고 있다.
도 5에 있어서, 실리콘 탄질화막의 막조성 중에 산소 원자가 보이지만, 이것은 전술한 바와 같이 실리콘 웨이퍼의 표면에 형성되어 있었던 자연 산화막 중의 산소 원자가 관측되었기 때문이다. 또한, 합계해도 100at.％로는 되지 않고 97.7at.％∼98.5at.％로 되어 있는 이유는, 성막 중에 막 중에 취입된 실리콘 원자, 산소 원자, 질소 원자 및, 탄소 원자 이외의 원자가 관측되었기 때문이다.
이와 같이, 실리콘 산탄질화막(4) 중의 산소 농도는, 실리콘 산탄질화막(4)의 웨트 에칭 내성 및 드라이 에칭 내성의 각각에 영향을 준다.
제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법은, 전술한 바와 같이, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 적층하여 실리콘 산탄질화막(4)을 형성하기 때문에, 실리콘 산탄질화막(4) 중의 산소 농도, 탄소 농도 및, 질소 농도를, 막두께 방향 A의 전체에 걸쳐 정밀도 좋게 제어할 수 있다. 산소 농도의 제어는 실리콘 산질화막(3)의 성막량을 조정하는 것, 탄소 농도의 제어는 실리콘 탄질화막(2)의 성막량을 조정하는 것, 질소 농도의 제어는 실리콘 산질화막(3)의 성막량 및 실리콘 탄질화막(2)의 성막량의 쌍방을 조정하는 것으로 할 수 있다.
따라서, 제1 실시 형태에 의하면, 예를 들면, 산소 농도를 제어함으로써,
(1) 특히, 웨트 에칭 내성이 우수한 실리콘 산탄질화막　
(2) 특히, 드라이 에칭 내성이 우수한 실리콘 산탄질화막　
(3) 가공의 용이성을 가지면서, 웨트 에칭 내성 및 드라이 에칭 내성의 쌍방 모두가 실용에 제공할 수 있는 범위가 되는 실리콘 산탄질화막을, 각각 정밀도 좋게 만들어 나눌 수 있다는 이점을 얻을 수 있다.
가공의 용이성이란, 에칭이 어느 정도 진행되기 때문에 가공성이 좋다는 것이다. 실리콘 탄질화막은, 희불산에 의한 웨트 에칭이 거의 진행되지 않는다. 이것은, 실리콘 탄질화막은, 우수한 웨트 에칭 내성을 갖는다는 것이지만 그 반면, 희불산에 의한 웨트 에칭이 거의 진행되지 않는다. 이것은, 웨트 에칭에 의한 가공이 용이하지 않다는 것이기도 하다.
예를 들면, 도 3 및 도 4에 나타내는 결과로부터, 웨트 에칭 내성을, 희불산(H2O:HF＝100:1)을 이용하여 60sec의 웨트 에칭을 실시했을 때, 에칭량을 0.1㎚ 이상 0.7㎚ 이하로 억제하고, 그리고, 드라이 에칭 내성을, 상기 CHF3, CF4, O2의 혼합 가스를 이용하여 5sec의 드라이 에칭을 실시했을 때, 7㎚ 이상 20㎚ 이하로 억제하고 싶은 경우에는, 실리콘 산탄질화막(4)의 산소 농도를 20at.％ 이상 35at.％ 이하의 범위로 제어하면 좋다(범위 Ⅰ). 이에 따라, 가공의 용이성을 가지면서, 웨트 에칭 내성 및 드라이 에칭 내성의 쌍방 모두가 실용에 제공할 수 있는 범위가 되는 실리콘 산탄질화막(4)을 얻을 수 있다.
또한, 보다 엄격하게, 웨트 에칭 내성을, 희불산(H2O:HF＝100:1)을 이용하여 60sec의 웨트 에칭을 실시했을 때, 에칭량을 0.1㎚ 이상 0.5㎚ 이하로 억제하고, 그리고, 드라이 에칭 내성을, 상기 CHF3, CF4, O2의 혼합 가스를 이용하여 5sec의 드라이 에칭을 실시했을 때, 10㎚ 이상 20㎚ 이하로 억제하고 싶은 경우에는, 실리콘 산탄질화막(4)의 산소 농도를 20at.％ 이상 30at.％ 이하의 범위로 제어하면 좋다(범위 Ⅱ). 이에 따라, 가공의 용이성을 가지면서, 웨트 에칭 내성 및 드라이 에칭 내성의 쌍방 모두가, 보다 엄격한 조건 중에서의 실용에 제공할 수 있는 범위가 되는 실리콘 산탄질화막(4)을 얻을 수 있다.
또한, 실리콘 산탄질화막(4)의 산소 농도와 굴절률과의 사이에 상관이 있는 것도 판명되었다.
도 6은 산소 농도와 굴절률과의 관계를 나타내는 도면이다. 도 6에 나타내는 실리콘 산탄질화막(4)의 굴절률은, 엘립소미터(ellipsometer)(RUDOLPH TECHNOLOGIES 제조, S3000, He-Ne 레이저: 파장 633㎚)를 이용하여 측정한 것이다.
도 6에 나타내는 바와 같이, 실리콘 산탄질화막(4)은, 산소 농도가 높아짐에 따라, 실리콘 산탄질화막(4)의 굴절률이 "1"에 가까워진다. 예를 들면, 실리콘 탄질화막의 굴절률은 약 2.04이지만, 의도적으로 산소를 도입하여 실리콘 산탄질화막(4)으로 하고, 그의 산소 농도를 높여 가면 굴절률은 "약 1.86(산소 농도 약 22at.％)", "약 1.79(산소 농도 약 27at.％)", "약 1.76(산소 농도 약 33at.％)", "약 1.72(산소 농도 약 37at.％)"와 같이, 1차 함수적으로 "1"에 가까워진다. 이 점에서, 실리콘 산탄질화막(4)의 산소 농도는, X선 광전자 분광 분석법을 이용하지 않아도, 실리콘 산탄질화막(4)의 굴절률을, 엘립소미터를 이용하여 측정하는 것으로도 특정할 수 있다.
예를 들면, 빛의 파장이 633㎚일 때의 굴절률이 약 1.72 이상 1.90 이하의 범위이면, 도 3 및 도 4에 나타낸 범위 Ⅰ의 산소 농도가 20at.％ 이상 35at.％ 이하의 실리콘 산탄질화막(4)이라고 말할 수 있다.
마찬가지로, 빛의 파장이 633㎚일 때의 굴절률이 약 1.77 이상 1.90 이하의 범위이면, 도 3 및 도 4에 나타낸 범위 Ⅱ의 산소 농도가 20at.％ 이상 30at.％ 이하의 실리콘 산탄질화막(4)이라고 말할 수 있다.
또한, 도 6에는, 산소 농도와 질소 농도와의 대응 관계에 대해서도 동시에 나타낸다.
도 6에 나타내는 바와 같이, 굴절률이 약 1.86인 실리콘 산탄질화막(4A)은, 산소 농도가 약 22at.％, 질소 농도가 약 33at.％인 저산소 농도, 고(高)질소 농도(질소 리치)의 막조성이다. 마찬가지로 굴절률이 약 1.79인 실리콘 산탄질화막(4B)도, 산소 농도가 약 27at.％, 질소 농도가 약 31at.％인 저산소 농도, 고질소 농도(질소 리치)의 막조성이다.
또한, 굴절률이 더욱 "1"에 가까워져, 약 1.76의 실리콘 산탄질화막(4C)은, 산소 농도가 약 33at.％, 질소 농도가 약 25at.％인 고산소 농도, 저질소 농도(산소 리치)의 막조성이 되고, 굴절률이 약 1.72인 실리콘 산탄질화막(4D)도 또한, 산소 농도가 약 37at.％, 질소 농도가 약 23at.％(산소 리치)의 막조성이 된다.
이와 같이, 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법에 따라 형성된 실리콘 산탄질화막(4)은, 산소 농도를 높이면 질소 농도가 낮아진다는 성질을 갖는다.
이상, 제1 실시 형태에 의하면, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 적층하여 실리콘 산탄질화막(4)를 형성하기 때문에, 막 중의 산소 농도를, 막두께 방향 A를 따라서 정밀도 좋게 제어할 수 있어, 가공성이 좋고, 드라이 에칭 내성 및 웨트 에칭 내성의 제어도 가능해지는 실리콘 산탄질화막의 형성 방법이 얻어진다는 이점을 얻을 수 있다.
또한, 제1 실시 형태에 의하면, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 적층하여 실리콘 산탄질화막(4)을 형성하기 때문에, 산화제와 탄화제를 동시에 처리실에 도입하지 않아도 된다는 이점에 대해서도 얻을 수 있다. 탄화제로서는 탄화수소계의 탄화제를 들 수 있지만, 가장 염가로 입수하기 쉬운 에틸렌(C2H4)은 산화제와 반응하기 쉽다. 이 때문에, 에틸렌을 산화제와 동시에 처리실에 도입하면, 성막되는 막 중의 산소 농도의 정밀도가 좋은 제어가 어려워진다는 사정이 있다.
이러한 사정은, 제1 실시 형태와 같이, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 따로 따로 만들고, 이들을 적층하여 실리콘 산탄질화막(4)을 형성함으로써 해소할 수 있다.
또한, 산화제와 탄화제를 동시에 처리실에 도입하지 않는 것은, 안전성의 면에서도 유리하고, 산화제 및 탄화제의 선정에 관한 자유도가 향상된다는 이점에 대해서도 얻을 수 있다. 즉, 산화제 및 탄화제를 동시에 처리실에 도입하는 경우에는, 안전상 조합할 수 없는 산화제 및 탄화제의 조합이 존재한다. 이 점, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 따로 따로 형성하는 제1 실시 형태에서는, 그러한 산화제 및 탄화제의 조합이라도, 실리콘 탄질화막(2)과 실리콘 산질화막(3)을 따로 따로 만들고, 이들을 적층하기 때문에, 이용하는 것이 가능해진다.
다음으로, 실리콘 탄질화막(2) 및 실리콘 산질화막(3)의 보다 구체적인 형성 방법의 예를 설명한다.
(실리콘 탄질화막(2)의 형성 방법)
도 7은 제1 실시 형태의 스텝 1에 이용되는 실리콘 탄질화막의 형성 방법의 일 예를 나타내는 흐름도, 도 8은 가스의 토출 타이밍의 일 예를 나타내는 타이밍 차트, 도 9(A)∼도 9(C)는 실리콘 탄질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
우선, 도 7의 스텝 11, 도 8 및 도 9(A)에 나타내는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실(도시하지 않음)의 내부에 실리콘 원료 가스를 흘려, 실리콘 웨이퍼(1)의 피처리면 상에 실리콘(Si) 흡착층(5)을 성막한다.
실리콘 흡착층(5)을 성막할 때의 처리 조건의 일 예는 이하와 같다. 　
실리콘 원료 가스: 디클로로실란(SiH2Cl2: DCS)　
실리콘 원료 가스 유량: 500∼3000sccm　
처리 시간: 0.05∼1.0min
처리 온도: 450∼630℃
처리 압력: 13.3∼1064㎩(0.1∼8.0Torr)　
상기 처리 조건으로는, 실리콘 웨이퍼(1)의 피처리면 상에, 막두께 약 0.3∼1.0㎚인 실리콘 흡착층(5)이 형성된다.
스텝 11이 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지(purge)하여, 처리실의 내부의 분위기를 불활성 가스 분위기로 치환한다. 불활성 가스의 일 예는 질소(N2) 가스이다.
다음으로, 도 7의 스텝 12, 도 8 및 도 9(B)에 나타내는 바와 같이, 처리실의 내부에 탄화제 가스를 흘리고, 실리콘 웨이퍼(1)의 피처리면 상에 형성된 실리콘 흡착층(5)을 탄화하여, 실리콘 탄화막(SiC)(6)으로 한다.
실리콘 흡착층(5)을 탄화할 때의 처리 조건의 일 예는 이하와 같다.
탄화제 가스: 에틸렌(C2H4)　
탄화제 가스 유량: 3000sccm　
처리 시간: 0.5∼1.5min　
(탄화제 가스 공급 시간: 0.05∼0.2min 홀드 시간: 0.2∼1.3min)　
처리 온도: 450∼630℃
처리 압력: 133∼665㎩(1.0∼5.0Torr)　
스텝 12가 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지하여, 처리실의 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다.
다음으로, 도 7의 스텝 13, 도 8 및 도 9(C)에 나타내는 바와 같이, 처리실의 내부에 질화제 가스를 흘리고, 실리콘 웨이퍼(1)의 피처리면 상에 형성된 실리콘 탄화막(6)을 질화하여, 실리콘 탄질화막(SiCN)(2)으로 한다.
실리콘 탄화막(6)을 질화할 때의 처리 조건의 일 예는 이하와 같다.
질화제 가스: 암모니아(NH3)　
질화제 가스 유량: 5000∼10000sccm　
처리 시간: 0.2∼1.0min
처리 온도: 450∼630℃
처리 압력: 13.3∼66.5㎩(0.1∼0.5Torr)　
스텝 13이 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지하여, 처리실의 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지로, 실리콘 탄질화막(2)의 성막 시퀀스의 1사이클이 종료된다.
다음으로, 도 7의 스텝 14에 나타내는 바와 같이, 사이클수가 설정 횟수인지 아닌지를 판단한다. 설정 횟수에 도달했다면(Yes), 실리콘 탄질화막(2)의 형성을 종료한다. 설정 횟수에 도달하지 않았다면(No), 스텝 11로 되돌아와, 스텝 11∼스텝 13을 반복한다.
본 예에 있어서, 사이클수는, 특히, 형성되는 실리콘 산탄질화막(4)의 탄소 농도에 따라서 설정된다. 또한, 사이클수를 "1"로 고정하는 경우에는, 스텝 14는 생략할 수 있다.
예를 들면, 이와 같이 하여, 실리콘 탄질화막(2)은 형성된다.
(실리콘 산질화막(3)의 형성 방법의 제1예)
도 10은 제1 실시 형태의 스텝 2에 이용되는 실리콘 산질화막의 형성 방법의 제1예를 나타내는 흐름도, 도 11은 가스의 토출 타이밍의 일 예를 나타내는 타이밍 차트, 도 12(A)∼도 12(C)는 실리콘 산질화막의 형성 방법의 일 예에 있어서의 주요한 공정을 나타내는 단면도이다.
우선, 도 10의 스텝 21, 도 11 및 도 12(A)에 나타내는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실(도시하지 않음)의 내부에 실리콘 원료 가스를 흘려, 실리콘 탄질화막(2) 상에 실리콘(Si) 흡착층(7)을 성막한다.
실리콘 흡착층(7)을 성막할 때의 처리 조건의 일 예는 이하와 같다. 　
실리콘 원료 가스: 디클로로실란(SiH2Cl2: DCS)　
실리콘 원료 가스 유량: 500∼3000sccm　
처리 시간: 0.05∼1.0min　
처리 온도: 450∼630℃　
처리 압력: 13.3∼1064㎩(0.1∼8.0Torr)　
상기 처리 조건으로는, 실리콘 탄질화막(2) 상에, 막두께 약 0.3∼1.0㎚인 실리콘 흡착층(7)이 형성된다.
스텝 21이 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지하여, 처리실의 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다.
다음으로, 도 10의 스텝 22, 도 11 및 도 12(B)에 나타내는 바와 같이, 처리실의 내부에 질화제 가스를 흘리고, 실리콘 흡착층(7)을 질화하여, 실리콘 질화막(SiN)(8)으로 한다.
이 경우, 실리콘 흡착층(7)의 질화량은, 1층의 원자층 미만의 질소 흡착층이 형성되는 정도가 바람직하다. 그 이유는, 실리콘과 탄소(Si-C), 실리콘과 질소(Si-N), 실리콘과 산소(Si-O) 및 탄소와 산소(C-O)는 결합하지만, 질소와 산소(N-O) 및 탄소와 질소(C-N)는 결합하지 않는 것에 있다. 즉, 실리콘 흡착층(7)의 표면에 질소가 충분히 흡착되어, 질소로 종단되어 버리면, 다음의 산화 공정에서 이용되는 산소를 실리콘에 결합시키는 것이 어려워진다. 이 사정을 해소하려면, 예를 들면, 1층의 원자층 미만의 질소 흡착층이 실리콘 흡착층(7) 상에 형성되도록 질화하여, 질소 흡착층에 실리콘 흡착층(7)이 바닥에 드러나는 바와 같은 극간을 형성하면 좋다. 극간을 형성함으로써, 다음의 산화 공정에서 이용되는 산소는, 극간에 드러난 실리콘 흡착층(7)에 결합시킬 수 있다. 따라서, 실리콘에 결합하고 있었던 질소를 산소로 치환시키는 바와 같은 반응을 수반하는 일 없이, 실리콘 산질화막(3)을 용이하게 형성할 수 있다는 이점을 얻을 수 있다.
실리콘 흡착층(7)을 질화할 때의 처리 조건의 일 예는 이하와 같다.
질화제 가스: 암모니아(NH3)　
질화제 가스 유량: 5000∼10000sccm　
처리 시간: 0.2∼1.0min
처리 온도: 450∼630℃　
처리 압력: 13.3∼66.5㎩(0.1∼0.5Torr)　
스텝 22가 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지하여, 처리실의 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다.
다음으로, 도 10의 스텝 23, 도 11 및 도 12(C)에 나타내는 바와 같이, 처리실의 내부에 산화제 가스를 흘리고, 실리콘 질화막(8)을 산화하여, 실리콘 산질화막(SiON)(3)으로 한다.
실리콘 질화막(8)을 산화할 때의 처리 조건의 일 예는 이하와 같다.
산화제 가스: 산소(O2)　
산화제 가스 유량: 1000∼10000sccm　
처리 시간: 0.1∼1.0min
처리 온도: 450∼630℃　
처리 압력: 13.3∼133㎩(0.1∼1.0Torr)　
스텝 23이 종료되면, 불활성 가스를 이용하여 처리실 내를 퍼지하여, 처리실의 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지로, 실리콘 산질화막(3)의 성막 시퀀스의 1사이클이 종료된다.
다음으로, 도 10의 스텝 24에 나타내는 바와 같이, 사이클수가 설정 횟수인지 아닌지를 판단한다. 설정 횟수에 도달했다면(Yes), 실리콘 산질화막(3)의 형성을 종료한다. 설정 횟수에 도달하지 않았다면(No), 스텝 21로 되돌아와, 스텝 21∼스텝 23을 반복한다.
본 예에 있어서, 사이클수는, 특히, 형성되는 실리콘 산탄질화막(4)의 산소 농도에 따라서 설정된다. 또한, 사이클수를 "1"로 고정하는 경우에는, 스텝 24는 생략할 수 있다.
예를 들면, 이와 같이 하여, 실리콘 산질화막(3)은 형성된다. 그리고, 실리콘 탄질화막(2) 상에 실리콘 산질화막(3)을 적층함으로써, 실리콘 산탄질화막(4)이 형성된다.
(실리콘 산질화막(3)의 형성 방법의 제2예)
도 13은 제1 실시 형태의 스텝 2에 이용되는 실리콘 산질화막의 형성 방법의 제2예를 나타내는 흐름도이다.
도 10, 도 11 및 도 12(A)∼도 12(C)에 나타낸 바와 같이, 제1예에 있어서는, 실리콘 흡착층(7)을 질화하여 실리콘 질화막(8)을 형성하고(질화 공정(22)), 실리콘 질화막(8)을 산화하여 실리콘 산질화막(3)을 형성하도록 했다(산화 공정(23)).
이러한 실리콘 산질화막(3)의 형성 시퀀스에 있어서, 도 13에 나타내는 바와 같이, 산화 공정(23)과, 질화 공정(22)을 바꿔 넣는 것도 가능하다. 즉, 제2예에 있어서는, 실리콘 흡착층(7)을 산화하여 실리콘 산화막을 형성하고(산화 공정(23)), 실리콘 산화막을 질화하여 실리콘 산질화막(3)을 형성한다(질화 공정(22)).
도 14 및 도 15는, 실리콘 산질화막(3)의 형성 방법 제1예 및 제2예의 구분 사용에 의한 이점을 나타내는 도면이다. 도 14 및 도 15에 있어서, 먼저 질화 공정(22)을 행하는 제1예에 대해서는 "SiCNO"로 표기하고, 먼저 산화 공정(23)을 행하는 제2예에 대해서는 "SiCON"으로 표기한다. 또한, 도 14 및 도 15는, 산소 농도와 웨트 에칭량과의 관계, 또는 산소 농도와 드라이 에칭량과의 관계를 나타낸 도 3, 도 4의 재게(再揭)이다.
도 14 및 도 15에 나타내는 바와 같이, 제1예를 이용하여 실리콘 흡착층(7)을 먼저 질화하여 실리콘 산질화막(3)을 형성한 실리콘 산탄질화막(4)은, 그의 산소 농도가 낮게 억제되는 것에 대하여, 제2예를 이용하여 실리콘 흡착층(7)을 먼저 산화하여 실리콘 산질화막(3)을 형성한 실리콘 산탄질화막(4)은, 그의 산소 농도가 높아진다.
이와 같이, 실리콘 흡착층(7)의 산화 공정(23)과 질화 공정(22)의 순서를 제어함으로써, 형성되는 실리콘 산탄질화막(4)의 산소 농도를 제어할 수 있다.
본 실시 형태에 있어서는, 예를 들면, 실리콘 산탄질화막(4)의 산소 농도를 30at.％ 이하로 억제하고 싶은 경우에는, 실리콘 흡착층(7)을 먼저 질화하여 실리콘 산탄질화막(4)을 형성하는 제1예에 따른 실리콘 산질화막(3)의 형성 방법을 선택하면 좋다. 제1예에 따른 실리콘 산질화막(3)의 형성 방법을 선택하여 실리콘 산탄질화막(4)을 형성하면, 예를 들면, 산소 농도가 20at.％ 이상 30at.％ 이하의 범위가 되는 실리콘 산탄질화막(4)이 간이하게 얻어진다는 이점을 얻을 수 있다.
또한, 실리콘 산탄질화막(4)의 산소 농도를 30at.％를 초과하도록 함유시키고 싶은 경우에는, 실리콘 흡착층(7)을 먼저 산화하여 실리콘 산탄질화막(4)을 형성하는 제2예에 따른 실리콘 산질화막(3)의 형성 방법을 선택하면 좋다. 제2예에 따른 실리콘 산질화막의 형성 방법을 선택하여 실리콘 산탄질화막(4)을 형성함으로써, 예를 들면, 산소 농도가 30at.％를 초과 40at.％ 이하의 범위가 되는 실리콘 산탄질화막(4)이 간이하게 얻어진다는 이점을 얻을 수 있다.
또한, 제2예에 있어서도, 실리콘 흡착층(7)의 산화량은, 1층의 원자층 미만의 산소 흡착층이 형성되는 정도가 바람직하다. 전술한 바와 같이, 질소와 산소(N-O)는 결합하지 않기 때문에, 실리콘 흡착층(7)의 표면이 산소로 종단되어 버리면, 다음의 질화 공정에서 이용되는 질소를 실리콘에 결합시키는 것이 어려워진다. 이 때문에, 전술한 질화와 동일하게, 예를 들면, 1층의 원자층 미만의 산소 흡착층을 실리콘 흡착층(7) 상에 형성하여, 산소 흡착층에 실리콘 흡착층(7)이 바닥에 드러나는 바와 같은 극간을 형성한다. 이에 따라, 다음의 질화 공정에서 이용되는 질소는, 극간에 드러난 실리콘 흡착층(7)에 결합시킬 수 있어, 실리콘 산질화막(3)을 용이하게 형성할 수 있다는 이점을 얻을 수 있다.
(제1예에 따른 실리콘 산질화막(3)의 형성 방법의 변형예)
도 16은 제1 실시 형태의 스텝 2에 이용되는 제1예에 따른 실리콘 산질화막의 형성 방법의 변형예를 나타내는 흐름도이다.
도 16에 나타내는 바와 같이, 본 변형예가, 도 10 등을 참조하여 설명한 제1예에 따른 실리콘 산질화막의 형성 방법과 상이한 부분은, 산화 공정(스텝 23)의 후에, 제2 질화 공정(스텝 25)을 구비하고 있는 것이다.
본 변형예에 있어서, 스텝 21에 나타내는 바와 같이 실리콘 흡착층(7)(도 12(A) 참조)을 형성하고, 스텝 22에 나타내는 바와 같이 실리콘 흡착층(7)을 질화하여 실리콘 질화막(8)(도 12(B) 참조)을 형성하고, 스텝 23에 나타내는 바와 같이 실리콘 질화막(8)을 산화하여 실리콘 산질화막(3)(도 12(C) 참조)을 형성한다. 이후, 실리콘 산질화막(3)을 스텝 25에 나타내는 바와 같이, 추가로 질화한다.
이러한 변형예에 있어서는, 제1예에 따라 형성한 실리콘 산질화막(3)을, 추가로 질화하기 때문에, 예를 들면, 실리콘 산질화막(3)을 상기 제1예에 따라 형성한 실리콘 산탄질화막(4)과 비교하여, 산소 농도를 낮게 할 수 있다는 이점을 얻을 수 있다. 이 때문에, 본 변형예는, 실리콘 산탄질화막(4)의 산소 농도를 보다 낮은 범위로 억제하고 싶은 경우에 유리하다는 이점을 얻을 수 있다.
(제2 실시 형태)
제2 실시 형태는, 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일 예에 관한 것이다.
도 17은 제1 실시 형태에 따른 실리콘 산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 17에 나타내는 바와 같이, 성막 장치(100)는, 하단이 개구된 천정이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들면, 석영에 의해 형성되어 있다. 처리실(101) 내의 천정에는, 석영제의 천정판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들면, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일(seal) 부재(104)를 통하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들면, 50∼100매의 반도체 기판, 본 예에서는, 실리콘 웨이퍼(1)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 따라, 처리실(101) 내에 실리콘 웨이퍼(1)가 수용된다. 웨이퍼 보트(105)는 복수개의 지주(106)를 가지며, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 웨이퍼(1)가 지지되게 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 통하여 테이블(108) 상에 올려놓여져 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐한다, 예를 들면, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들면, 자성(磁性) 유체 시일(111)이 형성되어, 회전축(110)을 기밀하게 밀봉하면서 회전 가능하게 지지되어 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들면, O링으로 이루어지는 시일 부재(112)가 설치되어 있다. 이에 따라 처리실(101) 내의 밀봉성이 보유되어 있다. 회전축(110)은, 예를 들면, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 부착되어 있다. 이에 따라, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 이탈된다.
성막 장치(100)는, 처리실(101) 내에 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114) 및, 처리실(101) 내에 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다. 본 예의 처리 가스 공급 기구(114)는, 실리콘 원료 가스 공급원(117a), 탄화제 가스 공급원(117b), 질화제 가스 공급원(117c) 및, 산화제 가스 공급원(117d)을 포함하고 있다. 불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다.
실리콘 원료 가스의 일 예는 디클로로실란(dichloro silane), 탄화제 가스의 일 예는 에틸렌, 질화제 가스의 일 예는 암모니아, 산화제 가스의 일 예는 산소, 불활성 가스의 일 예는 질소 가스이다. 불활성 가스는 퍼지 가스 등으로 이용된다.
실리콘 원료 가스 공급원(117a)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통하여, 분산 노즐(123a)에 접속되어 있다. 마찬가지로, 탄화제 가스 공급원(117b), 질화제 가스 공급원(117c) 및 산화제 가스 공급원(117d)은, 유량 제어기(121b∼121d) 및 개폐 밸브(122b∼122d)를 통하여, 분산 노즐(123b∼123d)에 각각 접속되어 있다.
분산 노즐(123a∼123d)은 석영관으로 이루어지며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a∼123d)의 수직 부분에는, 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 이에 따라, 각 가스는, 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121e) 및 개폐 밸브(122e)를 통하여, 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하고, 그의 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향하여 토출시킨다.
처리실(101) 내의, 분산 노즐(123a∼123d)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 형성되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 コ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 부착되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있으며, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및, 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체(筒體) 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 웨이퍼(1)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된다. 레시피는, 예를 들면, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(portable)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 통하여 레시피를 적절히 전송시키도록 해도 좋다. 레시피는, 필요에 따라서, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 독출(讀出)되고, 독출된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어하, 소망하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어하, 상기 제1 실시 형태의 일 예에 따른 실리콘 산탄질화막의 형성 방법에 따른 처리가 순차 실시된다.
상기 제1 실시 형태의 일 예에 따른 실리콘 산탄질화막의 형성 방법은, 도 17에 나타내는 바와 같은 성막 장치(100)를 이용함으로써, 1대의 성막 장치로 형성할 수 있다.
또한, 성막 장치로서는 도 17에 나타내는 바와 같은 배치식으로 한정하지 않고, 매엽식의 성막 장치라도 좋다.
이상, 본 발명을 몇 가지의 실시 형태에 따라 설명했지만, 본 발명은, 상기 실시 형태로 한정되는 일은 없고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변형 가능하다.
예를 들면, 상기 실시 형태에 있어서, 처리 조건을 구체적으로 예시했지만, 처리 조건은, 상기 구체적인 예시로 한정되는 것은 아니다.
또한, 도 1에 있어서, 실리콘 산질화막을 형성하는 공정(스텝 2)이 최종의 처리로 되어 있지만, 스텝 3 후에 실리콘 탄질화막을 형성하는 공정을 넣고, 실리콘 탄질화막을 형성하는 공정을 최종의 처리로 해도 좋다.
또한, 도 7에 있어서, 질화 공정(스텝 13)이 최종의 처리로 되어 있지만, 스텝 14 후에 탄화 공정을 넣고, 탄화 공정을 최종의 처리로 해도 좋다. 마찬가지로, 도 10에 있어서는 산화 공정(스텝 23)이, 도 13에 있어서는 질화 공정(스텝 22)이 각각 최종의 처리로 되어 있지만, 스텝 24 후에 질화 공정, 또는 산화 공정을 넣고, 각각 질화 공정, 또는 산화 공정을 최종의 처리로 해도 좋다.
또한, 산화 공정에 있어서의 산화는, 산소 가스에 의한 산화의 외에, 오존 가스에 의한 오존 산화, 산소 라디칼을 이용한 라디칼 산화 중 어느 것으로도 이용할 수 있다. 마찬가지로, 질화 공정에 있어서의 질화는, 암모니아 가스에 의한 질화의 외에, 암모니아 라디칼을 이용한 라디칼 질화를 이용할 수 있다. 　
그 외에, 본 발명은 그 요지를 일탈하지 않는 범위에서 여러 가지로 변형할 수 있다.
1 : 실리콘 웨이퍼
2 : 실리콘 탄질화(SiCN)막
3 : 실리콘 산질화(SiON)막
4 : 실리콘 산탄질화(SiOCN)막
5 : 실리콘(Si)막
6 : 실리콘 탄화(SiC)막
7 : 실리콘(Si)막
8 : 실리콘 질화(SiN)막

Claims (10)

  1. 하지(base) 상에, 실리콘 산탄질화막을 형성하는 실리콘 산탄질화막의 형성 방법으로서,
    실리콘 탄질화막의 형성과, 실리콘 산질화막의 형성을 반복하고,
    상기 실리콘 탄질화막의 형성이, 실리콘막의 탄화 공정 및 질화 공정을 포함하고,
    상기 실리콘 산질화막의 형성이, 실리콘막의 산화 공정 및 질화 공정을 포함하고,
    상기 실리콘 산질화막의 형성에 있어서, 실리콘막의 질화 공정을 행한 후 산화 공정을 행하여 실리콘 산탄질화막의 산소 농도를 20at.% 이상 30at.%이하로 제어하거나, 또는 실리콘막의 산화 공정을 행한 후 질화 공정을 행하여 실리콘 산탄질화막의 산소 농도를 30at.%초과 40at.% 이하로 제어하는 것을 특징으로 하는 실리콘 산탄질화막의 형성 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 실리콘 탄질화막의 형성에 있어서, 상기 실리콘막의 탄화 공정 및 질화 공정을 반복하는 것을 특징으로 하는 실리콘 산탄질화막의 형성 방법.
  5. 제1항에 있어서,
    상기 실리콘 산질화막의 형성에 있어서, 상기 실리콘막의 산화 공정 및 질화 공정을 반복하는 것을 특징으로 하는 실리콘 산탄질화막의 형성 방법.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 형성되는 실리콘 산탄질화막의 굴절률(빛의 파장 633㎚)이, 1.72 이상 1.90 이하의 범위인 것을 특징으로 하는 실리콘 산탄질화막의 형성 방법.
  9. 삭제
  10. 삭제
KR1020120153222A 2011-12-27 2012-12-26 실리콘 산탄질화막의 형성 방법 KR101584631B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011286342A JP5806612B2 (ja) 2011-12-27 2011-12-27 シリコン酸炭窒化膜の形成方法
JPJP-P-2011-286342 2011-12-27

Publications (2)

Publication Number Publication Date
KR20130075698A KR20130075698A (ko) 2013-07-05
KR101584631B1 true KR101584631B1 (ko) 2016-01-12

Family

ID=48654976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153222A KR101584631B1 (ko) 2011-12-27 2012-12-26 실리콘 산탄질화막의 형성 방법

Country Status (5)

Country Link
US (1) US8871655B2 (ko)
JP (1) JP5806612B2 (ko)
KR (1) KR101584631B1 (ko)
CN (1) CN103187268B (ko)
TW (1) TWI535881B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758829B2 (ja) * 2012-03-27 2015-08-05 東京エレクトロン株式会社 ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法
JP6246558B2 (ja) 2013-10-29 2017-12-13 東京エレクトロン株式会社 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
TW201610204A (zh) * 2014-07-26 2016-03-16 應用材料股份有限公司 矽碳氮氧化物的低溫分子層沉積
WO2016178991A1 (en) 2015-05-02 2016-11-10 Applied Materials, Inc. Methods for depositing low k and low wet etch rate dielectric thin films
KR102396111B1 (ko) 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6523186B2 (ja) * 2016-02-01 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6529956B2 (ja) * 2016-12-28 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6842988B2 (ja) * 2017-05-19 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6805347B2 (ja) * 2017-07-13 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
DE102018110837A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten
CN111512549B (zh) * 2017-12-28 2023-10-17 日本碍子株式会社 压电性材料基板与支撑基板的接合体及其制造方法
KR102541454B1 (ko) * 2018-04-26 2023-06-09 삼성전자주식회사 저유전막의 형성 방법, 및 반도체 소자의 형성방법
US11414750B2 (en) 2019-05-07 2022-08-16 Entegris, Inc. Method for forming carbon rich silicon-containing films
JP6946374B2 (ja) 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006287194A (ja) * 2005-03-09 2006-10-19 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015A (en) * 1845-04-26 Hand-loom for weaving figured fabrics
US9017A (en) * 1852-06-15 Cast-iron cab-wheel
US6372661B1 (en) * 2000-07-14 2002-04-16 Taiwan Semiconductor Manufacturing Company Method to improve the crack resistance of CVD low-k dielectric constant material
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
CN100554506C (zh) * 2005-03-09 2009-10-28 东京毅力科创株式会社 半导体处理用的成膜方法及装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5099086B2 (ja) 2009-07-28 2012-12-12 株式会社デンソー 電源装置
JP2011192875A (ja) 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5374638B2 (ja) * 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006287194A (ja) * 2005-03-09 2006-10-19 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
US20130164946A1 (en) 2013-06-27
US8871655B2 (en) 2014-10-28
CN103187268B (zh) 2016-10-05
CN103187268A (zh) 2013-07-03
JP5806612B2 (ja) 2015-11-10
TWI535881B (zh) 2016-06-01
JP2013135176A (ja) 2013-07-08
KR20130075698A (ko) 2013-07-05
TW201341568A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101584631B1 (ko) 실리콘 산탄질화막의 형성 방법
KR100961805B1 (ko) 산화규소 함유 필름의 형성 방법
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
CN105734531A (zh) 半导体器件的制造方法、衬底处理方法及衬底处理装置
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
KR102133905B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201703146A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR20170091528A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20130055691A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
CN114026678A (zh) 半导体器件的制造方法、衬底处理装置及程序
TWI795844B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
TWI795711B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
CN110616412B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN115810542A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、及程序

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 5