JP6805347B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6805347B2
JP6805347B2 JP2019528953A JP2019528953A JP6805347B2 JP 6805347 B2 JP6805347 B2 JP 6805347B2 JP 2019528953 A JP2019528953 A JP 2019528953A JP 2019528953 A JP2019528953 A JP 2019528953A JP 6805347 B2 JP6805347 B2 JP 6805347B2
Authority
JP
Japan
Prior art keywords
substrate
film
raw material
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528953A
Other languages
English (en)
Other versions
JPWO2019012797A1 (ja
Inventor
敦 佐野
敦 佐野
中谷　公彦
公彦 中谷
樹 松岡
樹 松岡
亀田　賢治
賢治 亀田
島本　聡
聡 島本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2019012797A1 publication Critical patent/JPWO2019012797A1/ja
Application granted granted Critical
Publication of JP6805347B2 publication Critical patent/JP6805347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置（デバイス）の製造工程の一工程として、基板上に、シリコン（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）および窒素（Ｎ）を含む膜、すなわち、シリコン酸炭窒化膜（ＳｉＯＣＮ膜）を形成する処理が行われることがある（例えば特許文献１参照）。
特開２００６−３５１６９４号公報
本発明の目的は、基板上に形成される膜の組成の制御性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する工程と、前記基板に対して窒素および水素を含む第２原料を供給する工程と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する工程と、
前記基板に対して酸化剤を供給することで、前記第１層を酸化させて第２層を形成する工程と、
を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む膜を形成する技術が提供される。
本発明によれば、基板上に形成される膜の組成の制御性を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の基板処理シーケンスを示す図である。 本発明の一実施形態の基板処理シーケンスの変形例を示す図である。 本発明の一実施形態の基板処理シーケンスの変形例を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図４を参照しながら説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の下方には、反応管２０３と同心円状に、マニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）等の金属材料により構成され、上端および下端が開口した円筒形状に形成されている。マニホールド２０９の上端部は、反応管２０３の下端部に係合しており、反応管２０３を支持するように構成されている。マニホールド２０９と反応管２０３との間には、シール部材としてのＯリング２２０ａが設けられている。反応管２０３はヒータ２０７と同様に垂直に据え付けられている。主に、反応管２０３とマニホールド２０９とにより処理容器（反応容器）が構成される。処理容器の筒中空部には処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、マニホールド２０９の側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂが、それぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料（第１原料ガス）が、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料のことである。第１原料としては、有機シラザン化合物（第１有機シラザン化合物）を含むガス、例えば、ヘキサメチルジシラザン（［（ＣＨ３）３Ｓｉ］２ＮＨ）、略称：ＨＭＤＳＮ）ガスを用いることができる。なお、ＨＭＤＳＮは、１分子中に２つのＳｉ−Ｎ結合と６つのＳｉ−Ｃ結合とを含む原料である。
ガス供給管２３２ｂからは、Ｎおよび水素（Ｈ）を含む第２原料（第２原料ガス）が、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。第２原料としては、例えば、アンモニア（ＮＨ３）ガスを用いることができる。
ガス供給管２３２ｂからは、Ｏを含む酸化剤（酸化ガス）が、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。酸化剤としては、例えば、酸素（Ｏ２）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスが、それぞれＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。不活性ガスとしては、例えば、窒素（Ｎ２）ガスを用いることができる。Ｎ２ガスは、パージガス、キャリアガスとして作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１原料供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２原料供給系および酸化剤供給系がそれぞれ構成される。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。また、マニホールド２０９の下方には、シールキャップ２１９を降下させボート２１７を処理室２０１内から搬出した状態で、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシャッタ２１９ｓが設けられている。シャッタ２１９ｓは、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シャッタ２１９ｓの上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｃが設けられている。シャッタ２１９ｓの開閉動作（昇降動作や回動動作等）は、シャッタ開閉機構１１５ｓにより制御される。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５、シャッタ開閉機構１１５ｓ等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、シャッタ開閉機構１１５ｓによるシャッタ２１９ｓの開閉動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上にＳｉＯＣＮ膜を形成するシーケンス例について、図４を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作は、コントローラ１２１により制御される。
図４に示す基板処理シーケンスでは、
ウエハ２００に対して第１原料としてＨＭＤＳＮガスを供給するステップａと、ウエハ２００に対して第２原料としてＮＨ３ガスを供給するステップｂと、を含むセットを所定回数行うことで、Ｓｉ、ＣおよびＮを含む第１層（ＳｉＣＮ層）を形成するステップ１と、
ウエハ２００に対して酸化剤としてＯ２ガスを供給することで、第１層を酸化させて第２層（ＳｉＯＣＮ層）を形成するステップ２と、
を含むサイクルを所定回数行うことで、ウエハ２００上に、Ｓｉ、Ｏ、ＣおよびＮを含む第１膜（ＳｉＯＣＮ膜）を形成する成膜ステップを行う。
なお、図４に示す基板処理シーケンスは、ステップ１において、ステップａとステップｂとを同時に行うセットを１回行い、成膜ステップにおいて、ステップ１とステップ２とを非同時に行うサイクルを複数回（ｎ回）行う場合を示している。
また、図４に示す基板処理シーケンスは、成膜ステップの終了後、成膜ステップにおける処理温度（後述する第１温度）よりも高い処理温度下で、第１膜を熱処理（アニール）するアニールステップをさらに行う場合を示している。
本明細書では、図４に示す基板処理シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いることとする。
（ＨＭＤＳＮ＋ＮＨ３→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、シャッタ開閉機構１１５ｓによりシャッタ２１９ｓが移動させられて、マニホールド２０９の下端開口が開放される（シャッタオープン）。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって処理室２０１内が真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度（第１温度）となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、以下のステップ１，２を順次実施する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＨＭＤＳＮガスを供給するステップａと、処理室２０１内のウエハ２００に対してＮＨ３ガスを供給するステップｂと、を同時に行う。
具体的には、バルブ２４３ａ，２４３ｂを開き、ガス供給管２３２ａ，２３２ｂ内へＨＭＤＳＮガス、ＮＨ３ガスをそれぞれ流す。ＨＭＤＳＮガスおよびＮＨ３ガスは、それぞれ、ＭＦＣ２４１ａ，２４１ｂにより流量調整され、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給されて、処理室２０１内で混合され、排気管２３１から排気される。このとき、ウエハ２００に対してＨＭＤＳＮガス、ＮＨ３ガスが同時（一緒）に供給される。このときバルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＮ２ガスを流すようにしてもよい。
本ステップにおける処理条件としては、
処理温度（第１温度）：６５０〜８００℃、好ましくは、７００〜７５０℃
処理圧力：６７〜２６６６Ｐａ、好ましくは、１３３〜１３３３Ｐａ
ＨＭＤＳＮガス供給流量：１〜２０００ｓｃｃｍ
ＮＨ３ガス供給流量：１〜２０００ｓｃｃｍ
Ｎ２ガス供給流量（各ガス供給管）：０〜１００００ｓｃｃｍ
各ガス供給時間：１〜１２０秒
が例示される。
ここで述べた処理条件（温度条件、圧力条件）は、ＨＭＤＳＮガスとＮＨ３ガスとを同時に供給する場合に、適正な気相反応または表面反応を生じさせることができる条件である。この反応の過程において、ＨＭＤＳＮに含まれるＳｉ−Ｎ結合の少なくとも一部、および、ＨＭＤＳＮに含まれるＳｉ−Ｃ結合の少なくとも一部は、それぞれ、切断されることなく保持される。これにより、ウエハ２００上に形成される第１膜中に、Ｓｉ−Ｎ結合およびＳｉ−Ｃ結合をそれぞれ添加することが可能となる。結果として、第１膜のアッシング耐性（酸化耐性）やエッチング耐性（フッ化水素（ＨＦ）耐性）、すなわち、加工耐性を向上させることが可能となる。また、気相反応または表面反応を適正に進行させることにより、第１膜の膜厚均一性を向上させたり、処理室２０１内におけるパーティクルの発生を抑制して成膜処理の品質を向上させたりすることも可能となる。
上述の条件下でウエハ２００に対してＨＭＤＳＮガスとＮＨ３ガスとを同時に供給することにより、ウエハ２００の最表面上に、第１層（初期層）として、例えば１原子層（１分子層）未満から数原子層（数分子層）程度の厚さのＳｉ、ＮおよびＣを含む層（ＳｉＣＮ層）が形成される。第１層には、上述したように、ＨＭＤＳＮに含まれるＳｉ−Ｎ結合およびＳｉ−Ｃ結合がそれぞれ取り込まれることとなる。また、第１層には、ＮＨ３に含まれるＮ成分が取り込まれ、この取り込まれたＮ成分のうち少なくとも一部は第１層中でＳｉ−Ｎ結合を新たに構成することとなる。このようにして、第１層は、ウエハ２００に対してＨＭＤＳＮガスを単独で供給した場合に形成される層に比べ、Ｓｉ−Ｎ結合を多く含むＮリッチなＳｉＣＮ層となる。
ウエハ２００上に第１層を形成した後、バルブ２４３ａ，２４３ｂを閉じ、処理室２０１内へのＨＭＤＳＮガス、ＮＨ３ガスの供給をそれぞれ停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、バルブ２４３ｃ，２４３ｄを開き、処理室２０１内へＮ２ガスを供給する。Ｎ２ガスはパージガスとして作用する。
第１原料としては、ＨＭＤＳＮガスの他、テトラメチルジシラザン（［Ｈ（ＣＨ３）２Ｓｉ］２ＮＨ）、略称：ＴＭＤＳＮ）ガス等の有機シラザン化合物を含むガスを用いることができる。なお、ＴＭＤＳＮは、１分子中に２つのＳｉ−Ｎ結合と４つのＳｉ−Ｃ結合とを含む原料である。
第２原料としては、ＮＨ３ガスの他、ジアゼン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒化水素系ガスを用いることができる。第２原料として、Ｎソースとして作用するこれらのガスを用いる場合、ウエハ２００上に形成される第１膜中のＮ濃度を、増加させる方向に微調整することが可能となる。
また、第２原料としては、ＮＨ３ガスの他、アミンを含むガスを用いることもできる。このようなガスとしては、トリエチルアミン（（Ｃ２Ｈ５）３Ｎ、略称：ＴＥＡ）ガス、ジエチルアミン（（Ｃ２Ｈ５）２ＮＨ、略称：ＤＥＡ）ガス、モノエチルアミン（Ｃ２Ｈ５ＮＨ２、略称：ＭＥＡ）ガス等のエチルアミン系ガスや、トリメチルアミン（（ＣＨ３）３Ｎ、略称：ＴＭＡ）ガス、ジメチルアミン（（ＣＨ３）２ＮＨ、略称：ＤＭＡ）ガス、モノメチルアミン（ＣＨ３ＮＨ２、略称：ＭＭＡ）ガス等のメチルアミン系ガスや、トリプロピルアミン（（Ｃ３Ｈ７）３Ｎ、略称：ＴＰＡ）ガス、ジプロピルアミン（（Ｃ３Ｈ７）２ＮＨ、略称：ＤＰＡ）ガス、モノプロピルアミン（Ｃ３Ｈ７ＮＨ２、略称：ＭＰＡ）ガス等のプロピルアミン系ガスや、トリイソプロピルアミン（［（ＣＨ３）２ＣＨ］３Ｎ、略称：ＴＩＰＡ）ガス、ジイソプロピルアミン（［（ＣＨ３）２ＣＨ］２ＮＨ、略称：ＤＩＰＡ）ガス、モノイソプロピルアミン（（ＣＨ３）２ＣＨＮＨ２、略称：ＭＩＰＡ）ガス等のイソプロピルアミン系ガスや、トリブチルアミン（（Ｃ４Ｈ９）３Ｎ、略称：ＴＢＡ）ガス、ジブチルアミン（（Ｃ４Ｈ９）２ＮＨ、略称：ＤＢＡ）ガス、モノブチルアミン（Ｃ４Ｈ９ＮＨ２、略称：ＭＢＡ）ガス等のブチルアミン系ガスや、トリイソブチルアミン（［（ＣＨ３）２ＣＨＣＨ２］３Ｎ、略称：ＴＩＢＡ）ガス、ジイソブチルアミン（［（ＣＨ３）２ＣＨＣＨ２］２ＮＨ、略称：ＤＩＢＡ）ガス、モノイソブチルアミン（（ＣＨ３）２ＣＨＣＨ２ＮＨ２、略称：ＭＩＢＡ）ガス等のイソブチルアミン系ガスを用いることができる。第２原料として、ＮソースおよびＣソースとして作用するこれらのガスを用いる場合、ウエハ２００上に形成される第１膜中のＮ濃度およびＣ濃度を、それぞれ増加させる方向に微調整することが可能となる。
また、第２原料としては、有機ヒドラジン化合物を含むガスを用いることもできる。このようなガスとしては、モノメチルヒドラジン（（ＣＨ３）ＨＮ２Ｈ２、略称：ＭＭＨ）ガス、ジメチルヒドラジン（（ＣＨ３）２Ｎ２Ｈ２、略称：ＤＭＨ）ガス、トリメチルヒドラジン（（ＣＨ３）２Ｎ２（ＣＨ３）Ｈ、略称：ＴＭＨ）ガス等のメチルヒドラジン系ガスや、エチルヒドラジン（（Ｃ２Ｈ５）ＨＮ２Ｈ２、略称：ＥＨ）ガス等のエチルヒドラジン系ガスを用いることができる。第２原料として、ＮソースおよびＣソースとして作用するこれらのガスを用いる場合、ウエハ２００上に形成される第１膜中のＮ濃度およびＣ濃度を、それぞれ増加させる方向に微調整することが可能となる。
また、第２原料としては、１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含み、上述の第１有機シラザン化合物とは分子構造（化学構造）が異なる第２有機シラザン化合物を含むガスを用いることもできる。このようなガスとしては、例えば、第１原料としてＨＭＤＳＮガスを用いる場合、ＨＭＤＳＮガスとは異なるシリル基を有するＴＭＤＳＮガスを用いることができる。第２原料として、Ｓｉソース、ＮソースおよびＣソースとして作用するこれらのガスを用いる場合、ウエハ２００上に形成される第１膜中のＳｉ濃度、Ｎ濃度およびＣ濃度を、それぞれ増加させる方向に微調整することが可能となる。
不活性ガスとしては、Ｎ２ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の各種希ガスを用いることができる。この点は、後述するステップ２、アニールステップにおいても同様である。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層に対してＯ２ガスを供給する。
具体的には、バルブ２４３ｂ〜２４３ｄの開閉制御を、ステップ１における２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。Ｏ２ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＯ２ガスが供給される。
本ステップにおける処理条件としては、
処理圧力：１３３〜３９９９Ｐａ
Ｏ２ガス供給流量：１０００〜１００００ｓｃｃｍ
ガス供給時間：１〜１２０秒
が例示される。他の処理条件は、ステップ１における処理条件と同様とする。
上述の条件下でウエハ２００に対してＯ２ガスを供給することにより、ステップ１でウエハ２００上に形成された第１層の少なくとも一部を酸化させることができる。それにより、第１層中からＨ等を脱離させると共に、Ｏ２ガスに含まれるＯ成分を第１層中に取り込ませることが可能となる。第１層が酸化されることで、ウエハ２００上に、第２層として、Ｓｉ、Ｏ、ＣおよびＮを含む層であるシリコン酸炭窒化層（ＳｉＯＣＮ層）が形成される。
少なくとも上述の条件下では、第１層に含まれるＳｉ−Ｎ結合の少なくとも一部、および、第１層に含まれるＳｉ−Ｃ結合の少なくとも一部を、それぞれ切断することなく保持（維持）したまま、第２層中にそのまま取り込ませる（残存させる）ことが可能となる。すなわち、上述の条件下において、Ｏ２ガスによる第１層の酸化を、第１層に含まれるＳｉ−Ｎ結合およびＳｉ−Ｃ結合のそれぞれの少なくとも一部がそのままの形で残るよう、不飽和（不飽和酸化）とすることができる。
ウエハ２００上に第２層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内へのＯ２ガスの供給を停止する。そして、ステップ１と同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
酸化剤としては、Ｏ２ガスの他、亜酸化窒素（Ｎ２Ｏ）ガス、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ２）ガス、オゾン（Ｏ３）ガス、過酸化水素（Ｈ２Ｏ２）ガス、水蒸気（Ｈ２Ｏガス）、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガス等を用いることができる。酸化剤として、比較的酸化力が弱いＮ２Ｏガス、ＮＯガス、ＮＯ２ガスのような酸化窒素系ガスを用いることで、上述の酸化をソフトに行うことが可能となる。結果として、ウエハ２００上に形成される第１膜中にＣ成分やＮ成分を残しやすくなり、この膜を、加工耐性に優れた膜とすることが容易となる。特に、Ｎ２ＯガスはＯ２ガスやＮＯガス等に比べて酸化力が弱いことから、酸化剤としてＮ２Ｏガスを用いることにより、第１膜の組成の制御性をさらに高めることが可能となり、上述の効果をさらに得やすくなる。
［所定回数実施］
ステップ１，２を非同時に、すなわち、同期させることなく交互に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、第１膜として、所定組成および所定膜厚のＳｉＯＣＮ膜を形成することが可能となる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成される第２層の厚さを所望の膜厚よりも薄くし、第２層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
（アニールステップ）
成膜ステップが終了した後、ウエハ２００の温度を上述の第１温度よりも高い第２温度に変更（上昇）させる。その後、第２温度下で、ウエハ２００上に形成された第１膜に対してアニール処理を行う。このステップは、処理室２０１内の雰囲気を酸素非含有の雰囲気とした状態で行う。具体的には、ウエハ２００に対するＨＭＤＳＮガス、ＮＨ３ガス、Ｏ２ガスの供給をそれぞれ不実施とし、Ｎ２ガスの供給を実施した状態で行う。
ウエハ２００を第１温度よりも高い第２温度に加熱した状態でアニール処理を行うことにより、第１膜に含まれていた不純物を第１膜から脱離させることが可能となる。また、アニール処理を行うことにより、第１膜を構成する原子の原子間距離を縮め、第１膜を緻密化させることが可能となる。これらにより、第１膜の加工耐性をさらに高めることが可能となる。
本ステップにおける処理条件としては、
処理温度（第２温度）：８００〜１０００℃
処理圧力：６７〜１０１３２５Ｐａ
Ｎ２ガス供給流量：１０００〜５０００ｓｃｃｍ
アニール時間：１秒〜６０分
が例示される。
（アフターパージおよび大気圧復帰）
アニールステップが終了した後、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、マニホールド２０９の下端が開口されるとともに、処理済のウエハ２００が、ボート２１７に支持された状態でマニホールド２０９の下端から反応管２０３の外部に搬出（ボートアンロード）される。ボートアンロードの後は、シャッタ２１９ｓが移動させられ、マニホールド２０９の下端開口がＯリング２２０ｃを介してシャッタ２１９ｓによりシールされる（シャッタクローズ）。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、ウエハ２００上に形成される膜の組成の制御性を向上させることができ、以下に示す一つ又は複数の効果が得られる。
（ａ）第１原料として、１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含むＨＭＤＳＮガスを用いることにより、第１膜中に、Ｓｉ−Ｎ結合およびＳｉ−Ｃ結合を含ませることが容易となる。結果として、第１膜の誘電率の増加（ｋ値の増大）を抑制しつつ、この膜を、加工耐性、特にアッシング耐性に優れた膜とすることが可能となる。
（ｂ）ステップ１において、ウエハ２００に対してＨＭＤＳＮガスとＮＨ３ガスとを同時に供給することにより、ステップ１においてウエハ２００に対してＨＭＤＳＮガスを単独で供給する場合に比べ、ウエハ２００上に形成される第１膜へのＳｉ−Ｎ結合の添加量を増加させることが可能となる。結果として、第１膜が有する優れた加工耐性を、さらに向上させることが可能となる。
（ｃ）成膜ステップの後にアニールステップを行うことにより、第１膜を、不純物が少ない緻密な膜へと改質することが可能となる。これにより、第１膜の加工耐性をさらに向上させることが可能となる。
（ｄ）これらの効果は、ＨＭＤＳＮガス以外の上述の第１原料を用いる場合や、ＮＨ３ガス以外の上述の第２原料を用いる場合や、Ｏ２ガス以外の上述の酸化剤を用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態における成膜処理のシーケンスは、図４に示す態様に限定されず、以下の変形例のように変更することができる。また、これらの変形例は任意に組み合わせることができる。なお、特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の基板処理シーケンスの各ステップにおける処理手順、処理条件と同様とする。
（変形例１）
以下に示す基板処理シーケンスのように、ステップｂでは、第２原料として、ＮＨ３ガス以外のガス（例えばＴＥＡガス、ＴＭＤＳＮガス）を用いるようにしてもよい。また、ステップｂでは、第２原料として、複数種類のガスを組み合わせて用いる（例えば、ＮＨ３ガス＋ＴＥＡガス、ＴＭＤＳＮガス＋ＮＨ３ガス）ようにしてもよい。
（ＨＭＤＳＮ＋ＴＥＡ→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＮＨ３＋ＴＥＡ→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＴＭＤＳＮ→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＴＭＤＳＮ＋ＮＨ３→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、ウエハ２００上に形成される第１膜の組成を、より精密に制御することが可能となる。
（変形例２）
以下に示す基板処理シーケンスのように、ステップ１において、ステップａとステップｂとを同時に行うセットを複数回（ｍ回、ｍは２以上の整数）行うようにしてもよい。
[（ＨＭＤＳＮ＋ＮＨ３）×ｍ→Ｏ２］×ｎ→アニール ⇒ ＳｉＯＣＮ
[（ＨＭＤＳＮ＋ＴＥＡ）×ｍ→Ｏ２］×ｎ→アニール ⇒ ＳｉＯＣＮ
[（ＨＭＤＳＮ＋ＮＨ３＋ＴＥＡ）×ｍ→Ｏ２］×ｎ→アニール ⇒ ＳｉＯＣＮ
[（ＨＭＤＳＮ＋ＴＭＤＳＮ）×ｍ→Ｏ２］×ｎ→アニール ⇒ ＳｉＯＣＮ
[（ＨＭＤＳＮ＋ＴＭＤＳＮ＋ＮＨ３）×ｍ→Ｏ２］×ｎ→アニール ⇒ ＳｉＯＣＮ
本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、ステップａとステップｂとを同時に行うセットを複数回行うことにより、すなわち、ステップａとステップｂとをそれぞれ間欠的に複数回行うことにより、ステップ１における気相反応を適正に抑制し、ウエハ２００上に形成される第１膜のウエハ面内膜厚均一性を向上させたり、処理室２０１内におけるパーティクルの発生を抑制して基板処理の品質を向上させたりすることが可能となる。また、ウエハ２００上に形成される第１膜中におけるＯ濃度に対するＳｉ濃度、Ｎ濃度およびＣ濃度を、それぞれ増加させる方向に微調整することが可能となる。
（変形例３）
図５や以下に示す基板処理シーケンスのように、ステップ１において、ステップａと、ステップｂと、を非同時に行うようにしてもよい。すなわち、ステップａと、ステップｂと、ステップ２と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うようにしてもよい。この場合、各ステップの実施順序は入れ替えてもよい。また、１サイクル毎にステップｂやステップ２等を複数回行うようにしてもよい。また、１サイクル毎にステップｂを複数回行う場合、そのうちの初回分をステップａと同時に行うようにしてもよい。
（ＨＭＤＳＮ→ＮＨ３→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ→Ｏ２→ＮＨ３）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＮＨ３→ＮＨ３→Ｏ２）→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＮＨ３→Ｏ２→ＮＨ３）×ｎ→アニール ⇒ ＳｉＯＣＮ
（ＨＭＤＳＮ＋ＮＨ３→Ｏ２→ＮＨ３→Ｏ２）×ｎ→アニール ⇒ ＳｉＯＣＮ
本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、ウエハ２００上に形成される第１膜の組成を、より精密に制御することが可能となる。
（変形例４）
図４に示す基板処理シーケンスでは、ステップ１において、ＨＭＤＳＮガスの供給およびＮＨ３ガスの供給をそれぞれ連続的に行うようにしているが、本実施形態はこのような態様に限定されない。例えば、図６に示すように、ステップ１において、ＨＭＤＳＮガスの供給を連続的に行い、その間、ＮＨ３ガスの供給を間欠的に複数回行うようにしてもよい。また例えば、ステップ１において、ＮＨ３ガスの供給を連続的に行い、その間、ＨＭＤＳＮガスの供給を間欠的に複数回行うようにしてもよい。また例えば、ステップ１において、ＨＭＤＳＮガスの供給およびＮＨ３ガスの供給の両方を間欠的に複数回行うようにしてもよい。すなわち、ステップ１では、ステップａおよびステップｂのうち少なくともいずれかを間欠的に行うセットを所定回数行うようにしてもよい。
本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、ステップａおよびステップｂのうち少なくともいずれかを間欠的に行うことにより、ステップ１における気相反応を適正に抑制し、ウエハ２００上に形成される第１膜のウエハ面内膜厚均一性を向上させたり、処理室２０１内におけるパーティクルの発生を抑制して基板処理の品質を向上させたりすることが可能となる。
（変形例５）
以下に示す基板処理シーケンスのように、第１膜を形成するステップと、Ｓｉ、Ｏ、ＣおよびＮを含み第１膜とは化学組成が異なる第２膜を形成するステップと、を交互に所定回数（ｎ３回、ｎ３は１以上の整数）行う（繰り返す）ことで、ウエハ２００上に、第１膜と第２膜とがナノレベルで交互に積層されてなる積層膜（ナノラミネート膜）を形成するようにしてもよい。
［（ＨＭＤＳＮ＋ＮＨ３→Ｏ２）×ｎ１→（ＨＭＤＳＮ→Ｏ２）×ｎ２］×ｎ３→アニール ⇒ ＳｉＯＣＮ
［（ＨＭＤＳＮ＋ＮＨ３→Ｏ２）×ｎ１→（ＨＭＤＳＮ＋Ｎ２Ｏ）×ｎ２］×ｎ３→アニール ⇒ ＳｉＯＣＮ
［（ＨＭＤＳＮ＋ＮＨ３→Ｏ２）×ｎ１→（ＨＭＤＳＮ＋ＴＭＤＳＮ＋Ｎ２Ｏ）×ｎ２］×ｎ３→アニール ⇒ ＳｉＯＣＮ
第１膜は、図４に示す基板処理シーケンスと同様、ステップ１とステップ２とを含むサイクルを所定回数（ｎ１回、ｎ１は１以上の整数）行うことで形成することができる。
第２膜は、ウエハ２００に対して第３原料として例えばＨＭＤＳＮガスを供給することで、Ｓｉ、ＣおよびＮを含む第３層（ＳｉＣＮ層）を形成するステップ３と、ウエハ２００に対して酸化剤として例えばＯ２ガスやＮ２Ｏガスを供給することで、第３層を酸化させて第４層（ＳｉＯＣＮ層）を形成するステップ４と、を含むサイクルを所定回数（ｎ２回、ｎ２は１以上の整数）行うことで形成することができる。
ステップ３の処理手順、処理条件は、ステップａにおけるそれらと同様とすることができ、ステップ４の処理手順、処理条件は、ステップ２におけるそれらと同様とすることができる。第２膜を形成する際、ステップ３とステップ４とを非同時に行ってもよく、同時に行ってもよい。ステップ３とステップ４とを非同時に行う場合、ステップ４で供給する酸化剤として、酸化力の比較的強いＯ２ガス等を用いるのが好ましい。ステップ３とステップ４とを同時に行う場合、ステップ４におけるＯ２ガスの供給流量を微小量とするか、ステップ４で供給する酸化剤として、酸化力の比較的弱いＮ２Ｏガス等を用いるのが好ましい。
第３原料としては、第１原料と同様、１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む有機シラザン化合物を含むガスを用いることができる。上述の基板処理シーケンスのように、第３原料の分子構造と第１原料の分子構造とを、同一とすることができる。
アニール温度は、ステップ１〜４における処理温度（ウエハ２００の温度）よりも高い温度とするのが好ましい。
本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、第１膜および第２膜の膜厚をそれぞれ５ｎｍ以下、好ましくは１ｎｍ以下とすることで、最終的に形成される積層膜を、積層方向において統一された特性を有し、膜全体として一体不可分の特性を有するナノラミネート膜とすることができる。第１膜の組成と第２膜の組成とを異ならせることにより、最終的に形成される積層膜の組成比を、広範囲に制御することが可能となる。
（変形例６）
図４に示す基板処理シーケンス、および、上述の各変形例においては、酸化剤を連続的に供給するようにしてもよい。例えば、サイクルを所定回数行う際、ステップ２やステップ４だけでなく、ステップ１やステップ３においても、処理室２０１内へ酸化剤を供給するようにしてもよい。本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、本変形例によれば、ウエハ２００上に形成された第１膜や第２膜の酸化、すなわち、膜からの不純物の脱離や膜の緻密化をより促すことが可能となる。結果として、最終的に形成される膜を、誘電率がより低く、加工耐性がより優れた膜とすることが可能となる。
また、処理室２０１内への酸化剤の供給を、処理室２０１内への第１原料〜第３原料の供給よりも先行して開始するようにしてもよい。本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、本変形例によれば、成膜初期の状態を改善させることが可能となる。例えば、成膜処理の下地の表面層を改質することができ、インキュベーションタイムを短縮させたり、成膜初期の膜質を改善させたりすることが可能となる。
（変形例７）
図４に示す基板処理シーケンス、および、上述の各変形例においては、第１原料〜第３原料、酸化剤のうち少なくともいずれかの供給流量を、サイクル毎、或いは、セット毎に変化させてもよい。本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、本変形例によれば、ウエハ２００上に形成される第１膜や第２膜の組成や特性を微調整したり、膜厚方向に変化させたりすることが可能となる。
（変形例８）
図４に示す基板処理シーケンス、および、上述の各変形例においては、アニール処理を不実施としてもよい。アニール処理を不実施としても上述の効果が得られる。但し、アニール処理を実施した方が、最終的に形成される膜の加工耐性をより高めることが可能となる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、成膜ステップと、アニールステップとを同一の処理室２０１内にて（ｉｎ−ｓｉｔｕで）行う例について説明したが、成膜ステップとアニールステップとをそれぞれ異なる処理室内にて（ｅｘ−ｓｉｔｕで）行ってもよい。ｉｎ−ｓｉｔｕで両ステップを行えば、途中、ウエハ２００が大気曝露されることなく、ウエハ２００を真空下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことができる。ｅｘ−ｓｉｔｕで両ステップを行えば、それぞれの処理室内の温度を例えば各工程での処理温度又はそれに近い温度に予め設定しておくことができ、温度調整に要する時間を短縮させ、生産効率を高めることができる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、基板処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
２００ ウエハ（基板）

Claims (16)

  1. 基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する工程と、前記基板に対して窒素および水素を含む第２原料を供給する工程と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する工程と、
    前記基板に対して酸化剤を供給することで、前記第１層を酸化させて第２層を形成する工程と、
    を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する工程と、
    前記基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第３原料を供給することで、シリコン、炭素および窒素を含む第３層を形成する工程と、
    前記基板に対して酸化剤を供給することで、前記第３層を酸化させて第４層を形成する工程と、
    を含むサイクルを所定回数行うことで、前記第１膜上に、シリコン、酸素、炭素および窒素を含み前記第１膜とは化学組成が異なる第２膜を形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記第１原料は、第１有機シラザン化合物を含み、
    前記第２原料は、アンモニア、アミン、有機ヒドラジン化合物、および、１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含み前記第１有機シラザン化合物とは分子構造が異なる第２有機シラザン化合物のうち少なくとも１つを含む請求項１に記載の半導体装置の製造方法。
  3. 前記セットは、前記第１原料を供給する工程と、前記第２原料を供給する工程とを、同時に行うことを含み、
    前記サイクルは、前記第１層を形成する工程と、前記第２層を形成する工程とを、非同時に行うことを含む請求項１または２に記載の半導体装置の製造方法。
  4. 前記セットは、前記第１原料を供給する工程と、前記第２原料を供給する工程とを、非同時に行うことを含み、
    前記サイクルは、前記第１層を形成する工程と、前記第２層を形成する工程とを、非同時に行うことを含む請求項１または２に記載の半導体装置の製造方法。
  5. 前記セットは、前記第１原料を供給する工程および前記第２原料を供給する工程のうち少なくともいずれかを間欠的に行うことを含む請求項１または２に記載の半導体装置の製造方法。
  6. 前記第２膜を形成する工程における前記サイクルは、前記第３層を形成する工程と、前記第４層を形成する工程とを、非同時に行うことを含む請求項１または２に記載の半導体装置の製造方法。
  7. 前記第２膜を形成する工程における前記サイクルは、前記第３層を形成する工程と、前記第４層を形成する工程とを、同時に行うことを含む請求項１または２に記載の半導体装置の製造方法。
  8. 前記第３原料の分子構造は、前記第１原料の分子構造と同一である請求項１または２に記載の半導体装置の製造方法。
  9. 前記第１膜を形成する工程と、前記第２膜を形成する工程と、を交互に複数回繰り返すことで、前記基板上に、前記第１膜と前記第２膜とが交互に積層されてなる積層膜を形成する工程を、さらに有する請求項１または２に記載の半導体装置の製造方法。
  10. 基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する工程と、前記基板に対して窒素および水素を含む第２原料を供給する工程と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する工程と、
    前記基板に対して酸化剤を供給することで、前記第１層を酸化させて第２層を形成する工程と、
    を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する工程と、
    前記第１膜を形成する工程における処理温度よりも高い処理温度下で、前記第１膜をアニールする工程と、
    を有する半導体装置の製造方法。
  11. 前記第１膜を形成する工程および前記第２膜を形成する工程における処理温度よりも高い処理温度下で、前記第１膜および前記第２膜をアニールする工程を、さらに有する請求項１または２に記載の半導体装置の製造方法。
  12. 前記積層膜を形成する工程における処理温度よりも高い処理温度下で、前記積層膜をアニールする工程を、さらに有する請求項９に記載の半導体装置の製造方法。
  13. 基板に対する処理が行われる処理室と、
    前記処理室内の基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する第１原料供給系と、
    前記処理室内の基板に対して窒素および水素を含む第２原料を供給する第２原料供給系と、
    前記処理室内の基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第３原料を供給する第３原料供給系と、
    前記処理室内の基板に対して酸化剤を供給する酸化剤供給系と、
    前記処理室内において、基板に対して前記第１原料を供給する処理と、前記基板に対して前記第２原料を供給する処理と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する処理と、前記基板に対して前記酸化剤を供給することで、前記第１層を酸化させて第２層を形成する処理と、を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する処理と、前記基板に対して前記第３原料を供給することで、シリコン、炭素および窒素を含む第３層を形成する処理と、前記基板に対して酸化剤を供給することで、前記第３層を酸化させて第４層を形成する処理と、を含むサイクルを所定回数行うことで、前記第１膜上に、シリコン、酸素、炭素および窒素を含み前記第１膜とは化学組成が異なる第２膜を形成する処理と、を行わせるように、前記第１原料供給系、前記第２原料供給系、および前記酸化剤供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  14. 基板に対する処理が行われる処理室と、
    前記処理室内の基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する第１原料供給系と、
    前記処理室内の基板に対して窒素および水素を含む第２原料を供給する第２原料供給系と、
    前記処理室内の基板に対して酸化剤を供給する酸化剤供給系と、
    前記処理室内の基板の温度を調整する温度調整部と、
    前記処理室内において、基板に対して前記第１原料を供給する処理と、前記基板に対して前記第２原料を供給する処理と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する処理と、前記基板に対して前記酸化剤を供給することで、前記第１層を酸化させて第２層を形成する処理と、を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する処理と、前記第１膜を形成する処理における処理温度よりも高い処理温度下で、前記第１膜をアニールする処理と、を行わせるように、前記第１原料供給系、前記第２原料供給系、前記酸化剤供給系、および前記温度調整部を制御するよう構成される制御部と、
    を有する基板処理装置。
  15. 基板処理装置の処理室内において、
    基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する手順と、前記基板に対して窒素および水素を含む第２原料を供給する手順と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する手順と、
    前記基板に対して酸化剤を供給することで、前記第１層を酸化させて第２層を形成する手順と、
    を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する手順と、
    前記基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第３原料を供給することで、シリコン、炭素および窒素を含む第３層を形成する手順と、
    前記基板に対して酸化剤を供給することで、前記第３層を酸化させて第４層を形成する手順と、
    を含むサイクルを所定回数行うことで、前記第１膜上に、シリコン、酸素、炭素および窒素を含み前記第１膜とは化学組成が異なる第２膜を形成する手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
  16. 基板処理装置の処理室内において、
    基板に対して１分子中に少なくとも２つのＳｉ−Ｎ結合と少なくとも１つのＳｉ−Ｃ結合とを含む第１原料を供給する手順と、前記基板に対して窒素および水素を含む第２原料を供給する手順と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第１層を形成する手順と、
    前記基板に対して酸化剤を供給することで、前記第１層を酸化させて第２層を形成する手順と、
    を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む第１膜を形成する手順と、
    前記第１膜を形成する工程における処理温度よりも高い処理温度下で、前記第１膜をアニールする手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2019528953A 2017-07-13 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム Active JP6805347B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017137099 2017-07-13
JP2017137099 2017-07-13
PCT/JP2018/018354 WO2019012797A1 (ja) 2017-07-13 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2019012797A1 JPWO2019012797A1 (ja) 2020-05-21
JP6805347B2 true JP6805347B2 (ja) 2020-12-23

Family

ID=65001970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528953A Active JP6805347B2 (ja) 2017-07-13 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US11094532B2 (ja)
JP (1) JP6805347B2 (ja)
KR (1) KR102334832B1 (ja)
WO (1) WO2019012797A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6910387B2 (ja) * 2019-03-05 2021-07-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP7224217B2 (ja) * 2019-03-15 2023-02-17 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017383A2 (en) 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2006351694A (ja) 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
US8530361B2 (en) * 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
JP5233562B2 (ja) 2008-10-04 2013-07-10 東京エレクトロン株式会社 成膜方法及び成膜装置
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
JP2011192875A (ja) * 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6151335B2 (ja) * 2011-01-14 2017-06-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101378478B1 (ko) * 2011-03-23 2014-03-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP5806612B2 (ja) * 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
US10279959B2 (en) * 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
US9831083B2 (en) 2013-09-27 2017-11-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6246558B2 (ja) * 2013-10-29 2017-12-13 東京エレクトロン株式会社 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
US10566187B2 (en) * 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
TWI716333B (zh) * 2015-03-30 2021-01-11 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 碳矽烷與氨、胺類及脒類之觸媒去氫耦合
KR102412614B1 (ko) * 2015-10-22 2022-06-23 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US9786491B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
JP2017168788A (ja) * 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10186420B2 (en) * 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US9947769B1 (en) * 2016-11-29 2018-04-17 Globalfoundries Inc. Multiple-layer spacers for field-effect transistors
CN110622298B (zh) * 2017-05-13 2023-09-22 应用材料公司 用于高质量间隙填充方案的循环可流动沉积和高密度等离子体处理处理

Also Published As

Publication number Publication date
WO2019012797A1 (ja) 2019-01-17
KR20200017471A (ko) 2020-02-18
US20200152444A1 (en) 2020-05-14
JPWO2019012797A1 (ja) 2020-05-21
US11094532B2 (en) 2021-08-17
KR102334832B1 (ko) 2021-12-06

Similar Documents

Publication Publication Date Title
JP6980624B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6806719B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6805347B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102365948B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7170750B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2022037028A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2021111679A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2019087445A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20200121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201203

R150 Certificate of patent or registration of utility model

Ref document number: 6805347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250