KR102133905B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102133905B1
KR102133905B1 KR1020180109033A KR20180109033A KR102133905B1 KR 102133905 B1 KR102133905 B1 KR 102133905B1 KR 1020180109033 A KR1020180109033 A KR 1020180109033A KR 20180109033 A KR20180109033 A KR 20180109033A KR 102133905 B1 KR102133905 B1 KR 102133905B1
Authority
KR
South Korea
Prior art keywords
bond
layer
temperature
substrate
forming
Prior art date
Application number
KR1020180109033A
Other languages
English (en)
Other versions
KR20190035512A (ko
Inventor
기미히코 나카타니
겐지 가메다
아츠시 사노
다츠루 마츠오카
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190035512A publication Critical patent/KR20190035512A/ko
Priority to KR1020200084037A priority Critical patent/KR102288228B1/ko
Application granted granted Critical
Publication of KR102133905B1 publication Critical patent/KR102133905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판 상에 형성되는 막의 단차 피복성을 향상시킨다. 제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 제2 화학 결합의 수에 대한 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료를, 제2 온도 이상 제1 온도 미만의 온도 하에서, 기판에 대하여 공급함으로써 제1 층을 형성하는 공정을 소정 횟수 행한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판에 대하여 원료를 공급함으로써, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2010-153776호 공보
본 발명은 기판 상에 형성되는 막의 단차 피복성을 향상시키는 것을 목적으로 한다.
본 발명의 일 형태에 의하면,
제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 상기 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 상기 제2 화학 결합의 수에 대한 상기 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료를, 상기 제2 온도 이상 상기 제1 온도 미만의 온도 하에서, 기판에 대하여 공급함으로써 제1 층을 형성하는 공정을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 막의 단차 피복성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이다.
도 5는 HMDSN이 갖는 제1 화학 결합, 제2 화학 결합을 모식적으로 도시하는 도면이다.
도 6의 (a)는 원료가 갖는 제1 화학 결합의 종류를 예시하는 표이며, (b)는 원료가 갖는 제2 화학 결합의 종류를 예시하는 표이다.
도 7은 원료의 종류를 예시하는 표이다.
도 8의 (a)는 원료로서 HMDSN을 사용한 경우에 있어서의 성막 반응의 모습을 도시하는 모식도이며, (b)는 원료로서 BDEAS를 사용한 경우에 있어서의 성막 반응의 모습을 도시하는 모식도이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 주로, 도 1 내지 도 5를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류측부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 제2 화학 결합의 수에 대한 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료(원료 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다.
도 6의 (a)에, 원료에 포함될 수 있는 제1 화학 결합의 종류와 그것들의 절단 온도(제1 온도)를 예시한다. 또한, 도 6의 (b)에, 원료에 포함될 수 있는 제2 화학 결합의 종류와 그것들의 절단 온도(제2 온도)를 예시한다. 도 6의 (a) 및 도 6의 (b)에 도시하는 바와 같이, 제1 화학 결합 및 제2 화학 결합은 모두, 형성되는 막을 구성하는 주 원소인 실리콘(Si)과 특정 원소의 결합이다. 즉, 제1 화학 결합 및 제2 화학 결합 각각에서의 결합 원소의 적어도 하나는 Si를 포함한다. 또한, 여기서 말하는 절단 온도(제1 온도, 제2 온도)란, 원료가 단독으로 처리실(201) 내에 존재했을 경우에, 원료가 갖는 특정한 화학 결합(제1 화학 결합, 제2 화학 결합)을 열에 의해 절단할 수 있는 온도를 말한다. 제1 화학 결합과 제2 화학 결합을 갖는 원료를 제2 온도 이상 제1 온도 미만의 소정의 온도로 가열함으로써, 제1 화학 결합을 절단하지 않고 유지하고, 제2 화학 결합을 절단하여, 제1 화학 결합을 포함하는 중간체를 생성하는 것이 가능하게 된다. 본 명세서에서는, 원료에 1 분자 중에 포함되는 제2 화학 결합의 수에 대한 제1 화학 결합의 수의 비율(제1 화학 결합의 수/제2 화학 결합의 수)을 비율 X라고도 칭한다. 비율 X가 큰 원료, 구체적으로는, 비율 X가 3 이상이 되는 원료를 상술한 온도 하에서 열분해시킴으로써, 제1 화학 결합을 많이 포함하는 중간체를 생성하는 것이 가능하게 된다.
제1 화학 결합과 제2 화학 결합을 갖고 비율 X가 3 이상이 되는 원료로서는, 예를 들어 R3Si-NH-SiR3의 구조식으로 표현되는 알킬실라잔 화합물(이하, 간단히 실라잔 화합물이라고도 칭함)을 사용하는 것이 가능하다. 실라잔 화합물이란, Si와 질소(N)를 골격으로 하는 화합물이다. 여기에서 말하는 R이란, 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기 등의 알킬기를 의미하고 있다. 이 실라잔 화합물은, Si 소스로서뿐만 아니라, N 소스 및 C 소스로서도 작용한다.
상술한 실라잔 화합물로서는, 예를 들어 헥사메틸디실라잔([(CH3)3Si]2NH), 약칭: HMDSN) 가스를 사용할 수 있다. HMDSN이 갖는 복수의 화학 결합 중, Si-R 결합은, HMDSN이 단독으로 처리실(201) 내에 존재했을 경우에, 제1 온도(예를 들어 850℃) 미만의 온도에서 절단되기 어렵고, 제1 온도 이상의 온도에서 절단되기 쉬운 특성을 갖는 결합이며, 제1 화학 결합에 상당한다. HMDSN에서의 Si-R 결합이란, Si와 알킬기의 결합에서의 Si-C 결합, 즉, Si와 메틸기의 결합에서의 Si-C 결합이다. 또한, HMDSN이 갖는 화학 결합 중, Si-NH-Si 결합에서의 Si-N 결합은, HMDSN이 단독으로 처리실(201) 내에 존재했을 경우에 제2 온도(예를 들어 600℃) 이상의 온도에서 절단되기 쉬운 특성을 갖는 결합이며, 제2 화학 결합에 상당한다.
도 5에, HMDSN 분자가 갖는 제1 화학 결합을 실선으로, 제2 화학 결합을 파선으로 각각 모식적으로 도시한다. 도 5에 도시한 바와 같이, HMDSN은, 1 분자 중에 6개의 제1 화학 결합과, 2개의 제2 화학 결합을 갖고 있다. HMDSN에서의 비율 X의 값은 3(=6/2)이다. 비율 X가 3 이상인 이러한 물질을 원료로서 사용할 경우, 비율 X가 3 미만인 물질을 원료로서 사용할 경우에 비해, 웨이퍼(200) 상에 형성되는 막의 단차 피복성을 향상시키는 것이 가능하게 된다. 이 점에 대해서는 후술한다.
가스 공급관(232b)으로부터는, 반응체(반응 가스)로서, 예를 들어 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232a)으로부터는, 반응체(반응 가스)로서, 예를 들어 수소(H) 함유 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. H 함유 가스를 단체로 사용해도 산화 작용은 얻어지지 않는다. 그러나, H 함유 가스는, 특정한 조건 하에서 O 함유 가스와 반응함으로써 원자상 산소(atomic oxygen, O) 등의 산화종을 생성하여, 산화 처리의 효율을 향상시킨다. 그 때문에, H 함유 가스는, O 함유 가스와 마찬가지로 산화제에 포함해서 생각할 수 있다. 본 명세서에서 산화제라는 말을 사용한 경우에는, O 함유 가스만을 포함하는 경우, 또는 O 함유 가스와 H 함유 가스의 양쪽을 포함하는 경우가 있다. H 함유 가스로서는, 예를 들어 수소(H2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료(원료 가스) 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 반응체(O 함유 가스) 공급계가 구성된다. 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 반응체(H 함유 가스) 공급계가 구성된다. O 함유 가스 공급계는, 후술하는 성막 처리에서 산화제 공급계로서 기능한다. H 함유 가스 공급계를 산화제 공급계에 포함해서 생각해도 된다. 또한, 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243d)와 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에 대한 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램과, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에 대한 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는, 제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 제2 화학 결합의 수에 대한 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료로서 HMDSN 가스를, 제2 온도 이상 제1 온도 미만의 온도 하에서, 웨이퍼(200)에 대하여 공급함으로써 제1 층을 형성하는 스텝 1을 소정 횟수 행함으로써, 웨이퍼(200) 상에 막으로서, Si, O, C 및 N을 포함하는 막인 실리콘 산탄질화막(SiOCN막)을 형성한다.
또한, 도 4에 도시하는 성막 시퀀스는, 웨이퍼(200)에 대하여 반응체로서의 O2 가스 및 H2 가스를 공급함으로써 제1 층을 개질시켜, 제2 층을 형성하는 스텝 2를 더 갖고, 제1 층을 형성하는 스텝 1과, 제2 층을 형성하는 스텝 2를 비동시에 행하는 사이클을, 소정 횟수 행하는 것을 포함한다.
본 명세서에서는, 도 4에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도 마찬가지의 표기를 사용하는 것으로 한다.
(HMDSN→O2+H2)×n⇒SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1, 2를 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HMDSN 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 HMDSN 가스를 흘린다. HMDSN 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HMDSN 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도: 제2 온도(600℃) 이상 제1 온도(850℃) 미만, 바람직하게는 700 내지 800℃
처리 압력: 1 내지 20Torr(133 내지 2666Pa)
HMDSN 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 5 내지 60초
가 예시된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HMDSN 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에 제1 층(초기층)으로서, Si, C 및 N을 포함하는 층(SiCN층)이 형성된다. 도 8의 (a)에, 웨이퍼(200) 상에 제1 층이 형성될 때의 반응 모습을 모식적으로 도시한다.
도 8의 (a)에 도시하는 바와 같이, 상술한 조건 하에서는, HMDSN에 포함되는 제1 화학 결합(Si-R 결합)을 절단하지 않고 유지하고, 제2 화학 결합(Si-N 결합)을 절단하는 것이 가능하게 된다. 그리고, 제2 화학 결합이 절단되어, HMDSN이 분해함으로써 생성된 제1 화학 결합을 포함하는 중간체(이하, 간단히 중간체라고도 칭함)를, 웨이퍼(200) 상에 흡착시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 대한 제1 층의 형성을, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서, 바람직하게는 중간체의 공급 율속이 아니라, 중간체의 표면 반응 율속이 되는 상황 하에서 진행시키는 것이 가능하게 된다. 왜냐하면, 제1 화학 결합을 큰 비율로 포함하는 중간체를 웨이퍼(200) 상에 흡착시킴으로써, 웨이퍼(200)의 표면을, 제1 온도 미만의 온도에서는 절단되기 어려운 제1 화학 결합(Si-R 결합)에 의해 종단시키는 것이 가능하게 되기 때문이다. 웨이퍼(200)의 표면, 즉, 웨이퍼(200) 상에 흡착된 중간체의 표면은, 예를 들어 알킬기(여기서는 메틸기)에 의해 종단된 상태가 되어, 적어도 상술한 처리 조건 하에서는, 미 결합손(댕글링 본드)을 발생시키기 어려운 불활성의 (안정된)면이 된다. 그 때문에, 제1 화학 결합을 포함하는 중간체가 흡착된 웨이퍼(200)에 대하여 다른 중간체를 공급해도, 웨이퍼(200)의 표면(알킬기로 종단된 중간체의 표면)에 대한 다른 중간체의 새로운 흡착을 억제하는 것이 가능하게 된다. 이러한 이유로 인해, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서, 제1 층의 형성을 진행시키는 것이 가능하게 된다. 중간체의 표면 반응 율속이 우세해지는 상황 하에서 제1 층의 형성을 진행시킴으로써, 웨이퍼(200) 상에 형성되는 SiOCN막의 단차 피복성을 향상시키거나, 웨이퍼 면내 막 두께 균일성을 향상시키거나, 이 막의 막 두께 제어성을 향상시키거나 하는 것이 가능하게 된다. 또한, 도 8의 (a)에서는, N 비함유의 중간체가 웨이퍼(200)의 표면에 흡착된 상태를 예시하고 있지만, N을 포함하는 중간체도 웨이퍼(200)의 표면에 흡착된다. 이 경우도, 중간체의 표면은, 알킬기에 의해 종단된 상태가 된다.
또한, 처리 온도가 제2 온도(600℃) 미만이 되면, HMDSN에 포함되는 제2 화학 결합의 절단이 곤란해져, 제1 화학 결합을 포함하는 중간체의 생성이 어려워지는 경우가 있다. 결과로서, 웨이퍼(200) 상에 대한 제1 층의 형성이 곤란해지는 경우가 있다. 처리 온도를 600℃ 이상의 온도로 함으로써, HMDSN에 포함되는 제2 화학 결합을 절단할 수 있어, 제1 화학 결합을 포함하는 중간체를 생성하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 대한 제1 층의 형성이 가능하게 되어, 실용적인 성막 레이트가 얻어지게 된다. 처리 온도를 700℃ 이상의 온도로 함으로써, 여기에서 설명한 효과가 보다 확실하게 얻어지게 된다.
또한, 처리 온도가 제1 온도(850℃) 이상이 되면, HMDSN에 포함되는 제1 화학 결합을 절단하지 않고 유지하는 것이 곤란해지는 경우가 있다. 결과로서, 제1 층을 형성할 때, 중간체의 표면 반응 율속보다도, 중간체의 공급 율속이 더 우세해지는 경우가 있다. 처리 온도를 850℃ 미만의 온도로 함으로써 HMDSN에 포함되는 제1 화학 결합을 절단하지 않고 유지하는 것이 가능하게 된다. 이에 의해, 제1 층의 형성을, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서 진행시키는 것이 가능하게 되고, 결과적으로, 최종적으로 형성되는 SiOCN막의 단차 피복성을 향상시키는 등의 상술한 효과가 얻어지게 된다. 처리 온도를 800℃ 이하의 온도로 함으로써, 여기에서 설명한 효과가 보다 확실하게 얻어지게 된다.
따라서, 스텝 1에서의 처리 조건(특히, 처리 온도)은, 상술한 범위 내의 소정의 조건으로 하는 것이 바람직하다. 상술한 처리 조건은, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 조건이라고도 할 수 있다.
또한, 상술한 효과를 얻기 위해서는, HMDSN 가스와 같은, 비율 X의 값이 3 이상인 물질을 원료로서 사용하는 것이 바람직하다. 비율 X의 값이 3 미만인 물질을 원료로서 사용할 경우, 원료가 분해함으로써 생성되는 중간체에 포함되는 제1 화학 결합이 과소해지는 경우가 있다. 이 경우, 웨이퍼(200)의 표면을, 제1 온도 미만의 온도에서는 절단되기 어려운 제1 화학 결합에 의해 종단시키는 것은 곤란해져, 제1 층의 형성을, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서 진행시키는 것은 어려워진다. 결과로서, 웨이퍼(200) 상에 형성되는 SiOCN막의 단차 피복성 등을 향상시키는 등의 상술한 효과가 얻어지기 어려워진다. 또한, 원료로서, 제1 화학 결합만을 갖고 제2 화학 결합을 갖고 있지 않은 물질, 즉, 비율 X의 값이 무한대인 물질을 사용하는 경우, 제1 화학 결합을 갖는 중간체를 생성하는 것이 곤란해진다. 결과로서, 웨이퍼(200) 상에 대한 제1 층의 형성이 진행되기 어려워져, 실용적인 성막 레이트를 얻는 것은 곤란해진다.
웨이퍼(200) 상에 제1 층을 형성한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에 대한 HMDSN 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료로서는, R3Si-NH-SiR3의 구조식으로 표현되는 HMDSN 가스 이외의 다양한 실라잔 화합물을 적합하게 사용할 수 있다. 도 7에 도시하는 바와 같이, 상술한 구조식으로 표현되는 실라잔 화합물은, 1 분자 중에 6개의 제1 화학 결합(Si-R 결합)과, 2개의 제2 화학 결합(Si-N 결합)을 갖는다. 상술한 구조식으로 표현되는 실라잔 화합물에서의 비율 X의 값은 3이 되므로, 이 물질을 원료로서 사용함으로써, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서, 제1 층의 형성을 진행시키는 것이 가능하게 된다. 결과로서, 최종적으로 형성되는 SiOCN막의 단차 피복성을 향상시키는 등의 효과가 얻어지게 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 2에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내에 O2 가스와 H2 가스를 서로 다른 노즐로부터 따로따로 공급하고, 이들 가스를 처리실(201) 내에서 혼합시켜 반응시킨다. 구체적으로는, 밸브(243b, 243a)를 개방하고, 가스 공급관(232b, 232a) 내에 O2 가스와 H2 가스를 각각 흘린다. 밸브(243c, 243d)의 개폐 제어는, 스텝 1에서의 밸브(243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. 가스 공급관(232b, 232a) 내를 흐른 O2 가스, H2 가스는, 각각, MFC(241b, 241a)에 의해 유량 조정되어, 노즐(249b, 249a)을 통해서 처리실(201) 내에 공급된다. O2 가스와 H2 가스는, 처리실(201) 내에서 혼합해서 반응하고, 그 후, 배기관(231)으로부터 배기된다. 스텝 2는, O2 가스와 H2 가스를 동시에 공급하는 기간을 포함하게 된다. 또한, 후술하는 바와 같이, 본 스텝에서는, 처리실(201) 내에 대한 H2 가스의 공급을 실시하지 않고 처리실(201) 내에 O2 가스를 단독으로 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 압력: 0.1 내지 10Torr(13.3 내지 1333Pa)
O2 가스 공급 유량: 100 내지 10000sccm
H2 가스 공급 유량: 0 내지 10000sccm
가스 공급 시간: 1 내지 120초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 O2 가스 및 H2 가스를 처리실(201) 내에 공급함으로써, O2 가스 및 H2 가스는, 가열된 감압 분위기 하에서 논플라스마로 열적으로 활성화(여기)되어 반응하고, 그에 의해, 원자상 산소(O) 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 생성된다. 그리고, 주로 이 산화종에 의해, 스텝 1에서 웨이퍼(200) 상에 형성된 제1 층에 대하여 개질(산화) 처리가 행하여진다. 이 산화 처리에 의하면, O2 가스를 단독으로 공급하는 경우나 수증기(H2O 가스)를 공급하는 경우에 비해, 산화력을 대폭 향상시킬 수 있다. 즉, 감압 분위기 하에서 O2 가스에 H2 가스를 첨가함으로써, O2 가스 단독 공급의 경우나 H2O 가스를 공급하는 경우에 비해 대폭적인 산화력 향상 효과가 얻어지게 된다.
상술한 방법으로 발생시킨 산화종이 갖는 에너지는, 제1 층 중에 포함되는 Si-C 결합, Si-N 결합, Si-H 결합 등의 결합 에너지보다도 높기 때문에, 이 산화종의 에너지를 제1 층에 부여함으로써, 제1 층 중에 포함되는 이들 결합의 일부를 절단할 수 있다. Si와의 결합이 분리된 C, N, H 등은, 제1 층 내로부터 제거된다. 특히, 제1 층 중의 H는, 불순물 레벨로까지 감소시키는 것이 가능하게 된다. C, N, H 등과의 결합이 절단됨으로써 남은 Si의 결합손은, 산화종에 포함되는 O와 결부되어, 이에 의해 Si-O 결합이 형성된다. 즉, 제1 층 중에, O가 Si-O 결합의 형태로 도입되게 된다.
상술한 산화종이 갖는 에너지는, 제1 층 중에 포함되는 Si-C 결합, Si-N 결합 등의 결합 에너지보다도 높지만, 적어도 상술한 조건은, 제1 층에 포함되는 Si-C 결합 및 Si-N 결합 각각의 적어도 일부를 절단하지 않고 유지하는 것이 가능하게 되는 조건을 포함한다. 즉, 상술한 조건은, 산화종에 의한 제1 층의 산화 처리를, 제1 층에 포함되는 Si-C 결합 및 Si-N 결합 각각의 적어도 일부를 그대로의 형태로 남기도록, 불포화(불포화 산화)로 하는 것이 가능하게 되는 조건을 포함한다. 이 불포화 산화 처리를 거침으로써, 웨이퍼(200) 상에 Si, O, C 및 N을 포함하는 제2 층, 즉, 실리콘 산탄질화층(SiOCN층)을 형성하는 것이 가능하게 된다. 상술한 처리 조건은, 제1 층에 포함되는 Si-C 결합 및 Si-N 결합 각각의 적어도 일부를 절단하지 않고 유지하는 조건이라고도 할 수 있다.
웨이퍼(200) 상에 제2 층을 형성한 후, 밸브(243b, 243a)를 폐쇄하고, 처리실(201) 내에 대한 O2 가스 및 H2 가스의 공급을 각각 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
상술한 바와 같이, 본 스텝에서는, H2 가스의 공급을 실시하지 않고 처리실(201) 내에 O2 가스를 단독으로 공급하도록 해도 된다. 즉, 본 스텝에서는, 산화제로서, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, O2 가스, H2O 가스 등의 O 함유 가스를 단독으로 사용하는 것이 가능하다. 이 경우, 본 스텝에서의 산화력을 적정하게 저감시킬 수 있고, 제1 층에 포함되는 Si-C 결합 및 Si-N 결합 각각의 적어도 일부를, 그대로의 형태로 제2 층 중에 포함시키는 것이 보다 용이하게 된다.
또한, 본 스텝에서는, 산화제로서, 과산화수소(H2O2) 가스, 오존(O3) 가스, 플라스마 여기시킨 O2 가스(O2 *), 원자상 산소(O), 산소 라디칼(O*), 및 수산기 라디칼(OH*) 등을 사용하는 것도 가능하다. 비교적 강한 산화력을 갖는 이들 가스를 산화제로서 사용하는 경우, 산화제로서 O2+H2 가스를 사용하는 경우와 마찬가지로, 상술한 산화 처리를 효율적으로 진행시키는 것이 가능하게 된다. 또한, 산화제로서 O2+H2 가스를 사용하는 경우, H2 가스 대신에 중수소(D2) 가스 등을 사용하는 것이 가능하다.
[소정 횟수 실시]
상술한 스텝 1, 2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 막 두께의 SiOCN막을 형성할 수 있다. 상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 제2 층의 두께를 원하는 막 두께보다도 작게 하여, 제2 층을 적층함으로써 형성되는 SiOCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
성막 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 반응관(203)의 하단이 개구된다. 그리고, 처리 완료의 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리 완료의 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 1에서, 제1 화학 결합과 제2 화학 결합을 갖고, 비율 X가 3 이상인 할로겐 비함유의 HMDSN 가스를, 제2 온도 이상 제1 온도 미만의 온도 하에서 웨이퍼(200)에 대하여 공급함으로써, HMDSN 가스가 분해함으로써 생성되는 중간체에, 제1 화학 결합을 포함시키는 것이 가능하게 된다. 이에 의해, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서, 제1 층의 형성을 진행시키는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 SiOCN막의 단차 피복성을 향상시키거나, 웨이퍼 면내 막 두께 균일성을 향상시키거나, 이 막의 막 두께 제어성을 향상시키거나 하는 것이 가능하게 된다. 이러한 성막 방법은, 성막 처리의 하지면이, 라인 앤 스페이스 형상, 홀 형상, 핀 형상 등의 3D 구조를 갖는 경우에 특히 유효하다.
또한, 원료로서, 비율 X가 3 미만인 물질을 사용하는 경우, 상술한 효과가 얻어지기 어려워지는 경우가 있다. 예를 들어, 제1 화학 결합을 갖지 않고, 제2 화학 결합만을 갖고, 비율 X의 값이 제로인 비스(디에틸아미노)실란(SiH2[N(C2H5)2]2, 약칭: BDEAS) 가스를 원료로서 사용했을 경우, 원료가 분해함으로써 생성되는 중간체는, 제1 화학 결합을 갖지 않는다. 이러한 중간체가 흡착된 웨이퍼(200)의 표면은, 도 8의 (b)에 도시하는 바와 같이, 제2 온도 이상의 온도에서 절단되기 쉬운 제2 화학 결합에 의해 종단되게 되어, 미 결합손을 발생시키기 쉬운 활성의(불안정한) 면이 된다. 이 상태에서, 웨이퍼(200)에 대하여 다른 중간체가 공급되면, 웨이퍼(200)의 표면에 대한 다른 중간체의 새로운 흡착이 진행될 경우가 있다. 즉, 스텝 1에서의 제1 층의 형성을, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서 진행시키는 것이 곤란해지는 경우가 있다. 결과로서, 최종적으로 형성되는 SiOCN막의 단차 피복성을 향상시키는 등의 상술한 효과가 얻어지기 어려워지는 경우가 있다.
(b) 스텝 1에서, 제1 화학 결합과 제2 화학 결합을 갖고, 비율 X가 3 이상인 할로겐 비함유의 HMDSN 가스를, 제2 온도 이상 제1 온도 미만의 온도 하에서 웨이퍼(200)에 대하여 공급함으로써, HMDSN 가스에서의 제2 화학 결합을 절단하고, HMDSN 가스를 열분해시켜, 제1 화학 결합을 갖는 중간체를 생성하는 것이 가능하게 된다. 이와 같이, HMDSN 가스를 열분해시킴으로써, 웨이퍼(200) 상에 대한 제1 층의 형성을 촉진할 수 있어, 웨이퍼(200) 상에 형성되는 SiOCN막의 성막 레이트를, 실용적인 레이트까지 높이는 것이 가능하게 된다.
(c) 스텝 1에서, 원료에 반응체나 촉매 등을 첨가할 필요가 없고, 또한 원료의 공급을 논 플라스마의 분위기 하에서 행할 수 있다. 본 실시 형태에 따르면, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황을, 온도 조건에 의해서만 실현하는 것이 가능하므로, 성막 처리의 제어를 간소화시키고, 또한 기판 처리의 비용을 저감시키는 것이 가능하게 된다.
(d) 스텝 1, 2를 비동시에 소정 횟수 행하는 교대 공급법을 채용함으로써, 스텝 1, 2를 동시에 소정 횟수 행하는 동시 공급법을 채용하는 경우에 비해, 최종적으로 형성되는 SiOCN막의 단차 피복성, 면내 막 두께 균일성, 막 두께 제어성 등을 더욱 향상시키는 것이 가능하게 된다.
(e) 원료로서 Cl 비함유의 HMDSN 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에 대한 Cl의 혼입을 회피하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 SiOCN막을, 예를 들어 애싱 내성이나 에칭 내성이 우수한 양질의 막으로 하는 것이 가능하게 된다.
(f) 상술한 효과는, HMDSN 가스 이외의 상술한 원료를 사용하는 경우나, O2+H2 가스 이외의 상술한 산화제를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는, 도 4에 도시하는 양태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다. 또한, 이들 변형예는 임의로 조합할 수 있다. 또한, 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 한다.
(변형예 1)
도 6의 (a)에 도시하는 바와 같이, 원료가 갖는 제1 화학 결합은, Si와 알킬기(R)의 결합에서의 Si-C 결합, 및 Si와 알콕시기(OR)의 결합에서의 Si-O 결합 중 적어도 어느 하나를 포함한다. 즉, 제1 화학 결합으로서, 이들 결합 중 적어도 어느 하나를 포함하는 원료를 사용하도록 해도 된다. 여기에서 말하는 알콕시기란, 알킬기(R)가 산소 원자(O)와 결합하여 이루어져, -OR의 구조식으로 표현되는 1가의 관능기이다.
또한, 도 6의 (b)에 도시하는 바와 같이, 원료가 갖는 제2 화학 결합은, Si-O-Si 결합에서의 Si-O 결합, Si-NH-Si 결합에서의 Si-N 결합, Si와 아미노기(NR2)의 결합에서의 Si-N 결합, Si-H 결합, 및 Si-Si 결합 중 적어도 어느 하나를 포함한다. 즉, 제2 화학 결합으로서, 이들 결합 중 적어도 어느 하나를 포함하는 원료를 사용하도록 해도 된다. 여기에서 말하는 아미노기란, 알킬기(R)가 질소 원자(N)와 결합하여 이루어져, -NR2의 구조식으로 표현되는 1가의 관능기이다.
즉, 원료로서는, R3Si-NH-SiR3의 구조식으로 표현되는 상술한 알킬실라잔 화합물 외에, 도 7에 구조식을 나타내는 다양한 Si 함유 화합물 중, 비율 X의 값이 3 이상이 되는 화합물을 적합하게 사용하는 것이 가능하다.
예를 들어, R3Si-SiR3의 구조식으로 표현되는 알킬실란 화합물이나, (OR)3Si-Si(OR)3의 구조식으로 표현되는 알콕시실란 화합물은, 도 7에 도시하는 바와 같이, 비율 X의 값이 6이 된다. 그 때문에, 이들 Si 함유 화합물을 원료로서 사용하여, 웨이퍼(200) 상에 실리콘 산탄화막(SiOC막) 등을 형성하도록 해도 된다. 이 경우, 제1 층을 형성할 때, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황을 만들어 내는 것이 용이하게 되어, 웨이퍼(200) 상에 형성되는 막의 단차 피복성을 향상시키는 등의 상술한 효과가 보다 확실하게 얻어지게 된다.
또한 예를 들어, (OR)3Si-NH-Si(OR)3의 구조식으로 표현되는 알콕시실라잔 화합물, R3Si-O-SiR3의 구조식으로 표현되는 알킬실록산 화합물, (OR)3Si-O-Si(OR)3의 구조식으로 표현되는 알콕시실록산 화합물, SiHR3의 구조식으로 표현되는 알킬실란 화합물, SiH(OR)3의 구조식으로 표현되는 알콕시실란 화합물, Si(NR2)R3의 구조식으로 표현되는 알킬아미노실란 화합물, Si(NR2)(OR)3의 구조식으로 표현되는 알콕시아미노실란 화합물은, 도 7에 도시하는 바와 같이, 비율 X의 값이 3이 된다. 그 때문에, 이들 Si 함유 화합물을 원료로서 사용하여, 웨이퍼(200) 상에 SiOC막이나 SiOCN막을 형성하도록 해도 된다. 이들 경우, 제1 층을 형성할 때, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황을, R3Si-NH-SiR3의 구조식으로 표현되는 실라잔 화합물을 원료로서 사용할 경우와 마찬가지로 만들어 낼 수 있어, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어지게 된다.
또한, R2HSi-O-SiHR2의 구조식으로 표현되는 알킬실록산 화합물이나, R2N-SiH2-NR2의 구조식으로 표현되는 알킬실라잔 화합물은, 도 7에 도시하는 바와 같이, 비율 X의 값이 3 미만으로 된다. 그 때문에, 이들 Si 함유 화합물을 원료로서 사용했을 경우에는, 제1 층을 형성할 때, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황을 만들어 내는 것이 곤란해져, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과는 얻어지기 어려워진다.
(변형예 2)
도 7에는 할로겐 비함유의 Si 함유 화합물을 예시했지만, Si 함유 화합물이 할로겐을 포함하는 경우에도, 제1 화학 결합과 제2 화학 결합을 갖고, 비율 X의 값이 3 이상이 되는 화합물이라면, 원료로서 사용하는 것이 가능하다. 결과로서, 도 4에 도시하는 성막 시퀀스와 동일한 경향의 효과가 얻어지게 된다.
(변형예 3)
도 4에서는, 스텝 1, 2를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 막을 형성하는 예에 대해서 설명했지만, 스텝 2를 생략해도 된다. 즉, 스텝 1을 소정 횟수(1회 또는 복수회) 행함으로써, 웨이퍼(200) 상에 막을 형성하도록 해도 된다. 스텝 1을 소정 횟수 행할 때, 제1 화학 결합과 제2 화학 결합을 갖고, 비율 X가 3 이상인 할로겐 비함유의 HMDSN 가스를, 제2 온도 이상 제1 온도 미만의 온도 하에서 웨이퍼(200)에 대하여 공급한다. 이에 의해, 중간체의 공급 율속보다도, 중간체의 표면 반응 율속이 더 우세해지는 상황 하에서, 웨이퍼(200) 상에 SiCN막을 형성하는 것이 가능하게 된다. 결과로서, 최종적으로 형성되는 SiCN막의 단차 피복성, 면내 막 두께 균일성, 막 두께 제어성 등을 향상시키는 것이 가능하게 된다.
(변형예 4)
도 4에서는, 반응체로서 산화제를 사용하는 예에 대해서 설명했지만, 반응체로서 질화제를 사용하도록 해도 된다. 질화제로서는 암모니아(NH3) 가스, 히드라진(N2H4) 가스, 디아젠(N2H2) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 이 경우, 예를 들어 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 상에 SiCN막이나 SiOCN막을 형성할 수 있다. 본 변형예에 의해서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(HMDSN→NH3)×n⇒SiCN
(HMDSN→NH3→O2)×n⇒SiOCN
(HMDSN→NH3→O2+H2)×n⇒SiOCN
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 실시 형태나 변형예에서는, 원료를 공급한 후에 반응체를 공급하는 예에 대해서 설명하였다. 그러나, 본 발명은 이러한 양태에 한정되지 않고, 원료, 반응체의 공급 순서는 역이어도 된다. 즉, 반응체를 공급한 후에 원료를 공급하도록 해도 된다. 공급 순서를 바꿈으로써, 형성되는 막의 막질이나 조성비를 변화시키는 것이 가능하게 된다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.

Claims (17)

  1. 제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 상기 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 상기 제2 화학 결합의 수에 대한 상기 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료를, 상기 제2 온도 이상 상기 제1 온도 미만의 온도 하에서, 기판에 대하여 공급함으로써 제1 층을 형성하는 공정과,
    상기 기판에 대하여 반응체를 공급함으로써, 상기 제1 층을 개질시켜, 제2 층을 형성하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
    상기 제1 층을 형성하는 공정은 논 플라스마의 분위기 하에서 행해지고,
    상기 제1 층을 형성하는 공정에서는,
    상기 제1 화학 결합을 포함하고 상기 원료가 분해됨으로써 생성되는 중간체를 상기 기판 상에 흡착시켜,
    상기 중간체의 공급 율속보다도, 상기 중간체의 표면 반응 율속이 더 우세해지는 조건 하에서, 상기 원료를 공급하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 층을 형성하는 공정에서는, 상기 제1 화학 결합을 절단하지 않고 유지하고, 상기 제2 화학 결합을 절단하는, 반도체 장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 층을 형성하는 공정에서는, 표면 반응 율속이 되는 조건 하에서, 상기 원료를 공급하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 층을 형성하는 공정에서는, 상기 제1 화학 결합을 포함하고 상기 원료가 분해함으로써 생성되는 중간체의 표면 반응 율속이 되는 조건 하에서, 상기 원료를 공급하는, 반도체 장치의 제조 방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2 화학 결합은, Si-O-Si 결합에서의 Si-O 결합, Si-NH-Si 결합에서의 Si-N 결합, 실리콘과 아미노기의 결합에서의 Si-N 결합, Si-H 결합, 및 Si-Si 결합 중 적어도 어느 하나를 포함하는, 반도체 장치의 제조 방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 화학 결합은, 실리콘과 알킬기의 결합에서의 Si-C 결합, 및 실리콘과 알콕시기의 결합에서의 Si-O 결합 중 적어도 어느 하나를 포함하는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 층을 형성하는 공정에서는, 상기 제1 화학 결합을 포함하고 상기 원료가 분해함으로써 생성되는 중간체를 상기 기판 상에 흡착시키고, 상기 기판 상에 흡착시킨 상기 중간체의 표면을 알킬기로 종단시키는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 층을 형성하는 공정에서는, 상기 기판 상에 흡착시킨 상기 중간체의 표면을 알킬기로 종단시킴으로써, 상기 중간체의 표면에 대한 다른 상기 중간체의 새로운 흡착을 억제하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 제1 화학 결합은, 실리콘과 알킬기의 결합에서의 Si-C 결합을 포함하고,
    상기 제2 화학 결합은, Si-NH-Si 결합에서의 Si-N 결합을 포함하고,
    상기 반응체는 산화제를 포함하는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 층은, 실리콘, 탄소 및 질소를 포함하는 층이며,
    상기 제2 층은, 실리콘, 산소, 탄소 및 질소를 포함하는 층이며,
    상기 막은, 실리콘, 산소, 탄소 및 질소를 포함하는 막인, 반도체 장치의 제조 방법.
  16. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내의 기판에 대하여 제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 상기 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에서의 상기 제2 화학 결합의 수에 대한 상기 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 반응체를 공급하는 반응체 공급계와,
    상기 처리실 내에서, 상기 원료를, 상기 제2 온도 이상 상기 제1 온도 미만의 온도 하에서, 상기 기판에 대하여 공급함으로써 제1 층을 형성하는 처리와, 상기 기판에 대하여 상기 반응체를 공급함으로써, 상기 제1 층을 개질시켜, 제2 층을 형성하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 처리를 행하고, 상기 제1 층을 형성하는 처리는 논 플라스마의 분위기 하에서 행해지고, 상기 제1 층을 형성하는 처리에서, 상기 제1 화학 결합을 포함하고 상기 원료가 분해됨으로써 생성되는 중간체를 상기 기판 상에 흡착시켜, 상기 중간체의 공급 율속보다도, 상기 중간체의 표면 반응 율속이 더 우세해지는 조건 하에서, 상기 원료를 공급하도록, 상기 히터, 상기 원료 공급계 및 상기 반응체 공급계를 제어하도록 구성되는 제어부,
    를 갖는 기판 처리 장치.
  17. 기판 처리 장치의 처리실 내에서,
    제1 온도에 의한 열에너지에 의해 절단되는 제1 화학 결합과, 상기 제1 온도보다도 낮은 제2 온도에 의한 열에너지에 의해 절단되는 제2 화학 결합을 갖고, 1 분자 중에 있어서의 상기 제2 화학 결합의 수에 대한 상기 제1 화학 결합의 수의 비율이 3 이상인 할로겐 비함유의 원료를, 상기 제2 온도 이상 상기 제1 온도 미만의 온도 하에서, 기판에 대하여 공급함으로써 제1 층을 형성하는 수순과, 상기 기판에 대하여 반응체를 공급함으로써, 상기 제1 층을 개질시켜, 제2 층을 형성하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 수순과,
    상기 제1 층을 형성하는 수순을 논 플라스마의 분위기 하에서 행하는 수순과,
    상기 제1 층을 형성하는 수순에서,
    상기 제1 화학 결합을 포함하고 상기 원료가 분해됨으로써 생성되는 중간체를 상기 기판 상에 흡착시키는 수순과,
    상기 중간체의 공급 율속보다도, 상기 중간체의 표면 반응 율속이 더 우세해지는 조건 하에서, 상기 원료를 공급하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180109033A 2017-09-26 2018-09-12 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102133905B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200084037A KR102288228B1 (ko) 2017-09-26 2020-07-08 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-185212 2017-09-26
JP2017185212A JP6777614B2 (ja) 2017-09-26 2017-09-26 半導体装置の製造方法、基板処理装置、およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200084037A Division KR102288228B1 (ko) 2017-09-26 2020-07-08 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Publications (2)

Publication Number Publication Date
KR20190035512A KR20190035512A (ko) 2019-04-03
KR102133905B1 true KR102133905B1 (ko) 2020-07-15

Family

ID=65806723

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180109033A KR102133905B1 (ko) 2017-09-26 2018-09-12 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR1020200084037A KR102288228B1 (ko) 2017-09-26 2020-07-08 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200084037A KR102288228B1 (ko) 2017-09-26 2020-07-08 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US10804100B2 (ko)
JP (1) JP6777614B2 (ko)
KR (2) KR102133905B1 (ko)
CN (1) CN109559974B (ko)
SG (1) SG10201807937WA (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP7224217B2 (ja) * 2019-03-15 2023-02-17 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7023905B2 (ja) * 2019-08-30 2022-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7123100B2 (ja) * 2020-09-24 2022-08-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003281403A1 (en) * 2002-07-08 2004-01-23 Kansai Technology Licensing Organization Co., Ltd. Method and apparatus for forming nitrided silicon film
JP4500961B2 (ja) * 2004-06-07 2010-07-14 国立大学法人九州工業大学 薄膜形成方法
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR20070111443A (ko) 2005-03-18 2007-11-21 브레우어 사이언스 인코포레이션 폴리머 물질의 증착 및 이를 위한 전구체
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5476269B2 (ja) * 2010-09-29 2014-04-23 東京エレクトロン株式会社 成膜方法及び成膜装置
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma
KR20120108254A (ko) * 2011-03-23 2012-10-05 주식회사 큐리어스 내지문성 박막 형성방법
US8728955B2 (en) * 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
TWI524388B (zh) * 2013-12-27 2016-03-01 Hitachi Int Electric Inc A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
JP6470468B2 (ja) * 2016-03-18 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
SG10201807937WA (en) 2019-04-29
KR102288228B1 (ko) 2021-08-11
JP2019062074A (ja) 2019-04-18
JP6777614B2 (ja) 2020-10-28
US10804100B2 (en) 2020-10-13
CN109559974B (zh) 2024-03-22
KR20190035512A (ko) 2019-04-03
US20190096660A1 (en) 2019-03-28
CN109559974A (zh) 2019-04-02
KR20200085713A (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
KR102133905B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102345305B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
WO2021009838A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2022054216A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US11094532B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant