JP6156255B2 - 半導体装置の製造方法 - Google Patents

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。

特許文献１には半導体装置が開示されている。特許文献１の半導体装置は、半導体基板と、半導体基板の上に形成された主電極と、主電極の上に形成された付加電極とを備えている。半導体基板および主電極は、パッシベーション膜によって覆われている。付加電極は、リードフレームにはんだ付けされる。

特開２０１０−２７２７１１号公報

半導体装置では、加熱によりパッシベーション膜からガスが発生することがある。例えば、はんだ付けを行うときにパッシベーション膜からガスが発生することがある。発生したガスが電極の下に入り込むと、電極が変形し、半導体装置に不具合が生じることがある。

本明細書に開示する半導体装置の製造方法は、半導体基板の上に第１電極層を形成する工程と、前記第１電極層から露出した範囲の前記半導体基板の上に絶縁性の保護膜を形成する工程と、前記保護膜が露出した状態で前記保護膜を加熱する工程と、を備えている。また、半導体装置の製造方法は、加熱する前記工程の後に、前記第１電極層および前記保護膜の上に第２電極層を形成する工程と、前記第２電極層を形成した後に、前記保護膜を加熱する工程とを備えている。

この方法では、第２電極層を形成する前に保護膜を加熱する（第１加熱工程）。第１加熱工程では、保護膜からガスが発生する。例えば、保護膜が含有する水分が気化することによってガスが発生することがある。また、保護膜に付着していた異物が離脱してガスが発生することがある。これによって、保護膜からガスの発生源（水分や異物等）が除去される。次に、第１電極層と保護膜の上に第２電極層を形成し、その後、保護膜を再度加熱する（第２加熱工程）。第１加熱工程でガスの発生源が除去されているので、第２加熱工程では保護膜からガスがほとんど発生しない。このため、保護膜上に第２電極層が形成されている状態で保護膜を加熱しても、第２電極層と保護膜の間にガスの層が形成されることがない。よって、第２電極層がガスにより膨れて変形することを抑制できる。

半導体装置の平面図である。 図１のII−II断面図である。 第２電極層の断面図である。 半導体装置の製造方法を説明するためのフローチャートである。 半導体装置の製造方法を説明するための断面図である（１）。 半導体装置の製造方法を説明するための断面図である（２）。 半導体装置の製造方法を説明するための断面図である（３）。 半導体装置の製造方法を説明するための断面図である（４）。 半導体装置の製造方法を説明するための断面図である（５）。 半導体装置の製造方法を説明するための断面図である（６）。 半導体装置の製造方法を説明するための断面図である（７）。 半導体装置の製造方法を説明するための断面図である（８）。 半導体装置の製造方法を説明するための断面図である（９）。 従来の半導体装置の断面図である。

以下に説明する実施形態の主要な特徴を列記する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

（特徴１）半導体装置の製造方法では、第２電極層を形成した後に保護膜を加熱する工程は、はんだ付けをするときに行われる。

（特徴２）第２電極層を形成する前に保護膜を加熱する工程における熱量が、第２電極層を形成した後に保護膜を加熱する工程における熱量よりも高くてもよい。

（特徴３）半導体基板の上に配線を形成する工程をさらに備えていてもよい。第１電極層を形成する工程では、間隔をあけて複数の第１電極層を形成し、配線を形成する工程では、隣り合う第１電極層と第１電極層の間に配線を形成し、保護膜を形成する工程では、配線を覆うように保護膜を形成してもよい。第２電極層を形成する工程では、配線の上に位置する保護膜の上に第２電極層を形成してもよい。

（特徴４）保護膜は、ポリイミドから形成されてもよい。

まず、実施形態に係る半導体装置の構成について説明する。図１及び図２に示すように、実施形態に係る半導体装置１は、半導体基板５０と、半導体基板５０の上に形成された複数の第１電極層１０（主電極）と、複数の第１電極層１０の上に形成された第２電極層２０（付加電極）とを備えている。また、半導体装置１は、半導体基板５０の上に形成された配線３０と、半導体基板５０および配線３０を覆う保護膜６０とを備えている。半導体装置１としては、特に限定されるものではないが、例えば同一の半導体基板５０にＩＧＢＴ（Insulated Gate Bipolar Transistor）とＦＷＤ（Free Wheeling Diode）が形成されているＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）を用いることができる。

半導体基板５０は、平面視すると略矩形状となるように形成されている。半導体基板５０は、シリコン（Ｓｉ）によって形成されている。他の例では、半導体基板５０は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等から形成されていてもよい。半導体基板５０の内部には半導体素子（図示省略）が形成されている。例えばＩＧＢＴの場合は、半導体基板５０の内部にゲート電極、エミッタ領域、コレクタ領域などが形成されている（図示省略）。また、ＦＷＤの場合は、半導体基板５０の内部にアノード領域、カソード領域などが形成されている（図示省略）。

半導体基板５０は、表面５１および裏面５２を有している。半導体基板５０の表面５１に複数の第１電極層１０が形成されている。第１電極層１０の上には、第２電極層２０が形成されている。第２電極層２０は、複数の第１電極層１０の上にまたがって形成されている。第１電極層１０および第２電極層２０により表面電極２が形成されている。また、半導体基板５０の表面５１に複数の信号電極８０が形成されている。半導体基板５０の裏面５２には裏面電極３が形成されている。

第１電極層１０は、金属から形成されており、導電性を有している。第１電極層１０の材料としては、例えばアルミニウム（Ａｌ）を主成分とする合金を用いることができる。本実施形態では第１電極層１０の材料としてアルミシリコン（ＡｌＳｉ）を用いている。複数の第１電極層１０は、間隔をあけて並んで形成されている。本実施形態では２つの第１電極層１０が形成されている。複数の第１電極層１０は、隣り合って形成されている。

配線３０は、金属から形成されており、導電性を有している。配線３０の材料としては、例えばアルミニウム（Ａｌ）を主成分とする合金を用いることができる。本実施形態では配線３０の材料としてアルミシリコン（ＡｌＳｉ）を用いている。配線３０は、図２に示すように、隣り合う第１電極層１０と第１電極層１０の間に形成されている。配線３０は、第１電極層１０から間隔をあけて形成されている。複数の配線３０が半導体基板５０の上に並んで形成されている。配線３０は、両側の第１電極層１０と通電するために隣り合う第１電極層１０と第１電極層１０の間に配置されている。

保護膜６０は、樹脂から形成されており、絶縁性を有している。保護膜６０の材料としては、例えば有機ポリマーを用いることができる。本実施形態では、保護膜６０の材料として熱硬化性のポリイミドを用いている。保護膜６０は、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆っている。保護膜６０は、配線３０の全体を覆っている。保護膜６０の端部６１は、第１電極層１０の端部１１を覆っている。また、後述するように、保護膜６０は、第２電極層２０により覆われている。すなわち、保護膜６０の端部６１は、第１電極層１０の端部１１と第２電極層２０の間に介在している。

第２電極層２０は、金属から形成されており、導電性を有している。第２電極層２０は、第１電極層１０よりもはんだと合金を形成しやすい金属により構成されている。第２電極層２０は、第１電極層１０と保護膜６０の上に形成されている。第２電極層２０は、第１電極層１０上から保護膜６０上に跨って形成されている。すなわち、各第１電極層１０の上の第２電極層２０は、保護膜６０の上の第２電極層２０と繋がっている。第２電極層２０は、配線３０を覆う保護膜６０の全体を覆っている。

第２電極層２０は、図３に示すように、３層構造になっている。第２電極層２０は、第１電極層１０の上に形成された第１層２１と、第１層２１の上に形成された第２層２２と、第２層２２の上に形成された第３層２３とを備えている。第１層２１の材料としては、例えばチタン（Ｔｉ）を用いることができる。第２層２２の材料としては、例えばニッケル（Ｎｉ）を用いることができる。第３層２３の材料としては、例えば金（Ａｕ）を用いることができる。

裏面電極３は、４層構造になっている。裏面電極３は、半導体基板５０の下に形成された第１層３１と、第１層３１の下に形成された第２層３２と、第２層３２の下に形成された第３層３３と、第３層３３の下に形成された第４層３４とを備えている。第１層３１の材料としては、例えばアルミシリコン（ＡｌＳｉ）を用いることができる。第２層３２の材料としては、例えばチタン（Ｔｉ）を用いることができる。第３層３３の材料としては、例えばニッケル（Ｎｉ）を用いることができる。第４層３４の材料としては、例えば金（Ａｕ）を用いることができる。

次に、半導体装置の製造方法について説明する。図４に示すように、半導体装置１の製造方法では、まず、半導体装置１の上に間隔をあけて複数の第１電極層１０を形成する（第１電極層形成工程Ｓ１）。また、隣り合う第１電極層１０と第１電極層１０の間において半導体基板５０の上に配線３０を形成する（配線形成工程Ｓ２）。本実施形態では、第１電極層形成工程Ｓ１および配線形成工程Ｓ２が、同時並行的に行われる。具体的には、第１電極層形成工程Ｓ１および配線形成工程Ｓ２では、まず、図５に示すように、半導体基板５０の表面５１に第１電極層１０および配線３０の材料を成膜する。すなわち、半導体基板５０の表面５１に金属の薄膜９０を形成する。金属の薄膜９０を形成する方法は特に限定されないが、例えばスパッタ法により形成することができる。次に、図６に示すように、金属の薄膜９０の上にマスク９１を形成する。マスク９１は、第１電極層１０および配線３０を形成するために選択的に形成される。次に、図７に示すように、金属の薄膜９０をエッチングにより選択的に除去する。金属の薄膜９０において、マスク９１が形成されていない部分が除去され、マスク９１が形成されている部分が残存する。次に、図８に示すように、金属の薄膜９０の表面からマスク９１を除去する。これにより、第１電極層１０および配線３０が選択的に形成される。

続いて、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆う保護膜６０を形成する（保護膜形成工程Ｓ３）。保護膜形成工程Ｓ３では、まず、図９に示すように、第１電極層１０、配線３０および半導体基板５０の上に保護膜６０の材料を塗布する。すなわち、第１電極層１０、配線３０および半導体基板５０の上に樹脂の薄膜９４を形成する。本実施形態では、保護膜６０の材料としてポリイミドを用いている。よって、液状のポリイミドを塗布する。液状の材料を塗布する方法は特に限定されないが、例えばスピンコート法により塗布することができる。樹脂の薄膜９４（保護膜６０の材料）は、第１電極層１０、配線３０、および、第１電極層１０と配線３０から露出する範囲の半導体基板５０を覆う。

次に、樹脂の薄膜９４に対して露光処理を行うことにより、薄膜９４を部分的に変質させる。また、樹脂の薄膜９４に対して現像処理を行う。露光処理および現像処理により、樹脂の薄膜９４が部分的に除去され、部分的に残存する。詳細には、図１０に示すように、第１電極層１０の表面に形成されている薄膜９４が除去される。一方、配線３０および半導体基板５０の上に形成されている薄膜９４が残存する。また、第１電極層１０の端部１１の上に形成されている薄膜９４も残存する。その後、ベーク処理により薄膜９４（保護膜６０の材料：ポリイミド）を乾燥させて、硬化させる。これにより、保護膜６０が選択的に形成される。保護膜６０は、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆う。保護膜６０は、第１電極層１０から露出した範囲の半導体基板５０の上に形成される。また、保護膜６０は、第１電極層１０の端部１１を覆う。保護膜６０は、外部に露出している。また、第１電極層１０の表面が露出する。

続いて、図１１に示すように、半導体基板５０の裏面５２に裏面電極３を形成する（裏面電極形成工程Ｓ４）。具体的には、半導体基板５０の下に第１層３１、第２層３２、第３層３３、および第４層３４を順に形成する。

続いて、保護膜６０が露出した状態で保護膜６０を含む基板全体を加熱する（第１加熱工程Ｓ５）。第１加熱工程Ｓ５において保護膜６０を加熱する方法は、特に限定されるものではなく、例えばアニール炉を用いたアニール処理により加熱することができる。具体的には、基板（製造中の半導体装置）をアニール炉に入れて加熱する。すなわち、半導体基板５０の上に保護膜６０が形成されたものをアニール炉に入れて加熱する。この第１加熱工程Ｓ５により、保護膜６０が含有していた水分が気化してガスが発生する。また、保護膜６０に付着していた異物が離脱してガスが発生する。保護膜６０が露出しているので、発生したガスは、外部に放出される。このように第１加熱工程Ｓ５において保護膜６０からガスが発生することで、保護膜６０からガスの発生源（すなわち、水分や異物）が除去される。

第１加熱工程Ｓ５における熱量は、上述の保護膜形成工程Ｓ３においてポリイミドを乾燥させて硬化させたときの熱量より高いことが好ましい。また、第１加熱工程Ｓ５における熱量は、後述の第２加熱工程Ｓ７における熱量より高いことが好ましい。熱量は、例えば、加熱温度と加熱時間の関係により求めることができる。本実施形態では、熱量＝加熱温度×加熱時間である。したがって、第２電極層２０を形成する前に保護膜６０を加熱する工程における加熱温度が、第２電極層２０を形成した後に保護膜６０を加熱する工程における加熱温度よりも高いことが好ましい。また、第１加熱工程Ｓ５における加熱温度は、第１加熱工程Ｓ５の後に行われる全ての工程における加熱温度より高温であることが好ましい。また、第１加熱工程Ｓ５における加熱時間は、後述の第２加熱工程Ｓ７における加熱時間より長時間であることが好ましい。また、第１加熱工程Ｓ５における加熱時間は、第１加熱工程Ｓ５の後に行われる全ての工程における加熱時間より長時間であることが好ましい。

第１加熱工程Ｓ５の後に、図１２に示すように、複数の第１電極層１０および保護膜６０の上に第２電極層２０を形成する（第２電極層形成工程Ｓ６）。第２電極層形成工程Ｓ６では、露出した保護膜６０を第２電極層２０が覆うように、第２電極層２０を形成する。第２電極層２０が不要な部分にはマスク９３を形成する。第２電極層２０は、複数の第１電極層１０および配線６０の上に位置する保護膜６０を覆うように形成される。第２電極層２０は、断面視において、配線３０を覆っている保護膜６０の全体を覆う。すなわち、第２電極層２０は、隣り合う第１電極層１０と第１電極層１０の間に形成された保護膜６０の全体を覆う。第２電極層２０を形成する方法は特に限定されないが、例えばスパッタ法により形成することができる。第２電極層２０を形成するときは、第１電極層１０および保護膜６０の上に第１層２１、第２層２２、および第３層２３を順に形成する（図３参照）。その後、マスク９３を除去する。このようにして、図２に示すような半導体装置１を製造することができる。

続いて、第２電極層形成工程Ｓ６の後に、保護膜６０が第２電極層２０に覆われた状態で保護膜６０を加熱する（第２加熱工程Ｓ７）。第２加熱工程Ｓ７において保護膜６０を加熱する方法は、特に限定されるものではないが、本実施形態では、リフロー方式によるはんだ付けを行うときに保護膜６０を加熱している。リフロー方式は、対象物にはんだペーストを塗布し、加熱することによりはんだを溶融して接合する方法である。具体的には、図１３に示すように、まず、第２電極層２０の上にはんだペースト８６を塗布する。また、塗布したはんだペースト８６の上にリードフレーム８５を配置する。次に、これをリフロー炉に入れて、はんだペースト８６を加熱する。これにより、第２電極層２０の上にはんだを介してリードフレーム８５が接合される。リフロー方式によりはんだペースト８６が加熱されときに、保護膜６０が加熱される。このように、保護膜６０の上に第２電極層２０が形成された後に加熱処理を行う。第２加熱工程Ｓ７では保護膜６０が加熱されるが、保護膜６０からはほとんどガスが発生しない。これは、第１加熱工程Ｓ５において保護膜６０からガスの発生源が除去されているためである。これによって、はんだ付けを行うときに保護膜６０からガスが発生することが防止される。すなわち、はんだ付けを行うときに、ガスによって第２電極層２０が変形することが防止される。

なお、図１４は、比較例として、第１加熱工程Ｓ５を省略して第２加熱工程Ｓ７を実施した場合の第２加熱工程Ｓ７後の第２電極層２０を示している。比較例では、第１加熱工程Ｓ５を実施しないので、第２加熱工程Ｓ７で保護膜６０からガスが発生する。保護膜６０の表面が第２電極層２０により覆われているため、保護膜６０から発生するガスが外部に抜けることができない。その結果、図１４に示すように、ガスの圧力によって第２電極層２０が上側に凸となるように膨らんで、第２電極層２０と保護膜６０の間に空間６２（ガスの層）が形成される。

これに対し、上述の説明から明らかなように、本実施形態の半導体装置の製造方法によれば、第１加熱工程Ｓ５において保護膜６０からガスが発生することでガスの発生源が保護膜６０から除去されるので、第２加熱工程Ｓ７において保護膜６０からほとんどガスが発生しない。このため、保護膜６０と第２電極層２０の間にガスが入り込むことがなく、第２電極層２０が膨れることを防止できる。すなわち、第２電極層２０の下にガスが入り込まないので、保護膜６０と第２電極層２０の間にガスの層が生じない。これにより、半導体装置１の信頼性を向上させることができる。また、保護膜６０と第２電極層２０が密着するので、半導体基板５０で発生する熱を第２電極層２０に効率的に伝達することができる。これにより放熱性を向上させることができる。

また、上記の製造方法によれば、第１電極層１０と第１電極層１０の間に配線３０を形成し、配線３０を覆うように保護膜６０を形成している。これにより、配線３０を保護することができる。また、ポリイミドは水分を吸湿しやすいので、保護膜６０がポリイミドから形成されていると、加熱によりガスが発生しやすくなる。したがって、この場合はガスを外部に放出するために上記の構成が特に効果的である。

以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。例えば、上記実施形態では、裏面工程Ｓ４を第１加熱工程Ｓ５より前に行っていたが、裏面工程Ｓ４を行う順序はこれに限定されるものではない。裏面工程Ｓ４を第１加熱工程Ｓ５より後に行ってもよい。

また、上記実施形態では、リフロー方式によるはんだ付けを用いて第２加熱工程Ｓ７を行っていたが、この構成に限定されるものではない。他の加熱方法を用いて第２加熱工程Ｓ７を行ってもよい。例えば、第１加熱工程Ｓ５より後の工程においてアニール処理を行うことがある場合は、そのアニール処理を第２加熱工程Ｓ７としてもよい。

また、上記実施形態では、複数の第２電極層２０を形成していたが、第２電極層２０は必ずしも複数でなくてもよい。第２電極層２０は１つであってもよい。

また、上記の実施形態では配線３０が半導体基板５０上に形成され、配線３０が半導体基板５０に接触していたが、この構成に限定されるものではない。他の実施形態では、配線３０と半導体基板５０の間に絶縁層が介在していてもよい（図示省略）。すなわち、配線３０が、半導体基板５０から絶縁されていてもよい。例えば、配線３０がゲート配線等である場合には、このように配線３０を半導体基板５から絶縁することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１；半導体装置
２；表面電極
３；裏面電極
１０；第１電極層
１１；端部
２０；第２電極層
２１；第１層
２２；第２層
２３；第３層
３０；配線
３１；第１層
３２；第２層
３３；第３層
３４；第４層
５０；半導体基板
５１；表面
５２；裏面
６０；保護膜
８０；信号電極
８１；信号電極
８５；リードフレーム
８６；はんだペースト
９０；薄膜
９１；マスク
９３；マスク
９４；薄膜

Claims (5)

1. 半導体基板の上に間隔をあけて複数の第１電極層を形成する工程と、
   隣り合う前記第１電極層と前記第１電極層の間から露出した範囲の前記半導体基板の上に絶縁性の保護膜を形成する工程と、
   前記保護膜が露出した状態で前記保護膜を加熱する工程と、
   加熱する前記工程の後に、複数の前記第１電極層および前記保護膜の上に第２電極層を形成する工程であって、隣り合う前記第１電極層と前記第１電極層の間に形成されている前記保護膜の全体を覆うように、隣り合う一方の前記第１電極層の上から他方の前記第１電極層の上にまたがって第２電極層を形成する工程と、
   前記第２電極層を形成した後に、前記保護膜を加熱する工程と、を備える半導体装置の製造方法。
2. 前記第２電極層を形成した後に前記保護膜を加熱する前記工程は、前記第２電極層の上にリードフレームをはんだ付けするときに行われる請求項１に記載の半導体装置の製造方法。
3. 第２電極層を形成する前に前記保護膜を加熱する前記工程における熱量が、前記第２電極層を形成した後に前記保護膜を加熱する前記工程における熱量よりも高い請求項１または２に記載の半導体装置の製造方法。
4. 前記半導体基板の上に配線を形成する工程をさらに備え、
   前記配線を形成する前記工程では、隣り合う前記第１電極層と前記第１電極層の間に前記配線を形成し、
   前記保護膜を形成する前記工程では、前記配線を覆うように前記保護膜を形成し、
   前記第２電極層を形成する工程では、前記配線の上に位置する前記保護膜の上に前記第２電極層を形成する請求項１から３のいずれか一項に記載の半導体装置の製造方法。
5. 前記保護膜は、ポリイミドから形成される、請求項１から４のいずれか一項に記載の半導体装置の製造方法。

Images