JP5505118B2 - 半導体デバイスを製造する方法 - Google Patents

半導体デバイスを製造する方法 Download PDF

Info

Publication number
JP5505118B2
JP5505118B2 JP2010137461A JP2010137461A JP5505118B2 JP 5505118 B2 JP5505118 B2 JP 5505118B2 JP 2010137461 A JP2010137461 A JP 2010137461A JP 2010137461 A JP2010137461 A JP 2010137461A JP 5505118 B2 JP5505118 B2 JP 5505118B2
Authority
JP
Japan
Prior art keywords
wafer
substrate
exposure
electrode
wiring region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010137461A
Other languages
English (en)
Other versions
JP2012004307A (ja
JP2012004307A5 (ja
Inventor
和也 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2010137461A priority Critical patent/JP5505118B2/ja
Publication of JP2012004307A publication Critical patent/JP2012004307A/ja
Publication of JP2012004307A5 publication Critical patent/JP2012004307A5/ja
Application granted granted Critical
Publication of JP5505118B2 publication Critical patent/JP5505118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体デバイスを製造する方法に関する。
各々に素子及び回路が形成されたウェハを積層して製造された半導体デバイスがある(例えば、特許文献1参照)。積層型の半導体デバイスは、立体的な構造をとることにより実装面積を拡大することなく実効的な実装密度を向上できる。また積層された半導体チップ相互の配線を短縮できるので、動作速度の向上、消費電力の低減にも寄与する。
[先行技術文献]
[特許文献]
[特許文献1] 特開平11−261000号公報
一般的にウェハを積層する場合、回路領域及び貫通電極が形成された2つのウェハを回路領域を向かい合わせて接合した後、一方の裏面をCMP等により研磨して貫通電極を露出させる。そして露出した貫通電極に次のウェハの回路領域を向かい合わせて接合するというプロセスがとられる。ここで、貫通電極を露出させるためにウェハを研磨した時に、ウェハが研磨時の圧力で歪むことによって、貫通電極の位置がずれてしまい、他のウェハを積層する場合に、貫通電極の位置が整合しないことがあった。
上記課題を解決するために、本発明の第1の態様に係る半導体デバイスを製造する方法は、配線領域が一方の面に形成された複数の基板を積層して半導体デバイスを製造する方法であって、複数の基板を準備する基板前処理ステップと、配線領域が形成された面とは反対の面を、貫通電極が露出するまで除去して基板を薄化する薄化ステップと、基板同士を接合する接合ステップとを有し、基板前処理ステップは、一の基板の配線領域が、他の基板の配線領域と向かい合って接合されるか、他の基板の薄化ステップで露出された貫通電極と向かい合って接合されるかにより、一の基板の配線領域を形成する形成制御を変更する制御変更ステップを含む。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体デバイスを製造する方法を実行する半導体製造装置の全体構造を概略的に示す構成図である。 露光装置の構造を模式的に示す断面図である。 アライメント装置の構造を模式的に示す断面図である。 接合装置の概略構成を示す断面図である。 研磨装置の概略構成を示す断面図である。 ウェハWの概略構成を示す上面図である。 研磨装置で研磨されるウェハWの様子を段階的に示す部分断面図である。 本実施形態に係る半導体デバイスを製造する制御手順を示すフローチャートである。 露光倍率を変更しないで露光した場合に形成される回路領域及び貫通電極と、露光倍率を変更して露光した場合の回路領域及び貫通電極を概略的に示す図である。 積層されたウェハWを概略的に示す部分断面図である。 RDLを介して積層されたウェハWを概略的に示す部分断面図である。 インターポーザを介して積層されたウェハWを概略的に示す部分断面図である。 その他の実施形態に係る半導体デバイスを製造する制御手順を示すフローチャートである。 露光中心のシフト及び露光倍率の変更をしないで露光した場合に形成される回路領域及び貫通電極と、露光中心のシフト及び露光倍率の変更をして露光した場合の回路領域及び貫通電極を概略的に示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る半導体デバイスを製造する方法を実行する半導体製造装置100の全体構造を概略的に示す構成図である。図では半導体製造装置100の設置面に平行な方向をXY方向として、設置面に垂直な方向をZ方向としている。
半導体製造装置100は、制御部101、パターン形成システム110及び重ね合わせ装置150を備える。半導体製造装置100に含まれる各装置の各要素は、半導体製造装置100全体の制御及び演算を司る制御部101、または要素ごとに設けられた制御演算部が、統合制御、協調制御をすることにより動作する。
パターン形成システム110は、ウェハに回路領域及び貫通電極を形成する。パターン形成システム110には露光装置が含まれるが、一括投影露光装置又は分割投影露光装置のいずれでも用いることができる。本実施形態ではまず一括投影露光装置を用いた例を説明して、次に分割投影露光装置を用いた例を説明する。
重ね合わせ装置150は、アライメント装置200、ウェハ収納部300、接合装置400、研磨装置500及び、ウェハまたはウェハホルダを搬送する搬送装置160を備える。なお、ここで言うウェハホルダは、ウェハを保持した状態のウェハホルダも含む。
搬送装置160は、保持したウェハまたはウェハホルダを回転もしくは進退させて、各構成装置に搬入出する。なお本実施形態では、一つの搬送装置160により全ての構成装置に対して、ウェハもしくはウェハホルダを搬入出しているが、ある2つの構成装置を直列に配置して、構成装置間に専用の搬送装置160を配置するように構成してもよい。
ウェハ収納部300は、ウェハを単体でストックするウェハカセット、ウェハホルダを単体でもしくはウェハを載置した状態でストックするウェハホルダラックを備える。ウェハ収納部300には、パターン形成システム110によって回路領域及び貫通電極が形成されたウェハが収納される。
図2はパターン形成システム110が備える一括投影方式の露光装置120の概略構成を示す断面図である。露光装置120は、制御部121、ウェハステージ122、レーザ光源123、照明光学系124、レチクル125、投影光学系126を備える。
露光装置120には、フォトレジストが塗布されたウェハWが搬入される。搬入されたウェハWは、ウェハステージ122に載置される。ウェハWには、レーザ光源123から出力されたレーザ光が、照明光学系124、複数の回路パターンが形成されたレチクル125及び投影光学系126を介して照射されることにより、複数の回路領域が一括して露光される。
ウェハWに複数の回路領域を露光するとき、制御部121によって露光倍率が制御される。制御部121は、投影光学系126が備えるレンズのレンズ間距離を調節することにより露光倍率を変更する。なお、レンズ間距離の調節に限らず、投影光学系126の内部圧力を調整することにより露光倍率を変更するように構成しても良く、レンズ間距離の調整および内部圧力の調整を組み合わせてもよい。露光終了後、パターン形成システム110が、露光されたウェハWのフォトレジストを現像した後にエッチング処理を実行することにより、ウェハWに複数の回路領域が形成される。
図3は、アライメント装置200の概略構成を示す断面図である。アライメント装置200は、固定ステージ221及び移動ステージ222を備える。固定ステージ221は、アライメント装置200の天井部の下面に固定され、ウェハホルダWHを吸着保持する。
移動ステージ222は、アライメント装置200の底部側に配置され、XY平面方向に移動する。また移動ステージ222はシリンダ262及びピストン264を有する。ピストン264は、シリンダ262内をZ方向に昇降する。ピストン264の上面には、ウェハホルダWHが保持される。
アライメント装置200は図示の状態にある場合に、顕微鏡242、244を用いて、対向するウェハWのアライメントマークMを観察する。そして、移動ステージ222を移動させつつ取得した映像から、両ウェハWのアライメントマークMの正確な位置を検出する。
次にアライメント装置200は、移動ステージ222の移動により両ウェハWを対向させ、検出したアライメントマークMの位置を基準として、正確に位置合わせする。そして位置合わせ後、両ウェハWが接触するまでピストン264を上昇させる。
両ウェハWが接触すると、各ウェハホルダWHが備える永久磁石と磁性体部材が相互に吸着して、2枚のウェハWを挟持する。もちろん、機構的に2枚のWを直接把持することもできる。2枚のウェハホルダWHが2枚のウェハWを挟持して一体的に固定した状態を仮接合した状態と呼ぶ。なお、仮接合するウェハWが、すでに積層されたウェハである場合は厚みが厚く、薄化されたウェハである場合は厚みが薄くなるが、アライメント装置200はウェハWの厚みに応じてピストン264のZ方向の位置を調整して位置合わせ及び仮接合を実行する。
図4は、接合装置400の概略構成を示す断面図である。接合装置400は、押圧部446、加圧ステージ448及び受圧ステージ450を備える。押圧部446は、図示されていない空圧駆動部により駆動されてZ方向に昇降する。押圧部446の上端には、加圧ステージ448が搭載される。加圧ステージ448は、押圧部446の上端に結合された板状の基板保持部468を有する。
基板保持部468は、ヒータ470を有しており、ヒータ470により加熱される。アライメント装置200で仮接合された2枚のウェハW及び2枚のウェハホルダWHは、搬送装置160により基板保持部468に載置される。
接合装置400は、押圧部446の駆動により加圧ステージ448を受圧ステージ450に向けて上昇させ、仮接合された2枚のウェハW及び2枚のウェハホルダWHを押圧する。受圧ステージ450もヒータ476を有しており、押圧中に、ヒータ470、476により加圧ステージ448及び受圧ステージ450を加熱することにより、2枚のウェハW同士が接合する。
図5は、研磨装置500の概略構成を示す断面図である。本実施形態においては、研磨装置500は、例えば液体供給装置を備えるCMP装置510と、図示しないバックグラインダ装置とを備える。CMP装置510は、ウェハWを、研磨対象面が上向きの状態で吸着保持する回転定盤511と、回転定盤511の上方に設置され、回転定盤511に保持されたウェハWの研磨対象面と対向する研磨パッド513を下面に有した研磨ヘッド512とを備える。
研磨パッド513の直径はウェハWの直径よりも小さい。研磨パッド513は、図示の例では、モータM1、M2、M3により、XY方向に移動する。研磨パッド513をウェハWに上方から接触させた状態で移動させることによりウェハWの表面全体を研磨する。ウェハWは、本実施例では、バックグラインダ装置により研磨対象面側が研磨された後、CMP装置510に搬入され、回転定盤511に載置される。
研磨ヘッド512は、モータM4の回転駆動によりZ軸回りに回転する。またエアシリンダ514の駆動により上下方向に移動する。回転定盤511に載置されたウェハWに対して、所定の接触圧で研磨パッド513を押し当て、モータM1、M2を駆動して研磨ヘッド512をXY方向に揺動させる。
ウェハWの表面は、研磨パッド513の回転及び揺動運動により満遍なく研磨される。なお、ウェハWは単独の1枚の状態で回転定盤511に載置されて表面が研磨されても良く、すでに積層されたウェハが載置されて最外面を構成するウェハの表面が研磨されてもよい。ここではその後の洗浄工程は簡単のため省く。
図6は、CMP装置510によって研磨されるウェハWを、研磨対象面側から見た概略図である。複数の回路領域601及び貫通電極602は、研磨対象面とは反対側の面に形成されており、研磨対象面側には露出していない。
CMP装置510は、ウェハWを内側から外側に向けて研磨することにより、ウェハWを薄化して貫通電極602を露出させる。このとき貫通電極602は外側に歪んでいき、表面に露出した時には、破線で示した貫通電極609の位置までずれる。
図7は、ウェハWがCMP装置510によって研磨される様子を、図6のA−A断面を例に段階的に示す部分断面図である。図のA−A断面は、ウェハWの周縁部に形成された回路領域601を含む。
ウェハWは、Si基板603及びSi基板603の表面に形成された絶縁層604を含む。回路領域601は、Si基板603の内部に形成されている。絶縁層604の内部にはAl配線605、606が形成されている。なお、貫通電極602の周りには、SiO等から構成される絶縁膜が形成され、Si基板603との絶縁を図るようになっているが、ここでは図示を省略している。
ウェハWは、回路領域601が形成された面とは反対の面がバックグラインダによって研磨された後、CMP装置510によって貫通電極602が露出するまで薄化される。薄化の過程においてウェハWは内側から外側に向かって研磨され、図で示すように研磨が進むにつれて外側への歪みが大きくなる。
そして、貫通電極602が露出した段階では、貫通電極602の位置が、歪みが無い場合に比べて外側にずれる。貫通電極602のずれ量は、ウェハのベベル部の形状、ウェハの熱歪み、成膜条件等により異なる。
回路領域601が形成された面の側に露出している貫通電極602の表面は研磨によるずれが生じないので、他のウェハWの回路領域が形成された面を向かい合わせて接合する場合、貫通電極602の位置が一致する。しかしながら、薄化された側の面と他のウェハWの回路領域が形成された面を向かい合わせて接合する場合、研磨により生じたずれによって、貫通電極602の位置が整合しなくなる。
そこで本実施形態では、研磨によって生じるウェハWの貫通電極602の位置ずれに対応するために次に示す手順でウェハ同士の接合を実行する。図8は、本実施形態に係る半導体デバイスを製造する制御手順を示すフローチャートである。
本フローチャートは、パターン形成システム110にウェハWが設置された状態を開始状態とする。なお、単独のウェハWまたは既に積層されたウェハWをウェハ収納部300に対して出し入れする作業、ウェハWのウェハホルダWHへの着脱作業については、特に必要な場合を除き説明を省略する。
ステップS801では、設置されたウェハWの回路領域601が、他のウェハの回路領域と向かい合って接合される予定のウェハWであるか、他のウェハの薄化により露出された貫通電極602と向かい合って接合される予定のウェハWであるかを、パターン形成システム110が判断する。パターン形成システム110は、全体の手順を制御する制御部101と通信することにより、他のウェハWの状態を取得する。
なお制御部101との通信に限らず、例えば露光する順番が予め設定された設定情報を参照することにより、他のウェハWの状態を取得してもよい。また、ユーザの指示を受け付けることにより他のウェハWの状態を取得してもよい。ステップS801で他のウェハの回路領域601と向かい合って接合される予定のウェハWであると判断された場合はステップS802に進む。
ステップS802ではパターン形成システム110が、基準となる露光倍率で、複数の回路領域601及び貫通電極602に対応するパターンをウェハWに露光する。そして露光終了後にパターン形成システム110が、レジストを現像した後にエッチングを実行することにより、ウェハWに複数の回路領域601及び貫通電極602が形成される。
ステップS801で他のウェハの薄化により露出された貫通電極602と向かい合って接合される予定のウェハWであると判断された場合は、ステップS803に進む。ステップS803ではパターン形成システム110が、接合対象のウェハWの情報を取得する。
具体的には、接合対象のウェハWが、積層されたウェハWであるか、また積層されたウェハWである場合、何枚積層されているのかを示す情報を取得する。接合対象のウェハWを示す情報は、全体の手順を制御する制御部101によって管理されており、パターン形成システム110の制御部121が制御部101と通信することにより情報を取得する。
ステップS804では制御部121が、取得した接合対象のウェハWの情報に従って露光倍率を変更し複数の回路領域601及び貫通電極602に対応するパターンをウェハWに露光する。露光倍率は、積層されていない場合よりも積層されている場合の方が大きく、また積層されている場合は、積層されている枚数が多いほど大きい値に変更される。露光倍率の変更についての詳細は後述する。露光終了後パターン形成システム110が、レジストを現像した後にエッチング処理を実行することにより、ウェハWに複数の回路領域601及び貫通電極602が形成される。
ステップS805では、パターン形成システム110により回路領域601及び貫通電極602が形成されたウェハWが、搬送装置160を介してウェハ収納部300に収納される。なお、ステップS802おいて露光されたウェハWと、ステップS804において露光倍率を変更して露光されたウェハWは区別して収納される。また更に、ステップS804において異なる露光倍率で露光されたウェハWは区別して収納される。ウェハ収納部300は複数の棚を備え、各ウェハWは対応する棚に仕分けされる。
ステップS806では、制御部101が、露光対象のウェハWが残存しているかを判断する。露光するウェハWの枚数は事前に設定されており、制御部101は、設定された枚数の露光が終了したか否かを検知することにより判断する。なお、制御部101が、パターン形成システム110に次のウェハWが設置されているか検知することにより判断するように構成してもよい。またユーザによる指示に従って判断するように構成してもよい。
露光対象のウェハWが残存していると判断された場合は、ステップS801に戻る。露光対象のウェハWが残存していないと判断された場合はステップS807に進む。ステップS801からステップS806の手順で、複数の回路領域が一方の面に形成された複数枚のウェハWが準備される。即ち、ステップS801からステップS806は、複数の回路領域が一方の面に形成された複数枚のウェハWを準備するウェハ前処理ステップに相当する。
ステップS807は、研磨装置500によって実行される、ウェハWの複数の回路領域が形成された面とは反対の面を、貫通電極602が露出するまで除去してウェハを薄化する薄化ステップに相当する。薄化対象のウェハWは、ウェハ収納部300に収納されたウェハWの中から制御部101によって判断される。
具体的には例えば、2枚のウェハWが回路領域を向かい合わせて接合された積層ウェハWを、薄化対象のウェハWとして判断する。そして、制御部101が搬送装置160を制御することにより、薄化対象のウェハWがウェハ収納部300から研磨装置500へと搬送される。研磨装置500は搬入されたウェハWを研磨して、貫通電極602が露出するまで薄化する。
ステップS808では、アライメント装置200が、搬入された2つのウェハWを位置合わせして仮接合する。アライメント装置200には、制御部101の制御により、搬送装置160によって、ウェハ収納部300から搬出したウェハWが搬入される。制御部101は、仮接合する2つのウェハWを判断して搬入する。
例えば制御部101は、研磨装置500で薄化された一方のウェハWの回路領域に対して、他方のウェハの回路領域を向かい合わせて仮接合する場合は、薄化されたウェハWと、ステップS802で露光されたウェハWをアライメント装置200に搬入する。また制御部101は、研磨装置500で薄化された一方のウェハWの、薄化により露出された貫通電極602に対して、他方のウェハWの回路領域601を向かい合わせて仮接合する場合は、ステップS804で露光されたウェハWを、アライメント装置200に搬入する。
ステップS809では、接合装置400が、アライメント装置200で仮接合された2つのウェハWを加熱加圧することにより、ウェハW同士を接合する。こうして接合されたウェハWは、制御部101の制御により、搬送装置160によってウェハ収納部300に収納される。上述したように、2つのウェハWの回路領域及び貫通電極を向かい合わせて接合する場合に、回路領域及び貫通電極は、2つのウェハを電気的に接続する配線領域の役割を果たす。なお、制御部101は、接合装置400による接合により形成された積層ウェハWの、積層された枚数毎に仕分けして、ウェハ収納部300に収納するように制御する。
図8に示すフローチャートでは、ウェハWを1枚露光する毎にウェハ収納部300に格納するように制御していたが、例えばパターン形成システム110にウェハを一時的に収納する領域を設けて収納しておき、まとめてウェハ収納部300に収納するように制御できる。また、ステップS806で露光するウェハWがまだあるかを判断して、露光するウェハWがなくなってから次のステップに進むように制御していたが、例えば露光するウェハWが残っている状態で次のステップに進むようにも制御できる。
図9は、露光倍率を変更しないで露光した場合に形成される回路領域601及び貫通電極602と、露光倍率を変更して露光した場合の回路領域608及び貫通電極609を概略的に示す上面図である。図では、前者の回路領域601及び貫通電極602を実線、後者の回路領域608及び貫通電極609を破線で表している。
パターン形成システム110は、露光倍率の数値を変更することによって、貫通電極602の位置をウェハWの中心から外側に放射状に移動させる。即ち、露光倍率の変更によって、研磨装置500による研磨により貫通電極602の位置がウェハWの中心から外側に放射状にずれたウェハWに対して、貫通電極602の位置を整合できる。
図10は、本実施形態により積層されたウェハWを概略的に示す部分断面図である。図10は、ウェハWに複数形成された回路領域のうちの、ウェハWの周縁部に位置する回路領域付近の断面を示している。また図10は、4枚のウェハ1001、1002、1003、1004が積層された状態を表している。
ウェハ1001とウェハ1002は回路領域1011と回路領域1021とが向かい合わせて接合されている。図で示すように、回路領域を向かい合わせて接合する場合は、研磨による貫通電極の位置ずれは影響しない。
ウェハ1002は、ウェハ1001と接合された後に、研磨装置500によって貫通電極1022が露出するまで研磨されており、貫通電極1022が歪んでいる。ウェハ1003は、ウェハ1002の貫通電極1022の位置ずれに対応するために、露光倍率を変更することにより回路領域1031及び貫通電極1032が移動している。図では露光倍率を変更しない場合の回路領域1031及び貫通電極1032の位置を破線で示している。
ウェハ1003は、ウェハ1002と接合された後に、研磨装置500によって貫通電極1032が露出するまで研磨されており、貫通電極1032が歪んでいる。そして、ウェハ1004は、ウェハ1003の貫通電極1032の位置ずれに対応するために、露光倍率を変更することにより回路領域1041及び貫通電極1042が移動している。
ウェハ1003は、ウェハ1002の貫通電極1022の位置ずれに対応するために、露光倍率を変更することにより回路領域1031及び貫通電極1032の位置が外側に移動しているのに加えて、研磨装置500による研磨によって、貫通電極1032が外側に歪んでいる。そして貫通電極1032の歪みに対応するために、ウェハ1004の回路領域1041及び貫通電極1042は、ウェハ1003に対する露光倍率よりも高い露光倍率で露光され、回路領域1041及び貫通電極1042が形成されている。
上述したように、積層枚数が増えるにつれて、回路領域及び貫通電極は外側にずれる。そこで本実施形態では、複数のウェハに対して、積層した場合を含めてずれ量を計測しておき、積層枚数に対する適切な露光倍率をあらかじめ算出して、算出データを制御部121が備える記憶部に記憶しておく。
なお、半導体製造装置100の稼動に伴って、アライメント装置200の顕微鏡242、244で観察した研磨後のウェハWの画像情報を蓄積して、学習したデータに従って変更倍率を決定してもよい。学習により、ずれの補正精度を向上できる。
上記実施形態では、露光倍率の変更によって貫通電極602の位置ずれを補正する例を挙げて説明したが、ウェハWに、再配線層RDL(Re−Distribution Layer)を形成する場合には、RDLによって位置ずれを補正するように構成してもよい。図11は、RDL1150が形成されたウェハ1102と、接合対象のウェハ1101を概略的に示す部分断面図である。
図11は、ウェハ1101、1102に複数形成された回路領域のうちの、ウェハ1101、1102の周縁部に位置する回路領域付近の断面を示している。ウェハ1101は、貫通電極1111が露出するまで研磨されており、貫通電極1111が歪んでいる。なお、ウェハの端部に配置された貫通電極1111が中央部の貫通電極1111に比べて大きく歪むことが多いが、ここでは簡単のため全体が同様に傾斜している形状としている。
RDL1150はパターン形成システム110によってウェハ1102上に形成される。パターン形成システム110は、RDL1150を形成する場合に、接合対象のウェハ1101の情報を取得して、貫通電極1111と貫通電極1121を接続する配線1154、1155、1156を形成する。
パターン形成システム110によるRDL1150の形成手順の概略を以下に示す。まずパターン形成システム110は、ウェハ1102の接合対象面に絶縁層を形成する。絶縁層としては、CVD法で形成されるシリコン酸化膜などが好適に使用される。そして、貫通電極1121の位置に対応する開口部を備えるレジストを絶縁層上に形成して、開口部を通して異方性ドライエッチングで絶縁層を加工することにより、貫通電極1121に到達するビアホールを設ける。
続いてビアホール内に、貫通電極1121に接続される配線1154を形成する。配線1154は、スパッタ法によって銅膜を形成した後に、露光及びエッチングによって銅層をパターニングすることにより形成される。以上の手順により、配線1154を備える第1配線層1151が形成される。
次に同様の手順で、第1配線層1151上に第2配線層1152を形成する。パターン形成システム110は、配線1154と、貫通電極1111に対応する位置とを接続する配線1155を形成する。そして、第2配線層1152上に、配線1155と、貫通電極1111を接続する配線1156を備える第3配線層1153を形成する。以上の手順で第1配線層1151、第2配線層1152および第3配線層1153を備えるRDL1150が形成される。
上述した形成手順でウェハ1102上にRDL1150を形成した後に、RDL1150を介してウェハ1102とウェハ1101同士を接合することにより、貫通電極1111と貫通電極1121を連通できる。即ち、RDL1150がウェハ1101とウェハ1102を電気的に接続する配線領域の役割を果たす。一方、パターン形成システム110は、ウェハ1102が、他のウェハの回路領域側の面と向かい合って接合される場合には、貫通電極1121と接合対象のウェハの貫通電極とで位置ずれがないので、RDL1150を形成しなくても良く、または、第1配線層1151のみを形成しても良い。
上述したようにパターン形成システム110は、接合対象のウェハの回路領域側と向かい合って接合されるか、薄化により貫通電極が露出した面側と向かいあって接合されるかによって、露光制御を変更する。なお、ウェハ1102上にRDLを形成する場合を例に挙げて説明したが、ウェハ1101の、薄化により貫通電極1111が露出された側の面にRDLを形成してもよい。
また、RDLによって位置ずれを補正する例を説明したが、2つのウェハWを、インターポーザを介して積層する場合は、インターポーザの配線を調整することによって位置ずれを補正するように構成してもよい。図12は、接合対象のウェハ1201、1202及びインターポーザ1250を概略的に示す部分断面図である。
図12は、ウェハ1201、1202に複数形成された回路領域のうちの、ウェハ1201、1202の周縁部に位置する回路領域付近の断面を示している。ウェハ1201は、貫通電極1211が露出するまで研磨されており、貫通電極1211が歪んでいる。
インターポーザ1250はパターン形成システム110によって形成される。パターン形成システム110は、貫通電極1211と貫通電極1221とを接続する配線1254、1255、1256を含むインターポーザ1250を形成する。
パターン形成システム110によるインターポーザ1250の形成手順の概略を以下に示す。パターン形成システム110は、まず、回路領域を備えていないウェハ1257を準備する。ウェハ1257のウェハ1201側の面を表面1258、ウェハ1202側の面を裏面1259と呼ぶ。パターン形成システム110は、貫通電極1221と対応する位置に開口部を設けたレジストを表面1258側に形成して、開口部を通して異方性ドライエッチングでウェハを厚み方向に貫通加工することによりビアホールを設ける。
次に、ビアホールの内面及びウェハ1257の両面側にCVD法等によってシリコン酸化膜を形成して絶縁層を得る。そして、ビアホール内に銅からなる配線1254を形成する。配線1254は、スパッタ法によって銅膜を形成した後に、露光及びエッチングによって銅層をパターニングすることにより形成される。以上の手順によって第1配線層1251が形成される。
続いて、第1配線層1251上にCVD法で絶縁層を形成する。次に、配線1254と、貫通電極1211に対応する位置とを接続する配線1255の位置に対応する開口部を備えたレジストを絶縁層上に形成する。そして、開口部を通して異方性ドライエッチングで絶縁層を加工することにより、配線1254に到達するビアホールを設ける。
次に、ビアホール内に配線1255を形成する。配線1255は、スパッタ法によって金属膜を形成した後に、露光及びエッチングによって銅層をパターニングすることにより形成される。以上の手順によって第2配線層1252が形成される。その後、配線1255と貫通電極1211を接続するための配線1256を備える第3配線層1253を形成する。
そして、ウェハ1257の裏面1259を研磨して配線1254を露出させることにより、インターポーザ1250が、ウェハ1202とウェハ1201を接続できる状態となる。即ち、インターポーザ1250がウェハ1201とウェハ1202を電気的に接続する配線領域の役割を果たす。こうして形成されたインターポーザ1250を介して、ウェハ1201とウェハ1202同士を接合することにより、貫通電極1211と貫通電極1221を連通でき、貫通電極1211の位置ずれを補正できる。
上述したようにパターン形成システム110は、インターポーザ1250を形成する場合に、一方のウェハの回路領域と、他方のウェハの薄化により貫通電極が露出した面とを接合する場合には、貫通電極1221と貫通電極1211とを接続する配線1254、1255、1256を形成するように露光制御する。
一方パターン形成システム110は、一方のウェハの回路領域側の面と、他方のウェハの回路領域側の面とが向かい合って接合される場合には、貫通電極同士を垂直に接続する配線を備えるインターポーザ1250を形成する。即ち、パターン形成システム110は、接合対象のウェハの回路領域側と向かい合って接合されるか、薄化により貫通電極が露出した面側と向かいあって接合されるかによって、露光制御を変更する。
(他の実施形態)
上記実施形態では、一括投影露光装置を用いる例を挙げて説明したが、ここでは分割投影方式の露光装置130を用いた例を挙げて説明する。分割投影方式の露光装置130では、レチクルに1チップ分または数チップ分の回路パターンが形成されているので、1回の露光で1チップ分または数チップ分の露光が完了する。そして、続けて隣の領域に移動して露光する処理を繰り返すことによりウェハWの全面に露光を実行する。
分割投影方式の露光装置130では、露光倍率を調整するだけでは、研磨により発生する貫通電極の放射状の位置ずれに対応することが難しい。そこで、分割投影方式の露光装置130では、一括投影方式の露光装置120とは異なる処理を実行する。
図13は、露光装置130を用いた場合の、半導体デバイスを製造する制御手順を示すフローチャートである。なお、図8に示すフローチャートと同様の処理を実行しているステップについては、説明を簡略化して記載する。
ステップS1301では、露光装置130が、設置されたウェハWの回路領域601が、他のウェハの回路領域と向かい合って接合される予定のウェハであるか、他のウェハの薄化により露出された貫通電極602と向かい合って接合される予定のウェハであるかを、判断する。他のウェハの回路領域と向かい合って接合される予定のウェハであると判断された場合はステップS1302に進む。
ステップS1302では、露光装置130が、ウェハ及びレチクルの少なくとも一方を移動することにより、露光位置を調整する。まずは予め設定された初期位置に露光位置が調整される。ステップS1303では、露光装置130が、回路領域601及び貫通電極602に対応するパターンを、基準となる露光倍率でウェハWに縮小投影することにより露光する。
ステップS1304では、ウェハWの全領域の露光が終了したかを判断する。終了していない場合は、ステップS1302に戻り、露光装置130が次の領域に対して露光位置を調整する。ステップS1304でウェハWの全領域の露光が終了したと判断した場合はS1310に進む。
ステップS1301で、他のウェハの薄化により露出された貫通電極602と向かい合って接合される予定のウェハWであると判断された場合は、ステップS1305に進む。ステップS1305では、露光装置130が、設置された露光対象のウェハWを接合する対象のウェハWの情報を取得する。
ステップS1306では、露光装置130が、ウェハ及びレチクルの少なくとも一方を移動することにより、露光位置を調整する。まずは予め設定された初期位置に露光位置が調整される。ステップS1307では、露光対象領域のウェハW上における位置に応じて露光中心をシフトするとともに、露光倍率を変更する。研磨装置500の研磨によって貫通電極602の位置がずれる場合、ウェハWの中心に近い方が歪みが小さく、ウェハWの端部に近い方が歪が大きくなる。
そこで本実施形態では露光装置130が、露光対象領域がウェハWの中心に近い場合よりも遠い場合の方が、露光中心のシフト量及び露光倍率の変更量を大きくするように制御する。具体的には、露光装置130の制御部が備える記憶部に、露光対象領域のウェハW上における位置と、露光中心のシフト量及び露光倍率の変更量との対応関係を示すデータを記憶しておき、記憶データを参照することにより、露光中心の位置及び露光倍率を変更する。記憶部に記憶する対応関係を示すデータは、あらかじめ複数のウェハに対して、積層していない場合と積層している場合、また積層している場合は積層枚数による貫通電極の位置ずれ量の違いを測定することにより、生成しておく。
なお本実施形態では、ステップS1306で露光位置の調整をした後に、ステップS1307で露光中心をシフトするように制御する例を挙げて説明しているが、ステップS1306で露光位置の調整をするときに、露光中心のシフト量を加味して位置調整をするように制御してもよい。
ステップS1308では、露光装置130が、回路領域601及び貫通電極602に対応するパターンをレジストが塗布されたウェハWに縮小投影することにより露光する。ステップS1309では、ウェハWの全領域の露光が終了したかを判断する。終了していない場合は、ステップS1306に戻り、次の領域に対して露光位置を調整する。終了した場合はS1310に進む。
ステップS1310では、制御部101が、露光対象のウェハが残存しているかを判断する。露光対象のウェハが残存していると判断された場合は、ステップS1301に戻る。露光対象のウェハが残存していないと判断された場合はステップS1311に進む。
ステップS1311では、研磨装置500が、ウェハWの複数の回路領域が形成された面とは反対の面を、貫通電極602が露出するまで除去してウェハを薄化する。ステップS1312では、アライメント装置200が、ウェハW同士を仮接合する。そしてステップS1313では、接合装置400がウェハ同士を接合する。
なお、ここでは露光するウェハW上の位置に応じて露光中心をシフトするとともに、露光倍率を変更するように構成していたが、特に研磨によるずれが小さい場合は、露光中心のシフトだけを実行することによりも貫通電極602の位置を整合させることができる。露光倍率の変更をしないことによりスループットを向上できる。
図14は、露光中心のシフト及び露光倍率の変更をしないで露光した場合に形成される回路領域1401及び貫通電極1402と、露光中心のシフト及び露光倍率の変更をして露光した場合の回路領域1403及び貫通電極1404を概略的に示す図である。露光領域1405の中に回路領域1401及び貫通電極1402が形成されている。図では、前者の回路領域1401と貫通電極1402を実線で表して、後者の回路領域1403及び貫通電極1404を破線で表している。
図に示す通り、本実施形態では露光装置130が、ウェハWの中心に近い領域ほど露光中心のシフト量及び露光倍率の変更量を小さく、ウェハWの中心から離れた領域ほど露光中心のシフト量及び露光倍率の変更量を大きくする。露光対象領域のウェハW上における位置に応じて露光中心をシフトするとともに露光倍率を変更することにより、研磨によってウェハWの中心から放射状に広がった貫通電極の位置の少なくとも近傍に、貫通電極を形成できる。
上述したように、分割投影方式の露光装置130において、露光対象領域のウェハW上における位置に応じて露光中心位置の調整または、露光中心位置及び露光倍率の調整を実行することにより、貫通電極の位置がウェハWの中心から外側に放射状にずれたウェハWに対して、貫通電極の位置を整合させることができる。
上記実施形態では、配線領域を形成する形成制御の変更について、配線領域を形成する露光制御を変更する例を挙げて説明したが、露光制御の変更の代わりに、温調制御を変更しても良い。即ち、一の基板の配線領域を他の基板の薄化により露出された貫通電極と向かい合わせて接合する場合に、制御部101が、基板前処理ステップにおいて、一の基板の配線領域を熱膨張させることによって、貫通電極の位置を整合させるように制御してもよい。
また、露光制御の変更の代わりに、配線領域に対して機械的に変形を加えるように構成しても良い。即ち、一の基板の配線領域を他の基板の薄化により露出された貫通電極と向かい合わせて接合する場合に、制御部101が、基板前処理ステップにおいて、一の基板の配線領域を機械的に引き伸ばすことによって、貫通電極の位置を整合させてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、及び図面中において示した装置、システム及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 半導体製造装置、101 制御部、110 パターン形成システム、120 露光装置、121 制御部、122 ウェハステージ、123 レーザ光源、124 照明光学系、125 レチクル、126 投影光学系、130 露光装置、150 重ね合わせ装置、160 搬送装置、200 アライメント装置、221 固定ステージ、222 移動ステージ、242、244 顕微鏡、262 シリンダ、264 ピストン、300 ウェハ収納部、400 接合装置、446 押圧部、448 加圧ステージ、450 受圧ステージ、468 基板保持部、470 ヒータ、476 ヒータ、500 研磨装置、510 CMP装置、511 回転定盤、512 研磨ヘッド、513 研磨パッド、514 エアシリンダ、601 回路領域、602 貫通電極、603 Si基板、604 絶縁層、605、606 Al配線、608 回路領域、609 貫通電極、1001、1002、1003、1004 ウェハ、1011 回路領域、1021 回路領域、1022 貫通電極、1031 回路領域、1032 貫通電極、1041 回路領域、1042 貫通電極、1101、1102 ウェハ、1111 貫通電極、1121 貫通電極、1150 RDL、1151 第1配線層、1152 第2配線層、1153 第3配線層、1154、1155、1156 配線、1201、1202 ウェハ、1211 貫通電極、1221 貫通電極、1250 インターポーザ、1251 第1配線層、1252 第2配線層、1253 第3配線層、1254、1255、1256 配線、1257 ウェハ、1258 表面、1259 裏面、1401 回路領域、1402 貫通電極、1403 回路領域、1404 貫通電極、1405 露光領域

Claims (10)

  1. それぞれの一方の面に配線領域が形成された第1の基板と第2の基板とを積層して半導体デバイスを製造する方法であって、
    前記第1の基板および前記第2の基板に前記配線領域を形成する前処理ステップと、
    前記第2の基板の前記一方の面とは反対の面を、前記第2の基板の前記配線領域の貫通電極が露出するまで研磨によって除去することにより前記第2の基板を薄化する薄化ステップと、
    前記第1の基板と前記第2の基板とを互いに接合する接合ステップと、
    を有し、
    前記前処理ステップは、前記接合ステップにおいて前記第1の基板の前記配線領域が、前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記薄化ステップで露出された前記貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の前記配線領域を形成する形成制御を変更する半導体デバイスを製造する方法。
  2. 前記第1の基板は第1のウェハであり、前記第2の基板は第2のウェハであり、
    前記前処理ステップは、前記第1のウェハおよび前記第2のウェハの少なくとも一方の前記配線領域を形成する露光制御を変更する請求項1に記載の半導体デバイスを製造する方法。
  3. 前記配線領域は前記第1のウェハに形成された複数の回路領域であり、
    前記前処理ステップは、前記配線領域を形成する前記露光制御の変更として、前記第1のウェハの前記複数の回路領域のパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項2に記載の半導体デバイスを製造する方法。
  4. 前記露光倍率および前記露光位置は、前記薄化ステップにより前記第2のウェハの前記貫通電極が薄化前の位置に対してずれるずれ量およびずれ方向の少なくとも一方に基づいて決定される請求項3に記載の半導体デバイスを製造する方法。
  5. 前記配線領域は前記第1のウェハに形成された複数の回路領域であり、
    前記前処理ステップは、前記第1のウェハの前記複数の回路領域のパターンを複数回に分けて露光する場合に、露光中心をシフトする請求項2から4のいずれか一項に記載の半導体デバイスを製造する方法。
  6. 前記シフトのシフト量は、前記薄化ステップにより前記第2のウェハの前記貫通電極が薄化前の位置に対してずれるずれ量およびずれ方向の少なくとも一方に基づいて決定される請求項5に記載の半導体デバイスを製造する方法。
  7. 前記第1の基板は、電極位置を変更する再配線層が形成されたウェハであり、前記配線領域は、前記第1の基板の前記再配線層の配線領域であり、
    前記前処理ステップは、前記第1の基板上に前記再配線層を形成するパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項1に記載の半導体デバイスを製造する方法。
  8. 前記第1の基板は、前記第2の基板に積層される第3の基板と前記第2の基板との間に介在されるインターポーザであり、前記配線領域は、前記インターポーザに形成され、前記薄化ステップで露出された前記第2の基板の前記貫通電極に向かい合う配線領域であり、
    前記前処理ステップは、前記インターポーザの前記配線領域のパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項1に記載の半導体デバイスを製造する方法。
  9. 半導体デバイスを製造する方法であって、
    互いに積層される第1の基板および第2の基板のそれぞれの一方の面に回路のパターンを露光する露光ステップを有し、
    前記露光ステップは、前記パターンの露光によって形成される前記第1の基板の配線領域が、前記パターンの露光によって形成される前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記一方の面とは反対の面が研磨により除去されて露出された貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の露光位置および露光倍率の少なくとも一方を変更することを特徴とする半導体デバイスを製造する方法。
  10. それぞれの一方の面に配線領域が形成された第1の基板と第2の基板とを互いに積層して半導体デバイスを製造する方法であって、
    前記第1の基板と前記第2の基板とを互いに接合する接合ステップを有し、
    前記接合ステップにおいて前記第1の基板の前記配線領域が、前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記一方の面とは反対の面が研磨により除去されて露出された貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の前記配線領域を形成する形成制御を変更する半導体デバイスを製造する方法。
JP2010137461A 2010-06-16 2010-06-16 半導体デバイスを製造する方法 Active JP5505118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010137461A JP5505118B2 (ja) 2010-06-16 2010-06-16 半導体デバイスを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010137461A JP5505118B2 (ja) 2010-06-16 2010-06-16 半導体デバイスを製造する方法

Publications (3)

Publication Number Publication Date
JP2012004307A JP2012004307A (ja) 2012-01-05
JP2012004307A5 JP2012004307A5 (ja) 2013-10-10
JP5505118B2 true JP5505118B2 (ja) 2014-05-28

Family

ID=45535975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010137461A Active JP5505118B2 (ja) 2010-06-16 2010-06-16 半導体デバイスを製造する方法

Country Status (1)

Country Link
JP (1) JP5505118B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5850412B2 (ja) * 2012-10-02 2016-02-03 株式会社デンソー 半導体装置の製造システム及び半導体装置の製造方法
JP6805640B2 (ja) * 2016-08-29 2020-12-23 株式会社ニコン 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法
KR20200064133A (ko) * 2017-11-28 2020-06-05 가부시키가이샤 니콘 적층 기판의 제조 방법 및 제조 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720469B2 (ja) * 2005-12-08 2011-07-13 株式会社ニコン 貼り合わせ半導体装置製造用の露光方法
JP2007214402A (ja) * 2006-02-10 2007-08-23 Cmk Corp 半導体素子及び半導体素子内蔵型プリント配線板
JP5512102B2 (ja) * 2007-08-24 2014-06-04 本田技研工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2012004307A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI469229B (zh) 製造積體電路系統的方法
JP3229208B2 (ja) 集積回路チップのエッジを正確に画定する方法
US9466538B1 (en) Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process
TW200926278A (en) Wafer processing method
WO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
JP2022106830A (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
JP5505118B2 (ja) 半導体デバイスを製造する方法
JPH08213548A (ja) 3次元集積回路の製造方法
JP6919019B2 (ja) 接合装置、および接合方法
WO2008125543A2 (en) Method for reducing the thickness of substrates
KR20100103603A (ko) 웨이퍼들의 접합 동안에 결함들을 처리하는 공정
JP5540533B2 (ja) 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法
JP5487621B2 (ja) 半導体装置の製造方法及び半導体製造装置
TWI809251B (zh) 基板處理裝置及基板處理方法
TW202044385A (zh) 雷射加工裝置、基板處理系統、雷射加工方法及基板處理方法
KR20220091511A (ko) 칩 부착 기판의 제조 방법, 및 기판 처리 장치
JP4489016B2 (ja) 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置
CN111941251A (zh) 一种抛光垫、抛光设备及硅片的抛光方法
JP2006100656A (ja) ウェハ積層時の重ね合わせ方法
JP2016171212A (ja) 半導体装置の製造方法
JP2022184613A (ja) 処理システム及び処理方法
JP2010153645A (ja) 積層半導体装置の製造方法
JP2023013004A (ja) 積層デバイスウェーハの形成方法
JP5493399B2 (ja) 製造装置、及び、半導体装置の製造方法
JP5549335B2 (ja) 基板観察装置およびデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250