JP5505118B2 - 半導体デバイスを製造する方法 - Google Patents
半導体デバイスを製造する方法 Download PDFInfo
- Publication number
- JP5505118B2 JP5505118B2 JP2010137461A JP2010137461A JP5505118B2 JP 5505118 B2 JP5505118 B2 JP 5505118B2 JP 2010137461 A JP2010137461 A JP 2010137461A JP 2010137461 A JP2010137461 A JP 2010137461A JP 5505118 B2 JP5505118 B2 JP 5505118B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- exposure
- electrode
- wiring region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 68
- 238000005498 polishing Methods 0.000 claims description 43
- 230000008859 change Effects 0.000 claims description 9
- 238000007781 pre-processing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 5
- 238000004070 electrodeposition Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 279
- 230000008569 process Effects 0.000 description 21
- 238000003860 storage Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 8
- 238000003825 pressing Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
[先行技術文献]
[特許文献]
[特許文献1] 特開平11−261000号公報
上記実施形態では、一括投影露光装置を用いる例を挙げて説明したが、ここでは分割投影方式の露光装置130を用いた例を挙げて説明する。分割投影方式の露光装置130では、レチクルに1チップ分または数チップ分の回路パターンが形成されているので、1回の露光で1チップ分または数チップ分の露光が完了する。そして、続けて隣の領域に移動して露光する処理を繰り返すことによりウェハWの全面に露光を実行する。
Claims (10)
- それぞれの一方の面に配線領域が形成された第1の基板と第2の基板とを積層して半導体デバイスを製造する方法であって、
前記第1の基板および前記第2の基板に前記配線領域を形成する前処理ステップと、
前記第2の基板の前記一方の面とは反対の面を、前記第2の基板の前記配線領域の貫通電極が露出するまで研磨によって除去することにより前記第2の基板を薄化する薄化ステップと、
前記第1の基板と前記第2の基板とを互いに接合する接合ステップと、
を有し、
前記前処理ステップは、前記接合ステップにおいて前記第1の基板の前記配線領域が、前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記薄化ステップで露出された前記貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の前記配線領域を形成する形成制御を変更する半導体デバイスを製造する方法。 - 前記第1の基板は第1のウェハであり、前記第2の基板は第2のウェハであり、
前記前処理ステップは、前記第1のウェハおよび前記第2のウェハの少なくとも一方の前記配線領域を形成する露光制御を変更する請求項1に記載の半導体デバイスを製造する方法。 - 前記配線領域は前記第1のウェハに形成された複数の回路領域であり、
前記前処理ステップは、前記配線領域を形成する前記露光制御の変更として、前記第1のウェハの前記複数の回路領域のパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項2に記載の半導体デバイスを製造する方法。 - 前記露光倍率および前記露光位置は、前記薄化ステップにより前記第2のウェハの前記貫通電極が薄化前の位置に対してずれるずれ量およびずれ方向の少なくとも一方に基づいて決定される請求項3に記載の半導体デバイスを製造する方法。
- 前記配線領域は前記第1のウェハに形成された複数の回路領域であり、
前記前処理ステップは、前記第1のウェハの前記複数の回路領域のパターンを複数回に分けて露光する場合に、露光中心をシフトする請求項2から4のいずれか一項に記載の半導体デバイスを製造する方法。 - 前記シフトのシフト量は、前記薄化ステップにより前記第2のウェハの前記貫通電極が薄化前の位置に対してずれるずれ量およびずれ方向の少なくとも一方に基づいて決定される請求項5に記載の半導体デバイスを製造する方法。
- 前記第1の基板は、電極位置を変更する再配線層が形成されたウェハであり、前記配線領域は、前記第1の基板の前記再配線層の配線領域であり、
前記前処理ステップは、前記第1の基板上に前記再配線層を形成するパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項1に記載の半導体デバイスを製造する方法。 - 前記第1の基板は、前記第2の基板に積層される第3の基板と前記第2の基板との間に介在されるインターポーザであり、前記配線領域は、前記インターポーザに形成され、前記薄化ステップで露出された前記第2の基板の前記貫通電極に向かい合う配線領域であり、
前記前処理ステップは、前記インターポーザの前記配線領域のパターンを露光する露光倍率および露光位置の少なくとも一方を変更する請求項1に記載の半導体デバイスを製造する方法。 - 半導体デバイスを製造する方法であって、
互いに積層される第1の基板および第2の基板のそれぞれの一方の面に回路のパターンを露光する露光ステップを有し、
前記露光ステップは、前記パターンの露光によって形成される前記第1の基板の配線領域が、前記パターンの露光によって形成される前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記一方の面とは反対の面が研磨により除去されて露出された貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の露光位置および露光倍率の少なくとも一方を変更することを特徴とする半導体デバイスを製造する方法。 - それぞれの一方の面に配線領域が形成された第1の基板と第2の基板とを互いに積層して半導体デバイスを製造する方法であって、
前記第1の基板と前記第2の基板とを互いに接合する接合ステップを有し、
前記接合ステップにおいて前記第1の基板の前記配線領域が、前記第2の基板の前記配線領域と向かい合って接合されるか、前記第2の基板の前記一方の面とは反対の面が研磨により除去されて露出された貫通電極と向かい合って接合されるかにより、前記第1の基板および前記第2の基板の少なくとも一方の前記配線領域を形成する形成制御を変更する半導体デバイスを製造する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010137461A JP5505118B2 (ja) | 2010-06-16 | 2010-06-16 | 半導体デバイスを製造する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010137461A JP5505118B2 (ja) | 2010-06-16 | 2010-06-16 | 半導体デバイスを製造する方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012004307A JP2012004307A (ja) | 2012-01-05 |
JP2012004307A5 JP2012004307A5 (ja) | 2013-10-10 |
JP5505118B2 true JP5505118B2 (ja) | 2014-05-28 |
Family
ID=45535975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010137461A Active JP5505118B2 (ja) | 2010-06-16 | 2010-06-16 | 半導体デバイスを製造する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5505118B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5850412B2 (ja) * | 2012-10-02 | 2016-02-03 | 株式会社デンソー | 半導体装置の製造システム及び半導体装置の製造方法 |
JP6805640B2 (ja) * | 2016-08-29 | 2020-12-23 | 株式会社ニコン | 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法 |
KR20200064133A (ko) * | 2017-11-28 | 2020-06-05 | 가부시키가이샤 니콘 | 적층 기판의 제조 방법 및 제조 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4720469B2 (ja) * | 2005-12-08 | 2011-07-13 | 株式会社ニコン | 貼り合わせ半導体装置製造用の露光方法 |
JP2007214402A (ja) * | 2006-02-10 | 2007-08-23 | Cmk Corp | 半導体素子及び半導体素子内蔵型プリント配線板 |
JP5512102B2 (ja) * | 2007-08-24 | 2014-06-04 | 本田技研工業株式会社 | 半導体装置 |
-
2010
- 2010-06-16 JP JP2010137461A patent/JP5505118B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012004307A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI469229B (zh) | 製造積體電路系統的方法 | |
JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
US9466538B1 (en) | Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process | |
TW200926278A (en) | Wafer processing method | |
WO2011108327A1 (ja) | 再配列ウェーハの製造方法および半導体装置の製造方法 | |
JP2022106830A (ja) | 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置 | |
JP5505118B2 (ja) | 半導体デバイスを製造する方法 | |
JPH08213548A (ja) | 3次元集積回路の製造方法 | |
JP6919019B2 (ja) | 接合装置、および接合方法 | |
WO2008125543A2 (en) | Method for reducing the thickness of substrates | |
KR20100103603A (ko) | 웨이퍼들의 접합 동안에 결함들을 처리하는 공정 | |
JP5540533B2 (ja) | 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法 | |
JP5487621B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
TWI809251B (zh) | 基板處理裝置及基板處理方法 | |
TW202044385A (zh) | 雷射加工裝置、基板處理系統、雷射加工方法及基板處理方法 | |
KR20220091511A (ko) | 칩 부착 기판의 제조 방법, 및 기판 처리 장치 | |
JP4489016B2 (ja) | 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 | |
CN111941251A (zh) | 一种抛光垫、抛光设备及硅片的抛光方法 | |
JP2006100656A (ja) | ウェハ積層時の重ね合わせ方法 | |
JP2016171212A (ja) | 半導体装置の製造方法 | |
JP2022184613A (ja) | 処理システム及び処理方法 | |
JP2010153645A (ja) | 積層半導体装置の製造方法 | |
JP2023013004A (ja) | 積層デバイスウェーハの形成方法 | |
JP5493399B2 (ja) | 製造装置、及び、半導体装置の製造方法 | |
JP5549335B2 (ja) | 基板観察装置およびデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5505118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |