KR20200064133A - 적층 기판의 제조 방법 및 제조 장치 - Google Patents

적층 기판의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20200064133A
KR20200064133A KR1020207013544A KR20207013544A KR20200064133A KR 20200064133 A KR20200064133 A KR 20200064133A KR 1020207013544 A KR1020207013544 A KR 1020207013544A KR 20207013544 A KR20207013544 A KR 20207013544A KR 20200064133 A KR20200064133 A KR 20200064133A
Authority
KR
South Korea
Prior art keywords
substrates
substrate
correction
laminated
amount
Prior art date
Application number
KR1020207013544A
Other languages
English (en)
Inventor
하지메 미츠이시
이사오 스가야
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Priority to KR1020227017544A priority Critical patent/KR102656249B1/ko
Publication of KR20200064133A publication Critical patent/KR20200064133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors

Abstract

복수의 기판 중 적어도 하나를 가공하는 가공 단계와, 복수의 기판을 적층하여 적층 기판을 제조하는 적층 단계와, 복수의 적층 기판의 각각의 복수의 기판 사이의 위치 어긋남량에 기초하여 보정량을 결정하는 결정 단계를 포함하고, 가공 단계 및 적층 단계 중 적어도 한쪽은, 결정 단계 후에 적층하는 복수의 기판 중 적어도 하나를 보정량으로 보정하는 보정 단계를 포함하는 제조 방법을 제공한다.

Description

적층 기판의 제조 방법 및 제조 장치
본 발명은 적층 기판의 제조 방법 및 제조 장치에 관한 것이다.
복수의 기판을 적층하여 적층 기판을 형성하는 기술이 있다.
특허문헌 1 일본 특개 2014-216496호 공보
적층 기판에 있어서의 기판 상호의 위치 어긋남은 여러 원인에 의해 발생한다. 따라서, 소정의 위치 맞춤 정밀도를 얻기 위해서는, 다종의 위치 어긋남 성분을 보정할 필요가 있다.
본 발명의 제1 양태는, 복수의 기판 중 적어도 하나를 가공하는 가공 단계와, 복수의 기판을 적층하여 적층 기판을 제조하는 적층 단계와, 복수의 적층 기판의 각각의 복수의 기판 사이의 위치 어긋남량에 기초하여 보정량을 결정하는 결정 단계를 포함하고, 가공 단계 및 적층 단계 중 적어도 한쪽은, 결정 단계 후에 적층하는 복수의 기판 중 적어도 하나를 보정량으로 보정하는 보정 단계를 포함하는 제조 방법을 제공한다.
본 발명의 제2 양태는, 복수의 기판 중 적어도 하나를 가공하는 가공 단계를 포함하고, 가공 단계는 적층된 복수의 기판을 각각이 가지는 복수의 적층 기판의 각각에 있어서의 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 보정 단계를 포함하는 제조 방법을 제공한다.
본 발명의 제3 양태는, 복수의 기판을 적층함으로써 적층 기판을 제조하는 적층 단계를 포함하고, 적층 단계는 복수의 적층 기판의 각각의 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 보정 단계를 포함하는 제조 방법을 제공한다.
본 발명의 제4 양태는, 복수의 기판 중 적어도 하나를 가공하는 가공부와, 복수의 기판을 적층하여 적층 기판을 제조하는 적층부를 구비하고, 가공부 및 적층부 중 적어도 한쪽은, 복수의 적층 기판의 각각의 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치를 제공한다.
본 발명의 제5 양태는, 복수의 기판 중 적어도 하나를 가공하는 가공부를 구비하고, 가공부는 서로 적층된 복수의 기판을 각각이 가지는 복수의 적층 기판의 각각에 있어서의 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치를 제공한다.
본 발명의 제6 양태는, 복수의 기판을 적층함으로써 적층 기판을 제조하는 적층부를 구비하고, 적층부는 복수의 적층 기판의 각각의 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치를 제공한다.
상기의 발명의 개요는, 본 발명의 특징 전부를 열거한 것은 아니다. 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 제조 장치(10) 전체의 구성을 나타내는 블록도이다.
도 2는 제조 장치(10) 전체의 동작 절차를 나타내는 흐름도이다.
도 3은 가공부(11)의 동작 절차를 나타내는 흐름도이다.
도 4는 성막 장치(100)의 모식도이다.
도 5는 회로 형성 장치(200)의 모식도이다.
도 6은 적층부(13)의 동작 절차를 나타내는 흐름도이다.
도 7은 기판(510, 520)의 모식도이다.
도 8은 기판(510)을 유지하는 기판 홀더(530)의 모식도이다.
도 9는 기판(520)을 유지하는 기판 홀더(540)의 모식도이다.
도 10은 접합 장치(300)의 모식적 단면도이다.
도 11은 접합 장치(300)의 동작 절차를 나타내는 흐름도이다.
도 12는 접합 장치(300)의 동작을 설명하는 도면이다.
도 13은 접합 장치(300)의 동작을 설명하는 도면이다.
도 14는 접합 장치(300)의 동작을 설명하는 도면이다.
도 15는 접합 장치(300)의 동작을 설명하는 도면이다.
도 16은 적층 과정을 설명하는 모식도이다.
도 17은 적층 과정에서 발생하는 위치 어긋남 성분을 설명하는 모식도이다.
도 18은 적층 과정에서 발생하는 위치 어긋남 성분을 설명하는 모식도이다.
도 19는 적층 과정에서 발생하는 위치 어긋남 성분을 설명하는 모식도이다.
도 20은 위치 어긋남의 분포를 나타내는 모식도이다.
도 21은 보정 장치(601)의 모식적 단면도이다.
도 22는 보정 장치(601)의 모식적 평면도이다.
도 23은 보정 장치(601)의 동작을 설명하는 모식도이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명한다. 하기의 실시 형태는 청구범위에 관한 발명을 한정하는 것은 아니다. 실시 형태 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 적층 기판의 제조 장치(10) 전체의 구성을 나타내는 블록도이다. 제조 장치(10)는 가공부(11), 제2 계측부(12), 적층부(13), 제1 계측부(14), 및 제어 장치(130)를 구비한다.
가공부(11)는 성막 장치(100) 및 회로 형성 장치(200)를 가진다. 성막 장치(100)는 CVD(Chemical Vapor Deposition) 등의 수법에 의해 기판 상에 기능층 또는 희생층을 형성한다. 회로 형성 장치(200)는, 포토리소그래피 등의 패터닝 기술에 의해, 기판에 성막된 기능층 또는 희생층을 패터닝하여, 소자, 배선 등을 형성한다. 이와 같은 조작을 반복함으로써, 가공부(11)는 당초에는 베어 웨이퍼(bear wafer)의 상태였던 기판을 가공하여 회로 등의 구조물을 형성하여, 적층 기판의 일부가 되는 복수의 기판을 반복 제작한다. 또한, 이후의 기재에 있어서의 기판의 「가공」은, 기판에 대해서 성막, 패터닝 등의 처리를 함으로써, 기판에 배선, 회로, 보호막 등의 구조물을 형성하는 것을 의미한다. 또한, 여기서 말하는 기판은, 실리콘, 화합물 반도체 등의 단결정 웨이퍼 외에, 배선, 회로, 보호막 등의 구조물이 이미 형성된 기판도 포함한다.
회로 형성 장치(200)로서는, 노광 장치, 전자선 묘화 장치, 나노 임프린트 장치 등을 사용할 수 있다. 또한, 가공부(11)는 포토리소그래피 기술에 의해, 적층 기판의 일부를 이루는 기판을 가공하는 경우에 사용하는 다른 기기를 더 마련해도 된다. 해당 다른 기기로서 기판에 레지스트를 도포하는 코터, 기판 상의 구조물의 일부를 제거하는 웨트 에칭 장치, 드라이 에칭 장치 등도 예시할 수 있다.
성막 장치(100)는, 성막하는 경우의 조건, 예를 들면, 기판 온도, 인가 전압, 원료 가스의 조성 등을 변화시킴으로써, 성막되는 박막의 특성을 변화시킬 수 있다. 또한, 회로 형성 장치(200)는, 광학적 혹은 기계적인 조정에 의해, 패터닝에 의해 형성되는 패턴의 형상이나 크기를 변화시킬 수 있다. 따라서, 이들 성막 장치(100) 및 회로 형성 장치(200)는, 기판을 보정하는 보정 장치로서도 사용할 수 있다.
또한, 성막 장치(100) 및 회로 형성 장치(200)는, 성막 및 회로 형성에 관하여 제조의 오차를 가진다. 또한, 회로 형성 장치(200)로서 노광 장치를 이용한 경우, 하나의 레티클로 반복 노광함으로써 대면적의 패터닝을 한다. 이와 같은 경우에, 같은 레티클로 노광하고 있음에도 불구하고, 샷(shot)마다 형성되는 패턴에 다른 변형이 발생하는 경우가 있다. 이 때문에, 가공부(11)에 있어서 같은 레시피로 기판을 가공해도, 가공된 기판에 개체 차이가 발생한다. 이와 같은 개체 차이도, 적층 기판에 있어서의 기판의 위치 어긋남의 원인이 될 수 있다.
제2 계측부(12)는 적층부(13)에 반입하는 기판의 변형을 측정한다. 기판의 변형은, 기판을 적층하여 형성한 적층 기판에 있어서의 위치 어긋남의 양에 영향을 준다. 제2 계측부(12)는 적층부(13)로부터 독립해서 마련해도 되지만, 접합 장치(300)가 위치 맞춤에 이용하는 측정 기기를 겸용해도 된다.
여기서, 기판의 변형이란, 기판에 있어서의 소자, 배선 등의 구조물의 설계 좌표 즉 설계 위치로부터의 변위로서 나타난다. 기판에 발생하는 변형은, 평면 변형과 입체 변형을 포함한다. 변형에 의한 위치 어긋남은, 접합면의 면 방향(X-Y방향)으로의 이동과, 접합면내의 회전 각도(θ)를 조정해도, 기판 상호의 위치 어긋남을 해소할 수 없다.
평면 변형이란, 어느 기판의 다른 기판에 대한 접합면에 있어서, 해당 접합면을 따라서 발생한 구조물의 변위이다. 평면 변형에는, 설계 위치에 대한 변위를 선형 변환에 의해 나타낼 수 있는 선형 변형과, 그 이외의 변형인 비선형 변형을 포함한다. 선형 변형의 일례는, 변위량이 일정한 방향, 예를 들면, 중심으로부터 지름 방향을 향하여 일정한 증가율로 증가하는 배율의 변형이다.
또한, 배율이란, 기판의 중심으로부터의 거리 X에 있어서의 설계값으로부터의 어긋남량을, 거리 X로 나눔으로써 얻어지고, ppm을 단위로 하는 값이다. 배율에는, 설계 위치로부터의 변위 벡터가 같은 양의 X성분 및 Y성분을 가지는 등방 배율과, 설계 위치로부터의 변위 벡터가, 서로 다른 양의 성분을 가지는 비등방 배율이 포함된다. 기판을 접합하여 적층 기판을 제조하는 경우에는, 두 개의 기판의 각각에 있어서의 설계 위치를 기준으로 한 배율의 차가, 적층 기판에 있어서의 두 개의 기판의 위치 어긋남량이 된다.
또한, 변형에 의해 발생하는 기판의 배율의 변화는, 발생 원인에 따라서, 초기 배율, 평탄화 배율, 및 접합 과정 배율로 분류할 수 있다. 초기 배율은 소자, 배선 등의 구조물을 웨이퍼에 형성하는 과정에서 발생한 응력, 기판의 결정 배향에 기인하는 이방성, 기판 상에 형성된 구조물의 강성의 상위(相違) 등에 의해 발생하는 것으로, 기판을 접합하여 적층 기판을 형성하기 전부터 알 수 있다.
한편, 평탄화 배율은, 워핑(warping) 등의 변형이 발생한 기판을, 다른 기판과 접합하여 워핑의 상태가 변화한 것에 의해 발생하는 배율의 변화에 의해 발생한다. 또한, 평탄화 배율은, 접합을 위해서 평탄한 유지 부재에 기판을 흡착시킨 경우에 발생한 워핑 상태의 변화에 의해 발생한다. 또한, 접합 과정 배율은 기판을 접합하는 과정에서 기판의 상태가 변화했을 경우에 발생하는 배율의 변화이다. 따라서, 접합 과정 배율은 평탄화 배율 중 적어도 일부를 포함하는 경우가 있다.
평탄화 배율 및 접합 과정 배율의 변화는, 기판의 접합을 개시한 후에 발생하여, 적층 기판이 형성된 시점에서 고정된다. 평탄화 배율 및 접합 과정 배율은, 워핑 등의 변형에 관한 정보를 포함하는 접합전의 기판의 상태와, 기판을 평탄화 또는 접합한 경우의 배율 변화의 상관을 미리 조사해 둠으로써, 워핑량 및 워핑 형상을 포함하는 기판의 변형의 상태로부터 산출할 수 있다.
또한, 선형 변형은 직교 변형을 포함한다. 직교 변형은, 기판의 중심을 원점으로 하여 서로 직교하는 X축 및 Y축을 설정했을 때에, 구조물이 원점으로부터 Y축 방향으로 멀어질수록 큰 양으로, 설계 위치로부터 X축 방향으로 평행하게 변위하고 있는 변형이다. 해당 변위량은, X축에 평행하게 Y축을 횡단하는 복수의 영역의 각각에 있어서 동일하고, 변위량의 절대값은, X축으로부터 멀어짐에 따라서 커진다. 또한 직교 변형은, Y축의 양측의 변위의 방향과 Y축의 음측의 변위의 방향이 서로 반대이다.
기판의 입체 변형은, 기판의 접합면에 따른 방향 이외의 방향 즉 접합면에 교차하는 방향으로의 변위이다. 입체 변형에는, 기판이 전체적으로 또는 부분적으로 구부러짐으로써 기판의 전체 또는 일부에 발생하는 만곡이 포함된다. 여기서, 「기판이 구부러진다」는 것은, 기판이 해당 기판 상의 3점에 의해 특정된 평면 상에 존재하지 않는 점을 기판의 표면이 포함하는 형상으로 변화하는 것을 의미한다.
또한, 만곡이란, 기판의 표면이 곡면을 이루는 변형으로서, 예를 들면 기판의 워핑이 포함된다. 본 실시예에 있어서는, 워핑은 중력의 영향을 배제한 상태에서 기판에 남는 변형을 말한다. 워핑에 중력의 영향을 더한 기판의 변형을, 벤딩(bending)이라고 부른다. 또한, 기판의 워핑에는, 기판 전체가 대체로 균일한 곡율로 굴곡되는 글로벌 워핑과, 기판의 일부에서 국소적인 곡율의 변화가 발생하는 로컬 워핑이 포함된다.
적층부(13)는 접합 장치(300) 및 박화(薄化) 장치(400)를 가진다. 접합 장치(300)는 기판에 형성된 얼라이먼트 마크(alignment mark)에 기초하여 기판을 위치 맞춤하는 기능과, 위치 맞춤한 기판을 접합하여 적층 기판을 형성하는 기능을 가진다.
또한, 여기서 말하는 「접합」은, 중첩시킨 두 개의 기판을, 미리 정해진 값을 초과하는 접합 강도가 얻어지도록 항구적으로 일체화하는 것을 의미한다. 또한, 「접합」은, 접합하는 기판이 전기적인 접속 단자를 구비하는 경우에, 두 개의 기판의 접속 단자가 서로 전기적으로 결합되어, 기판 사이에 전기적인 도통이 확보된 상태로 하는 것을 포함한다.
또한, 기판의 접합 강도를 어닐링 처리 등에 의해 미리 정해진 값까지 상승시키는 접합 방법으로 접합한 경우, 혹은, 어닐링 처리 등에 의해 기판 상호의 전기적 접속을 형성하는 경우에는, 어닐링 처리전으로서, 두 개의 기판이 일시적으로 결합하고 있는 상태, 즉 가접합 상태도 접합된 상태로 기재하는 경우가 있다. 이 경우, 가접합된 기판은, 손모(損耗)되는 일 없이 분리하여 재이용할 수 있는 경우가 있다.
박화 장치(400)는 접합 장치(300)에 의해 형성된 적층 기판 또는 접합 장치(300)로 적층되는 기판의 한쪽 면을 화학 기계 연마 등에 의해 박화한다. 이것에 의해, 적층한 당초에는 적층 기판 또는 단일 기판의 내측에 위치하고 있던 배선, 소자 등의 일부를, 적층 기판 또는 기판의 표면 부근에 위치시키거나, 표면에 노출시키거나 할 수 있다.
이것에 의해, 적층 기판의 내부의 회로를 리드 프레임 등에 접속할 수 있다. 또한, 기판내에 형성된 수광 소자에 광을 입사시킬 수 있다. 또한, 기판을 적층하여 형성된 적층 기판에, 또 다른 기판을 적층하여, 3층 이상의 적층 기판을 제조할 수 있다. 또한, 박화 장치(400)에 의한 박화는 불필요한 경우도 있다.
제1 계측부(14)는 적층부(13)에 의해 형성된 적층 기판에 발생한 기판 상호의 위치 어긋남을 측정한다. 제1 계측부(14)는 오로지 적층 기판의 위치 어긋남을 측정하는 것을 마련해도 되지만, 접합 장치(300)가 위치 맞춤에 이용하는 계측부를 겸용해도 된다.
다시 도 1을 참조하면, 제조 장치(10)는 제어 장치(130)를 구비한다. 제어 장치(130)는 공통 보정 제어부(131), 개별 보정 제어부(132), 및 결정부(133)를 가진다.
공통 보정 제어부(131)는 후술하는 결정부(133)가 결정한 보정량으로 기판을 보정할 수 있도록, 가공부(11) 및 적층부(13) 중 적어도 한쪽에 보정 조건을 지시하여 보정을 실행시킨다. 즉, 공통 보정 제어부(131)는 가공부(11) 및 적층부(13) 중 적어도 한쪽과 협동하여, 결정부(133)가 새로운 보정량을 결정할 때까지 동안은 일정한 보정량으로 정상적인 보정을 실행하는 보정부를 형성한다.
또한, 공통 보정 제어부(131)의 제어하에 실행되는 보정에서는, 복수의 기판을 가공하거나, 혹은, 복수의 적층 기판을 형성하는 경우에, 일정한 보정 조건이 반복 적용된다. 이 때문에, 공통 보정 제어부(131)의 제어에 의한 보정만으로, 최종적으로 형성되는 적층 기판에 있어서의 위치 어긋남이, 미리 정한 임계값보다도 저감된다고는 할 수 없다.
여기서, 공통 보정 제어부(131)가 가공부(11) 및 적층부(13) 중 적어도 한쪽에 지시하는 보정 조건은, 가공부(11) 및 적층부(13) 중 어느 것에 보정을 실행시킬지를 지정하는 정보와, 실행시키는 보정의 보정량에 관한 정보를 포함한다. 또한, 보정 조건은 보정량에 관한 정보를 포함하고, 보정량에 관한 정보는, 이미 형성된 적층 기판에 발생한 위치 어긋남량 중 적어도 일부를 포함한다. 이와 같은 보정량은, 결정부(133)에 의해 결정된다.
한편, 개별 보정 제어부(132)는 적층부(13)에 있어서 형성되는 적층 기판에 발생하는 위치 어긋남을 감소시키는 보정 조건을 결정하여, 결정한 보정 조건을 가공부(11) 및 적층부(13) 중 적어도 한쪽에 지시한다. 이것에 의해, 가공부(11) 및 적층부(13) 중 적어도 한쪽은, 개별 보정 제어부(132)의 제어하에, 기판마다 개별 보정을 실행한다. 즉, 개별 보정 제어부(132)는, 가공부(11) 및 적층부(13) 중 적어도 한쪽과 협동하여, 적층 기판의 각각에 있어서의 개별의 위치 어긋남을, 미리 정한 임계값 이하까지 감소시키는 보정부를 형성한다.
또한, 개별 보정 제어부(132)가 가공부(11) 및 적층부(13) 중 적어도 한쪽에 지시하는 보정 조건은, 제2 계측부로부터 취득한 계측 결과에 기초하여, 기판을 가공할 때마다, 혹은, 적층 기판을 형성할 때마다, 그때마다 결정된다. 개별 보정 제어부(132)는 기판 자체의 개체 차이 외에, 가공부(11)의 가공 오차, 적층부(13) 등의 개체 차이에 의해 발생한 개별의 변형도 보정해도 된다.
또한, 개별 보정 제어부(132)가 실행시키는 보정은, 하나의 적층 기판을 형성하는 기판의 특정 세트에서 개별적으로 발생하는 위치 어긋남과, 공통 보정 제어부(131)가 미리 결정된 보정량으로 실행시키는 보정의 차분에 상당한다. 또한, 개별 보정 제어부(132)가 실행시키는 보정의 보정량에는, 각각에 한계가 있다. 따라서, 공통 보정 제어부(131)가 실행시키는 보정량을 증감시킬 여지가 있는 경우에는, 공통 보정 제어부(131)가 실행시키는 보정 후에 남은 보정량이, 기판을 개별 보정 제어부(132)로 다 보정할 수 있는 범위가 되도록 공통 보정 제어부(131)가 실행시키는 보정량을 결정해도 된다.
또한, 공통 보정 제어부(131)가 실행시키는 보정 후에, 개별 보정 제어부(132)가 실행시키는 보정으로는 할 수 없을 만큼 큰 위치 어긋남이 발생하는 것이 판명되었을 경우에는, 접합하는 기판의 조합을 변경하는 등, 전혀 다른 대응을 검토해도 된다. 또한, 개별 보정 제어부(132)는 기판마다 보정량을 결정하는 것에 더하여, 개개의 기판에 있어서의 변형에 대해서 개별 보정이 필요한지 여부를 판단하는 판단부(134)를 마련하여, 기판마다에 있어서의 개별 보정의 필요 여부 그 자체를 판단해도 된다.
보정의 필요 여부는, 제2 계측부(12)로부터 취득한 계측 결과가, 미리 정한 임계값보다도 낮은지 여부에 기초하여 판단부(134)가 판단한다. 공통 보정 제어부(131)에 실행시키는 보정량으로 보정하여 형성되는 적층 기판에 있어서의 위치 어긋남량이 미리 정한 임계값을 넘지 않는 것이 예측되는 경우에는, 개별 보정 제어부(132)가 실행시키는 개별 보정을 생략해도 된다. 또한, 제2 계측부(12)로부터 취득한 계측 결과가, 미리 정한 임계값보다도 큰 경우에는, 적층 기판에 있어서 발생하는 위치 어긋남량이 임계값보다도 작게 되도록 하는 보정 방법 및 보정량을 개별 보정 제어부(132)가 결정해도 된다.
여기서, 보정의 필요 여부를 결정하는 위치 어긋남의 임계값은, 예를 들면, 제품으로서의 적층 기판에 대해서 미리 정해진 허용 위치 어긋남량이어도 된다. 또한, 임계값은, 형성된 적층 기판에 있어서, 기판 상호간에 전기적 도통이 확립되는 범위의 위치 어긋남량이어도 된다. 이것은, 예를 들면, 기판 사이에 모든 접속 단자가 적어도 일부에서 접촉되어 있는 경우의 어긋남량이며, 또한, 접속 단자의 접촉이 유지되는 만큼의 접합 강도가 얻어지고 있는 상태이다.
또한, 제조 장치(10)에 있어서, 예를 들면 가공부(11)에, 성막 장치(100), 회로 형성 장치(200) 등을 각각 복수 마련하여, 병렬적으로 기판을 가공해도 된다. 또한, 제조 장치(10)의 적층부(13)에, 접합 장치(300), 박화 장치(400)를 복수 마련하여, 기판의 적층이나 박화를 병렬적으로 처리해도 된다. 또한, 배치하는 장치의 대수를 조정함으로써, 제조 장치(10) 전체에서 처리 속도가 고르게 되도록 하여, 적층 기판의 제조 효율을 향상시킬 수 있다.
또한, 성막 장치(100), 회로 형성 장치(200), 접합 장치(300), 및 박화 장치(400)는, 각각 단독으로도 동작하므로, 성막 장치(100), 회로 형성 장치(200), 접합 장치(300), 및 박화 장치(400) 모두를 같은 장소에 배치하지 않아도 된다. 예를 들면, 가공부(11)와 적층부(13)를 다른 시설에 배치하여, 가공부(11)로 가공한 기판을 적층부(13)로 반송하여 적층 기판을 제조해도 된다.
다만, 제어 장치(130)는 가공부(11) 및 적층부(13) 양방을 통괄적으로 제어한다. 이 때문에, 예를 들면 적층부(13)에 있어서 검출된 정보를, 가공부(11)의 제어에 이용하는 경우가 있다. 따라서, 제어 장치(130)는 가공부(11) 및 적층부(13) 양방과 통신 가능한 상태인 것이 바람직하다. 제어 장치(130)와 다른 장치의 통신은, 공중회선 또는 전용회선을 이용해도 된다. 또한, 가공부(11)에 있어서 기판을 가공하는 경우에 전달해야 할 정보를 기판에 기입하여, 적층부(13)에 있어서 기판으로부터 읽어낸 정보를 제어 장치(130)에 전달하도록 해도 된다.
도 2는 제조 장치(10)에 의한 적층 기판 제조의 절차를 개략적으로 나타내는 흐름도이다. 제조 장치(10)에 있어서는, 우선, 가공부(11)가 복수의 기판을 가공한다(스텝 S11). 가공하는 기판의 수는, 적어도 2개의 기판을 맞붙여 가공하는 적층 기판을 복수 제조하는데 충분한 매수가 제조된다.
다음으로, 개별 보정 제어부(132)의 제어하에, 적층부(13)에 반입되기 전의 기판을 개별적으로 보정한다(스텝 S12). 여기서 실행되는 보정은, 제2 계측부(12)의 계측 결과를 참조하여, 개별 보정 제어부(132)에 의해 기판마다 결정된다.
이어서, 적층부(13)가 접합 장치(300)에 의해 기판을 접합하여 적층 기판을 형성한다(스텝 S13). 또한, 제조 장치(10)로부터 반출하기 전에, 제1 계측부(14)가, 형성된 적층 기판에 있어서의 기판 상호간의 위치 어긋남량을 계측한다(스텝 S14).
상기의 스텝 S11부터 스텝 S14까지의 동작을, 복수의 적층 기판, 예를 들면, 2매에서 10매 정도의 적층 기판이 형성될 때까지 반복함으로써(스텝 S15: NO), 제1 계측부(14)는, 적층부(13)로 형성된 복수의 적층 기판에 대해서, 발생한 위치 어긋남량을 측정할 수 있다. 이렇게 하여, 미리 정한 매수의 적층 기판에 대해서 위치 어긋남량이 측정되면(스텝 S15: YES), 결정부(133)는, 제1 계측부(14)에 의한 측정 결과를 참조하여, 적층 기판에 있어서의 위치 어긋남량을 감소시키도록, 공통 보정 제어부(131)가, 가공부(11) 및 적층부(13) 등의 적어도 어느 것에 있어서 실행하는 보정의 보정량을 산출하여 결정한다(스텝 S16).
본 실시 형태에서는, 가공부(11)에 있어서의 기판의 가공과, 적층부(13)에 있어서의 기판의 접합 양쪽에 있어서 기판을 보정하는 예를 설명한다. 이 경우에, 결정부(133)는, 스텝 S16에서 결정한 공통 보정 중, 가공부(11)에 할당하는 보정과, 적층부(13)에 할당하는 보정을 결정하여 가공부(11) 및 적층부(13)에 출력한다. 가공부(11)에서의 보정과 적층부(13)에서의 보정의 할당은, 보정의 종류, 예를 들면, 선형의 변형을 보정할지 비선형의 변형을 보정할지 등, 및 보정의 양에 기초하여, 미리 정해진 할당 조건에 기초하여 할당된다. 할당 조건은 미리 실험이나 시뮬레이션에 기초하여 설정되어, 결정부(133)의 메모리에 격납되어 있다.
여기서, 결정부(133)가 공통 보정 제어부(131)에 담당하게 하는 보정의 보정량은, 이 시점부터 후에 적층 기판을 제조하는 경우에, 복수의 적층 기판의 형성에 대해서 공통으로 적용하는 보정량이 된다. 그래서, 우선, 공통 보정 제어부(131)가 실행시키는 보정도 가미한, 가공부(11)에 의한 기판의 가공이 개시된다(스텝 S17).
다음으로, 공통 보정 제어부(131)가 실행시키는 보정도 가미한, 적층부(13)에 의한 적층시의 보정 조건이 설정되어(스텝 S18), 해당 보정 조건에 기초하여 보정된 기판이 적층된다(스텝 S21). 이들 스텝 S17부터 스텝 S21에 대해서는 상세를 후술한다.
또한, 공통 보정 제어부(131)가 복수의 기판에 대해서 공통으로 실행시키는 보정은, 적층부(13)에 있어서 기판을 접합하는 과정에서 발생하는 위치 어긋남, 따라서, 이 단계에서는 아직 발생하지 않은 위치 어긋남의 보정도 포함해도 된다. 또한, 공통 보정 제어부(131)가 복수의 기판에 대해서 공통으로 실행시키는 보정은, 적층 기판에 있어서 한쪽 기판을 박화하는 경우에 발생하는 위치 어긋남, 따라서, 이것도 접합 단계에서는 발생하고 있지 않은 위치 어긋남의 보정도 포함해도 된다.
다만, 공통 보정 제어부(131)가, 아직 발생하고 있지 않은 위치 어긋남 분을 포함하는 보정을 실행시키면, 적층부(13) 직전에 보정량을 결정하는 개별 보정 제어부(132)가, 공통 보정 제어부(131)가 실행시키는 보정을 없애도록 하는 보정을 실행해 버릴 가능성이 있다. 그래서, 접합 과정에서 발생하는 위치 어긋남을, 기판을 적층부(13)에 반입하기 전에 보정하는 것을 결정했을 경우, 결정부(133)는 공통 보정 제어부(131)에 대해서 결정한 보정량을, 개별 보정 제어부(132)에도 통지하여, 개별 보정 제어부(132)가 실행시키는 보정의 대상으로부터 제외되게 하는 것이 바람직하다.
또한, 적층 기판에 있어서의 위치 어긋남은 기판 상호의 상대적인 위치의 상위이므로, 접합하는 2개의 기판 중 한쪽을 보정하면 된다. 그렇지만, 보정량이 큰 경우 등에는, 접합하는 기판 양쪽을 보정해도 된다. 또한, 결정부(133)가 공통 보정 제어부(131)에 의한 보정량을 결정하기 전에, 실험, 해석 등에 의해 결정한 초기값을 공통 보정 제어부(131)에 설정해도 된다.
상기한 대로, 제조 장치(10)에 있어서, 결정부(133)는, 공통 보정 제어부(131)에, 복수의 적층 기판의 제조에 대해서 공통 보정량으로 실행하는 보정의 제어를 할당한다. 따라서, 공통 보정 제어부(131)에 할당하는 보정은, 복수의 적층 기판에 대해서 공통으로, 안정적으로, 혹은 정상적으로 발생하는 위치 어긋남의 원인이 되는 변형의 보정인 것이 바람직하다. 바꿔말하면, 공통 보정 제어부(131)가 실행하는 보정은, 복수의 적층 기판에 있어서 발생한 위치 어긋남 중 적어도 일부를 포함하고, 복수의 적층 기판의 제조에 대해서 재현성이 높은 변형의 보정인 것이 바람직하다.
다음으로, 제조 장치(10)의 각 부의 동작에 대해서 개별적으로 설명한다. 도 3은 가공부(11)의 동작 절차를 나타내는 흐름도로서, 도 2의 스텝 S17의 일례이기도 하다. 가공부(11)는, 우선, 기판을 가공하는 경우에 함께 실행해야 할 보정을 실행하도록 보정 조건이 설정된다. 설정되는 보정 조건은, 가공부에 있어서 실행하는 보정 방법과, 해당 보정 방법을 실행했을 경우의 보정량을 포함한다(스텝 S101). 여기서 설정되는 보정 조건은, 제어 장치(130)의 공통 보정 제어부(131) 및 개별 보정 제어부(132) 중 어느 것으로부터 취득해도 되지만, 본 실시예에서는, 공통 보정 제어부(131)로부터 취득하는 것으로 한다.
다음으로, 보정 조건이 설정된 가공부(11)에 대해서, 기판의 재료가 되는 웨이퍼가 장전된다(스텝 S102). 장전되는 웨이퍼는, 미가공 베어 웨이퍼인 경우도, 이미 구조물이 형성된 형성 과정의 기판인 경우도 있다. 이어서, 가공부(11)는, 제어 장치(130)에 의해 설정된 보정을 실행하면서, 성막 장치(100)에 의한 성막과 회로 형성 장치(200)를 이용한 패터닝에 의해, 웨이퍼 상에 소자, 배선 등의 구조물을 형성하여 기판을 가공한다(스텝 S103).
다음으로, 제어 장치(130)는 소자 또는 배선이 형성된 기판에 대해서 더 형성해야 할, 다른 소자 또는 배선이 있는지 여부를 조사한다(스텝 S104). 형성해야 할 패턴이 남아 있는 경우(스텝 S104: NO), 가공부(11)는 성막 장치(100)에 의한 성막과 회로 형성 장치(200) 등을 이용한 패터닝을 반복하여, 소자 또는 배선을 기판에 형성한다.
당해 기판에 대해서 형성해야 할 패턴이 남아 있지 않은 경우(스텝 S104: YES), 제어 장치(130)는 가공부(11)에 의한 기판의 가공을 종료하고, 예를 들면, 동일 로트(lot)에 속하는, 다음으로 회로를 형성하는 웨이퍼가 아직 남아 있는지 여부를 조사한다(스텝 S105). 여기서, 회로를 형성하는 웨이퍼가 남아 있는 경우(스텝 S105: NO), 제어 장치(130)는, 해당 웨이퍼를 가공부(11)에 장전하여(스텝 S102), 상기의 스텝 S103부터 스텝 S105를 반복한다.
스텝 S105에 있어서, 회로를 형성하는 웨이퍼가 남아 있지 않은 것이 판명되었을 경우(스텝 S105: YES), 제어 장치(130)는 가공부(11)에 의한 기판 가공의 처리를 종료한다. 이와 같이, 가공부(11)에 있어서는, 스텝 S101에 있어서 설정된 보정 조건으로, 복수의 기판이 가공된다.
도 4는 가공부(11)에 있어서의 성막 장치(100)의 일례를 나타내는 모식도이다. 성막 장치(100)는 챔버(110)와, 챔버(110)내에 배치된 고주파 전극(122, 124)을 가진다.
챔버(110)는 원료 가스가 흘러드는 공급 구멍(112)과, 원료 가스를 배출하는 배기 구멍(114)을 가진다. 한 쌍의 고주파 전극(122, 124) 중, 도면 중 상측에 배치된 고주파 전극(124)은, 기판 홀더를 겸하고 있다. 따라서, 성막 장치(100)는 챔버(110)내에 원료 가스를 공급하면서, 고주파 전극(122, 124)에 고주파 전력을 공급함으로써, 원료 가스의 플라스마에 기판(510)을 노출시켜, 기판(510)의 표면에 원료 가스 유래의 조성물을 퇴적시킬 수 있는 플라스마 CVD 장치를 형성한다.
여기서, 성막 장치(100)에 공급하는 원료 가스의 유량, 고주파 전극(122, 124)에 인가하는 고주파 전력의 전력량, 기판 온도 등을 변화시킴으로써, 기판(510)에 발생하는 변형도 변화한다. 따라서, 성막 장치(100)에 대한 성막 조건을 적절히 설정함으로써, 가공부(11)에 있어서의 성막 단계에서 기판을 보정할 수 있다.
도 5는 가공부(11)의 회로 형성 장치(200)의 일례를 나타내는 모식도이다. 회로 형성 장치(200)는 광원(210), 레티클(220), 축소 광학계(230), 및 이동 스테이지(240)를 가진다. 회로 형성 장치(200)에 있어서, 기판(510)은 이동 스테이지(240)에 탑재된다.
회로 형성 장치(200)에 있어서, 광원(210)으로부터 사출된 조사 광은, 레티클(220) 및 축소 광학계를 통해서, 이동 스테이지(240) 상의 기판(510)에 조사된다. 레티클(220)은 기판에 형성해야 할 패턴의 차광막 또는 투과 구멍을 가지고, 광원(210)의 사출 광을, 패턴의 형상으로 정형된 광 빔으로 한다.
축소 광학계(230)는, 해당 광 빔을 수렴시켜, 기판(510)의 일부에 조사한다. 이것에 의해, 기판(510)에 도포된 레지스트가 감광하여, 레티클(220)의 패턴에 대응한 형상의 레지스트 마스크가 기판(510)의 표면에 형성된다. 또한, 이동 스테이지(240)의 이동과 노광을 반복함으로써, 기판(510)의 표면 전체에, 레티클(220)의 패턴을 다수 전사할 수 있다. 또한, 레지스트 마스크와 같은 희생층은, 기판 상에 형성되는 구조물의 특성에 따라서, 기능층보다도 앞서 형성되는 경우와, 기능층보다도 뒤에 형성되는 경우가 있다.
이렇게 하여 형성된 레지스트 마스크를 사용하여, 리프트 오프(lift-off), 에칭 등의 수법에 의해, 기판(510)의 표면에 기능층을 형성할 수 있다. 또한, 성막 및 패터닝을 반복함으로써, 기판(510) 상에, 소자와 배선이 혼재하는 회로 영역이 형성된다. 여기서, 축소 광학계(230)에 의한 축소 배율을 변경함으로써, 기판(510) 상에 형성되는 회로 영역의 배율을 조정할 수 있다.
또한, 이동 스테이지(240)의 이동량을 변화시킴으로써, 기판(510) 상에 있어서 회로 영역이 형성되는 위치를 변화시킬 수 있다. 또한, 레티클(220)을 기울이거나, 또는 변형시키는 등 함으로써, 기판(510) 상에 형성되는 패턴을 변형시킬 수 있다. 이와 같이, 회로 형성 장치(200)에 있어서도, 가공부(11)에 있어서의 보정 조건을 변경할 수 있다.
다만, 회로 형성 장치(200)에 있어서의 보정은, 웨이퍼마다 세세하게 보정 조건을 변경하는 것이 곤란한 경우가 있다. 따라서, 회로 형성 장치(200)에 있어서의 보정량은, 결정부(133)에 의해 공통 보정 제어부(131)에 지시된, 복수의 기판에 대해서 공통으로 하는 보정에 적합한 경우가 많다.
또한, 가공부(11)에 있어서의 패터닝하는 공정에는, 전자선 묘화 장치를 포함하는 회로 형성 장치(200) 외에, 드라이 에칭 장치 등도 사용할 수 있다. 또한, 가공부(11)에, 레지스트재 등을 도포하는 코터, 레지스트재를 제거하는 애싱(ashing) 장치 등을 함께 설치해도 된다.
도 6은 제조 장치(10)의 적층부(13)에 있어서의 기판의 적층 절차를 나타내는 흐름도로서, 도 2의 스텝 S18 및 스텝 S21을 포함하는 적층 절차의 일례로도 되고 있다. 적층부(13)에는, 우선, 가공부(11)로 가공된 기판이 장전된다(스텝 S201). 여기서, 제어 장치(130)는, 장전된 기판이 2매째인지 여부를 조사하여(스텝 S202), 장전된 기판이 2매째는 아니었을 경우(스텝 S202: NO), 제어를 스텝 S201로 되돌려 또 1매의 기판을 장전시킨다.
스텝 S202에 있어서 장전된 기판이 2매째인 것이 판명되었을 경우(스텝 S202: YES), 제어 장치(130)는, 장전된 2매의 기판을 적층하는 경우에, 적어도 한쪽의 기판에 대해서, 공통 보정이 실행된다(스텝 S203). 스텝 S203에서 설정되는 보정 조건은, 도 2의 스텝 S16에서 결정된, 적층부(13)에서의 공통 보정이며, 기판의 보정 방법과 보정량 양쪽에 관한 정보를 포함해도 된다.
또한, 개별 보정 제어부(132)는, 가공부(11)가 가공한 기판의 각각에 대해서, 제2 계측부(12)의 계측 결과를 참조하여, 기판에 대한 개별 보정이 필요한지 여부를 판단한다(스텝 S207). 여기서, 개개의 기판에 발생한 변형이 미리 정한 임계값보다도 낮은 경우에는(스텝 S207: NO), 개별 보정 제어부(132)의 제어에 의한 개별 보정은 생략하고, 스텝 S204로 진행한다.
스텝 S19에 있어서, 기판에 개별 보정이 필요하다고 판단되었을 경우(스텝 S207: YES), 개별 보정 제어부(132)는 기판을 개별적으로 보정시킨 후(스텝 S208), 스텝 S204로 진행한다.
설정되는 보정 조건 중의 보정 방법은, 기판에 형성하는 패턴의 변형 방법, 예를 들면, 배율의 확대, 축소, 특정 방향으로의 폭 축소 또는 폭 확대, 및 스큐 등을 행하는 방법에 관한 정보를 포함한다. 또한, 보정 조건 중의 보정량은, 상기의 배율, 및 변형량 등의 정도를 나타내는 값을 포함한다.
또한, 여기서 설정되는 보정 조건은, 예를 들면, 적층부(13)에 있어서, 기판 상의 얼라이먼트 마크의 위치를 계측하여 결정된다. 따라서, 적층부(13)에 설정되는 보정 조건은, 각 기판에 고유한 변형을 보정하는 보정 조건을 포함한다. 또한, 적층부(13)에 있어서 설정하는 보정 조건은, 제어 장치(130)를 통해서 외부로부터 취득한 보정 조건을 포함해도 된다.
다음으로, 제어 장치(130)는, 설정된 보정 조건하에, 기판의 위치 맞춤과 접합을 실행하여 적층 기판을 형성한다(스텝 S204). 또한, 제어 장치(130)는 형성된 적층 기판에 있어서의 기판 상호의 위치 어긋남을 계측한다(스텝 S205). 이 계측에 의해 얻어진 위치 어긋남에 관한 정보는, 제어 장치(130)를 통해서 가공부(11)로부터 참조되어, 가공부(11)에 있어서의 보정 조건의 설정(스텝 S101)으로 사용된다.
이렇게 하여 형성된 적층 기판은, 적층부(13)로부터 반출되고, 제어 장치(130)는, 예를 들면, 동일 로트에 속하는, 아직 적층되어 있지 않은 기판이 남아 있는지 여부를 조사한다(스텝 S206). 적층되어 있지 않은 기판이 남아 있는 경우(스텝 S205: NO), 제어 장치(130)는 상기 스텝 S201부터 스텝 S206까지의 절차를 반복한다. 스텝 S205에 있어서, 적층되지 않고 남아 있는 기판이 남아 있지 않은 것이 판명되었을 경우(스텝 S205: YES), 제어 장치(130)는 적층부(13)에 대한 제어를 종료한다.
이상에 의해, 개별 보정 제어부(132)가 실행시키는 보정의 보정량은, 공통 보정 제어부(131)가 실행시킨 보정의 보정량 분이 경감된다. 또한, 스텝 S203의 공통 보정과 스텝 S208의 개별 보정은 동시에 실행되어도 된다.
도 7은 가공부(11)에 있어서 가공된 기판(510, 520)의 모식도이다. 기판(510, 520)의 각각은, 노치(514, 524), 복수의 회로 영역(516, 526), 및 복수의 얼라이먼트 마크(518, 528)를 가진다.
회로 영역(516, 526)은, 기판(510, 520)의 표면에, 기판(510, 520)의 면 방향으로 주기적으로 배치된다. 회로 영역(516, 526)의 각각에는, 배선, 소자, 보호막 등의 구조물이 마련된다. 또한, 회로 영역(516, 526)에는, 한쪽의 기판(510)을 다른 쪽의 기판(520)에 적층하는 경우에 전기적인 접속 단자가 되는 패드, 범프(bump) 등의 접속부도 배치된다. 이와 같은 접속부도, 기판(510, 520)의 표면에 형성된 구조물이다.
얼라이먼트 마크(518, 528)도, 기판(510, 520)의 표면에 형성된 구조물의 일례이며, 회로 영역(516, 526)에 있어서의 접속부 등에 대해서 미리 정해진 상대 위치에 배치된다. 이것에 의해, 얼라이먼트 마크(518, 528)를 지표로 하여, 회로 영역(516, 526)을 위치 맞춤할 수 있다.
기판(510, 520)에 있어서, 복수의 회로 영역(516, 526) 상호간에는, 스크라이브 라인(scribe line)(512, 522)이 존재한다. 스크라이브 라인(512, 522)은 구조물이 아니라, 적층 기판을 다이싱하여 적층 반도체 장치로 하는 경우에 절단하는 가상의 절단선이다. 또한, 스크라이브 라인(512, 522)은 다이싱의 톱질 부분으로서, 적층 기판으로부터 소멸하는 영역이기도 하다. 따라서, 기판(510, 520)을 적층하는 과정에 사용하고, 적층 반도체 장치의 완성 후에는 불필요하게 되는 얼라이먼트 마크(518, 528)는, 스크라이브 라인(512, 522) 상에 배치해도 된다.
기판(510, 520)을 다른 기판과 적층하여 형성된 적층 기판은, 스크라이브 라인을 따라서 절단함으로써 분리되어, 개개가 적층 반도체 장치가 된다. 적층 기판은, 그 자체가 이미 기판(510, 520)을 적층하여 형성된 적층 기판을, 또 다른 기판에 적층하여 형성해도 된다.
도 8은 적층부(13)에 있어서 기판(510)을 취급하는 경우에, 기판(510)을 유지하여 기판(510)과 함께 반송되는 기판 홀더(530)의 모식적 단면도이다. 기판 홀더(530)는 기판(510)보다도 큰 두께와 지름을 가지며, 평탄한 흡착면(532)을 가진다. 흡착면(532)은, 정전 척, 진공 척 등에 의해, 기판(510)을 흡착하여, 기판(510)과 기판 홀더(530)를 일체화시키는 것과 함께, 기판(510)을 평탄한 상태로 유지한다.
도 9는 적층부(13)에 있어서 기판(520)을 취급하는 경우에, 기판(520)을 유지하여 기판(520)과 함께 반송되는 기판 홀더(540)의 모식적 단면도이다. 기판 홀더(540)는 기판(520)보다도 큰 두께와 지름을 가진다. 흡착면(542)은 정전 척, 진공 척 등에 의해, 기판(520)을 흡착하여, 기판(520)과 기판 홀더(540)를 일체화시킨다.
또한, 기판 홀더(540)는 기판(520)을 흡착하는 흡착면(542)의 형상이, 중앙이 솟아오른 볼록 모양으로 되어 있다. 이와 같은 기판 홀더(540)에 유지된 기판(520)도, 중앙이 돌출된 상태가 된다. 이 때문에, 도면 중에 나타내는 파선 A보다도 도면 중 상측에서는, 기판(520)의 표면은 확대되어, 배율이 증가한 상태로 된다. 또한, 파선 A보다도 도면 중 하측에서는, 기판(520)의 표면은 축소되어, 상대적으로 배율이 감소된 상태로 된다.
따라서, 기판(520)을 다른 기판에 접합하는 경우에는, 기판 홀더(540)에 의한 접합면의 배율 증가도 보정의 대상이 되는 경우가 있다. 또한, 기판 홀더(540)에 의한 접합면의 배율 증가를, 기판(520)의 보정 방법으로서 이용할 수도 있다. 이 경우, 흡착면(542)의 곡율이 다른 복수의 기판 홀더(540)를 준비하여, 기판(520)의 접합면의 배율을 개별적으로 조절하는 경우에 이용해도 된다. 또한, 공통 보정 제어부(131)의 제어에 의한 공통 보정을 실행하는 디바이스로서, 일정한 곡율을 가지는 기판 홀더(540)를 이용해도 된다.
또한, 상기의 예에서는, 기판 홀더(540)의 흡착면(542)이, 중앙으로 솟아오르는 형상을 가지고 있다. 그렇지만, 흡착면(542)의 둘레 가장자리부에 대해서 중앙부가 함몰된 기판 홀더(540)를 준비하여 기판(520)을 유지시킴으로써, 기판(520) 표면에 있어서의 배율을 축소할 수도 있다.
도 10은 접합 장치(300)의 모식적 단면도이다. 접합 장치(300)는 프레임(310), 상부 스테이지(322) 및 하부 스테이지(332)를 구비한다.
프레임(310)은 각각이 수평한 바닥판(312) 및 천장판(316)을 가진다. 프레임(310)의 천장판(316)은, 하향으로 고정된 상부 스테이지(322)를 지지한다. 상부 스테이지(322)는 진공 척, 정전 척 등을 구비하고, 기판(510)을 유지한 상태로 반입된 기판 홀더(530)를 흡착하여 유지한다.
또한, 천장판(316)에는, 현미경(324) 및 활성화 장치(326)가, 상부 스테이지(322)의 측방으로 고정되어 있다. 현미경(324)은 하부 스테이지(332)에 탑재된 기판(520)의 상면을 관찰한다. 활성화 장치(326)는 플라스마를 발생시켜, 하부 스테이지(332)에 유지된 기판(520)의 상면을 활성화시킨다.
바닥판(312)에는, 순서대로 적층된 X방향 구동부(331), Y방향 구동부(333), 승강 구동부(338), 및 회전 구동부(339)가 배치된다. X방향 구동부(331)는, 도면 중에 화살표 X로 나타내는 바와 같이, 바닥판(312)에 평행하게 이동한다.
Y방향 구동부(333)는, 도면 중에 화살표 Y로 나타내는 바와 같이, X방향 구동부(331) 상에서, 바닥판(312)과 평행하며, 또한, X방향 구동부(331)와는 다른 방향으로 이동한다. X방향 구동부(331) 및 Y방향 구동부(333)의 동작을 조합함으로써, 하부 스테이지(332)는, 바닥판(312)과 평행하게 이차원적으로 이동한다.
승강 구동부(338)는, 도면 중에 화살표 Z로 나타내는 바와 같이, 회전 구동부(339)를 바닥판(312)에 대해서 수직으로 변위시킨다. 또한, 회전 구동부(339)는, 하부 스테이지(332)를, 바닥판(312)에 대해서 수직인 축 둘레로 회전시킨다. X방향 구동부(331), Y방향 구동부(333), 승강 구동부(338), 및 회전 구동부(339)의 개개의 동작에 의해 하부 스테이지(332)의 이동량은, 도시하고 있지 않은 간섭계 등을 이용하여 고정밀하게 계측된다.
Y방향 구동부(333)는 상기 승강 구동부(338), 회전 구동부(339), 및 하부 스테이지(332)와 함께, 하부 스테이지(332)의 측방에 위치하는 현미경(334) 및 활성화 장치(336)를 지지한다. 현미경(334) 및 활성화 장치(336)는, X방향 구동부(331) 및 Y방향 구동부(333)의 동작에 따라서, 바닥판(312)과 평행한 방향으로, 하부 스테이지(332)와 함께 이동한다. 또한, 하부 스테이지(332)와 회전 구동부(339) 사이에, 바닥판(312)과 평행한 회전축 둘레로 하부 스테이지(332)를 요동시키는 요동 구동부를 더 마련해도 된다.
이것에 의해, 현미경(334)은 상부 스테이지(322)에 유지된 기판(510)의 하면을 관찰한다. 활성화 장치(336)는 플라스마를 발생시켜, 상부 스테이지(322)에 유지된 기판(510)의 하면을 활성화시킨다.
또한, 도 10에 나타낸 상태에 있어서는, 기판(510)을 유지한 평탄한 흡착면(532)을 가지는 기판 홀더(530)가, 상부 스테이지(322)에 유지되어 있다. 또한, 기판(520)을 유지한 볼록 모양의 흡착면(542)을 가지는 기판 홀더(540)가, 하부 스테이지(332)에 유지되어 있다. 또한, 현미경(324, 334)이 서로 초점 맞춤 함으로써, 제어 장치(130)는 현미경(324, 334)의 상대 위치를 교정하고 있다.
도 11은 접합 장치(300)에 있어서의 적층 동작의 절차를 나타내는 흐름도이다. 제어 장치(130)는 접합 장치(300)에 반입된 한 쌍의 기판(510, 520)에 대해서, 우선, 현미경(324, 334)을 이용하여, 기판(510, 520) 각각의 복수의 얼라이먼트 마크(518, 528)의 위치를 검출한다(스텝 S301).
도 12는 상기 스텝 S301에 있어서의 접합 장치(300)의 상태를 나타내는 모식적 단면도이다. 도시된 바와 같이, 제어 장치(130)는, X방향 구동부(331) 및 Y방향 구동부(333)를 동작시킴으로써, 하부 스테이지(332) 및 현미경(334)을 이동시킨다.
이것에 의해, 현미경(324)은 기판(520)의 얼라이먼트 마크(528)를 관찰할 수 있는 상태가 된다. 관찰 대상의 얼라이먼트 마크(528)가, 현미경(324)의 시야에 있어서 미리 정한 위치에 올 때까지의 하부 스테이지(332)의 이동량에 기초하여, 제어 장치(130)는, 얼라이먼트 마크(528)의 위치를 정밀도 좋게 검출할 수 있다. 마찬가지로, 현미경(334)으로, 상부 스테이지(322)에 유지된 기판(510)의 얼라이먼트 마크(518)를 관찰함으로써, 제어 장치(130)는 기판(510)의 얼라이먼트 마크(518)의 위치를 정밀도 좋게 검출할 수 있다.
또한, 상기와 같은 현미경(324, 334)은, 기판(510, 520)을 적층하여 적층 기판이 형성된 후에도, 기판(510, 520)을 투과하여 얼라이먼트 마크(518, 528)를 관찰할 수 있다. 따라서, 현미경(324, 334)을, 제조 장치(10)에 있어서의 제1 계측부(14)로서 사용해도 된다. 그 경우에는, 접합 장치(300)에 의해 기판(510, 520)을 적층한 후, 그대로, 접합 장치(300)내에서 적층 기판에 있어서의 위치 어긋남을 측정할 수 있다.
다음으로, 제어 장치(130)는, 스텝 S301에서 검출한 얼라이먼트 마크(518, 528)의 위치에 기초하여, 기판(510, 520) 상호의 상대 위치를 산출한다(스텝 S302). 즉, 당초의 상대 위치가 기지(旣知)인 현미경(324, 334)으로 기판(510, 520)의 얼라이먼트 마크(518, 528)의 위치를 검출함으로써, 제어 장치(130)는 기판(510, 520)의 상대 위치를 산출한다.
이것에 의해, 기판(510, 520)을 위치 맞춤하는 경우에는, 기판(510, 520)에서 대응하는 얼라이먼트 마크(518, 528)간의 위치 어긋남이 임계값 이하가 되도록, 또는, 기판(510, 520) 사이에 대응하는 회로 영역(516, 528) 또는 접속부의 위치 어긋남이 임계값 이하가 되도록, 기판(510, 520)의 상대 이동량을 산출하면 된다.
다음으로, 제어 장치(130)는, 활성화 장치(326, 336)로, 기판(510, 520)의 표면을 주사시킨다(스텝 S303). 도 13은 스텝 S303에 있어서의 접합 장치(300)의 상태를 나타내는 모식적 단면도이다. 도시된 바와 같이, 제어 장치(130)는 활성화 장치(326, 336)를 가동시켜 플라스마를 생성하면서, 하부 스테이지(332)를 이동시켜, 기판(510, 520)의 각각의 표면을 플라스마에 노출시킨다. 이것에 의해, 기판(510, 520)의 접합면이 고도로 청정화(淸淨化)되어, 화학적 활성이 높아진다.
접합면의 활성화는, 플라스마에 노출시키는 방법 외에, 불활성 가스를 이용한 스퍼터 에칭, 이온 빔, 또는, 고속 원자 빔 등에 의해 기판(510, 520)의 표면을 활성화시킬 수도 있다. 이온 빔이나 고속 원자 빔을 이용하는 경우에는, 접합 장치(300) 전체를 감압하에 둔다. 또한, 자외선 조사, 오존 애싱 등에 의해 기판(510, 520)을 활성화시킬 수도 있다. 또한, 예를 들면, 액체 또는 기체의 에천트(etchant)를 이용하여, 기판(510, 520)의 표면을 화학적으로 청정화시킴으로써 활성화시켜도 된다. 기판(510, 520)의 표면의 활성화 후, 기판(510, 520)의 표면을 친수화 장치에 의해 친수화시켜도 된다.
또한, 본 실시예에서는, 접합 장치(300)의 내부에 활성화 장치(326, 336)를 마련한 예를 나타냈지만, 접합 장치(300)와는 다른 장소에 배치하여, 활성화시킨 기판(510, 520)을 접합 장치(300)에 반입하도록 해도 된다. 또한, 기판(510, 520) 중 어느 한쪽의 접합면을 활성화시키면, 다른 쪽을 활성화시키지 않아도 기판(510, 520)을 접합할 수 있는 경우도 있다.
다음으로, 제어 장치(130)는 기판(510, 520)을 위치 맞춤한다(스텝 S304). 도 14는 스텝 S304에 있어서의 접합 장치(300)의 상태를 나타내는 모식적 단면도이다. 도시된 바와 같이, 기판(510, 520)의 위치 맞춤은, 스텝 S301에서 검출한 기판(510, 520)의 상대 위치에 기초하는 이동량으로 하부 스테이지(332)를 이동시켜, 기판(510, 520)의 각각의 얼라이먼트 마크(518, 528)의 위치 어긋남량을 임계값 이하로 한다. 또한, 이 단계에서, 하부 스테이지(332)의 이동(X-Y) 및 회전(θ)으로는 해소할 수 없었던 위치 어긋남 성분이, 보정의 대상이 된다.
기판(510, 520)이 위치 맞춤되면, 제어 장치(130)는, 기판(510, 520)의 일부를 접촉시켜, 접합의 기점을 형성한다(스텝 S305). 도 15는 스텝 S305에 있어서의 접합 장치(300)의 상태를 나타내는 모식적 단면도이다. 도시된 바와 같이, 제어 장치(130)가 승강 구동부(338)를 동작시켜, 기판(510, 520)의 접합면의 일부를 접촉시킴으로써 접합의 기점이 형성된다.
도 16은 접합하는 기판(510, 520)에 있어서의 기점 C의 형성을 모식적으로 나타내는 도면이다. 도 9를 참조하여 설명한 바와 같이, 기판 홀더(540)의 형상에 의해 중앙이 돌출된 기판(520)을, 평탄한 기판 홀더(530)에 유지되어 평탄한 기판(510)으로 접근시켜 접촉시키면, 기판(510, 520)은 처음에 중앙 부근의 일부에서 접촉하여, 기점 C를 형성한다.
그 후, 기판 홀더(530, 540) 중 한쪽, 예를 들면 기판 홀더(530)에 의한 기판(510)의 흡착을 해제하면, 기판(510, 520)이 접촉하는 영역은, 당초 접촉한 중앙의 일부로부터 외측 둘레를 향하여 넓어지고, 결국, 기판(510, 520) 전체가 접촉한 상태가 된다. 이와 같이, 우선, 기판(510, 520)의 일부에서 접촉시킨 후에 접촉한 영역을 외측 둘레를 향하여 넓힘으로써, 기판(510, 520)의 적층 과정에서, 기판(510, 520) 사이에 기포 등이 남는 것을 방지할 수 있다.
앞서 설명한 바와 같이, 기판(510, 520)의 표면은 활성화되어 있으므로, 접촉한 영역에 있어서, 기판(510, 520)은 분자간력에 의해 접합된다. 이렇게 하여, 기판(510, 520)의 일부에, 접합의 기점이 형성된다.
계속해서, 제어 장치(130)는 기판(510, 520) 중 한쪽, 예를 들면, 상부 스테이지(322)에 유지된 기판(510)의 기판 홀더(530)에 의한 유지를 해제한다(스텝 S306). 이것에 의해, 기판(510, 520)의 접합 영역이 기판(510, 520)의 가장자리를 향하여 순차적으로 넓어지는 본딩 웨이브가 발생하고, 결국, 기판(510, 520) 전체가 접합된다.
제어 장치(130)는, 스텝 S306에 있어서 기판(510)의 유지를 해제한 후, 접합 영역의 확대를 감시한다. 이것에 의해, 예를 들면, 확대하는 접합 영역이 기판(510, 520) 가장자리에 도달한 것을 가지고, 기판(510, 520)의 맞붙임이 완료된 것을 검출한다(스텝 S307: YES). 바꿔말하면, 제어 장치(130)는 기판(510, 520)의 접합이 완료될 때까지는(스텝 S307: NO), 하부 스테이지(332)를 고정하여, 접합 영역의 확대를 계속한다.
또한, 상기와 같이 기판(510, 520)의 접촉 영역이 확대해 가는 과정에서, 제어 장치(130)는, 기판 홀더(530)에 의한 기판(510)의 유지를, 부분적으로, 혹은 단계적으로 해제해도 된다. 또한, 상부 스테이지(322)에 있어서 기판(510)을 해방하지 않고, 하부 스테이지(332)에 있어서 기판(520)을 해방함으로써, 기판(510, 520)의 접합을 진행시켜도 된다.
또한, 두 개의 기판(510, 520) 양쪽을 해방해도 된다. 또한 추가로, 상부 스테이지(322) 및 하부 스테이지(332) 양방에 있어서 기판(510, 520)을 유지한 채로, 상부 스테이지(322) 및 하부 스테이지(332)를 더욱 근접시킴으로써, 기판(510, 520)을 접합시켜도 된다.
상기와 같은 본딩 웨이브의 발생을 수반하는 기판(510, 520)의 접합 과정에서, 새로운 위치 어긋남이 발생하는 경우가 있다. 그와 같은 위치 어긋남의 발생 과정에 대해서는, 도 17 내지 도 20을 참조하여 다음에 설명한다.
도 17은 접합 장치(300)에 있어서의 접합 과정에서, 기판(510, 520)이 이미 접촉한 접촉 영역과, 기판(510, 520)이 아직 접촉되어 있지 않고, 이제부터 접촉하는 비접촉 영역의 경계 K 부근의 영역 Q가 확대되어 나타내진다. 도시된 바와 같이, 중첩된 두 개의 기판(510, 520)의 접촉 영역이 중앙으로부터 외측 둘레를 향하여 면적을 확대하는 과정에서, 경계 K는, 기판(510, 520)의 중앙측으로부터 외측 둘레 측을 향하여 이동한다. 경계 K 부근에 있어서, 기판 홀더(530)에 의한 유지로부터 해방된 기판(510)에는 신장이 발생한다. 구체적으로는, 경계 K에 있어서, 기판(510)의 두께 방향의 중앙의 면에 대해서, 기판(510)의 도면 중 하면측에 있어서는 기판(510)이 신장되고, 도면 중 상면측에 있어서는 기판(510)이 수축한다.
이것에 의해, 도면 중에 점선으로 나타내는 바와 같이, 기판(510)에 있어서, 기판(520)에 접합된 영역의 외측 단에 있어서는, 기판(510)의 표면에 있어서의 회로 영역(516)의 설계 사양에 대한 배율이 기판(520)에 대해서 확대된 것처럼 변형된다. 이 때문에, 도면 중에 점선의 어긋남으로서 나타나는 바와 같이, 기판 홀더(540)에 유지된 하측의 기판(520)과, 기판 홀더(530)로부터 해방된 상측의 기판(510) 사이에, 기판(510)의 신장량 즉 배율의 상위에 기인하는 위치 어긋남이 발생한다.
도 18에 나타내는 바와 같이, 변형량이 상위한 상태인 채로 기판(510, 520)이 접촉하여 접합되면, 기판(510)의 확대된 배율이 고정된다. 또한, 도 19에 나타내는 바와 같이, 접합에 의해 고정되는 기판(510)의 신장량은, 기판(510, 520)의 외측 둘레로 경계 K가 이동할수록 누적되어 커진다.
도 20은 적층 기판(550)을 구성하는 두 개의 기판(510, 520)의 배율차에 의한 위치 어긋남 성분의 분포를 나타내는 도면이다. 도시된 어긋남은, 적층 기판(550)의 중심점으로부터 면 방향으로 방사 모양으로 점증하는 어긋남량을 가진다. 따라서, 기판(510, 520) 전체로는, 배율의 상위로 되어 나타난다.
상기와 같은 접합 과정에서 발생하는 위치 어긋남의 크기는, 맞붙이는 기판(510, 520)의 강성, 기판(510, 520) 사이에 넣는 분위기의 점성 등의 물리량에 기초하여 예측할 수 있다. 또한, 이와 같은 원인으로 발생하는 위치 어긋남은, 접합하는 기판(510, 520)의 사양, 접합 장치(300)에 의한 접합 조건 등이 일정하면, 복수의 적층 기판(550)의 접합에 있어서 정상적으로 나타난다. 따라서, 복수의 적층 기판(550)을 접합하는 경우에, 공통 보정 제어부(131)에 의해 지시되는 공통 보정 조건으로, 모든 적층 기판(550)을 유효하게 보정할 수 있다.
또한, 예를 들면, 회로 형성 장치(200)를 이용한 패터닝에 있어서의 광학계의 오차에 의해 기판(510, 520) 사이에 배율의 상위가 있는 경우에도, 도 20에 나타낸 바와 같은 위치 어긋남의 성분이 발생한다. 바꿔말하면, 적층 기판(550)에 있어서의 배율의 상위에 기인하는 위치 어긋남이, 제1 계측부(14)에 있어서 정상적으로 계측되는 경우, 회로 형성 장치(200)는, 공통 보정 제어부(131)로부터 지시된 보정 조건에 의한 제어하에, 예를 들면 노광 장치로 형성하는 패턴의 배율을 광학적으로 변경한다. 이것에 의해, 복수의 적층 기판(550)을 공통 보정량으로 보정할 수 있다.
또한, 노광 장치에서는, 하나의 층을 형성하기 위해서 복수 회의 노광을 반복하는 경우가 있다. 이와 같은 경우에, 웨이퍼 상으로의 노광의 샷의 간격 또는 칩의 간격을 조절함으로써, 초기 배율이나 접합시에 발생하는 기판의 변형을 없애도록 구조물을 배치할 수 있다. 또한, 접합시에 기판 홀더로의 유지가 해제되는 기판(510)에 접합중에 발생하는 변형에 의해 구조물의 위치가 변위되는 경우, 접합시에 기판 홀더로의 유지가 해제되지 않는 기판(520)에 있어서, 기판(510)의 변위 후의 구조물의 위치에 대응하는 위치에 구조물이 형성되도록, 노광 조건을 설정한다. 이것에 의해, 웨이퍼간의 변형의 차에 의한 위치 어긋남량을 소정의 임계값보다 작게 할 수 있다. 회로 형성 장치(200)로서 노광 장치를 이용한 경우에는, 변형의 배율 성분, 직교 성분, 및 비선형 성분을 개별적으로 보정할 수 있다. 이와 같이, 노광 장치에 의한 보정에는, 두 개의 기판(510, 520)이 접합되었을 때의 위치 어긋남량이 임계값 이하가 되도록, 적어도 한쪽의 기판으로의 노광 위치를 조정하는 것이 포함된다.
또한, 도 17 내지 도 20을 참조하여 설명한 위치 어긋남의 원인이 되는 기판(510)의 변형의 양은, 기판(510)의 강성에 의존한다. 이 때문에, 웨이퍼의 결정 이방성 등에 의해 기판(510)에 강성 분포가 발생하고 있는 경우에는, 도 20에 나타낸 배율의 변화에도 결정의 이방성이 반영된다. 이 때문에, 단순한 배율의 보정으로는 보정할 수 없게 된다. 또한, 결정 이방성을 가지는 웨이퍼를 이용한 기판을 접합하는 경우에는, 상기의 강성 분포의 영향을 억제하기 위해서, 구조물이 전혀 없는 베어 웨이퍼라도, 접합하는 경우에 위치 맞춤이 필요하게 되는 경우가 있다.
또한, 도 17 내지 도 20을 참조하여 설명한 바와 같이, 접합하는 기판(510, 520) 중 한쪽, 즉, 상기의 예에서는 상측의 기판(510)은, 접합 과정에서 기판 홀더(530)에 의한 유지가 해제된다. 따라서, 기판 홀더(540)의 흡착면(542)의 형상에 의해 기판(520)의 배율을 보정하는 경우에는, 유지를 해제하지 않는 쪽의 기판에 대해서 보정을 실행한다.
적층 기판(550)을 제조하는 상기와 같은 일련의 공정에 있어서, 적층 기판(550)에 발생하는 위치 어긋남에는, 기판(510, 520)의 각각의 초기 변형에 기인하는 성분과, 접합 과정에서 발생하는 변형에 기인하는 성분이 포함된다. 여기서, 개별의 기판(510, 520)에 발생한 초기 변형은, 접합 장치(300)에 있어서 현미경(324, 334)을 이용하여 개별적으로 검출할 수 있다. 따라서, 적층 기판(550)으로부터 제1 계측부(14)가 계측한 위치 어긋남으로부터, 기판(510, 520) 개개의 초기 변형을 제외함으로써, 접합 과정에서 발생하는 변형 성분을 산출할 수 있다.
그렇게 해서 산출한 변형의 성분 각각에 대해서, 복수의 기판에 공통으로 나타나는 변형을 결정부(133)가 공통 보정 제어부(131)에 할당함으로써, 개별 보정 제어부(132)의 제어에 의해 실행되는 보정의 부하를 저감할 수 있다. 개별 보정 제어부(132)가 실행시키는 보정은, 예를 들면, 적층부(13)에 있어서 실행되므로, 개별 보정 제어부(132)의 부담을 줄임으로써, 적층부(13)에 있어서의 처리를 신속화할 수 있다.
그래서, 결정부(133)는, 예를 들면, 상기의 접합 과정에서 발생하는 변형 성분과, 각각의 기판(510, 520)의 초기 변형 성분의 각각에 대해서, 개별의 기판(510, 520) 사이의 변형의 차이를, 예를 들면 3σ(σ는 표준 편차)로서 산출해도 된다. 이것에 의해, 변형의 재현성의 레벨을 평가할 수 있으므로, 결정부(133)는 미리 정한 임계값에 의해, 공통 보정 제어부(131)에 할당하여 복수의 적층 기판(550)의 제조에 있어서 공통으로 보정하는 사항을 결정할 수 있다.
예를 들면, 기판의 배율의 상위에 유래하는 위치 어긋남 성분은, 같은 가공부(11)로 가공한 동일 로트의 기판(510, 520), 혹은, 같은 적층부(13)를 이용하여 적층한 동일 로트의 적층 기판(550)에 대해서, 공통으로 나타나는 성분을 포함하는 경우가 많다. 따라서, 위치 어긋남으로서 표면화하는 변형의 공통의 성분을, 공통 보정 제어부(131)의 제어에 의해 효율 좋게 보정할 수 있다.
즉, 공통 보정 제어부(131)가 복수의 기판에 대해서 공통으로 실행시키는 보정은, 제조하는 복수의 적층 기판(550) 중, 초기에 제조한 일부의 적층 기판(550)에 대해서 계측한 위치 어긋남에 기초하여 결정부(133)가 결정한 보정량으로 실행된다. 따라서, 공통 보정 제어부(131)가 실행시키는 공통 보정에 관해서는, 개별의 기판(510, 520) 또는 적층 기판(550)에 대한 계측을 생략할 수 있어, 보정의 실행에 관한 공정수를 삭감할 수 있다. 또한, 개별 보정 제어부(132)는 공통 보정 제어부(131)가 실행시키는 보정과, 기판(510, 520)의 개별 변형의 차분을 보정시키면 되므로, 개별 보정 제어부(132)에 의한 보정에 관한 부하를 경감할 수 있다.
또한, 결정부(133)가 공통 보정 제어부(131)에 제공하는 보정량의 결정은 1회로 한정되지 않는다. 결정부(133)가 일단 보정량을 결정한 후에도, 공통 보정 제어부(131)에 의한 계측을 계속하여, 결정부(133)가 주기적으로 보정량을 갱신해도 된다. 이것에 의해, 공통 보정 제어부(131)가 실행시키는 공통 보정의 효율을 보다 향상시킬 수 있다. 또한, 공통 보정 제어부(131)가 지시하는 보정 조건과 그 효과를 제어 장치(130)에 축적함으로써, 제조 장치(10)의 가동이 증가할수록, 공통 보정 제어부(131)에 의한 보정의 정밀도를 향상시킬 수 있다.
또한, 적층 기판(550)에 발생하는 위치 어긋남이, 배율차에 기인하는 것에 한정되지 않는 것은 물론이며, 기판(510, 520)이 되는 웨이퍼의 품질, 결정 이방성 및 초기 변형, 기판(510, 520)을 가공하는 경우의 열 이력 및 압력 이력, 적층부(13)에서 사용하는 기판 홀더(530, 540)의 형상, 적층부(13)에 있어서의 접합 장치(300) 및 박화 장치(400)의 성질 등, 많은 요인에 의한 위치 어긋남 성분이 포함된다.
따라서, 결정부(133)는 제1 계측부(14)의 계측부로 한정되지 않고, 가공부(11)에 있어서의 제조 조건, 적층부(13)에 있어서의 접합 조건 등도 참조하여, 공통 보정 제어부(131)의 지시에 의해 보정을 실행하는 기기와 보정량을 결정해도 된다. 또한, 결정부(133)는 외부의 데이터베이스 등으로부터, 기판(510, 520)의 변형에 관한 정보를 취득하여, 그들 정보도 가미하여 보정량을 결정해도 된다.
또한, 제조 장치(10)에, 가공부(11) 및 적층부(13) 중 어느 것이 복수 마련되어 있고, 제조 장치(10) 자체가 복수 가동하고 있는 경우, 제1 계측부(14) 및 제2 계측부(14)의 계측 결과를 서로 참조하거나, 공통의 데이터베이스에 계측 결과를 축적하거나 함으로써, 결정의 정밀도와 효율을 향상시킬 수 있다. 이 경우, 예를 들면, 제조 장치(10)를 형성하는 가공부(11), 적층부(13), 제어 장치(130) 등, 혹은, 복수의 제조 장치(10)가 같은 장소에서 가동하고 있지 않아도, 통신회선을 통해 정보를 공유할 수 있으면, 복수의 제조 장치(10)의 결정부(133)는, 서로 정보를 공유하여, 결정 정밀도를 향상시킬 수 있다.
또한, 기판의 위치 맞춤과 관련하여 적층부(13)에서 검출한 기판(510, 520)의 변형 성분에 관한 정보를 가공부(11)에 피드백함으로써, 성막 장치(100), 회로 형성 장치(200)의 개체별 경향 등을 보정할 수도 있다. 또한, 개별의 가공부(11)에 있어서 발생하는 변형 등에 관한 정보를 공통의 데이터베이스에 축적함으로써, 결정부(133)는 제1 계측부(14) 및 제2 계측부(12) 등으로부터 취득한 계측 결과에 더하여, 가공부(11)의 경향을 반영한 보정 조건을 결정할 수 있다.
또한, 제조 장치(10) 자체가 복수 마련되어 있는 경우, 또는, 제조 장치(10) 내에 가공부(11) 및 적층부(13) 중 어느 것이 복수 마련되어 있는 경우에, 결정부(133)는 복수의 기기에서 공통으로 발생하는 변형 성분에 대해서 보정량을 결정해도 된다. 이 경우, 결정부(133)도, 복수의 기기에 대해서 하나 마련하면 충분하다.
또한, 적층부(13)에 있어서 기판을 접합하여 적층 기판(550)을 제작하는 경우에, 적층 기판(550)에 있어서의 기판(510, 520) 상호의 위치 어긋남을 억제하기 위해서 보정의 대상이 되는 변형은 하기의 3가지를 포함한다.
(A) 적층부(13)에 있어서의 접합 과정에서 발생한 변형.
(B) 접합전의 가공에 의해 기판(510)에 발생한 변형.
(C) 접합전의 가공에 의해 기판(520)에 발생한 변형.
상기의 변형 (A), (B) 및 (C) 중, 기판 변형 (B) 및 (C)는, 접합 장치(300)에 있어서 위치 맞춤을 하는 과정에서 개별적으로 검출할 수 있다. 또한, 변형 (A), (B) 및 (C)의 합계는, 제작된 적층 기판(550)에 있어서의 기판(510, 520)의 위치 어긋남을 계측함으로써 검출할 수 있다. 따라서, 변형 (A), (B) 및 (C)는, 개별적으로 검출할 수 있다.
제조 장치에 있어서의 결정부(133)는, 복수의 적층 기판(550)을 제작한 경우에, 상기의 변형 (A), (B) 및 (C) 중에 정상적으로 나타나는 성분을 검출하여, 해당 성분을 보정하는 보정량을 결정한다. 결정된 보정량을 공통 보정량으로서 보정할 수 있도록, 가공부(11)에 있어서의 기판(510, 520)의 가공의 파라미터, 및 적층부(13)에 의한 기판(510, 520)의 접합에 있어서의 초기 설정값 중 적어도 하나를 설정함으로써, 접합 장치(300)에 있어서의 적층 기판(550)의 개체마다의 보정량을 억제할 수 있다.
여기서, 상기 보정량 모두를 한쪽의 기판(510)에 할당하여, 노광 장치에 있어서의 노광과 같은 가공 단계에서 보정했을 경우, 적층에 의해 형성된 적층 기판(550)에 있어서의 기판(510, 520) 상호의 위치 어긋남은 억제된다. 다만, 보정을 하지 않았던 다른 쪽의 기판(520)에 있어서의 변형 (C)는 그대로 남아 있어, 변형 (C)에 대응하는 크기의 변형이 기판(510)에 남아 있다. 이 때문에, 제작된 적층 기판(550)에 있어서 기판(510)측을 박화하여 또 다른 기판을 적층하는 경우, 또는, 적층 기판(550)의 표면에 어떠한 구조물을 형성하는 경우에는, 잔존하는 변형 (C)에 따른 변형을 해당 다른 기판 및 구조물에 발생되게 하는 보정이 필요하게 된다.
상기 보정량 모두를 다른 쪽의 기판(520)에 할당하여 가공 단계에서 보정하고, 제작된 적층 기판(550)에 있어서 기판(510)에 다른 기판을 적층하거나, 적층 기판(550)의 표면에 어떠한 구조물을 형성하거나 해도 된다. 이 경우에는, 기판(510)에는, 변형 (A) 및 (B)가 남아 있다. 이 때문에, 기판(510)에 다른 기판을 적층할 때에, 변형 (A) 및 (B)의 합계와의 차가 상기한 임계값 이하가 되는 변형이 해당 다른 기판에 발생하는 것을 조건으로 하여, 해당 다른 기판을 보정하는 일 없이 변형을 발생시켜 접합해도 된다.
또한, 예를 들면, 기판(520)에 있어서의 변형 (C)가 충분히 작은 경우에는, 보다 변형 (B)가 큰 기판(510)에 대해서, 가공 단계에 있어서 변형 (A) 및 (B)를 보정하여 기판(510, 520)을 접합해도 된다. 이 경우, 변형 (C)는 보정되지 않지만, 적층 기판(550) 전체의 변형은, 상대적으로 작은 변형 (C)와 일치하고 있다. 따라서, 이렇게 하여 제작된 적층 기판(550)을 박화하는 경우에는, 가공 단계에서 보정한 기판(510)측을 박화하는 것이 바람직하다.
또한, 가공 단계에 있어서, 한쪽의 기판(510)의 변형 (B)와, 다른 쪽의 기판(520)의 변형 (C)를 각각 보정함으로써, 개개의 기판(510, 520)의 변형 (B), (C)에 의한 위치 어긋남을 고려하는 일 없이 기판(510, 520)을 접합하여, 위치 어긋남이 작은 적층 기판(550)을 제작할 수 있다. 이 경우, 기판(510, 520)의 가공 단계에 있어서의 패터닝 후의 성막 단계 등에서 발생하는 변형 (B), (C) 성분에 대해서는, 접합 장치(300)에 있어서 개체마다 개별적으로 보정해도 된다. 또한, 변형 (A)의 보정은, 기판(510, 520) 중 어느 것의 가공 단계에 있어서의 보정에 할당해도 되고, 접합 단계에 있어서 보정해도 된다.
또한, 어느 경우에도, 기판(510, 520)마다 발생하는 변형의 차이 즉 공통 보정량으로부터의 차이는, 접합 장치(300)에 있어서 보정 기구에 의해 개별적으로 보정해도 된다. 또한, 제작된 적층 기판(550)에 있어서의 기판(510, 520)의 위치 어긋남을 계측하여, 다음의 기판(510, 520)의 가공 및 적층 기판(550)의 제작에 있어서의 보정량에 반영시켜도 된다.
차이가 적은 특정의 변형 성분이 검출되었을 경우에는, 가공부(11)에 있어서의 회로 형성 장치(200)에서 이용하는 레티클 등의 패턴 자체를 수정해도 된다. 이것에 의해, 제조 장치(10)의 각 부의 부하를 더욱 저감시킬 수 있다.
또한, 접합 과정에서 발생하는 변형 성분에 대해서는, 제조 장치(10) 자체의 특성에 의존하는 경우가 있으므로, 제1 계측부(14)에 의한 측정 결과를 축적하여, 다른 종류의 적층 기판(550)을 제조하는 경우에 참조해도 된다. 또한, 복수의 적층 기판(550)에 대해서 제1 계측부(14)로 측정한 측정 결과에 극단적으로 다른 값이 있었을 경우, 결정부(133)는 이상 값을 제외하여 보정 항목을 결정해도 된다.
또한, 결정부(133)는 공통 보정 제어부(131)를 통해서 실행시키는 보정의 공통 보정량으로서, 제1 계측부(14)가 계측한 위치 어긋남량의 평균값, 중앙값, 최빈값, 또는 최소값을 결정해도 된다. 공통 보정 제어부의 경우, 복수의 기판(510, 520)의 세트를 접합하여 복수의 적층 기판(550)을 제조했을 때의 각각 다른 위치 어긋남량으로부터, 평균값, 중앙값, 최빈값, 또는 최소값을, 공통 보정 제어부(131)에서 보정하는 보정량으로서 결정부(133)로 산출한다. 한편, 개별 보정 제어부(132)가, 적층 기판(550)의 제조마다 개별적으로 실행시키는 보정은, 상기한 공통 보정 제어부(131)가 공통으로 실행시키는 보정의 보정량과, 개개의 적층 기판(550)에 있어서의 위치 어긋남량의 차분이다.
예를 들면 보정량을 평균값으로 했을 경우에는, 서로 접합하는 두 개의 기판(510, 530)을 접합했을 때에 기판(510, 530) 사이에 발생할 것으로 예측되는 위치 어긋남량으로부터 평균값을 뺀 값을, 개별 보정 제어부(132)가 실행시키는 보정량으로 한다. 평균값에 대한 차는 접합하는 기판(510, 530)의 세트마다 달라, 평균값에 대해서 차이가 있기 때문에, 개별 보정 제어부(132)가 실행시키는 보정량은 기판(510, 530)마다 다르다. 보정량을 중앙값, 최빈값, 또는 최소값으로 했을 경우에도 마찬가지이다.
또한, 복수의 적층 기판(550)에 있어서의 기판(510, 520)의 위치 어긋남을 측정하여 얻어진 복수 종류의 위치 어긋남 성분에 대해서, 개체간의 편차를, 예를 들면 3σ로서 산출하여, 그 값이 미리 정한 임계값보다도 낮은지 여부에 의해, 그 위치 어긋남 성분이 복수의 적층 기판(550)에 있어서 공통된 성분인 것을 평가할 수 있다. 여기서, 공통이라고 판단된 성분은, 공통 보정 제어부(131)에 의해 공통으로 보정하는 성분으로 결정된다.
그 경우의 임계값은, 예를 들면, 적층 기판(550)에 발생할 수 있는 위치 어긋남의 크기가, 미리 정한 목표 정밀도를 달성하고 있는지 여부에 의해 결정할 수 있다. 이렇게 하여, 복수의 적층 기판(550)에 대해서 공통으로 보정할 수 있다고 판단된 위치 어긋남 성분은, 예를 들면, 가공부(11)에 있어서 기판(510, 520)을 가공하는 단계에서, 하나의 보정 조건에 따라서 보정할 수 있다.
또한, 보정량을 산출할 때, 복수의 적층 기판(550)의 각각에 있어서의 위치 어긋남을 배율 성분과 비선형 변형 성분으로 분해해도 된다. 이 경우, 복수의 적층 기판(550)의 각각의 배율 성분의 평균값, 중앙값, 최빈값, 또는 최소값을 공통 보정량으로 하고, 이 공통 보정량을 이용하여 보정된 기판과 다른 기판의 접합 결과 발생한 배율과 공통 보정량의 차를 개별 보정량으로 해도 된다. 한편, 비선형 성분에 대해서는, 복수의 적층 기판(550)의 각각에 있어서의 공통의 복수의 위치의 각각에 있어서 비선형 성분을 구하여, 각 위치에 있어서의 비선형 변형 성분의 평균값, 중앙값, 최빈값, 또는 최소값을 각 위치의 각각에 있어서의 공통 보정량으로 하고, 이 공통 보정량을 이용하여 보정된 기판과 다른 기판의 접합의 결과 발생한 비선형 변형과 공통 보정량의 차를 개별 보정량으로 해도 된다.
도 6을 참조하여 설명한 바와 같이, 적층부(13)의 접합 장치(300)에 있어서는, 기판(510, 520)마다 얼라이먼트 마크(518, 528)를 검출하여, 기판(510, 520)의 변형 또는 뒤틀림을 검출한다. 따라서, 적층부(13)에 있어서는, 기판(510, 520)의 개체마다 발생하는 개별의 위치 어긋남 성분을 보정할 수 있다. 따라서, 복수의 적층 기판(550)에서 공통으로 발생하는 위치 어긋남 성분을, 가공부(11)에 있어서의 가공 단계에서 보정함으로써, 적층부(13)에 있어서의 보정의 보정 조건을, 기판(510, 520)의 개체마다 개별적으로 발생하는 위치 어긋남에 특화시켜, 보다 효율 좋게 보정시킬 수 있다.
또한, 적층부(13)에 있어서 발생하고, 그 결과, 가공부(11)에 있어서는 아직 발생하고 있지 않은 위치 어긋남 성분을, 가공부(11)에 있어서 미리 보정함으로써, 제조 장치(10) 전체에서 최종적으로 보정할 수 있는 보정량이, 가공부(11)에서 보정 가능한 범위와 적층부(13)에서 보정 가능한 범위를 합계한 것으로 된다. 따라서, 제조 장치(10) 전체에서 보정 가능한 보정량이 커진다. 이와 같은 관점에서는, 공통 보정 제어부(131)가 실행시키는 공통 보정을, 적층부(13)에 있어서도 실행해도 된다.
또한, 제조 장치(10)에 있어서는, 적층부(13)에 있어서 발생하는 위치 어긋남 중 적어도 일부를, 가공부(11)에 있어서 보정해도 된다. 이 때문에, 가공부(11)로 가공된 기판에 있어서의 설계값에 대한 위치 어긋남이, 가공부(11)에 있어서 발생하는 위치 어긋남에 한해서 보정을 하는 경우와 비교하면 일시적으로 커지는 경우가 있다.
또한 추가로, 공통 보정 제어부(131)는, 결정부(133)에 의해 제공된 공통 보정량을, 제조 장치(10)에 있어서의 복수의 공정을 행하는 복수의 장치에 분담하여 실행시켜도 된다. 예를 들면, 기판(510, 520)에 있어서의 초기 변형을, 평균값, 중앙값, 최빈값 및 최소값 등의 미리 예측할 수 있는 성분과, 평균값, 중앙값, 최빈값 또는 최소값에 대한 편차로서의 차이로서 예측할 수 없는 미소한 개체 차분으로 나누어, 전자를 회로 형성 장치(200)에서 보정하고, 후자를 접합 장치(300)에서 보정해도 된다.
또한, 결정부(133)에서 보정량을 결정하는 시점에서, 이미 기판(510, 520)의 가공이 일부라도 완료되어 있는 경우에는, 가공부(11)에 있어서 기판(510, 520)을 보정할 수 없다. 따라서, 그와 같은 경우에는, 가공부(11)를 이용하는 보정에 적합한 변형 성분이라도, 적층부(13) 등의 다른 장치에서 보정하는 것을 결정하는 경우가 있다.
또한 추가로, 볼록 모양의 흡착면(542)을 가지는 기판 홀더(540), 도 21 내지 도 23을 참조하여 후술하는 액추에이터, 예를 들면, 미니 잭 또는 미니 벌룬을 가지는 테이블 장치 등, 부가적인 보정 기기를 병용해도 된다. 이 경우, 예를 들면, 평균값, 중앙값, 최빈값 및 최소값 등의 공통 보정량을 이용한 보정을 기판 홀더(540)로 행하고, 그 보정량과 실제로 보정해야 할 위치 어긋남량의 차를, 보정 기기를 이용하여 보정한다. 즉, 이 경우, 기판 홀더(540)의 선택은 공통 보정 제어부(131)에 의한 제어 대상으로 되고, 보정 기기를 개별 보정 제어부(132)가 제어한다.
도 21은 적층부(13)에 있어서 기판(520)을 개별적으로 보정하는 경우에 사용할 수 있는 보정 장치(601)의 모식적 단면도이다. 보정 장치(601)는 접합 장치(300)의 하부 스테이지(332)에 설치되어, 접합 장치(300)에 반입된 기판(520)의 한쪽을 보정한다.
보정 장치(601)는 베이스부(611), 복수의 액추에이터(612), 및 흡착부(613)를 가진다. 베이스부(611)는 액추에이터(612)를 통해서 흡착부(613)를 지지한다. 흡착부(613)는 진공 척, 정전 척 등의 흡착 기구를 가지고, 하부 스테이지(332)의 상면을 형성한다. 흡착부(613)는 반입된 기판 홀더(540)를 흡착하여 유지한다.
액추에이터(612)는 흡착부(613)의 하방으로 흡착부(613)의 하면을 따라서 복수 배치되어 있다. 또한, 복수의 액추에이터(612)는, 제어 장치(130)의 제어하에, 외부로부터 펌프(615) 및 밸브(616)를 통해서 작동 유체가 공급됨으로써 개별적으로 구동한다. 이것에 의해 복수의 액추에이터(612)는, 하부 스테이지(332)의 두께 방향 즉 기판(510, 520)의 중첩 방향으로, 각각 다른 신축량으로 신축하여, 흡착부(613)의 결합된 영역을 상승 또는 하강시킨다.
또한, 복수의 액추에이터(612)는, 각각 링크를 통해서 흡착부(613)에 결합된다. 흡착부(613)의 중앙부는, 지주(支柱)(614)에 의해 베이스부(611)에 결합된다. 보정 장치(601)에 있어서 액추에이터(612)가 동작했을 경우, 액추에이터(612)가 결합된 영역마다 흡착부(613)의 표면이 두께 방향으로 변위된다.
도 22는 보정 장치(601)의 모식적 평면도로서, 보정 장치(601)에 있어서의 액추에이터(612)의 레이아웃을 나타내는 도면이다. 보정 장치(601)에 있어서, 액추에이터(612)는 지주(614)를 중심으로 하여 방사 모양으로 배치된다. 또한, 액추에이터(612)의 배열은, 지주(614)를 중심으로 한 동심원 모양으로도 파악할 수 있다. 액추에이터(612)의 배치는 도시된 것으로 한정되지 않고, 예를 들면 격자 모양, 소용돌이 모양 등으로 배치해도 된다. 이것에 의해, 기판(520)을, 동심원 모양, 방사 모양, 소용돌이 모양 등으로 형상을 변화시켜 보정할 수도 있다.
도 23은 보정 장치(601)의 동작을 설명하는 도면이다. 도시와 같이, 밸브(616)를 개별적으로 개폐함으로써 액추에이터(612)를 신축시켜, 흡착부(613)의 형상을 변화시킬 수 있다. 따라서, 흡착부(613)가 기판 홀더(540)를 흡착하고 있고, 또한, 기판 홀더(540)가 기판(520)을 유지하고 있는 상태이면, 흡착부(613)의 형상을 변화시킴으로써, 기판 홀더(540) 및 기판(520)의 형상을 변화시켜 만곡시킬 수 있다.
도 22에 나타낸 대로, 액추에이터(612)는 동심원 모양, 즉, 하부 스테이지(332)의 둘레 방향으로 배열되어 있다고 간주할 수 있다. 따라서, 도 23에 점선 M으로 나타내는 바와 같이, 둘레마다의 액추에이터(612)를 그룹으로 하여, 둘레 가장자리에 가까워질수록 구동량을 크게 함으로써, 흡착부(613)의 표면에 있어서 중앙을 융기시켜, 구면, 포물면, 원통면 등의 형상으로 변화시킬 수 있다.
이것에 의해, 만곡한 기판 홀더(540)에 기판(520)을 유지시킨 경우와 마찬가지로, 기판(520)을, 구면, 포물면 등을 따라 형상을 변화시켜 만곡시킬 수 있다. 따라서, 보정 장치(601)에 있어서는, 도면 중에 일점 쇄선으로 나타내는 기판(520)의 두께 방향의 중심부 B와 비교하면, 기판(520)의 도면 중 상면에서는, 기판(520)의 표면이 면 방향으로 확대하도록 형상을 변화시킨다.
또한, 기판(520)의 도면 중 하면에 있어서는, 기판(520)의 표면이 면 방향으로 축소하도록 형상을 변화시킨다. 또한, 복수의 액추에이터(612)의 신축량을 개별적으로 제어함으로써, 원통면 등의 다른 형상 외에, 복수의 요철부를 포함하는 비선형 모양으로 기판(520)의 형상을 변화시켜 만곡시킬 수도 있다.
도 22의 예에서는, 흡착부(613)가, 중앙으로 솟아오르는 형상을 가지고 있었다. 그렇지만, 흡착부(613)의 둘레 가장자리부에 있어서 액추에이터(612)의 동작량을 증가시키고, 흡착부(613)의 둘레 가장자리부에 대해서 중앙부를 함몰시킴으로써, 기판(520)의 표면에 있어서의 회로 영역(516)의 배율을 축소할 수도 있다.
또한, 상기의 예에서는, 접합 장치(300)의 하부 스테이지(332)에 보정 장치(601)를 설치했지만, 상부 스테이지(322)에 보정 장치(601)를 설치하여, 상부 스테이지(322)에 있어서 기판(510)을 보정해도 된다. 또한 추가로, 상부 스테이지(322) 및 하부 스테이지(332) 양쪽에 보정 장치(601)를 설치해도 된다. 또한, 상부 스테이지(322)와 하부 스테이지(332)에서 보정을 분담해도 된다. 기판(510, 520)의 배율의 보정은, 상기 방법으로 한정되지 않고, 온도 조절에 의한 열팽창 또는 열수축 등, 다른 보정 방법을 더 도입해도 된다. 이 경우, 접합 장치(300)의 외부의 장치로 온도 조절을 행해도 된다.
또한, 온도 조절된 기판(510, 520)을 접합 장치(300)에 반송하는 경우, 반송로를 단열 환경으로 해도 된다. 또한, 기판(510, 530)을 반송하는 반송부의 기판(510, 530)을 유지하는 핸드의 온도 분포를 온도 조절된 기판(510, 530)의 온도 분포와 동일하게 해도 된다. 또한, 반송 중에 기판(510, 530)으로부터 방출하는 열을 고려하여 온도 조절시의 온도를 설정해도 된다. 또한, 기판(510, 530)이 반입되는 상부 스테이지(322)와 하부 스테이지(332)의 온도 분포를, 온도 조절된 기판(510, 530)의 온도 분포와 동일하게 해도 된다.
이와 같이, 보정 장치(601)는 액추에이터(612)를 제어하여 흡착면의 형상을 변화시킴으로써, 여러 보정에 즉시 대응할 수 있다. 따라서, 복수의 기판(520)을 개별의 조건으로 보정하는 경우에 적합하게 사용할 수 있다. 또한, 제어 장치(130)를 통해서 보정 장치(601)의 액추에이터(612)를 개별적으로 동작시킴으로써, 기판(520)에 있어서의 비선형의 변형도 보정할 수 있다.
또한, 한쪽의 기판(520)을 변형시킨 상태로 다른 기판(510)과 접합한 경우, 접합할 때에 기판 홀더(530)에 의한 유지가 해제되는 릴리스측의 기판(510)에 발생하는 응력에 따라서, 유지를 해제하지 않는 고정측의 기판(520)에도 변형에 의한 응력이 발생하므로, 접합 후의 적층 기판(550)의 상태에서는 기판 사이의 응력차는 작다.
한편, 회로 형성 장치(200)에 의한 패터닝으로 배율 또는 비선형 변형을 보정한 기판을 접합한 적층 기판(550)은, 릴리스측의 기판(510)에는 접합 과정에서 발생하는 변형에 의한 응력이 그대로 남지만, 고정측의 기판(520)은 변형 보정을 위한 변형은 시키지 않기 때문에, 이 변형에 의한 응력은 발생하지 않는다. 이 때문에, 접합 후에 기판 홀더(540)로의 기판(520)의 유지를 해제하면, 양방의 기판으로 응력이 분배되게 된다. 이 때문에, 기판(510)으로부터 받는 응력에 의해 기판(520)이 기판(510)과 함께 축소 변형된다. 이 상태에서는, 기판(510, 520)에 형성된 패턴의 위치가 설계 위치로부터 크게 어긋나 있다.
그 후, 기판(510)을 박화하는 것에 의해, 다시 기판(510)에 응력이 집중한다. 이 때문에, 기판(510, 520)이 각각 확대 변형하고, 기판(510, 520)의 패턴의 위치가 설계 위치와 거의 일치한다. 이것에 의해, 기판(510)의 박화 후에 행하는 재배선층의 노광이나 3매째 이후의 기판의 적층시에, 설계 위치를 목표 위치로서 후속 공정을 실시할 수 있다. 따라서, 접합 후에 적층 기판(550)을 박화하는 기판이 미리 판명되어 있는 경우에는, 박화하는 측의 기판에 발생하는 변형을 가공부(11)에 있어서 보정을 하는 것이 바람직하다.
또한, 상기의 예에서는, 액추에이터(612)에 의해 하부 스테이지(332)를 변형시키고, 기판(510, 520) 중 적어도 한쪽을 변형시킴으로써 보정하는 구성으로 했지만, 예를 들면, 도 9에 나타낸 바와 같이, 흡착면(542)이 곡면을 이루는 기판 홀더(540)로서, 서로 곡율이 다른 복수의 기판 홀더(540)를 준비하여, 기판(520)에 대한 보정 조건에 따른 곡율을 가지는 기판 홀더(540)에 의해 기판(520)을 유지시키는 것을 가지고, 기판(520)을 변형 즉 보정해도 된다. 두 개의 기판(510, 520) 중 적어도 한쪽을 변형시킴으로써 기판 사이의 위치 어긋남을 임계값 이하로 하는 경우에는, 그 변형량이 보정량으로 된다.
이상, 본 발명을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구범위의 기재로부터 분명하다.
청구범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에 있어서의 동작, 절차, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서」 등으로 명시하고 있지 않고, 또한, 앞의 처리의 출력을 다음의 처리에서 이용하는 것이 아닌 한, 임의의 순서로 실현될 수 있음에 유의해야 한다. 청구범위, 명세서, 및 도면 중의 동작 플로우에 관하여, 편의상 「우선,」, 「다음으로,」 등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 제조 장치 11 가공부
12 제2 계측부 13 적층부
14 계측부 100 성막 장치
110 챔버 112 공급 구멍
114 배기 구멍 122, 124 고주파 전극
130 제어 장치 131 공통 보정 제어부
132 개별 보정 제어부 133 결정부
134 판단부 200 회로 형성 장치
210 광원 220 레티클
230 축소 광학계 240 이동 스테이지
300 접합 장치 310 프레임
312 바닥판 316 천장판
322 상부 스테이지 324, 334 현미경
326, 336 활성화 장치 331 X방향 구동부
332 하부 스테이지 333 Y방향 구동부
338 승강 구동부 339 회전 구동부
400 박화 장치 510, 520 기판
512, 522 스크라이브 라인 514, 524 노치
516, 526 회로 영역 518, 528 얼라이먼트 마크
530, 540 기판 홀더 532, 542 흡착면
550 적층 기판 601 보정 장치
611 베이스부 612 액추에이터
613 흡착부 614 지주
615 펌프 616 밸브

Claims (14)

  1. 복수의 기판 중 적어도 하나를 가공하는 가공 단계와,
    상기 복수의 기판을 적층하여 적층 기판을 제조하는 적층 단계와,
    복수의 상기 적층 기판의 각각의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 보정량을 결정하는 결정 단계를 포함하고,
    상기 가공 단계 및 상기 적층 단계 중 적어도 한쪽은, 상기 결정 단계 후에 적층하는 복수의 기판 중 적어도 하나를 상기 보정량으로 보정하는 보정 단계를 포함하는 제조 방법.
  2. 청구항 1에 있어서,
    상기 가공 단계 및 상기 적층 단계 중 적어도 한쪽은, 상기 결정 단계 후에 적층하는 상기 복수의 기판 사이에 발생하는 위치 어긋남과, 상기 결정 단계에서 결정한 보정량의 차분을 보정하는 제2 보정 단계를 포함하는 제조 방법.
  3. 청구항 2에 있어서,
    상기 가공 단계 및 상기 적층 단계 중 적어도 한쪽은, 상기 제2 보정 단계에서 상기 차분을 보정해야 하는지 여부를 판단하는 판단 단계를 포함하는 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 결정 단계는 상기 복수의 적층 기판에 있어서의 위치 어긋남량의 평균값 및 최소값 중 어느 것을 상기 보정량으로서 결정하는 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 결정 단계는 상기 복수의 적층 기판의 각각에 있어서의 위치 어긋남량의 3σ(σ는 표준 편차)를 산출하고, 상기 3σ의 값이 미리 정한 임계값보다도 낮은 위치 어긋남 성분을 보정하는 상기 보정량을 결정하는 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 보정 단계는, 상기 가공 단계에 있어서의, 상기 복수의 기판 중 적어도 하나에 회로 형성하는 단계에서 보정을 행하는 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 보정 단계는, 상기 가공 단계에 있어서의, 상기 복수의 기판 중 적어도 하나에 성막하는 단계에서 보정을 행하는 제조 방법.
  8. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 보정 단계는, 상기 적층 단계에 있어서, 상기 복수의 기판 중 적어도 하나를 변형시킴으로써 보정을 행하는 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 결정 단계에 있어서의 상기 위치 어긋남은, 상기 적층 단계에 있어서의, 상기 적층 기판을 박화하는 경우에 발생하는 위치 어긋남을 포함하는 제조 방법.
  10. 복수의 기판 중 적어도 하나를 가공하는 가공 단계를 포함하고,
    상기 가공 단계는 적층된 복수의 기판을 각각이 가지는 복수의 적층 기판의 각각에 있어서의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 상기 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 보정 단계를 포함하는 제조 방법.
  11. 복수의 기판을 적층함으로써 적층 기판을 제조하는 적층 단계를 포함하고,
    상기 적층 단계는, 복수의 상기 적층 기판의 각각의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 상기 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 보정 단계를 포함하는 제조 방법.
  12. 복수의 기판 중 적어도 하나를 가공하는 가공부와,
    상기 복수의 기판을 적층하여 적층 기판을 제조하는 적층부를 구비하고,
    상기 가공부 및 상기 적층부 중 적어도 한쪽은, 복수의 상기 적층 기판의 각각의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 상기 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치.
  13. 복수의 기판 중 적어도 하나를 가공하는 가공부를 구비하고,
    상기 가공부는 서로 적층된 복수의 기판을 각각이 가지는 복수의 적층 기판의 각각에 있어서의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 상기 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치.
  14. 복수의 기판을 적층함으로써 적층 기판을 제조하는 적층부를 구비하고,
    상기 적층부는 복수의 상기 적층 기판의 각각의 상기 복수의 기판 사이의 위치 어긋남량에 기초하여 결정된 보정량으로, 상기 결정 후에 적층하는 복수의 기판 중 적어도 하나를 보정하는 제조 장치.
KR1020207013544A 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치 KR20200064133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227017544A KR102656249B1 (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017228012 2017-11-28
JPJP-P-2017-228012 2017-11-28
PCT/JP2018/039249 WO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227017544A Division KR102656249B1 (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치

Publications (1)

Publication Number Publication Date
KR20200064133A true KR20200064133A (ko) 2020-06-05

Family

ID=66664893

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020247002903A KR20240017966A (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치
KR1020227017544A KR102656249B1 (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치
KR1020207013544A KR20200064133A (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020247002903A KR20240017966A (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치
KR1020227017544A KR102656249B1 (ko) 2017-11-28 2018-10-22 적층 기판의 제조 방법 및 제조 장치

Country Status (6)

Country Link
US (1) US20200286851A1 (ko)
JP (3) JPWO2019107013A1 (ko)
KR (3) KR20240017966A (ko)
CN (1) CN111418042A (ko)
TW (1) TW201926532A (ko)
WO (1) WO2019107013A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303551B2 (ja) * 1994-08-22 2002-07-22 ソニー株式会社 半導体装置の露光方法におけるアライメント法
AT405775B (de) * 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
US7089677B2 (en) * 2004-05-05 2006-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for calibrating alignment mark positions on substrates
JP4720469B2 (ja) 2005-12-08 2011-07-13 株式会社ニコン 貼り合わせ半導体装置製造用の露光方法
JP5505118B2 (ja) * 2010-06-16 2014-05-28 株式会社ニコン 半導体デバイスを製造する方法
JP5754261B2 (ja) * 2011-06-23 2015-07-29 株式会社ニコン 基板貼り合わせ装置、基板貼り合わせ方法および積層半導体装置の製造方法
JP6028553B2 (ja) * 2011-12-21 2016-11-16 株式会社リコー 記録媒体搬送装置、画像形成装置、記録媒体搬送方法、画像形成システム
WO2014032833A1 (en) * 2012-08-29 2014-03-06 Asml Netherlands B.V. Deformation pattern recognition method, pattern transferring method, processing device monitoring method, and lithographic apparatus
JP6001502B2 (ja) * 2013-05-27 2016-10-05 富士フイルム株式会社 インクジェットヘッド調整方法
KR20230009995A (ko) * 2014-12-10 2023-01-17 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
JP6514631B2 (ja) * 2015-12-09 2019-05-15 日立オートモティブシステムズ株式会社 操舵角検出装置及び操舵角検出方法
JP6579262B2 (ja) * 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法

Also Published As

Publication number Publication date
KR20240017966A (ko) 2024-02-08
US20200286851A1 (en) 2020-09-10
CN111418042A (zh) 2020-07-14
KR20220071305A (ko) 2022-05-31
JP2022101596A (ja) 2022-07-06
TW201926532A (zh) 2019-07-01
JP7480799B2 (ja) 2024-05-10
JP2024045175A (ja) 2024-04-02
KR102656249B1 (ko) 2024-04-11
WO2019107013A1 (ja) 2019-06-06
JPWO2019107013A1 (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
KR102483237B1 (ko) 기판 겹침 장치 및 기판 겹침 방법
JP7416119B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
KR102611919B1 (ko) 기판 접합 장치, 산출 장치, 기판 접합 방법 및 산출 방법
JP2024045175A (ja) 積層基板の製造方法および製造装置
KR102370325B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
TWI834891B (zh) 基板重合方法
JP2022092953A (ja) 位置合わせ装置、位置合わせ方法、および位置合わせプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent