JP2022101596A - 積層基板の製造方法および製造装置 - Google Patents

積層基板の製造方法および製造装置 Download PDF

Info

Publication number
JP2022101596A
JP2022101596A JP2022064534A JP2022064534A JP2022101596A JP 2022101596 A JP2022101596 A JP 2022101596A JP 2022064534 A JP2022064534 A JP 2022064534A JP 2022064534 A JP2022064534 A JP 2022064534A JP 2022101596 A JP2022101596 A JP 2022101596A
Authority
JP
Japan
Prior art keywords
substrates
substrate
laminated
correction
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022064534A
Other languages
English (en)
Other versions
JP7480799B2 (ja
Inventor
創 三ッ石
So Mitsuishi
功 菅谷
Isao Sugaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JP2022101596A publication Critical patent/JP2022101596A/ja
Priority to JP2024000265A priority Critical patent/JP2024045175A/ja
Application granted granted Critical
Publication of JP7480799B2 publication Critical patent/JP7480799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012Aligning
    • H01L2224/80121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層基板における所定の位置合わせ精度を得るために、多種の位置ずれ成分を補正する積層基板の製造方法及び製造装置を提供する。【解決手段】製造方法は、複数の基板の少なくとも一つを加工する加工段階S11と、複数の基板を積層して積層基板を製造する積層段階S13と、複数の積層基板のそれぞれの複数の基板間の位置ずれ量に基づいて補正量を決定する決定段階S16と、を含む。加工段階及び積層段階の少なくとも一方は、決定段階の後に積層する複数の基板の少なくとも一つを補正量で補正する補正段階S12を含む。【選択図】図2

Description

本発明は、積層基板の製造方法および製造装置に関する。
複数の基板を積層して積層基板を形成する技術がある。
特許文献1 特開2014-216496号公報
積層基板における基板相互の位置ずれは様々な原因により生じる。従って、所定の位置合わせ精度を得るためには、多種の位置ずれ成分を補正する必要がある。
本発明の第1の態様は、複数の基板の少なくとも一つを加工する加工段階と、複数の基板を積層して積層基板を製造する積層段階と、複数の積層基板のそれぞれの複数の基板間の位置ずれ量に基づいて補正量を決定する決定段階と、を含み、加工段階および積層段階の少なくとも一方は、決定段階の後に積層する複数の基板の少なくとも一つを補正量で補正する補正段階を含む製造方法を提供する。
本発明の第2の態様は、複数の基板の少なくとも一つを加工する加工段階を含み、加工段階は、積層された複数の基板をそれぞれが有する複数の積層基板のそれぞれにおける複数の基板間の位置ずれ量に基づいて決定された補正量で、決定の後に積層する複数の基板の少なくとも一つを補正する補正段階を含む製造方法を提供する。
本発明の第3の態様は、複数の基板を積層することにより積層基板を製造する積層段階を含み、積層段階は、複数の積層基板のそれぞれの複数の基板間の位置ずれ量に基づいて決定された補正量で、決定の後に積層する複数の基板の少なくとも一つを補正する補正段階を含む製造方法を提供する。
本発明の第4の態様は、複数の基板の少なくとも一つを加工する加工部と、複数の基板を積層して積層基板を製造する積層部と、を備え、加工部および積層部の少なくとも一方は、複数の積層基板のそれぞれの複数の基板間の位置ずれ量に基づいて決定された補正量で、決定の後に積層する複数の基板の少なくとも一つを補正する製造装置を提供する。
本発明の第5の態様は、複数の基板の少なくとも一つを加工する加工部を備え、加工部は、互いに積層された複数の基板をそれぞれが有する複数の積層基板のそれぞれにおける複数の基板間の位置ずれ量に基づいて決定された補正量で、決定の後に積層する複数の基板の少なくとも一つを補正する製造装置を提供する。
本発明の第6の態様は、複数の基板を積層することにより積層基板を製造する積層部を備え、積層部は、複数の積層基板のそれぞれの複数の基板間の位置ずれ量に基づいて決定された補正量で、決定の後に積層する複数の基板の少なくとも一つを補正する製造装置を提供する。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションもまた発明となり得る。
製造装置10全体の構成を示すブロック図である。 製造装置10全体の動作手順を示す流れ図である。 加工部11の動作手順を示す流れ図である。 成膜装置100の模式図である。 回路形成装置200の模式図である。 積層部13の動作手順を示す流れ図である。 基板510、520の模式図である。 基板510を保持する基板ホルダ530の模式図である。 基板520を保持する基板ホルダ540の模式図である。 接合装置300の模式的断面図である。 接合装置300の動作手順を示す流れ図である。 接合装置300の動作を説明する図である。 接合装置300の動作を説明する図である。 接合装置300の動作を説明する図である。 接合装置300の動作を説明する図である。 積層過程を説明する模式図である。 積層過程で生じる位置ずれ成分を説明する模式図である。 積層過程で生じる位置ずれ成分を説明する模式図である。 積層過程で生じる位置ずれ成分を説明する模式図である。 位置ずれの分布を示す模式図である。 補正装置601の模式的断面図である。 補正装置601の模式的平面図である。 補正装置601の動作を説明する模式図である。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、積層基板の製造装置10全体の構成を示すブロック図である。製造装置10は加工部11、第2計測部12、積層部13、第1計測部14、および制御装置130を備える。
加工部11は、成膜装置100および回路形成装置200を有する。成膜装置100は、CVD(Chemical Vapor Deposition)等の手法により基板上に機能層または犠牲層を形成する。回路形成装置200は、フォトリソグラフィ等のパターニング技術により、基板に成膜された機能層または犠牲層をパターニングして、素子、配線等を形成する。このような操作を繰り返すことにより、加工部11は、当初はベアウエハの状態であった基板を加工して回路等の構造物を形成し、積層基板の一部となる複数の基板を繰り返し作製する。なお、以降の記載における基板の「加工」は、基板に対して成膜、パターニング等の処理をすることにより、基板に配線、回路、保護膜等の構造物を形成することを意味する。また、ここでいう基板は、シリコン、化合物半導体等の単結晶ウエハの他、配線、回路、保護膜等の構造物が既に形成された基板も含む。
回路形成装置200としては、露光装置、電子線描画装置、ナノインプリント装置等を使用できる。また、加工部11は、フォトリソグラフィ技術により、積層基板の一部をなす基板を加工する場合に使用する他の機器を更に設けてもよい。当該他の機器として基板にレジストを塗布するコーター、基板上の構造物の一部を除去するウェットエッチング装置、ドライエッチング装置等も例示できる。
成膜装置100は、成膜する場合の条件、例えば、基板温度、印加電圧、原料ガスの組成等を変化させることにより、成膜される薄膜の特性を変化させることができる。また、回路形成装置200は、光学的あるいは機械的な調整により、パターニングにより形成されるパターンの形状や大きさを変化させることができる。よって、これら成膜装置100および回路形成装置200は、基板を補正する補正装置としても使用できる。
なお、成膜装置100および回路形成装置200は、成膜および回路形成に関して製造の誤差を有する。また、回路形成装置200として露光装置を用いた場合、ひとつのレチクルで繰り返し露光することにより大面積のパターニングをする。このような場合に、同じレチクルで露光しているにもかかわらず、ショット毎に形成されるパターンに異なる歪みが生じる場合がある。このため、加工部11において同じレシピで基板を加工しても、加工された基板に個体差が生じる。このような個体差も、積層基板における基板の位置ずれの原因になり得る。
第2計測部12は、積層部13に搬入する基板の歪みを測定する。基板の歪みは、基板を積層して形成した積層基板における位置ずれの量に影響する。第2計測部12は、積層部13から独立して設けてもよいが、接合装置300が位置合わせに用いる測定機器を兼用してもよい。
ここで、基板の歪みとは、基板における素子、配線等の構造物の設計座標すなわち設計位置からの変位として現れる。基板に生じる歪みは、平面歪みと立体歪みを含む。歪みによる位置ずれは、接合面の面方向(X-Y方向)への移動と、接合面内の回転角度(θ)を調整しても、基板相互の位置ずれを解消することはできない。
平面歪みとは、ある基板の他の基板に対する接合面において、当該接合面に沿って生じた構造物の変位である。平面歪みには、設計位置に対する変位を線形変換により表すことができる線形歪みと、それ以外の歪みである非線形歪みとを含む。線形歪みの一例は、変位量が一定の方向、例えば、中心から径方向に向かって一定の増加率で増加する倍率の歪みである。
なお、倍率とは、基板の中心からの距離Xにおける設計値からのずれ量を、距離Xで除算することにより得られ、ppmを単位とする値である。倍率には、設計位置からの変位ベクトルが同じ量のX成分およびY成分を有する等方倍率と、設計位置からの変位ベクトルが、互いに異なる量の成分を有する非等方倍率とが含まれる。基板を接合して積層基板を製造する場合には、二つの基板のそれぞれにおける設計位置を基準とした倍率の差が、積層基板における二つの基板の位置ずれ量となる。
また、歪みにより生じる基板の倍率の変化は、発生原因に応じて、初期倍率、平坦化倍率、および、接合過程倍率に分類できる。初期倍率は、素子、配線等の構造物をウエハに形成する過程で生じた応力、基板の結晶配向に起因する異方性、基板上に形成された構造物の剛性の相違等により発生するものであり、基板を接合して積層基板を形成する前から知ることができる。
一方、平坦化倍率は、反り等の歪みが生じた基板を、他の基板と接合して反りの状態が変化したことにより生じる倍率の変化により生じる。また、平坦化倍率は、接合のために平坦な保持部材へ基板を吸着させた場合に生じた反り状態の変化により生じる。更に、接合過程倍率は、基板を接合する過程で基板の状態が変化した場合に発生する倍率の変化である。よって、接合過程倍率は、平坦化倍率の少なくとも一部を含む場合がある。
平坦化倍率および接合過程倍率の変化は、基板の接合を開始した後に発生し、積層基板が形成された時点で固定される。平坦化倍率および接合過程倍率は、反り等の変形に関する情報を含む接合前の基板の状態と、基板を平坦化または接合した場合の倍率変化との相関を予め調べておくことにより、反り量および反り形状を含む基板の歪みの状態から算出することができる。
また、線形歪みは、直交歪みを含む。直交歪みは、基板の中心を原点として互いに直交するX軸およびY軸を設定したときに、構造物が原点からY軸方向に遠くなるほど大きな量で、設計位置からX軸方向に平行に変位している歪である。当該変位量は、X軸に平行にY軸を横切る複数の領域のそれぞれにおいて等しく、変位量の絶対値は、X軸から離れるに従って大きくなる。さらに直交歪は、Y軸の正側の変位の方向とY軸の負側の変位の方向とが互いに反対である。
基板の立体歪みは、基板の接合面に沿った方向以外の方向すなわち接合面に交差する方向への変位である。立体歪みには、基板が全体的にまたは部分的に曲がることにより基板の全体または一部に生じる湾曲が含まれる。ここで、「基板が曲がる」とは、基板が、当該基板上の3点により特定された平面上に存在しない点を基板の表面が含む形状に変化することを意味する。
また、湾曲とは、基板の表面が曲面をなす歪みであり、例えば基板の反りが含まれる。本実施例においては、反りは、重力の影響を排除した状態で基板に残る歪みをいう。反りに重力の影響を加えた基板の歪みを、撓みと呼ぶ。なお、基板の反りには、基板全体が概ね一様な曲率で屈曲するグローバル反りと、基板の一部で局所的な曲率の変化が生じるローカル反りとが含まれる。
積層部13は、接合装置300および薄化装置400を有する。接合装置300は、基板に形成されたアライメントマークに基づいて基板を位置合わせする機能と、位置合わせした基板を接合して積層基板を形成する機能とを有する。
なお、ここでいう「接合」は、重ね合わせた二つの基板を、予め定められた値を超える接合強度が得られるように恒久的に一体化することを意味する。また、「接合」は、接合する基板が電気的な接続端子を備える場合に、二つの基板の接続端子が互いに電気的に結合され、基板の間で電気的な導通が確保された状態にすることを含む。
更に、基板の接合強度をアニール処理等により予め定められた値まで上昇させる接合方法で接合した場合、あるいは、アニール処理等により基板相互の電気的接続を形成する場合は、アニール処理前であって、二つの基板が一時的に結合している状態、すなわち仮接合の状態も接合された状態と記載する場合がある。この場合、仮接合された基板は、損耗することなく分離して再利用できる場合がある。
薄化装置400は、接合装置300により形成された積層基板または接合装置300で積層される基板の一方の面を化学機械研磨等により薄化する。これにより、積層した当初は積層基板または単一の基板の内側に位置していた配線、素子等の一部を、積層基板または基板の表面付近に位置させたり、表面に露出させたりすることができる。
これにより、積層基板の内部の回路をリードフレーム等に接続することができる。また、基板内に形成された受光素子に光を入射させることができる。更に、基板を積層して形成された積層基板に、更に他の基板を積層して、3層以上の積層基板が製造できる。なお、薄化装置400による薄化は不要な場合もある。
第1計測部14は、積層部13により形成された積層基板に生じた基板相互の位置ずれを測定する。第1計測部14は、専ら積層基板の位置ずれを測定するものを設けてもよいが、接合装置300が位置合わせに用いる計測部を兼用してもよい。
再び図1を参照すると、製造装置10は制御装置130を備える。制御装置130は、共通補正制御部131、個別補正制御部132、および決定部133を有する。
共通補正制御部131は、後述する決定部133が決定した補正量で基板を補正すべく、加工部11および積層部13の少なくとも一方に補正条件を指示して補正を実行させる。すなわち、共通補正制御部131は、加工部11および積層部13の少なくとも一方と協働して、決定部133が新しい補正量を決定するまでの間は一定の補正量で定常的な補正を実行する補正部を形成する。
なお、共通補正制御部131の制御の下で実行される補正では、複数の基板を加工し、あるいは、複数の積層基板を形成する場合に、一定の補正条件が繰り返し適用される。このため、共通補正制御部131の制御による補正だけで、最終的に形成される積層基板における位置ずれが、予め定めた閾値よりも低減されるとは限らない。
ここで、共通補正制御部131が加工部11および積層部13の少なくとも一方に指示する補正条件は、加工部11および積層部13のいずれに補正を実行させるかを指定する情報と、実行させる補正の補正量に関する情報とを含む。また、補正条件は、補正量に関する情報を含み、補正量に関する情報は、既に形成された積層基板に生じた位置ずれ量の少なくとも一部を含む。このような補正量は、決定部133により決定される。
一方、個別補正制御部132は、積層部13において形成される積層基板に生じる位置ずれを減少させる補正条件を決定して、決定した補正条件を加工部11および積層部13の少なくとも一方に指示する。これにより、加工部11および積層部13の少なくとも一方は、個別補正制御部132の制御の下に、基板毎に個別の補正を実行する。すなわち、個別補正制御部132は、加工部11および積層部13の少なくとも一方と協働して、積層基板のそれぞれにおける個別の位置ずれを、予め定めた閾値以下まで減少させる補正部を形成する。
また、個別補正制御部132が加工部11および積層部13の少なくとも一方に指示する補正条件は、第2計測部から取得した計測結果に基づいて、基板を加工する毎に、あるいは、積層基板を形成する毎に、その都度決定される。個別補正制御部132は、基板自体の個体差の他に、加工部11の加工誤差、積層部13等の個体差により生じた個別の歪みも補正してもよい。
なお、個別補正制御部132が実行させる補正は、ひとつの積層基板を形成する基板の特定の組で個別に生じる位置ずれと、共通補正制御部131が予め決定された補正量で実行させる補正との差分に相当する。また、個別補正制御部132が実行させる補正の補正量には、それぞれに限界がある。よって、共通補正制御部131が実行させる補正量を増減する余地がある場合は、共通補正制御部131が実行させる補正の後に残る補正量が、基板を個別補正制御部132で補正し切ることができる範囲になるように共通補正制御部131が実行させる補正量を決定してもよい。
また、共通補正制御部131が実行させる補正の後に、個別補正制御部132が実行させる補正ではできないほど大きな位置ずれが生じることが判った場合は、接合する基板の組合せを変更する等、全く別の対応を検討してもよい。また、個別補正制御部132は、基板毎に補正量を決定することに加えて、個々の基板における歪みに対して個別の補正が必要か否かを判断する判断部134を設けて、基板毎における個別の補正の要否そのものを判断してもよい。
補正の要否は、第2計測部12から取得した計測結果が、予め定めた閾値よりも低いか否かに基づいて判断部134が判断する。共通補正制御部131に実行させる補正量で補正して形成される積層基板における位置ずれ量が予め定めた閾値を超えないことが予測される場合は、個別補正制御部132が実行させる個別の補正を省略してもよい。また、第2計測部12から取得した計測結果が、予め定めた閾値よりも大きい場合は、積層基板において生じる位置ずれ量が閾値よりも小さくなるような補正方法および補正量を個別補正制御部132が決定してもよい。
ここで、補正の要否を決定する位置ずれの閾値は、例えば、製品としての積層基板に対して予め定められた許容位置ずれ量であってもよい。また、閾値は、形成された積層基板において、基板相互の間に電気的導通が確立される範囲の位置ずれ量であってもよい。これは、例えば、基板間ですべての接続端子が少なくとも一部で接触している場合のずれ量であり、且つ、接続端子の接触が維持されるだけの接合強度が得られている状態である。
また、製造装置10において、例えば加工部11に、成膜装置100、回路形成装置200等をそれぞれ複数設けて、並列的に基板を加工してもよい。また、製造装置10の積層部13に、接合装置300、薄化装置400を複数設けて、基板の積層や薄化を並列的に処理してもよい。更に、配置する装置の台数を調整することにより、製造装置10全体で処理速度が揃うようにして、積層基板の製造効率を向上させることができる。
更に、成膜装置100、回路形成装置200、接合装置300、および薄化装置400は、それぞれ単独でも動作するので、成膜装置100、回路形成装置200、接合装置300、および薄化装置400のすべてを同じ場所に配置しなくてもよい。例えば、加工部11と積層部13とを別の施設に配置して、加工部11で加工した基板を積層部13に搬送して積層基板を製造してもよい。
ただし、制御装置130は、加工部11および積層部13の双方を統括的に制御する。このため、例えば積層部13において検出された情報を、加工部11の制御に利用する場合がある。よって、制御装置130は、加工部11および積層部13の双方と通信可能な状態であることが好ましい。制御装置130と他の装置との通信は、公衆回線または専用回線を用いてもよい。また、加工部11において基板を加工する場合に伝達すべき情報を基板に書き込んで、積層部13において基板から読みとった情報を制御装置130に伝えるようにしてもよい。
図2は、製造装置10による積層基板製造の手順を概観する流れ図である。製造装置10においては、まず、加工部11が複数の基板を加工する(ステップS11)。加工する基板の数は、少なくとも2つの基板を貼り合わせて加工する積層基板を複数製造するに足りる枚数が製造される。
次に、個別補正制御部132の制御の下に、積層部13に搬入される前の基板を個別に補正する(ステップS12)。ここで実行される補正は、第2計測部12の計測結果を参照して、個別補正制御部132により基板毎に決定される。
次いで、積層部13が、接合装置300により基板を接合して積層基板を形成する(ステップS13)。更に、製造装置10から搬出する前に、第1計測部14が、形成された積層基板における基板相互の間の位置ずれ量を計測する(ステップS14)。
上記のステップS11からステップS14までの動作を、複数の積層基板、例えば、2枚から10枚程度の積層基板が形成されるまで繰り返すことにより(ステップS15:NO)、第1計測部14は、積層部13で形成された複数の積層基板について、発生した位置ずれ量を測定できる。こうして、予め定めた枚数の積層基板について位置ずれ量が測定されると(ステップS15:YES)、決定部133は、第1計測部14による測定結果を参照して、積層基板における位置ずれ量を減少させるべく、共通補正制御部131が、加工部11および積層部13等の少なくともいずれかにおいて実行する補正の補正量を算出して決定する(ステップS16)。
本実施形態では、加工部11における基板の加工と、積層部13における基板の接合の両方において基板を補正する例を説明する。この場合に、決定部133は、ステップS16で決定した共通の補正のうち、加工部11に割り当てる補正と積層部13に割り当てる補正を決定し加工部11および積層部13に出力する。加工部11での補正と積層部13での補正の割り当ては、補正の種類、例えば、線形の歪を補正するのか非線形の歪みを補正するのか等、および、補正の量に基づいて、予め定められた割り当て条件に基づいて割り当てられる。割り当て条件は予め実験やシミュレーションに基づいて設定され、決定部133のメモリに格納されている。
ここで、決定部133が共通補正制御部131に担わせる補正の補正量は、この時点から後に積層基板を製造する場合に、複数の積層基板の形成に対して共通に適用する補正量となる。そこで、まず、共通補正制御部131が実行させる補正も加味した、加工部11による基板の加工が開始される(ステップS17)。
次に、共通補正制御部131が実行させる補正も加味した、積層部13による積層時の補正条件が設定され(ステップS18)、当該補正条件に基づいて補正された基板が積層される(ステップS21)。これらステップS17からステップS21については詳細を後述する。
なお、共通補正制御部131が複数の基板に対して共通に実行させる補正は、積層部13において基板を接合する過程で発生する位置ずれ、従って、この段階ではまだ生じていない位置ずれの補正も含んでもよい。また、共通補正制御部131が複数の基板に対して共通に実行させる補正は、積層基板において一方の基板を薄化する場合に生じる位置ずれ、従って、これも接合の段階では生じていない位置ずれの補正も含んでもよい。
ただし、共通補正制御部131が、まだ発生していない位置ずれの分を含む補正を実行させると、積層部13の手前で補正量を決定する個別補正制御部132が、共通補正制御部131が実行させる補正を打ち消すような補正を実行してしまう可能性がある。そこで、接合過程で生じる位置ずれを、基板を積層部13に搬入する前に補正することを決定した場合、決定部133は、共通補正制御部131に対して決定した補正量を、個別補正制御部132にも通知して、個別補正制御部132が実行させる補正の対象から除かせることが望ましい。
また、積層基板における位置ずれは基板相互の相対的な位置の相違なので、接合する2つの基板の一方を補正すればよい。しかしながら、補正量が大きい場合等は、接合する基板の両方を補正してもよい。更に、決定部133が共通補正制御部131による補正量を決定する前に、実験、解析等により決定した初期値を共通補正制御部131に設定してもよい。
上記の通り、製造装置10において、決定部133は、共通補正制御部131に、複数の積層基板の製造に対して共通の補正量で実行する補正の制御を割り当てる。よって、共通補正制御部131に割り当てる補正は、複数の積層基板について共通に、安定的に、あるいは定常的に生じる位置ずれの原因となる歪みの補正であることが好ましい。換言すれば、共通補正制御部131が実行する補正は、複数の積層基板において発生した位置ずれの少なくとも一部を含み、複数の積層基板の製造について再現性が高い歪みの補正であることが望ましい。
次に、製造装置10の各部の動作について個別に説明する。図3は、加工部11の動作手順を示す流れ図であり、図2のステップS17の一例でもある。加工部11は、まず、基板を加工する場合に併せて実行すべき補正を実行すべく補正条件を設定される。設定される補正条件は、加工部において実行する補正方法と、当該補正方法を実行した場合の補正量とを含む(ステップS101)。ここで設定される補正条件は、制御装置130の共通補正制御部131および個別補正制御部132のいずれから取得してもよいが、本実施例では、共通補正制御部131から取得するものとする。
次に、補正条件が設定された加工部11に対して、基板の材料となるウエハが装填される(ステップS102)。装填されるウエハは、未加工のベアウエハである場合も、既に構造物が形成された形成過程の基板である場合もある。次いで、加工部11は、制御装置130により設定された補正を実行しつつ、成膜装置100による成膜と回路形成装置200を用いたパターニングにより、ウエハ上に素子、配線等の構造物を形成して基板を加工する(ステップS103)。
次に、制御装置130は、素子または配線が形成された基板に対して更に形成すべき、他の素子または配線があるか否かを調べる(ステップS104)。形成すべきパターンが残っている場合(ステップS104:NO)、加工部11は、成膜装置100による成膜と回路形成装置200等を用いたパターニングを繰り返して、素子または配線を基板に形成する。
当該基板に対して形成すべきパターンが残っていない場合(ステップS104:YES)、制御装置130は、加工部11による基板の加工を終了し、例えば、同一ロットに属する、次に回路を形成するウエハがまだ残っているか否かを調べる(ステップS105)。ここで、回路を形成するウエハが残っている場合(ステップS105:NO)、制御装置130は、当該ウエハを加工部11に装填して(ステップS102)、上記のステップS103からステップS105を繰り返す。
ステップS105において、回路を形成するウエハが残っていないことが判った場合(ステップS105:YES)、制御装置130は、加工部11による基板加工の処理を終了する。このように、加工部11においては、ステップS101において設定された補正条件で、複数の基板が加工される。
図4は、加工部11における成膜装置100の一例を示す模式図である。成膜装置100は、チャンバ110と、チャンバ110内に配された高周波電極122、124とを有する。
チャンバ110は、原料ガスが流れ込む供給孔112と、原料ガスを排出する排気孔114とを有する。一対の高周波電極122、124のうち、図中上側に配された高周波電極124は、基板ホルダを兼ねている。よって、成膜装置100は、チャンバ110内に原料ガスを供給しつつ、高周波電極122、124に高周波電力を供給することにより、原料ガスのプラズマに基板510を暴露して、基板510の表面に原料ガス由来の組成物を堆積させることができるプラズマCVD装置を形成する。
ここで、成膜装置100に供給する原料ガスの流量、高周波電極122、124に印加する高周波電力の電力量、基板温度等を変化させることにより、基板510に生じる歪みも変化する。よって、成膜装置100に対する成膜条件を適切に設定することにより、加工部11における成膜段階で基板を補正することができる。
図5は、加工部11の回路形成装置200の一例を示す模式図である。回路形成装置200は、光源210、レチクル220、縮小光学系230、および移動ステージ240を有する。回路形成装置200において、基板510は移動ステージ240に搭載される。
回路形成装置200において、光源210から射出された照射光は、レチクル220および縮小光学系を通じて、移動ステージ240上の基板510に照射される。レチクル220は、基板に形成すべきパターンの遮光膜または透過孔を有し、光源210の射出光を、パターンの形状に整形された光ビームにする。
縮小光学系230は、当該光ビームを収束させて、基板510の一部に照射する。これにより、基板510に塗布されたレジストが感光して、レチクル220のパターンに対応した形状のレジストマスクが基板510の表面に形成される。更に、移動ステージ240の移動と露光とを繰り返すことにより、基板510の表面全体に、レチクル220のパターンを多数転写できる。なお、レジストマスクのような犠牲層は、基板上に形成される構造物の特性に応じて、機能層よりも先に形成される場合と、機能層よりも後に形成される場合とがある。
こうして形成されたレジストマスクを使用して、リフトオフ、エッチング等の手法により、基板510の表面に機能層を形成できる。更に、成膜およびパターニングを繰り返すことにより、基板510上に、素子と配線が混在する回路領域が形成される。ここで、縮小光学系230による縮小倍率を変更することにより、基板510上に形成される回路領域の倍率を調整することができる。
また、移動ステージ240の移動量を変化させることにより、基板510上において回路領域が形成される位置を変化させることができる。更に、レチクル220を傾ける、または変形させる等することにより、基板510上に形成されるパターンを変形させることができる。このように、回路形成装置200においても、加工部11における補正条件を変更できる。
ただし、回路形成装置200における補正は、ウエハ毎に細かく補正条件を変更することが困難な場合がある。よって、回路形成装置200における補正量は、決定部133により共通補正制御部131に指示された、複数の基板に対して共通にする補正に適している場合が多い。
なお、加工部11におけるパターニングする工程には、電子線描画装置を含む回路形成装置200の他に、ドライエッチング装置等も使用できる。また、加工部11に、レジスト材等を塗布するコーター、レジスト材を除去するアッシング装置等を併せて設けてもよい。
図6は、製造装置10の積層部13における基板の積層手順を示す流れ図であり、図2のステップS18およびステップS21を含む積層手順の一例ともなっている。積層部13には、まず、加工部11で加工された基板が装填される(ステップS201)。ここで、制御装置130は、装填された基板が2枚目か否かを調べ(ステップS202)、装填された基板が2枚目ではなかった場合(ステップS202:NO)、制御をステップS201に戻してもう1枚の基板を装填させる。
ステップS202において装填された基板が2枚目であることが判った場合(ステップS202:YES)、制御装置130は、装填された2枚の基板を積層する場合に、少なくとも一方の基板に対して、共通の補正が実行される(ステップS203)。ステップS203で設定される補正条件は、図2のステップS16で決定された、積層部13での共通の補正であり、基板の補正方法と補正量との両方に関する情報を含んでもよい。
さらに、個別補正制御部132は、加工部11が加工した基板のそれぞれに対して、第2計測部12の計測結果を参照して、基板に対する個別の補正が必要か否かを判断する(ステップS207)。ここで、個々の基板に生じた歪みが予め定めた閾値よりも低い場合は(ステップS207:NO)、個別補正制御部132の制御による個別の補正は省略して、ステップS204に進む。
ステップS19において、基板に個別の補正が必要であると判断された場合(ステップS207:YES)、個別補正制御部132は、基板を個別に補正させた後(ステップS208)、ステップS204に進む。
設定される補正条件のうちの補正方法は、基板に形成するパターンの変形方法、例えば、倍率の拡大、縮小、特定方向への縮幅または拡幅、および、スキュー等を行う方法に関する情報を含む。また、補正条件のうちの補正量は、上記の倍率、および、変形量等の程度を示す値を含む。
なお、ここで設定される補正条件は、例えば、積層部13において、基板上のアライメントマークの位置を計測して決定される。よって、積層部13に設定される補正条件は、各基板に固有の歪みを補正する補正条件を含む。更に、積層部13において設定する補正条件は、制御装置130を通じて外部から取得した補正条件を含んでもよい。
次に、制御装置130は、設定された補正条件の下に、基板の位置合わせと接合を実行して積層基板を形成する(ステップS204)。更に、制御装置130は、形成された積層基板における基板相互の位置ずれを計測する(ステップS205)。この計測により得られた位置ずれに関する情報は、制御装置130を通じて加工部11から参照され、加工部11における補正条件の設定(ステップS101)で使用される。
こうして形成された積層基板は、積層部13から搬出され、制御装置130は、例えば、同一ロットに属する、まだ積層されていない基板が残っているかどうかを調べる(ステップS206)。積層されていない基板が残っている場合(ステップS205:NO)、制御装置130は、上記ステップS201からステップS206までの手順を繰り返する。ステップS205において、積層されずに残っている基板が残っていないことが判った場合(ステップS205:YES)、制御装置130は、積層部13に対する制御を終了する。
以上により、個別補正制御部132が実行させる補正の補正量は、共通補正制御部131が実行させた補正の補正量の分が軽減される。なお、ステップS203の共通の補正とステップS208の個別の補正は同時に実行されてもよい。
図7は、加工部11において加工された基板510、520の模式図である。基板510、520の各々は、ノッチ514、524、複数の回路領域516、526、および複数のアライメントマーク518、528を有する。
回路領域516、526は、基板510、520の表面に、基板510、520の面方向に周期的に配される。回路領域516、526の各々には、配線、素子、保護膜等の構造物が設けられる。また、回路領域516、526には、一方の基板510を他方の基板520に積層する場合に電気的な接続端子となるパッド、バンプ等の接続部も配される。このような接続部も、基板510、520の表面に形成された構造物である。
アライメントマーク518、528も、基板510、520の表面に形成された構造物の一例であり、回路領域516、526における接続部等に対して予め定められた相対位置で配置される。これにより、アライメントマーク518、528を指標として、回路領域516、526を位置合わせできる。
基板510、520において、複数の回路領域516、526相互の間には、スクライブライン512、522が存在する。スクライブライン512、522は構造物ではなく、積層基板をダイシングして積層半導体装置にする場合に切断する仮想の切断線である。また、スクライブライン512、522は、ダイシングの鋸代として、積層基板から消滅する領域でもある。よって、基板510、520を積層する過程で使用し、積層半導体装置の完成後には不要になるアライメントマーク518、528は、スクライブライン512、522上に配置してもよい。
基板510、520を他の基板と積層して形成された積層基板は、スクライブラインに沿って切断することにより切り分けられ、個々に積層半導体装置となる。積層基板は、それ自体がすでに基板510、520を積層して形成された積層基板を、更に他の基板に積層して形成してもよい。
図8は、積層部13において基板510を取り扱う場合に、基板510を保持して基板510と共に搬送される基板ホルダ530の模式的断面図である。基板ホルダ530は、基板510よりも大きな厚さと径とを有し、平坦な吸着面532を有する。吸着面532は、静電チャック、真空チャック等により、基板510を吸着して、基板510と基板ホルダ530とを一体化すると共に、基板510を平坦な状態に維持する。
図9は、積層部13において基板520を取り扱う場合に、基板520を保持して基板520と共に搬送される基板ホルダ540の模式的断面図である。基板ホルダ540は、基板520よりも大きな厚さと径とを有する。吸着面542は、静電チャック、真空チャック等により、基板520を吸着して、基板520と基板ホルダ540とを一体化する。
また、基板ホルダ540は、基板520を吸着する吸着面542の形状が、中央が盛り上がった凸状になっている。このような基板ホルダ540に保持された基板520も、中央が突出した状態になる。このため、図中に示す破線Aよりも図中上側では、基板520の表面は拡大され、倍率が増加した状態になる。また、破線Aよりも図中下側では、基板520の表面は縮小され、相対的に倍率が減少した状態になる。
よって、基板520を他の基板に接合する場合は、基板ホルダ540による接合面の倍率増加も補正の対象となる場合がある。また、基板ホルダ540による接合面の倍率増加を、基板520の補正方法として利用することもできる。この場合、吸着面542の曲率が異なる複数の基板ホルダ540を用意して、基板520の接合面の倍率を個別に調節する場合に用いてもよい。また、共通補正制御部131の制御による共通の補正を実行するデバイスとして、一定の曲率を有する基板ホルダ540を用いてもよい。
更に、上記の例では、基板ホルダ540の吸着面542が、中央で盛り上がる形状を有している。しかしながら、吸着面542の周縁部に対して中央部が陥没した基板ホルダ540を用意して基板520を保持させることにより、基板520表面における倍率を縮小することもできる。
図10は、接合装置300の模式的断面図である。接合装置300は、枠体310、上ステージ322および下ステージ332を備える。
枠体310は、それぞれが水平な底板312および天板316を有する。枠体310の天板316は、下向きに固定された上ステージ322を支持する。上ステージ322は、真空チャック、静電チャック等を備え、基板510を保持した状態で搬入された基板ホルダ530を吸着して保持する。
また、天板316には、顕微鏡324および活性化装置326が、上ステージ322の側方で固定されている。顕微鏡324は、下ステージ332に搭載された基板520の上面を観察する。活性化装置326は、プラズマを発生して、下ステージ332に保持された基板520の上面を活性化する。
底板312には、順次積層されたX方向駆動部331、Y方向駆動部333、昇降駆動部338、および回転駆動部339が配される。X方向駆動部331は、図中に矢印Xで示すように、底板312と平行に移動する。
Y方向駆動部333は、図中に矢印Yで示すように、X方向駆動部331上で、底板312と平行であり、且つ、X方向駆動部331とは異なる方向に移動する。X方向駆動部331およびY方向駆動部333の動作を組み合わせることにより、下ステージ332は、底板312と平行に二次元的に移動する。
昇降駆動部338は、図中に矢印Zで示すように、回転駆動部339を底板312に対して垂直に変位させる。また、回転駆動部339は、下ステージ332を、底板312に対して垂直な軸の周りに回転させる。X方向駆動部331、Y方向駆動部333、昇降駆動部338、および回転駆動部339の個々の動作により下ステージ332の移動量は、図示していない干渉計等を用いて高精密に計測される。
Y方向駆動部333は、上記昇降駆動部338、回転駆動部339、および下ステージ332と共に、下ステージ332の側方に位置する顕微鏡334および活性化装置336を支持する。顕微鏡334および活性化装置336は、X方向駆動部331およびY方向駆動部333の動作に応じて、底板312と平行な方向に、下ステージ332と共に移動する。なお、下ステージ332と回転駆動部339との間に、底板312と平行な回転軸の周りに下ステージ332を揺動させる揺動駆動部を更に設けてもよい。
これにより、顕微鏡334は、上ステージ322に保持された基板510基板の下面を観察する。活性化装置336は、プラズマを発生して、上ステージ322に保持された基板510の下面を活性化する。
なお、図10に示した状態においては、基板510を保持した平坦な吸着面532を有する基板ホルダ530が、上ステージ322に保持されている。また、基板520を保持した凸状の吸着面542を有する基板ホルダ540が、下ステージ332に保持されている。また、顕微鏡324、334が相互に合焦することにより、制御装置130は、顕微鏡324、334の相対位置を較正している。
図11は、接合装置300における積層動作の手順を示す流れ図である。制御装置130は、接合装置300に搬入された一対の基板510、520に対して、まず、顕微鏡324、334を用いて、基板510、520それぞれの複数のアライメントマーク518、528の位置を検出する(ステップS301)。
図12は、上記ステップS301における接合装置300の状態を示す模式的断面図である。図示のように、制御装置130は、X方向駆動部331およびY方向駆動部333を動作させることにより、下ステージ332および顕微鏡334を移動させる。
これにより、顕微鏡324は、基板520のアライメントマーク528を観察できる状態になる。観察対象のアライメントマーク528が、顕微鏡324の視野において予め定めた位置に来るまでの下ステージ332の移動量に基づいて、制御装置130は、アライメントマーク528の位置を精度よく検出できる。同様に、顕微鏡334で、上ステージ322に保持された基板510のアライメントマーク518を観察することにより、制御装置130は、基板510のアライメントマーク518の位置を精度よく検出できる。
なお、上記のような顕微鏡324、334は、基板510、520を積層して積層基板が形成された後も、基板510、520を透過してアライメントマーク518、528を観察できる。よって、顕微鏡324、334を、製造装置10における第1計測部14として使用してもよい。その場合は、接合装置300により基板510、520を積層した後、そのまま、接合装置300内で積層基板における位置ずれを測定できる。
次に、制御装置130は、ステップS301で検出したアライメントマーク518、528の位置に基づいて、基板510、520相互の相対位置を算出する(ステップS302)。すなわち、当初の相対位置が既知である顕微鏡324、334で基板510、520のアライメントマーク518、528の位置を検出することにより、制御装置130は、基板510、520の相対位置を算出する。
これにより、基板510、520を位置合わせする場合には、基板510、520で対応するアライメントマーク518、528間の位置ずれが閾値以下となるように、または、基板510、520間で対応する回路領域516、528または接続部の位置ずれが閾値以下となるように、基板510、520の相対移動量を算出すればよい。
次に、制御装置130は、活性化装置326、336に、基板510、520の表面を走査させる(ステップS303)。図13は、ステップS303における接合装置300の状態を示す模式的断面図である。図示のように、制御装置130は、活性化装置326、336を稼働させてプラズマを生成しつつ、下ステージ332を移動させて、基板510、520のそれぞれの表面をプラズマに暴露させる。これにより、基板510、520の接合面が高度に清浄化され、化学的な活性が高くなる。
接合面の活性化は、プラズマに暴露する方法の他に、不活性ガスを用いたスパッタエッチング、イオンビーム、または、高速原子ビーム等により基板510、520の表面を活性化することもできる。イオンビームや高速原子ビームを用いる場合は、接合装置300全体を減圧下におく。また、紫外線照射、オゾンアッシャー等により基板510、520を活性化することもできる。更に、例えば、液体または気体のエッチャントを用いて、基板510、520の表面を化学的に清浄化することにより活性化してもよい。基板510、520の表面の活性化後、基板510、520の表面を親水化装置により親水化してもよい。
なお、本実施例では、接合装置300の内部に活性化装置326、336を設けた例を示したが、接合装置300とは別の場所に配置して、活性化した基板510、520を接合装置300に搬入するようにしてもよい。また、基板510、520のいずれか一方の接合面を活性化すれば、他方を活性化しなくても基板510、520を接合できる場合もある。
次に、制御装置130は、基板510、520を位置合わせする(ステップS304)。図14は、ステップS304における接合装置300の状態を示す模式的断面図である。図示のように、基板510、520の位置合わせは、ステップS301で検出した基板510、520の相対位置に基づく移動量で下ステージ332を移動させて、基板510、520の各々のアライメントマーク518、528の位置ずれ量を閾値以下にする。なお、この段階で、下ステージ332の移動(X-Y)および回転(θ)では解消できなかった位置ずれ成分が、補正の対象となる。
基板510、520が位置合わせされると、制御装置130は、基板510、520の一部を接触させて、接合の起点を形成する(ステップS305)。図15は、ステップS305における接合装置300の状態を示す模式的断面図である。図示のように、制御装置130が昇降駆動部338を動作させて、基板510、520の接合面の一部を接触させることによりにより接合の起点が形成される。
図16は、接合する基板510、520における起点Cの形成を模式的に示す図である。図9を参照して説明したように、基板ホルダ540の形状により中央が突出した基板520を、平坦な基板ホルダ530に保持されて平坦な基板510に接近させて接触させると、基板510、520は、最初に中央付近の一部で接触して、起点Cを形成する。
その後、基板ホルダ530、540の一方、例えば基板ホルダ530による基板510の吸着を解除すると、基板510、520が接触する領域は、当初接触した中央の一部から外周に向かって拡がり、やがて、基板510、520全体が接触した状態になる。このように、まず、基板510、520の一部で接触させた後に接触した領域を外周に向かって拡げることにより、基板510、520の積層の過程で、基板510、520の間に気泡等が残ることを防止できる。
先に説明した通り、基板510、520の表面は活性化されているので、接触した領域において、基板510、520は分子間力により接合される。こうして、基板510、520の一部に、接合の起点が形成される。
続いて、制御装置130は、基板510、520の一方、例えば、上ステージ322に保持された基板510の基板ホルダ530による保持を解除する(ステップS306)。これにより、基板510、520の接合領域が基板510、520の縁に向かって順次拡がるボンディングウェーブが発生し、やがて、基板510、520全体が接合される。
制御装置130は、ステップS306において基板510の保持を解除した後、接合領域の拡大を監視する。これにより、例えば、拡大する接合領域が基板510、520の縁に達したことをもって、基板510、520の貼り合わせが完了したことを検出する(ステップS307:YES)。換言すれば、制御装置130は、基板510、520の接合が完了するまでは(ステップS307:NO)、下ステージ332を固定して、接合領域の拡大を継続する。
なお、上記のように基板510、520の接触領域が拡大していく過程で、制御装置130は、基板ホルダ530による基板510の保持を、部分的に、あるいは段階的に解除してもよい。また、上ステージ322において基板510を解放せずに、下ステージ332において基板520を解放することにより、基板510、520の接合を進行させてもよい。
更に、二つの基板510、520の両方を解放してもよい。また更に、上ステージ322および下ステージ332の双方において基板510、520を保持したまま、上ステージ322および下ステージ332を更に近づけることにより、基板510、520を接合させてもよい。
上記のようなボンディングウェーブの発生を伴う基板510、520の接合過程で、新たな位置ずれが生じる場合がある。そのような位置ずれの発生過程については、図17から図20を参照して次に説明する。
図17は、接合装置300における接合の過程で、基板510、520が既に接触した接触領域と、基板510、520がまだ接触しておらず、これから接触する非接触領域との境界K付近の領域Qが拡大して示される。図示のように、重ね合わされた二つの基板510、520の接触領域が中央から外周に向かって面積を拡大する過程で、境界Kは、基板510、520の中央側から外周側に向かって移動する。境界K付近において、基板ホルダ530による保持から解放された基板510には伸びが生じる。具体的には、境界Kにおいて、基板510の厚さ方向の中央の面に対して、基板510の図中下面側においては基板510が伸び、図中上面側においては基板510が収縮する。
これにより、図中に点線で示すように、基板510において、基板520に接合された領域の外端においては、基板510の表面における回路領域516の設計仕様に対する倍率が基板520に対して拡大したかのように歪む。このため、図中に点線のずれとして現れるように、基板ホルダ540に保持された下側の基板520と、基板ホルダ530から解放された上側の基板510との間に、基板510の伸び量すなわち倍率の相違に起因する位置ずれが生じる。
図18に示すように、変形量が相違した状態のまま基板510、520が接触して接合されると、基板510の拡大された倍率が固定される。更に、図19に示すように、接合により固定される基板510の伸び量は、基板510、520の外周に境界Kが移動するほど累積されて大きくなる。
図20は、積層基板550を構成する二つの基板510、520の倍率差による位置ずれ成分の分布を示す図である。図示のずれは、積層基板550の中心点から面方向に放射状に漸増するずれ量を有する。よって、基板510、520全体では、倍率の相違となって顕在化する。
上記のような接合過程で生じる位置ずれの大きさは、貼り合わせる基板510、520の剛性、基板510、520に挟まれる雰囲気の粘性等の物理量に基づいて予測できる。また、このような原因で生じる位置ずれは、接合する基板510、520の仕様、接合装置300による接合条件等が一定であれば、複数の積層基板550の接合において定常的に現れる。よって、複数の積層基板550を接合する場合に、共通補正制御部131により指示される共通の補正条件で、すべての積層基板550を有効に補正できる。
また、例えば、回路形成装置200を用いたパターニングにおける光学系の誤差により基板510、520間に倍率の相違がある場合も、図20に示したような位置ずれの成分が生じる。換言すれば、積層基板550における倍率の相違に起因する位置ずれが、第1計測部14において定常的に計測される場合、回路形成装置200は、共通補正制御部131から指示された補正条件による制御の下に、例えば露光装置で形成するパターンの倍率を光学的に変更する。これにより、複数の積層基板550を共通の補正量で補正できる。
更に、露光装置では、ひとつの層を形成するために複数回の露光を繰り返す場合がある。このような場合に、ウエハ上への露光のショットの間隔またはチップの間隔を調節することにより、初期倍率や接合時に生じる基板の歪みを打ち消すように構造物を配置することができる。また、接合時に基板ホルダへの保持が解除される基板510に接合中に生じる歪により構造物の位置が変位する場合、接合時に基板ホルダへの保持が解除されない基板520において、基板510の変位後の構造物の位置に対応する位置に構造物が形成されるように、露光条件を設定する。これにより、ウエハ間の歪みの差による位置ずれ量を所定の閾値より小さくすることができる。回路形成装置200として露光装置を用いた場合は、歪みの倍率成分、直交成分、および非線形成分を個別に補正できる。このように、露光装置による補正には、二つの基板510、520が接合されたときの位置ずれ量が閾値以下となるように、少なくとも一方の基板への露光位置を調整することが含まれる。
なお、図17から20を参照して説明した位置ずれの原因となる基板510の変形の量は、基板510の剛性に依存する。このため、ウエハの結晶異方性等により基板510に剛性分布が生じている場合は、図20に示した倍率の変化にも結晶の異方性が反映される。このため、単純な倍率の補正では補正できなくなる。また、結晶異方性を有するウエハを用いた基板を接合する場合は、上記の剛性分布の影響を抑制するために、構造物が全く無いベアウエハであっても、接合する場合に位置合わせが必要になる場合がある。
また、図17から20を参照して説明したように、接合する基板510、520の一方、すなわち、上記の例では上側の基板510は、接合の過程で基板ホルダ530による保持を解除される。よって、基板ホルダ540の吸着面542の形状により基板520の倍率を補正する場合は、保持を解除しない方の基板に対して補正を実行する。
積層基板550を製造する上記のような一連の工程において、積層基板550に生じる位置ずれには、基板510、520の各々の初期歪みに起因する成分と、接合の過程で生じる歪みに起因する成分とが含まれる。ここで、個別の基板510、520に生じた初期歪みは、接合装置300において顕微鏡324、334を用いて個別に検出できる。よって、積層基板550から第1計測部14が計測した位置ずれから、基板510、520個々の初期歪みを除くことにより、接合過程で生じる歪み成分を算出できる。
そうして算出した歪みの成分の各々について、複数の基板に共通に現れる歪みを決定部133が共通補正制御部131に割り当てることにより、個別補正制御部132の制御により実行される補正の負荷を低減することができる。個別補正制御部132が実行させる補正は、例えば、積層部13において実行されるので、個別補正制御部132の負担を減らすことにより、積層部13における処理を迅速化できる。
そこで、決定部133は、例えば、上記の接合過程で生じる歪み成分と、それぞれの基板510、520の初期歪み成分との各々について、個別の基板510、520間の歪みのばらつきを、例えば3σ(σは標準偏差)として算出してもよい。これにより、歪みの再現性の高さを評価できるので、決定部133は、予め定めた閾値により、共通補正制御部131に割り当てて複数の積層基板550の製造において共通に補正する事項を決定できる。
例えば、基板の倍率の相違に由来する位置ずれ成分は、同じ加工部11で加工した同一ロットの基板510、520、あるいは、同じ積層部13を用いて積層した同一ロットの積層基板550について、共通に現れる成分を含む場合が多い。よって、位置ずれとして顕在化する歪みの共通の成分を、共通補正制御部131の制御により効率よく補正できる。
すなわち、共通補正制御部131が複数の基板に対して共通に実行させる補正は、製造する複数の積層基板550のうちの、初期に製造した一部の積層基板550について計測した位置ずれに基づいて決定部133が決定した補正量で実行される。よって、共通補正制御部131が実行させる共通の補正に関しては、個別の基板510、520または積層基板550に対する計測を省くことができ、補正の実行に係る工数を削減できる。更に、個別補正制御部132は、共通補正制御部131が実行させる補正と、基板510、520の個別の歪みとの差分を補正させればよいので、個別補正制御部132による補正に係る負荷を軽減できる。
なお、決定部133が共通補正制御部131に提供する補正量の決定は1回に限らない。決定部133が一旦補正量を決定した後も、共通補正制御部131による計測を継続して、決定部133が周期的に補正量を更新してもよい。これにより、共通補正制御部131が実行させる共通の補正の効率をより向上できる。また、共通補正制御部131が指示する補正条件とその効果を制御装置130に蓄積することにより、製造装置10の稼働が増加するほど、共通補正制御部131による補正の精度を向上できる。
また、積層基板550に生じる位置ずれが、倍率差に起因するものに限られないことはもちろんであり、基板510、520となるウエハの品質、結晶異方性および初期歪み、基板510、520を加工する場合の熱履歴および圧力履歴、積層部13で使用する基板ホルダ530、540の形状、積層部13における接合装置300および薄化装置400の癖等、多くの要因による位置ずれ成分が含まれる。
よって、決定部133は、第1計測部14の計測部に限らず、加工部11における製造条件、積層部13における接合条件等も参照して、共通補正制御部131の指示により補正を実行する機器と補正量とを決定してもよい。更に、決定部133は、外部のデータベース等から、基板510、520の歪みに関する情報を取得して、それらの情報も加味して補正量を決定してもよい。
更に、製造装置10に、加工部11および積層部13のいずれかが複数設けられていて、製造装置10自体が複数稼働している場合、第1計測部14および第2計測部14の計測結果を互いに参照し合ったり、共通のデータベースに計測結果を蓄積したりすることにより、決定の精度と効率を向上できる。この場合、例えば、製造装置10を形成する加工部11、積層部13、制御装置130等、あるいは、複数の製造装置10が同じ場所で稼働していなくても、通信回線を通じ情報を共有できれば、複数の製造装置10の決定部133は、相互に情報を共有して、決定精度を向上できる。
また、基板の位置合わせに関連して積層部13で検出した基板510、520の歪み成分に関する情報を加工部11にフィードバックすることにより、成膜装置100、回路形成装置200の個体別の傾向等を補正することもできる。更に、個別の加工部11において生じる歪み等に関する情報を共通のデータベースに蓄積することにより、決定部133は、第1計測部14および第2計測部12等から取得した計測結果に加えて、加工部11の傾向を反映した補正条件を決定できる。
更に、製造装置10自体が複数設けられている場合、または、製造装置10内に加工部11および積層部13のいずれかが複数設けられている場合に、決定部133は、複数の機器で共通に生じる歪み成分に対して補正量を決定してもよい。この場合、決定部133も、複数の機器に対してひとつ設ければ足りる。
なお、積層部13において基板を接合して積層基板550を作製する場合に、積層基板550における基板510、520相互の位置ずれを抑制するために補正の対象となる歪みは下記の3つを含む。
(A)積層部13における接合の過程で生じた歪み。
(B)接合前の加工により基板510に生じた歪み。
(C)接合前の加工により基板520に生じた歪み。
上記の歪み(A)、(B)および(C)のうち、基板歪み(B)および(C)は、接合装置300において位置合わせをする過程で個別に検出できる。また、歪み(A)、(B)および(C)の合計は、作製された積層基板550における基板510、520の位置ずれを計測することにより検出できる。よって、歪み(A)、(B)および(C)は、個別に検出できる。
製造装置における決定部133は、複数の積層基板550を作製した場合に、上記の歪み(A)、(B)および(C)のうちに定常的に現れる成分を検出して、当該成分を補正する補正量を決定する。決定された補正量を共通の補正量として補正できるように、加工部11における基板510、520の加工のパラメータ、および、積層部13による基板510、520の接合における初期設定値の少なくともひとつを設定することにより、接合装置300における積層基板550の個体毎の補正量を抑制できる。
ここで、上記補正量のすべてを一方の基板510に割り当てて、露光装置における露光のような加工段階で補正した場合、積層により形成された積層基板550における基板510、520相互の位置ずれは抑制される。ただし、補正をしなかった他方の基板520における歪み(C)はそのまま残っており、歪み(C)に対応する大きさの歪みが基板510に残っている。このため、作製された積層基板550において基板510側を薄化して更に他の基板を積層する場合、または、積層基板550の表面に何らかの構造物を形成する場合は、残存する歪み(C)に応じた歪みを当該他の基板および構造物に生じさせる補正が必要になる。
上記補正量のすべてを他方の基板520に割り当てて加工段階で補正し、作製された積層基板550において基板510に他の基板を積層したり、積層基板550の表面に何らかの構造物を形成したりしてもよい。この場合は、基板510には、歪み(A)および(B)が残っている。このため、基板510に他の基板を積層するときに、歪み(A)および(B)の合計との差が上記した閾値以下となる歪みが当該他の基板に生じることを条件として、当該他の基板を補正することなく歪みを生じさせて接合してもよい。
また、例えば、基板520における歪み(C)が十分に小さい場合は、より歪み(B)の大きい基板510に対して、加工段階において歪み(A)および(B)を補正して基板510、520を接合してもよい。この場合、歪み(C)は補正されないが、積層基板550全体の歪みは、相対的に小さな歪み(C)に一致している。よって、こうして作製された積層基板550を薄化する場合は、加工段階で補正した基板510側を薄化することが好ましい。
更に、加工段階において、一方の基板510の歪み(B)と、他方の基板520の歪み(C)とをそれぞれ補正することにより、個々の基板510、520の歪み(B)、(C)による位置ずれを考慮することなく基板510、520を接合して、位置ずれの小さい積層基板550を作製できる。この場合、基板510、520の加工段階におけるパターニング後の成膜段階等で生じる歪み(B)、(C)成分については、接合装置300において個体毎に個別に補正してもよい。また、歪み(A)の補正は、基板510、520のいずれかの加工段階における補正に割り当ててもよいし、接合段階において補正してもよい。
なお、いずれの場合も、基板510、520毎に生じる歪みのばらつきすなわち共通の補正量からのばらつきは、接合装置300において補正機構により個別に補正してもよい。また、作製された積層基板550における基板510、520の位置ずれを計測して、次の基板510、520の加工および積層基板550の作製における補正量に反映させてもよい。
ばらつきが少ない特定の歪み成分が検出された場合は、加工部11における回路形成装置200で用いるレチクル等のパターン自体を修正してもよい。これにより、製造装置10の各部の負荷を一段と低減できる。
また、接合過程で生じる歪み成分については、製造装置10自体の特性に依存する場合があるので、第1計測部14による測定結果を蓄積して、他の種類の積層基板550を製造する場合に参照してもよい。また、複数の積層基板550について第1計測部14測定した測定結果に極端に異なる値があった場合、決定部133は、異常値を除外して補正項目を決定してもよい。
更に、決定部133は、共通補正制御部131を通じて実行させる補正の共通の補正量として、第1計測部14が計測した位置ずれ量の平均値、中央値、最頻値、または最小値を決定してもよい。共通補正制御部この場合、複数の基板510、520の組を接合して複数の積層基板550を製造したときのそれぞれ異なる位置ずれ量から、平均値、中央値、最頻値、または最小値を、共通補正制御部131で補正する補正量として決定部133で算出する。一方、個別補正制御部132が、積層基板550の製造毎に個別に実行させる補正は、上記した共通補正制御部131が共通に実行させる補正の補正量と、個々の積層基板550における位置ずれ量との差分である。
例えば補正量を平均値とした場合は、互いに接合する二つの基板510、530を接合したときに基板510、530間に生じると予測される位置ずれ量から平均値を差し引いた値を、個別補正制御部132が実行させる補正量とする。平均値に対する差は接合する基板510、530の組ごとに異なり、平均値に対してばらつきがあるため、個別補正制御部132が実行させる補正量は基板510,530ごとに異なる。補正量を中央値、最頻値、または最小値とした場合も同様である。
また、複数の積層基板550における基板510、520の位置ずれを測定して得られた複数種類の位置ずれ成分について、個体間のばらつきを、例えば3σとして算出して、その値が予め定めた閾値よりも低いか否かにより、その位置ずれ成分が複数の積層基板550において共通な成分であることを評価できる。ここで、共通であると判断された成分は、共通補正制御部131により共通に補正する成分と決定される。
その場合の閾値は、例えば、積層基板550に生じ得る位置ずれの大きさが、予め定めた目標精度を達成しているか否かにより決定できる。こうして、複数の積層基板550について共通に補正できると判断された位置ずれ成分は、例えば、加工部11において基板510、520を加工する段階で、ひとつの補正条件に従って補正できる。
尚、補正量を算出する際、複数の積層基板550のそれぞれにおける位置ずれを倍率成分と非線形歪成分とに分解してもよい。この場合、複数の積層基板550のそれぞれの倍率成分の平均値、中央値、最頻値、または最小値を共通の補正量とし、この共通の補正量を用いて補正された基板と他の基板との接合の結果生じた倍率と共通の補正量との差を個別の補正量としてもよい。一方、非線形成分については、複数の積層基板550のそれぞれにおける共通の複数の位置のそれぞれにおいて非線形成分を求め、各位置における非線形歪成分の平均値、中央値、最頻値、または最小値を各位置のそれぞれにおける共通の補正量とし、この共通の補正量を用いて補正された基板と他の基板との接合の結果生じた非線形歪と共通の補正量との差を個別の補正量としてもよい。
図6を参照して説明したように、積層部13の接合装置300においては、基板510、520毎にアライメントマーク518、528を検出して、基板510、520の変形または歪みを検出する。よって、積層部13においては、基板510、520の個体毎に生じる個別の位置ずれ成分を補正できる。よって、複数の積層基板550で共通に発生する位置ずれ成分を、加工部11における加工段階で補正することにより、積層部13における補正の補正条件を、基板510、520の個体毎に個別に生じる位置ずれに特化させて、より効率よく補正させることができる。
また、積層部13において発生する、従って、加工部11においては未だ発生していない位置ずれ成分を、加工部11において予め補正することにより、製造装置10全体で最終的に補正できる補正量が、加工部11で補正可能な範囲と積層部13で補正可能な範囲とを合計したものとなる。よって、製造装置10全体で補正可能な補正量が大きくなる。このような観点からは、共通補正制御部131が実行させる共通の補正を、積層部13においても実行してよい。
なお、製造装置10においては、積層部13において発生する位置ずれの少なくとも一部を、加工部11において補正してもよい。このために、加工部11で加工された基板における設計値に対する位置ずれが、加工部11において生じる位置ずれに限って補正をする場合と比較すると一時的に大きくなる場合がある。
また更に、共通補正制御部131は、決定部133により提供された共通の補正量を、製造装置10における複数の工程を行う複数の装置に分担して実行させてもよい。例えば、基板510、520における初期歪みを、平均値、中央値、最頻値および最小値等の予め予測することができる成分と、平均値、中央値、最頻値または最小値に対する偏差としてのばらつきであって予測することができない微小な個体差分とに分けて、前者を回路形成装置200で補正し、後者を接合装置300で補正してもよい。
また、決定部133で補正量を決定する時点で、既に基板510、520の加工が一部でも済んでいる場合には、加工部11において基板510、520を補正できない。よって、そのような場合は、加工部11を用いる補正に適した歪み成分であっても、積層部13等の他の装置で補正することを決定する場合がある。
また更に、凸状の吸着面542を有する基板ホルダ540、図21から23を参照して後述するアクチュエータ、例えば、ミニジャッキまたはミニバルーンを有するテーブル装置等、付加的な補正機器を併用してもよい。この場合、例えば、均値、中央値、最頻値および最小値等の共通の補正量を用いた補正を基板ホルダ540で行い、その補正量と実際に補正すべき位置ずれ量との差を、補正機器を用いて補正する。すなわち、この場合、基板ホルダ540の選択は共通補正制御部131による制御対象となり、補正機器を個別補正制御部132が制御する。
図21は、積層部13において基板520を個別に補正する場合に使用できる補正装置601の模式的断面図である。補正装置601は、接合装置300の下ステージ332に組み込んで、接合装置300に搬入された基板520の一方を補正する。
補正装置601は、基部611、複数のアクチュエータ612、および吸着部613を有する。基部611は、アクチュエータ612を介して吸着部613を支持する。吸着部613は、真空チャック、静電チャック等の吸着機構を有し、下ステージ332の上面を形成する。吸着部613は、搬入された基板ホルダ540を吸着して保持する。
アクチュエータ612は、吸着部613の下方で吸着部613の下面に沿って複数配されている。また、複数のアクチュエータ612は、制御装置130の制御の下で、外部からポンプ615およびバルブ616を通じて作動流体が供給されることにより個別に駆動する。これにより複数のアクチュエータ612は、下ステージ332の厚さ方向すなわち基板510,520の重ね合わせ方向に、個々に異なる伸縮量で伸縮して、吸着部613の結合された領域を上昇または下降させる。
また、複数のアクチュエータ612は、それぞれリンクを介して吸着部613に結合される。吸着部613の中央部は、支柱614により基部611に結合される。補正装置601においてアクチュエータ612が動作した場合、アクチュエータ612が結合された領域毎に吸着部613の表面が厚さ方向に変位する。
図22は、補正装置601の模式的平面図であり、補正装置601におけるアクチュエータ612のレイアウトを示す図である。補正装置601において、アクチュエータ612は、支柱614を中心として放射状に配される。また、アクチュエータ612の配列は、支柱614を中心とした同心円状ともとらえることができる。アクチュエータ612の配置は図示のものに限られず、例えば格子状、渦巻き状等に配置してもよい。これにより、基板520を、同心円状、放射状、渦巻き状等に形状を変化させて補正することもできる。
図23は、補正装置601の動作を説明する図である。図示のように、バルブ616を個別に開閉することによりアクチュエータ612を伸縮させて、吸着部613の形状を変化させることができる。よって、吸着部613が基板ホルダ540を吸着しており、且つ、基板ホルダ540が基板520を保持している状態であれば、吸着部613の形状を変化させることにより、基板ホルダ540および基板520の形状を変化して湾曲させることができる。
図22に示した通り、アクチュエータ612は、同心円状、即ち、下ステージ332の周方向に配列されていると見做すことができる。よって、図23に点線Mで示すように、周毎のアクチュエータ612をグループにして、周縁に近づくほど駆動量を大きくすることにより、吸着部613の表面において中央を隆起させて、球面、放物面、円筒面等の形状に変化させることができる。
これにより、湾曲した基板ホルダ540に基板520を保持させた場合と同様に、基板520を、球面、放物面等に倣って形状を変化させて湾曲させることができる。よって、補正装置601においては、図中に一点鎖線で示す基板520の厚さ方向の中心部Bに比較すると、基板520の図中上面では、基板520の表面が面方向に拡大するように形状を変化させる。
また、基板520の図中下面においては、基板520の表面が面方向に縮小するように形状を変化させる。更に、複数のアクチュエータ612の伸縮量を個別に制御することにより、円筒面等の他の形状の他、複数の凹凸部を含む非線形々状に基板520の形状を変化させて湾曲させることもできる。
図22の例では、吸着部613が、中央で盛り上がる形状を有していた。しかしながら、吸着部613の周縁部においてアクチュエータ612の動作量を増加させて、吸着部613の周縁部に対して中央部を陥没させることにより、基板520の表面における回路領域516の倍率を縮小することもできる。
また、上記の例では、接合装置300の下ステージ332に補正装置601を組み込んだが、上ステージ322に補正装置601を組み込んで、上ステージ322において基板510を補正してもよい。また更に、上ステージ322および下ステージ332の両方に補正装置601を組み込んでもよい。更に、上ステージ322と下ステージ332とで補正を分担してもよい。基板510、520の倍率の補正は、上記方法に限られず、温度調節による熱膨張または熱収縮等、他の補正方法を更に導入してもよい。この場合、接合装置300の外部の装置で温調を行ってもよい。
更に、温調された基板510、520を接合装置300に搬送する場合、搬送路を断熱環境にしてもよい。また、基板510、530を搬送する搬送部の基板510、530を保持するハンドの温度分布を温調された基板510、530の温度分布と等しくしてもよい。更に、搬送中に基板510、530から放出する熱を考慮して温調時の温度を設定してもよい。また、基板510、530が搬入される上ステージ322と下ステージ332の温度分布を、温調された基板510、530の温度分布と等しくしてもよい。
このように、補正装置601は、アクチュエータ612を制御して吸着面の形状を変化させることにより、様々な補正に即時対応できる。よって、複数の基板520を個別の条件で補正する場合に好適に使用できる。また、制御装置130を通じて補正装置601のアクチュエータ612を個別に動作させることにより、基板520における非線型の歪みも補正できる。
なお、一方の基板520を変形させた状態で他の基板510と接合した場合、接合に当たって基板ホルダ530による保持が解除されるリリース側の基板510に生じる応力に応じて、保持を解除しない固定側の基板520にも変形による応力が生じるので、接合後の積層基板550の状態では基板間の応力差は小さい。
一方、回路形成装置200によるパターニングで倍率または非線形歪を補正した基板を接合した積層基板550は、リリース側の基板510には接合の過程で発生する歪みによる応力がそのまま残るが、固定側の基板520は歪補正のための変形はさせないため、この変形による応力は生じない。このため、接合後に基板ホルダ540への基板520の保持を解除すると、双方の基板で応力が分配されることになる。このため、基板510から受ける応力により基板520が基板510と共に縮小変形する。この状態では、基板510,520に形成されたパターンの位置が設計位置から大きくずれている。
その後、基板510を薄化することにより、再び基板510に応力が集中する。このため、基板510、520がそれぞれ拡大変形し、基板510,520のパターンの位置が設計位置とほぼ一致する。これにより、基板510の薄化後に行う再配線層の露光や3枚目以降の基板の積層時に、設計位置を目標位置として後工程を実施することができる。よって、接合後に積層基板550を薄化する基板が予め判っている場合は、薄化する側の基板に生じる歪みを加工部11において補正をすることが好ましい。
また、上記の例では、アクチュエータ612により下ステージ332を変形させて、基板510、520の少なくとも一方を変形させることにより補正する構成としたが、例えば、図9に示したように、吸着面542が曲面をなす基板ホルダ540であって、互いに曲率が異なる複数の基板ホルダ540を用意し、基板520に対する補正条件に応じた曲率を有する基板ホルダ540により基板520を保持させることをもって、基板520を変形すなわち補正してもよい。二つの基板510、520の少なくとも一方を変形させることにより基板間の位置ずれを閾値以下にする場合には、その変形量が補正量となる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中で示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 製造装置、11 加工部、12 第2計測部、13 積層部、14 計測部、 100 成膜装置、110 チャンバ、112 供給孔、114 排気孔、122、124 高周波電極、130 制御装置、131 共通補正制御部、132 個別補正制御部、133 決定部、134 判断部、200 回路形成装置、210 光源、220 レチクル、230 縮小光学系、240 移動ステージ、300 接合装置、310 枠体、312 底板、316 天板、322 上ステージ、324、334 顕微鏡、326、336 活性化装置、331 X方向駆動部、332 下ステージ、333 Y方向駆動部、338 昇降駆動部、339 回転駆動部、400 薄化装置、510、520 基板、512、522 スクライブライン、514、524 ノッチ、516、526 回路領域、518、528 アライメントマーク、530、540 基板ホルダ、532、542 吸着面、550 積層基板、601 補正装置、611 基部、612 アクチュエータ、613 吸着部、614 支柱、615 ポンプ、616 バルブ

Claims (14)

  1. 複数の基板の少なくとも一つを加工する加工段階と、
    前記複数の基板を積層して積層基板を製造する積層段階と、
    複数の前記積層基板のそれぞれの前記複数の基板間の位置ずれ量に基づいて補正量を決定する決定段階と、
    を含み、
    前記加工段階および前記積層段階の少なくとも一方は、前記決定段階の後に積層する複数の基板の少なくとも一つを前記補正量で補正する補正段階を含む製造方法。
  2. 前記加工段階および前記積層段階の少なくとも一方は、前記決定段階の後に積層する前記複数の基板間に生じる位置ずれと、前記決定段階で決定した補正量との差分を補正する第2の補正段階を含む請求項1に記載の製造方法。
  3. 前記加工段階および前記積層段階の少なくとも一方は、前記第2の補正段階で前記差分を補正すべきか否かを判断する判断段階を含む請求項2に記載の製造方法。
  4. 前記決定段階は、前記複数の積層基板における位置ずれ量の平均値および最小値のいずれかを前記補正量として決定する請求項1から3のいずれか一項に記載の製造方法。
  5. 前記決定段階は、前記複数の積層基板のそれぞれにおける位置ずれ量の3σ(σは標準偏差)を算出し、前記3σの値が予め定めた閾値よりも低い位置ずれ成分を補正する前記補正量を決定する請求項1から4のいずれか一項に記載の製造方法。
  6. 前記補正段階は、前記加工段階における、前記複数の基板の少なくとも一つに回路形成する段階で補正を行う請求項1から5のいずれか一項に記載の製造方法。
  7. 前記補正段階は、前記加工段階における、前記複数の基板の少なくとも一つに成膜する段階で補正を行う請求項1から6のいずれか一項に記載の製造方法。
  8. 前記補正段階は、前記積層段階において、前記複数の基板の少なくとも一つを変形させることにより補正を行う請求項1から6のいずれか一項に記載の製造方法。
  9. 前記決定段階における前記位置ずれは、前記積層段階における、前記積層基板を薄化する場合に生じる位置ずれを含む請求項1から8のいずれか一項に記載の製造方法。
  10. 複数の基板の少なくとも一つを加工する加工段階を含み、
    前記加工段階は、積層された複数の基板をそれぞれが有する複数の積層基板のそれぞれにおける前記複数の基板間の位置ずれ量に基づいて決定された補正量で、前記決定の後に積層する複数の基板の少なくとも一つを補正する補正段階を含む製造方法。
  11. 複数の基板を積層することにより積層基板を製造する積層段階を含み、
    前記積層段階は、複数の前記積層基板のそれぞれの前記複数の基板間の位置ずれ量に基づいて決定された補正量で、前記決定の後に積層する複数の基板の少なくとも一つを補正する補正段階を含む製造方法。
  12. 複数の基板の少なくとも一つを加工する加工部と、
    前記複数の基板を積層して積層基板を製造する積層部と、
    を備え、
    前記加工部および前記積層部の少なくとも一方は、複数の前記積層基板のそれぞれの前記複数の基板間の位置ずれ量に基づいて決定された補正量で、前記決定の後に積層する複数の基板の少なくとも一つを補正する製造装置。
  13. 複数の基板の少なくとも一つを加工する加工部を備え、
    前記加工部は、互いに積層された複数の基板をそれぞれが有する複数の積層基板のそれぞれにおける前記複数の基板間の位置ずれ量に基づいて決定された補正量で、前記決定の後に積層する複数の基板の少なくとも一つを補正する製造装置。
  14. 複数の基板を積層することにより積層基板を製造する積層部を備え、
    前記積層部は、複数の前記積層基板のそれぞれの前記複数の基板間の位置ずれ量に基づいて決定された補正量で、前記決定の後に積層する複数の基板の少なくとも一つを補正する製造装置。
JP2022064534A 2017-11-28 2022-04-08 積層基板の製造方法および製造装置 Active JP7480799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024000265A JP2024045175A (ja) 2017-11-28 2024-01-04 積層基板の製造方法および製造装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017228012 2017-11-28
JP2017228012 2017-11-28
JP2019557068A JPWO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置
PCT/JP2018/039249 WO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019557068A Division JPWO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024000265A Division JP2024045175A (ja) 2017-11-28 2024-01-04 積層基板の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JP2022101596A true JP2022101596A (ja) 2022-07-06
JP7480799B2 JP7480799B2 (ja) 2024-05-10

Family

ID=66664893

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019557068A Pending JPWO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置
JP2022064534A Active JP7480799B2 (ja) 2017-11-28 2022-04-08 積層基板の製造方法および製造装置
JP2024000265A Pending JP2024045175A (ja) 2017-11-28 2024-01-04 積層基板の製造方法および製造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019557068A Pending JPWO2019107013A1 (ja) 2017-11-28 2018-10-22 積層基板の製造方法および製造装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024000265A Pending JP2024045175A (ja) 2017-11-28 2024-01-04 積層基板の製造方法および製造装置

Country Status (6)

Country Link
US (1) US20200286851A1 (ja)
JP (3) JPWO2019107013A1 (ja)
KR (3) KR20240017966A (ja)
CN (1) CN111418042A (ja)
TW (1) TW201926532A (ja)
WO (1) WO2019107013A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158200A (ja) * 2005-12-08 2007-06-21 Nikon Corp 貼り合わせ半導体装置製造用の露光方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303551B2 (ja) * 1994-08-22 2002-07-22 ソニー株式会社 半導体装置の露光方法におけるアライメント法
AT405775B (de) * 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
US7089677B2 (en) * 2004-05-05 2006-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for calibrating alignment mark positions on substrates
JP5505118B2 (ja) * 2010-06-16 2014-05-28 株式会社ニコン 半導体デバイスを製造する方法
JP5754261B2 (ja) * 2011-06-23 2015-07-29 株式会社ニコン 基板貼り合わせ装置、基板貼り合わせ方法および積層半導体装置の製造方法
JP6028553B2 (ja) * 2011-12-21 2016-11-16 株式会社リコー 記録媒体搬送装置、画像形成装置、記録媒体搬送方法、画像形成システム
JP6006420B2 (ja) * 2012-08-29 2016-10-12 エーエスエムエル ネザーランズ ビー.ブイ. 変形パターン認識手法、パターン転写方法、処理デバイスモニタリング方法、及びリソグラフィ装置
JP6001502B2 (ja) * 2013-05-27 2016-10-05 富士フイルム株式会社 インクジェットヘッド調整方法
JP6514631B2 (ja) * 2015-12-09 2019-05-15 日立オートモティブシステムズ株式会社 操舵角検出装置及び操舵角検出方法
JP6579262B2 (ja) * 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158200A (ja) * 2005-12-08 2007-06-21 Nikon Corp 貼り合わせ半導体装置製造用の露光方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Also Published As

Publication number Publication date
KR102656249B1 (ko) 2024-04-11
KR20200064133A (ko) 2020-06-05
CN111418042A (zh) 2020-07-14
WO2019107013A1 (ja) 2019-06-06
JPWO2019107013A1 (ja) 2020-10-22
JP7480799B2 (ja) 2024-05-10
US20200286851A1 (en) 2020-09-10
TW201926532A (zh) 2019-07-01
JP2024045175A (ja) 2024-04-02
KR20240017966A (ko) 2024-02-08
KR20220071305A (ko) 2022-05-31

Similar Documents

Publication Publication Date Title
JP7416119B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
JP6617718B2 (ja) 基板重ね合わせ装置および基板処理方法
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
JP7147863B2 (ja) 基板貼り合わせ装置および基板貼り合わせ方法
JP2024045175A (ja) 積層基板の製造方法および製造装置
TW201944458A (zh) 位置對準方法及位置對準裝置
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
JP7494875B2 (ja) 基板重ね合わせ装置および基板処理方法
TWI834891B (zh) 基板重合方法
JP2022123934A (ja) 基板保持部材、積層装置、および基板保持方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240408

R150 Certificate of patent or registration of utility model

Ref document number: 7480799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150