WO2023153317A1 - 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法 - Google Patents

基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2023153317A1
WO2023153317A1 PCT/JP2023/003482 JP2023003482W WO2023153317A1 WO 2023153317 A1 WO2023153317 A1 WO 2023153317A1 JP 2023003482 W JP2023003482 W JP 2023003482W WO 2023153317 A1 WO2023153317 A1 WO 2023153317A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
information
wafer
correction
unit
Prior art date
Application number
PCT/JP2023/003482
Other languages
English (en)
French (fr)
Inventor
幹雄 牛島
創 三ッ石
義弘 前原
智弘 千葉
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to CN202380021229.0A priority Critical patent/CN118679551A/zh
Priority to JP2023580213A priority patent/JPWO2023153317A1/ja
Publication of WO2023153317A1 publication Critical patent/WO2023153317A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • the present invention relates to a substrate correcting apparatus, a substrate stacking apparatus, a substrate processing system, a substrate correcting method, a substrate processing method, and a semiconductor device manufacturing method.
  • Japanese Patent Application Laid-Open No. 2002-200000 describes a measurement apparatus for measuring position information of a plurality of marks on a substrate, and an exposure apparatus for performing alignment measurement and exposure for measuring position information of some marks selected from the plurality of marks on the substrate.
  • a lithographic system is described comprising an apparatus.
  • a first aspect of the present invention provides a substrate correction device.
  • the substrate correction apparatus may include an acquisition unit that acquires the first information based on the positional information of the plurality of alignment marks on the first substrate measured outside.
  • the substrate correction device may include a stage that holds a second substrate bonded to the first substrate. The stage may have a deforming portion that deforms the second substrate. The deformation section may be controlled based on the first information.
  • a holding member having a holding surface for holding the first substrate may be provided.
  • the holding of the first substrate by the holding member may be released.
  • the deformation section may be capable of partially deforming the second substrate.
  • the deformation section may have a plurality of actuators arranged along the second substrate.
  • a fifth aspect of the present invention provides a substrate correction device.
  • the substrate correction apparatus may include an acquisition unit that acquires the first information based on the positional information of the plurality of alignment marks on the first substrate measured outside.
  • the substrate correction apparatus may include a measurement unit that measures position information of a plurality of alignment marks on the first substrate and outputs second information based on the position information.
  • the substrate correction device may include a stage that holds a second substrate bonded to the first substrate.
  • the substrate correction device may include a deformation section that deforms the second substrate held on the stage.
  • the substrate correcting apparatus may include a control unit that controls the deformation unit based on the first information and aligns the first substrate and the second substrate based on the second information.
  • a sixth aspect of the present invention provides a substrate correction device.
  • the substrate correction apparatus may include an acquisition unit that acquires the first information based on the positional information of the plurality of alignment marks on the substrate measured outside.
  • the substrate correction device may include a stage that holds the substrate.
  • the substrate correction device may include a correction unit that corrects positional deviation between the substrate held on the stage and another substrate bonded to the substrate.
  • the substrate correction device may include a control section that controls the correction section based on the first information.
  • the substrate correction apparatus measures position information of a plurality of alignment marks of the substrate while the substrate is placed on the stage, and performs second correction based on the measured position information.
  • a measuring unit that outputs information may be further provided.
  • the controller may align the substrate and the other substrate based on the second information.
  • the number of the plurality of alignment marks measured by the measuring section may be smaller than the number of the plurality of alignment marks measured externally.
  • control section may set parameters used for alignment of the substrate and the other substrate based on the second information measured by the measurement section.
  • the first information may include information on linear components and nonlinear components of distortion of the substrate.
  • control unit performs the correction based on third information regarding distortion occurring in at least one of the substrate and the other substrate when the substrate is laminated on the other substrate. You can control the part.
  • the first measurement unit performs alignment in a range of alignment marks on the substrate in which position deviation occurs due to distortion of a nonlinear component occurring in at least one of the substrate and the other substrate. Position information of the mark may be measured.
  • the thirteenth aspect of the present invention may further include a holding member having a holding surface for holding the substrate, and the holding surface may have a convex shape with a central portion protruding toward the substrate.
  • the fourteenth aspect of the present invention may further include a holding member having a holding surface for holding the substrate, and the holding surface may have regions with different heights in the circumferential direction.
  • the correction section may be a plurality of actuators arranged on one surface of the substrate.
  • a sixteenth aspect of the present invention provides a substrate processing system.
  • a substrate processing system may include the substrate correction apparatus according to the sixth aspect.
  • the substrate processing system may comprise a lamination section for laminating the substrate to another substrate.
  • a seventeenth aspect of the present invention provides a substrate processing system.
  • the substrate processing system may include a first measurement unit that measures position information of a plurality of alignment marks on the substrate placed on the first stage and outputs first information based on the measured position information.
  • the substrate processing system may include a correction section that corrects positional deviation between the substrate held on the second stage and another substrate bonded to the substrate.
  • the substrate processing system may include a control section that controls the correction section based on the first information.
  • the substrate processing system measures the position information of alignment marks less than the number of alignment marks measured by the first measurement unit, and measures the position information based on the measured position information.
  • a second measuring unit that outputs two pieces of information may be provided.
  • the control section may control the correction section based on the first information, and may control alignment between the substrate and another substrate based on the second information.
  • a nineteenth aspect of the present invention provides a substrate processing system.
  • the substrate processing system may include a first measurement unit that measures position information of a plurality of alignment marks on the substrate placed on the first stage and outputs first information based on the measured position information.
  • the substrate processing system may include a second measurement section that measures position information of a plurality of alignment marks on the substrate held by the second stage and outputs second information based on the position information.
  • the substrate processing system may include a correction section that corrects positional deviation between the substrate held on the second stage and another substrate bonded to the substrate.
  • the substrate processing system may include a control section that controls the correction section based on the first information.
  • the number of alignment marks measured by the second measuring section may be smaller than the number of alignment marks measured by the first measuring section.
  • a twentieth aspect of the present invention provides a substrate processing system.
  • the substrate processing system may include a measurement unit that measures position information of a plurality of alignment marks on the substrate placed on the first stage and outputs first information based on the measured position information.
  • the substrate processing system may include a correction section that corrects positional deviation between the substrate held on the second stage and another substrate bonded to the substrate.
  • the substrate processing system may include a control section that controls the correction section based on the first information.
  • the measurement section may have a reference coordinate system and measure the absolute coordinates of the alignment mark in the reference coordinate system.
  • a twenty-first aspect of the present invention provides a substrate correction method.
  • the substrate correction method may comprise obtaining first information based on positional information of a plurality of alignment marks on the substrate.
  • the substrate correction method may include a correction step of correcting a positional deviation between the substrate held on the stage and another substrate bonded to the substrate.
  • the substrate correction method may comprise a control step of controlling said correction step based on said first information.
  • the substrate correction method includes measuring positional information of a plurality of alignment marks of the substrate while the substrate is placed on the stage, and performing second correction based on the measured positional information.
  • a measuring step of outputting information may also be included.
  • the controlling step may align the substrate with the other substrate based on the second information.
  • the number of the plurality of alignment marks measured in the measuring step may be smaller than the number of the plurality of alignment marks measured outside.
  • a twenty-fourth aspect of the present invention provides a substrate processing method.
  • the substrate processing method may include a measuring step of measuring positional information of a plurality of alignment marks on the substrate placed on the first stage and outputting information based on the measured positional information.
  • the substrate processing method may include a correcting step of correcting a positional deviation between the substrate placed on the second stage and another substrate bonded to the substrate.
  • the substrate processing method may comprise a controlling step of controlling the correcting step based on the information obtained in the measuring step.
  • a twenty-fifth aspect of the present invention provides a method of manufacturing a semiconductor device.
  • the method for manufacturing a semiconductor device may include a substrate corrected by the substrate correction method according to any of the twenty-first to twenty-third aspects.
  • the method of manufacturing a semiconductor device may include an alignment step of aligning another substrate.
  • the method of manufacturing a semiconductor device may include a bonding step of bonding the substrate and the other substrate to form a laminate.
  • the method of manufacturing a semiconductor device may include a dicing step of separating a plurality of semiconductor devices by cutting the laminate.
  • a twenty-sixth aspect of the present invention provides a substrate correction device.
  • the substrate correction apparatus may include an acquisition unit that acquires the first information based on the positional information of the plurality of alignment marks on the substrate measured outside.
  • the substrate correction device may include a stage that holds the substrate.
  • the substrate correction device may include a deformation section that deforms the substrate held on the stage.
  • the substrate correction device may include a control section that controls the deformation section based on the first information.
  • FIG. 1 is a schematic plan view of a lamination device 200 in this embodiment.
  • FIG. FIG. 4 is a schematic diagram illustrating measurement of a wafer W using a part of the pre-aligner 500 in this embodiment;
  • FIG. 2 is a schematic cross-sectional view of a wafer holder WH that holds an upper wafer W of two wafers W stacked in a stacking apparatus 200 according to the present embodiment;
  • FIG. 3 is a schematic cross-sectional view of a wafer holder WH that holds a lower wafer W among two wafers W stacked in the stacking device 200 according to the present embodiment; 4 is a flow chart showing a procedure for stacking wafers W in the stacking apparatus 200 according to the present embodiment to fabricate a stack 230.
  • FIG. 3 is a view showing the structure of the stacking unit 300 according to the present embodiment and the state after the wafer holder WH holding the wafer W is loaded into the stacking unit 300.
  • FIG. It is a figure explaining operation
  • FIG. 3 is a schematic cross-sectional view of the lamination part 300 in a state where wafers W are aligned according to the present embodiment
  • FIG. 4 is a diagram showing the state of the wafer W and the wafer holder WH in the aligned state according to the present embodiment
  • FIG. 3 is a schematic cross-sectional view of the lamination unit 300 in a state where lamination of wafers W in this embodiment is started.
  • FIG. 3 is a diagram showing a state of a wafer W and a wafer holder WH in a state where lamination is started in the present embodiment;
  • FIG. 9 is a diagram showing a schematic configuration of a nonlinear vector diagram 901 showing nonlinear components of distortion of wafer W in this embodiment.
  • FIG. 9 is a diagram showing a schematic configuration of a three-dimensional view 902 for correcting nonlinear components of distortion of wafer W in this embodiment.
  • 4 is a flow chart showing a procedure for stacking wafers W in this embodiment.
  • FIG. 6 is a schematic cross-sectional view of a substrate correction device 601 that can be used to correct nonlinear components of distortion of wafer W in this embodiment.
  • FIG. 6 is a schematic plan view of the substrate correction device 601 according to the present embodiment, showing the layout of actuators 612 in the substrate correction device 601.
  • FIG. It is a figure explaining operation
  • 4 is a flow chart showing a method of manufacturing a stacked semiconductor device according to the present embodiment.
  • FIG. 1 is a diagram schematically showing the configuration of a substrate processing system 1000 according to this embodiment.
  • the substrate processing system 1000 includes a measuring device 100 and a stacking device 200 which are connected inline with each other.
  • the in-line connection means that different apparatuses are connected to each other while the transfer path of wafers, which is an example of substrates, is connected.
  • the measurement device 100 has a measurement control section 60 .
  • the lamination device 200 has a lamination control section 150 and a substrate correction device 601 .
  • the measurement control unit 60 of the measurement device 100 and the stacking control unit 150 of the stacking device 200 are connected to each other via a local area network (LAN) 800 and communicate with each other.
  • a controller 900 that controls the entire substrate processing system 1000 is connected to the LAN 800 .
  • the control device 900 has a storage section 910 .
  • a substrate processing system 1000 according to the present embodiment is an apparatus that stacks wafers by correcting positional deviation due to distortion occurring in the wafers.
  • FIG. 2 is a schematic plan view of wafers W stacked in the substrate processing system 1000.
  • FIG. Wafer W has a notch 214 , a plurality of circuit regions 216 and a plurality of alignment marks 218 .
  • the wafer W is, for example, a 300 mm wafer.
  • the circuit regions 216 are periodically arranged on the surface of the wafer W in the plane direction of the wafer W.
  • semiconductor devices, wirings, protective films, and the like are formed by photolithography or the like.
  • structures including connection portions such as pads and bumps that serve as connection terminals when electrically connecting the wafer W to other wafers W, lead frames, and the like are also arranged.
  • the alignment mark 218 is an example of a structure formed on the surface of the wafer W, and is arranged to overlap the scribe lines 212 arranged between the circuit regions 216 .
  • the alignment mark 218 is used as an index when aligning this wafer W with another wafer W to be stacked.
  • the alignment marks 218 include, for example, search alignment alignment marks and fine alignment alignment marks. In this embodiment, a two-dimensional mark shall be used as the alignment mark 218 .
  • the strain that occurs in the wafer W includes initial strain that occurs before the wafer W is stacked and strain that occurs during stacking of the wafer W.
  • the initial strain is the strain caused by processing the wafer W such as forming a structure on the surface of the wafer W
  • the strain during lamination is the strain caused during the lamination process in the lamination device 200 .
  • the distortion occurring in the wafer W is the displacement from the designed coordinates of the structure on the wafer W, that is, the designed position.
  • the distortion that occurs in the wafer W includes plane distortion and three-dimensional distortion.
  • the plane strain is the strain that occurs in the direction along the stacking surface of the wafer W.
  • the plane strain is a linear strain represented by a linear transformation of the position displaced with respect to the design position of each structure of the wafer W, and Non-linear distortions other than linear distortions that cannot be represented.
  • Linear strain includes magnification strain in which the amount of displacement increases at a constant rate along the radial direction from the center.
  • the magnification distortion is a value obtained by dividing the amount of deviation from the design value at the distance X from the center of the wafer W by X, and the unit is ppm.
  • the magnification distortion includes isotropic magnification distortion. Isotropic magnification distortion is distortion in which the X and Y components of the displacement vector from the design position are equal when the coordinates X and Y have the same value, that is, the magnification in the X direction is equal to the magnification in the Y direction.
  • Linear distortion includes anisotropic magnification distortion, which is distortion in which the displacement vector from the design position has different X and Y components, that is, the magnification in the X direction and the magnification in the Y direction are different.
  • Linear distortion includes orthogonal distortion.
  • Orthogonal distortion is a displacement parallel to the X-axis direction from the design position, which increases with the distance of the structure from the origin in the Y-axis direction, when the X-axis and Y-axis are set to be orthogonal to each other with the center of the wafer W as the origin. It is the distortion that is being done.
  • the amount of displacement is equal in each of a plurality of regions crossing the Y-axis parallel to the X-axis, and the absolute value of the amount of displacement increases with increasing distance from the X-axis.
  • the orthogonal strain is such that the direction of displacement on the positive side of the Y-axis and the direction of displacement on the negative side of the Y-axis are opposite to each other.
  • the three-dimensional distortion of the wafer W is displacement in a direction other than the direction along the stacking surface of the wafer W, that is, in a direction intersecting the stacking surface.
  • Stereoscopic distortion includes bending of the wafer W in whole or in part due to bending of the wafer W in whole or in part.
  • the bending of the wafer W means that the surface of the wafer W changes into a shape that includes a point that does not exist on the plane specified by the three points on the wafer W.
  • FIG. Stereoscopic distortion also includes linear distortion and nonlinear distortion.
  • the curvature is a distortion that causes the surface of the wafer W to form a curved surface, and includes warping of the wafer W, for example.
  • warpage refers to the distortion that remains in the wafer W when the influence of gravity is eliminated.
  • the distortion of the wafer W due to the warpage plus the effect of gravity is called deflection.
  • the warpage of the wafer W includes global warpage in which the entire wafer W is bent with a generally uniform curvature, and local warpage in which a portion of the wafer W is bent with a local curvature that changes.
  • Nonlinear distortion is caused by the mutual influence of a wide variety of factors, but the main factors are the crystal anisotropy in the silicon single crystal substrate and the wafer W manufacturing process.
  • the wafer W is formed with a plurality of structures.
  • a plurality of circuit regions 216, scribe lines 212, and a plurality of alignment marks 218 are formed on the wafer W as structures.
  • Each of the plurality of circuit regions 216 includes, as structures, wiring formed by a photolithography technique or the like, a protective film, and a connection terminal when electrically connecting the wafer W to another wafer W, a lead frame, or the like. Connection parts such as pads and bumps are also provided.
  • the structure and arrangement of these structures that is, the configuration of the structures, affects the in-plane stiffness distribution and in-plane stress distribution of the wafer W. Local curvature occurs.
  • the configuration of these structures may be different for each wafer W, or may be different for each type of wafer W such as a logic wafer, a CIS wafer, and a memory wafer. Further, even if the manufacturing process is the same, it is conceivable that the configuration of the structures may be slightly different depending on the manufacturing apparatus. In this way, the configuration of the plurality of structures formed on the wafer W may differ for each wafer W, each type of wafer W, each manufacturing lot of wafer W, or each manufacturing process of wafer W. FIG. Therefore, the in-plane stiffness distribution of the wafer W is also different. Therefore, the curved state of the wafer W caused in the manufacturing process and the stacking process is also different.
  • FIG. 3 is a flow chart showing the operation of the substrate processing system 1000 in this embodiment.
  • the measurement apparatus 100 measures the initial strain occurring in the stacked wafers W before stacking.
  • step S02 it is determined whether or not information on strain during stacking that occurs when wafers W are stacked is retained. If the distortion information during lamination of wafer W is not held (NO in step S02), the process proceeds to step S03, and the distortion during lamination of wafer W is measured. After step S03 is completed, the process advances to step S04 to calculate the amount of correction for wafer W.
  • step S02 of FIG. 3 if the stacking strain information of wafer W is held (YES in step S02), the process proceeds to step S04 without going through step S03. After step S04 is completed, the process proceeds to step S05, and wafers W are stacked.
  • FIG. 4 is a diagram schematically showing the configuration of the measuring device 100 according to this embodiment.
  • the measurement apparatus 100 is an apparatus that measures a plurality of alignment marks 218 on the wafer W to measure distortion of the wafer W.
  • FIG. The measuring apparatus 100 includes a measuring unit 101 having a mark detection system for detecting alignment marks 218 on the wafer W, and a wafer slider 102 which holds the wafer W and can move minutely with respect to a stage on which the wafer W is placed. Then, while controlling the drive system 103 that drives the wafer slider 102 and the drive of the wafer slider 102 by the drive system 103, measurement information is acquired by the measurement unit 101, and position information of the plurality of marks on the wafer W is calculated. and a measurement control unit 104 .
  • the measurement unit 101 detects one alignment mark 218 for each of a plurality of regions divided on the wafer using a mark detection system.
  • the measurement unit 101 detects the first number of alignment marks 218 .
  • the first number may be the number of all alignment marks 218 provided on the wafer W, for example. That is, the measurement unit 101 may measure the positions of all the alignment marks 218 provided on the wafer W.
  • FIG. A plurality of measurement units 101 may be provided.
  • the measurement control unit 104 calculates position information of each alignment mark 218 based on measurement information from the measurement unit 101 .
  • the measurement control unit 104 uses the position information of the alignment mark 218 measured by the measurement unit 101 to perform EGA (Enhanced Global Alignment) calculation.
  • EGA Enhanced Global Alignment
  • the EGA calculation means that after the alignment mark 218 is measured, the position of the alignment mark 218 is calculated using statistical calculation such as the least-squares method based on the information on the difference between the design value and the actual measurement value of the position coordinates of the alignment mark 218. It means a statistical operation for calculating the parameters of the model formula expressing the coordinate correction amount.
  • Measurement control unit 104 transmits information on the calculated linear component and nonlinear component of the initial strain of wafer W to control device 900 . Note that the measurement control unit 104 may transmit only the information on the nonlinear component of the initial distortion of the wafer W to the control device 900 .
  • FIG. 5 shows a schematic plan view of the lamination device 200 in this embodiment.
  • the stacking device 200 is a device for stacking one wafer W with another wafer W to form a stacked body 230.
  • the stacking device 200 includes a housing 110, wafer cassettes 120 and 130 arranged outside the housing 110, and a stacking device. It includes a control unit 150 , a transport unit 140 arranged inside the housing 110 , a stacking unit 300 , a holder stocker 400 , a pre-aligner 500 and an activation device 600 .
  • One wafer cassette 120 accommodates wafers W to be stacked from now on.
  • the other wafer cassette 130 accommodates a plurality of stacks 230 formed by stacking wafers W.
  • FIG. By using the wafer cassette 120, a plurality of wafers W can be loaded into the stacking device 200 at once. Moreover, by using the wafer cassette 130, the plurality of stacked bodies 230 can be collectively unloaded from the stacking device 200.
  • the transport unit 140 transports the wafer W and the wafer holder WH from the measuring device 100 into the stacking device 200 .
  • the holder stocker 400 accommodates a plurality of wafer holders WH.
  • the transport unit 140 loads and sets the wafer holder WH selected from the holder stocker 400 inside the stacking unit 300 in advance, and then transports the wafer W to be stacked inside the stacking unit 300 .
  • the transfer unit 140 may transfer the wafer holder WH holding the wafer W into the stacking unit 300 .
  • the wafer holder WH is an example of a wafer holding member, and is a disk-shaped member that is one size larger than the wafer W and has high rigidity.
  • Each wafer holder WH has a wafer chucking function such as an electrostatic chuck or a vacuum chuck, and holds the wafer W individually inside the stacking device 200 .
  • FIG. 6 is a schematic diagram illustrating measurement of the wafer W using part of the pre-aligner 500.
  • the pre-aligner 500 has a rotation drive section 510 , an edge detection section 520 and a distance measurement section 530 .
  • the rotation drive unit 510 rotates the mounted wafer W while supporting the vicinity of the center thereof against gravity.
  • the edge detector 520 continuously detects the position of the outer peripheral edge of the rotating wafer W.
  • the pre-aligner 500 detects the eccentricity of the wafer W with respect to the center of rotation, thereby detecting the geometric center of each wafer W.
  • the orientation of the wafer W is detected by detecting a notch or the like provided on the wafer W.
  • the pre-aligner 500 measures deformation of the wafer W using the distance measurement unit 530 .
  • the distance measuring unit 530 detects the distance from the rotating wafer W to the lower surface in the drawing in a direction parallel to the rotation axis. Thereby, the deformation of the wafer W in the thickness direction can be continuously detected in the circumferential direction based on the detected variation of the distance. Furthermore, by scanning the distance measuring unit 530 in the radial direction of the wafer W, the deformation of the wafer W as a whole can be measured.
  • Wafers W determined to be unsuitable for stacking may be transported to a predetermined position, for example, a specific accommodation position in the wafer cassette 130, and excluded from stacking.
  • a determination to exclude a certain wafer W from the stacking target may be made, for example, based on the fact that the amount of deformation of the wafer W exceeds a predetermined range.
  • exceeding the predetermined range means, for example, the case where the wafer W is deformed to such an extent that it cannot be brought into close contact with the holding surface of the wafer holder WH by the adsorption force of the wafer holder WH which is the holding member. is.
  • exceeding a predetermined range means, for example, the case where the deformation amount of the wafer W to be measured exceeds the limit of the correction amount by the correction described later. Furthermore, exceeding a predetermined range means that, for example, when the combination of the wafer W to be measured and the wafer W to be stacked thereon is already determined, the difference in the amount of deformation between the two wafers W is determined. This is a case where the positional deviation due to the .DELTA.
  • the amount of correction is the amount of deformation caused to at least one of the two wafers W so that the positional deviation of the two wafers W stacked on each other is equal to or less than a threshold value.
  • the stacking control unit 150 is composed of processors such as CPU, FPGA, ASIC, etc., and memories such as ROM, RAM, etc. Based on the control program, each unit of the stacking device 200 is interconnected and controlled comprehensively. In addition, the lamination control unit 150 receives user instructions from the outside and sets manufacturing conditions for manufacturing the laminated body 230 . Furthermore, the stacking control unit 150 also has a user interface that displays the operating state of the stacking device 200 to the outside.
  • the activation device 600 generates plasma that activates the upper surface of the wafer W.
  • the wafers W activated by the activation device 600 are stacked by contacting or approaching each other. It should be noted that stacking includes bonding wafers W to each other by autonomously attracting each other.
  • the activation device 600 cleans the surface of the wafer W with a chemical solution such as ammonia, alcohol, hydrochloric acid, or pure water.
  • the stacking unit 300 has a pair of stages that each hold a wafer W and face each other. After the wafers W held on the stages are aligned with each other, the wafers W are brought into contact with each other and stacked to form a stack 230 . .
  • the wafers W stacked in the stacking device 200 may be unprocessed silicon wafers, compound semiconductor wafers, glass wafers, etc., in addition to wafers W on which elements, circuits, terminals, etc. are formed.
  • the combination of wafers W to be stacked may be a circuit wafer and an unprocessed wafer, or may be unprocessed wafers.
  • the wafer W to be stacked may itself be a stack formed by stacking a plurality of wafers.
  • FIG. 7 is a schematic cross-sectional view of a wafer holder WH that holds the upper wafer W of the two wafers W stacked in the stacking device 200.
  • the wafer holder WH has a flat holding surface 225 and has a function of attracting and holding the wafer W, such as an electrostatic chuck or a vacuum chuck.
  • the wafer holder WH may have a convex holding surface with a raised center or a partially uneven holding surface.
  • One wafer W1 is released from being held by the wafer holder WH at the stage of being stacked on the other wafer W, as will be described later.
  • one wafer W is held by a wafer holder WH having a flat holding surface 225 .
  • FIG. 8 is a schematic cross-sectional view of the wafer holder WH that holds the lower wafer W of the two wafers W stacked in the stacking device 200. As shown in FIG. The holding surface 225 of the wafer holder WH has a convex shape with a raised center in the illustrated example.
  • the wafer holder WH has a function of attracting and holding the wafer W, such as an electrostatic chuck or a vacuum chuck. Therefore, the wafer W held by the wafer holder WH is curved along the shape of the holding surface 225, and is convexly deformed with the center of the wafer W as the vertex.
  • the linear distortion and nonlinear distortion produced in the wafer W as described above can be corrected by controlling the shape of the wafer holder WH that holds the wafer W.
  • a wafer holder WH having a holding surface 225 of a convex linear curved surface that is uniform in the circumferential direction is used as shown in FIG.
  • the nonlinear component of the distortion components generated in the wafer W can be corrected.
  • the wafer holder WH may have, for example, a shape in which the vicinity of the center is recessed, or a shape in which the curvature of the vicinity of the center is smaller than that of other regions.
  • FIG. 9 is a flow chart showing the procedure (S03) for measuring the strain during stacking of the wafer W in this embodiment.
  • the stacking control unit 150 selects a wafer holder WH from the holder stocker 400, and carries and sets the selected wafer holder WH inside the stacking unit 300 in advance by the transport unit 140 (step S11). Subsequently, the lamination control unit 150 measures deformation of the wafer W using the distance measurement unit 530 of the pre-aligner 500 (step S12). Subsequently, the stacking control unit 150 activates the stacking surface of the wafer W to be stacked, and cleans the stacking surface of the wafer W (step S13). The lamination controller 150 scans the surface of the wafer W with the plasma generated by the activation device 600 . As a result, each surface of the wafer W is cleaned and chemically active. Therefore, the wafers W are autonomously attracted and stacked by contacting or approaching each other.
  • the wafer W can be activated by sputter etching using an inert gas, an ion beam, a fast atom beam, etc., or a mechanical process such as polishing, in addition to the method of exposing it to plasma.
  • an ion beam or a fast atom beam it is possible to generate the laminated portion 300 under reduced pressure.
  • the wafer W can be activated by ultraviolet irradiation, ozone asher, or the like. Further activation may be achieved by chemically cleaning the surface of the wafer W using, for example, a liquid or gaseous etchant.
  • step S14 the wafers W to be stacked on each other are carried into the stacking section 300 (step S14).
  • FIG. 10 is a diagram showing the structure of the stacking section 300 in this embodiment and the state after the wafer W is carried into the stacking section 300.
  • a stacking unit 300 in the stacking apparatus 200 includes a frame 310, a fixed stage 322, and a moving stage 332 as a second stage.
  • the frame 310 has a bottom plate 312 and a top plate 316 parallel to the floor surface 301 and a plurality of supports 314 perpendicular to the floor surface 301 .
  • a fixed stage 322 fixed downward to the lower surface of the top plate 316 in the drawing has a function of holding a vacuum chuck, an electrostatic chuck, or the like. As shown, the fixed stage 322 holds a wafer W together with a wafer holder WH having a flat holding surface 225 .
  • a microscope 324 is fixed to the bottom surface of the top plate 316 .
  • the microscope 324 can observe the upper surface of the wafer W held on the moving stage 332 arranged to face the fixed stage 322 .
  • the moving stage 332 is mounted on a Y-direction driving section 333 that moves in the direction indicated by the arrow Y in the drawing.
  • the Y-direction driving portion 333 overlaps the X-direction driving portion 331 arranged on the bottom plate 312 .
  • the X-direction driving part 331 moves in the direction indicated by the arrow X in the figure, parallel to the bottom plate 312 . This allows the moving stage 332 to move two-dimensionally in the XY directions.
  • the illustrated moving stage 332 holds the wafer W held by the wafer holder WH.
  • the wafer holder WH has a curved holding surface 225 along which the wafer W is also held in a curved state.
  • the fixed stage 322 or the moving stage 332 on which the wafer W is mounted may directly hold the wafer W in the stacking section 300 of the stacking apparatus 200 without using the wafer holder WH. In this case, the fixed stage 322 or the moving stage 332 becomes the holding member.
  • the moving stage 332 is moved up and down with respect to the Y-direction drive section 333 by a Z-direction drive section 335 that moves up and down in the direction indicated by the arrow Z.
  • the amount of movement of the moving stage 332 by the X-direction driving section 331, Y-direction driving section 333, and Z-direction driving section 335 is precisely measured using an interferometer or the like.
  • the X-direction drive section 331 and the Y-direction drive section 333 may be configured in two stages, that is, a coarse movement section and a fine movement section. As a result, both high-precision alignment and high throughput can be achieved, and the movement of the wafers W mounted on the moving stage 332 can be stacked at high speed without lowering the control accuracy.
  • a microscope 334 is further mounted on the side of the moving stage 332 on the Y-direction driving unit 333 .
  • the microscope 334 can observe the lower surface of the downward facing wafer W held on the fixed stage 322 .
  • the stacking section 300 may further include a rotation driving section that rotates the moving stage 332 around a rotation axis perpendicular to the bottom plate 312 and a swinging driving section that swings the moving stage 332 .
  • the tilt angle of the moving stage 332 is adjusted to make the moving stage 332 parallel to the fixed stage 322, and the wafer W held by the moving stage 332 is rotated to improve the alignment accuracy of the wafer W.
  • the lamination control unit 150 mutually calibrates the microscopes 324 and 334 in advance by mutually focusing the microscopes 324 and 334 and observing a common index. Thereby, the relative positions of the pair of microscopes 324 and 334 in the stack 300 are measured.
  • the alignment marks 218 formed on each wafer W are detected (step S15).
  • FIG. 11 is a diagram explaining the operation of the lamination section 300 in step S15.
  • the stacking control unit 150 operates the X-direction driving unit 331 and the Y-direction driving unit 333 so that the second number of the alignment marks 218 provided on each wafer W by the microscopes 324 and 334 are aligned. Alignment mark 218 is detected.
  • the second number may be, for example, 10 or less.
  • the linear distortion and non-linear distortion of the wafer W can be grasped in advance from the positional information of the alignment marks 218 of the wafer W measured by the measurement apparatus 100 .
  • step S15 only the number of measurement points necessary for grasping the position of wafer W with respect to the coordinate system of stacking unit 30, that is, shift and rotation, should be secured. may be less than the first number of alignment marks 218 on wafer W measured by measuring apparatus 100 .
  • the lamination control unit 150 calculates the relative position of the wafer W, is calculated (step S16). That is, in the stacked section 300, the amount of movement of the moving stage 332 is calculated so that the corresponding circuit regions 216 overlap each other. Note that the lamination control unit 150 also calculates the adjustment amount of the tilt angle when the movable stage 332 is tilted and the tilt angle needs to be adjusted.
  • the microscopes 324 and 334 in this embodiment function as a second measurement unit that outputs second information indicating the amount of movement of the moving stage 332 for aligning the wafer W.
  • the movement amount of the moving stage 332 calculated in step S16 can be calculated by measuring the positions of the plurality of alignment marks 218 on the wafer W at multiple points and executing an EGA calculation for statistical processing.
  • FIG. 13 is a diagram showing the state of the wafer W and the wafer holder WH in the aligned state.
  • FIG. 15 is a diagram showing the state of the wafer W and the wafer holder WH after lamination has started.
  • step S18 As shown in FIG. 15, at the time of contact in step S18, one flat wafer W and the other curved wafer W partially contact each other. As a result, as indicated by a dotted line C in the drawing, a starting point of lamination is formed at approximately the center of the wafer W, where the wafer W is partially laminated.
  • the stacking control unit 150 releases the holding of the wafer W by the wafer holder WH on the fixed stage 322 .
  • the upper wafer W which is freed in the figure, expands the stacked area autonomously due to its own weight and the intermolecular force of the activated wafer W itself, and eventually the entire surface is stacked. be done. In this way, the stacked body 230 of the wafers W is formed in the stacking section 300 .
  • the wafer W on the lower side in the drawing continues to be held by the wafer holder WH having the curved holding surface 225 throughout the stacking process after step S18. Therefore, since the wafers W are stacked in a state corrected by the wafer holder WH, the magnification difference between the wafers W can be corrected.
  • the stacking control section 150 may partially or completely release the holding of the wafer W by the wafer holder WH. Also, the holding of the wafer holder WH by the fixed stage 322 may be released.
  • the lower wafer W lifts from the wafer holder WH and bends due to the pulling force from the upper wafer W in the process of enlarging the contact area. As a result, the shape is changed so that the surface of the lower wafer W is elongated, so that the difference from the amount of elongation of the surface of the upper wafer W is reduced by this amount of elongation.
  • the wafer W may be stacked by releasing the wafer W held by the moving stage 332 without releasing the wafer W held by the fixed stage 322 . Furthermore, the wafers W may be stacked by bringing the fixed stage 322 and the moving stage 332 closer together while holding the wafer W on both of the fixed stage 322 and the moving stage 332 .
  • the multiple alignment marks 218 formed on the wafer W forming the stacked body 230 are detected by the microscopes 324 and 334, and the positional information of the alignment mark 218 is acquired.
  • the linear component and the nonlinear component of the distortion during lamination of the wafer W can be calculated (step S19). Since the position information of the alignment mark 218 observed at this time includes the initial distortion component and the lamination distortion component of the wafer W, by subtracting the initial distortion component of the wafer W measured by the measurement apparatus 100, , the components of the strain during lamination of the wafer W can be calculated.
  • the stacking control unit 150 transmits the information of the calculated linear component and nonlinear component of the strain during stacking of the wafer W to the control device 900 as the third information. As described above, the step of measuring the strain during stacking of the wafer W in step S03 of FIG. 3 is completed.
  • step S04 calculates the correction amount of the wafer W.
  • step S04 calculates the correction amount of the wafer W.
  • FIG. 17 is a flow chart showing the procedure for calculating the correction amount of the wafer W in this embodiment.
  • FIG. 17 shows details of step S04 in FIG.
  • the control device 900 receives information on the linear and nonlinear components of the initial distortion of the wafer W from the measurement control section 60 .
  • the control device 900 receives the information on the linear component and the non-linear component of the distortion during lamination of the wafer W from the lamination control section 150 .
  • step S23 the control device 900 uses the information on the nonlinear component of the initial distortion of the wafer W, the information on the nonlinear component of the distortion during lamination, and the design information indicating the size of the wafer W, etc. Generate information that integrates the nonlinear components of the distortion of W.
  • FIG. 18 is a nonlinear vector diagram 901 schematically showing information obtained by integrating the nonlinear components of the distortion of the wafer W in this embodiment. In FIG. 18, it is shown that the wafer W is distorted in the direction of the arrow with a magnitude corresponding to the length of the arrow.
  • step S24 the control device 900 generates shape information indicating the shape of the wafer W to be corrected based on the information integrating the nonlinear components.
  • FIG. 19 is a stereogram 902 schematically showing shape information for correcting the nonlinear component of the distortion of the wafer W in this embodiment.
  • the three-dimensional view 902 shows the magnitude of distortion of the wafer W in the Z direction (direction perpendicular to the plane of the wafer W).
  • step S25 the control device 900 calculates the drive amount of the actuator to be driven to correct the nonlinear component of the distortion of the wafer W based on the generated shape information.
  • the details of the operation of the actuator for correcting the nonlinear component of the distortion of wafer W will be described later.
  • the step of calculating the correction amount of the wafer W in step S04 in FIG. 3 is completed.
  • the process proceeds to the step of stacking the wafers W in step S05 in FIG.
  • FIG. 20 is a flowchart showing the procedure for stacking wafers W in this embodiment.
  • FIG. 20 shows details of the step of stacking the wafers W in step S05 in FIG. Since steps S12 to S18 in FIG. 20 are the same as steps S12 to S18 in FIG. 9, description thereof is omitted.
  • the stacking control unit 150 selects a wafer holder WH from the holder stocker 400, and carries the selected wafer holder WH into the stacking unit 300 by the transport unit 140 in advance.
  • the wafer holder WH selected at this time is selected for the purpose of correcting the positional deviation between the wafers W due to the linear distortion of the wafers W.
  • FIG. The lamination control unit 150 receives the information of the linear component of the initial strain of the wafer W measured in step S01 and the information of the linear component of the strain during lamination from the control device 900, and based on the information, A wafer holder WH suitable for correcting the distortion of the linear component of W is selected from holder stocker 400 . Thereby, the linear component of the distortion of the wafer W can be corrected by the wafer holder WH.
  • step S32 of FIG. 20 the actuator is driven based on the actuator driving amount calculated in step S25 of FIG. 17 to correct the nonlinear component of the distortion of wafer W.
  • FIG. Step S32 in FIG. 20 is performed between steps S14 and S15 in FIG.
  • FIG. 21 is a schematic cross-sectional view of a substrate correction device 601 that can be used to correct the nonlinear component of distortion of the wafer W in this embodiment.
  • the substrate correction device 601 is incorporated in the moving stage 332 of the stacking section 300 and used to correct one of the wafers W in the stacking device 200 .
  • the substrate correction device 601 deforms the wafer W by sucking the wafer W in a state where the shape of the chucking surface for deforming the wafer W is created, thereby correcting the nonlinear component of the distortion of the wafer W.
  • FIG. 21 is a schematic cross-sectional view of a substrate correction device 601 that can be used to correct the nonlinear component of distortion of the wafer W in this embodiment.
  • the substrate correction device 601 is incorporated in the moving stage 332 of the stacking section 300 and used to correct one of the wafers W in the stacking device 200 .
  • the substrate correction device 601 deforms the wafer W by sucking the wafer
  • the substrate correction device 601 has a base portion 611 , a plurality of actuators 612 and a suction portion 613 .
  • the base portion 611 supports the adsorption portion 613 via the actuator 612 .
  • the adsorption unit 613 has an adsorption mechanism such as a vacuum chuck or an electrostatic chuck, and forms the upper surface of the moving stage 332 .
  • the suction unit 613 sucks and holds the loaded wafer holder WH.
  • the wafer holder WH holding the lower wafer W has a convex shape as shown in FIG.
  • a plurality of actuators 612 are arranged below the suction portion 613 along the lower surface of the suction portion 613 .
  • the plurality of actuators 612 are individually driven by external supply of working fluid through pumps 615 and valves 616 under the control of the stack control unit 150 .
  • the plurality of actuators 612 expands and contracts in the thickness direction of the moving stage 332, that is, in the overlapping direction of the wafers W, with different expansion and contraction amounts, thereby raising or lowering the joined area of the adsorption section 613.
  • the plurality of actuators 612 are coupled to the suction portion 613 via links, respectively.
  • a center portion of the adsorption portion 613 is coupled to the base portion 611 by a support 614 .
  • the actuator 612 operates in the substrate correction device 601
  • the surface of the adsorption portion 613 is displaced in the thickness direction for each region where the actuator 612 is coupled.
  • FIG. 22 is a schematic plan view of the substrate correction device 601 in this embodiment, showing the layout of the actuators 612 in the substrate correction device 601.
  • the actuators 612 are arranged radially around the column 614 .
  • the arrangement of the actuators 612 can be regarded as a concentric circle centering on the support 614 .
  • the arrangement of the actuators 612 is not limited to that shown in the figure, and may be arranged, for example, in a grid pattern, a spiral pattern, or the like. As a result, the shape of the wafer W can be changed concentrically, radially, spirally, or the like for correction.
  • FIG. 23 is a diagram for explaining the operation of the substrate correction device 601 in this embodiment.
  • the actuators 612 can be expanded and contracted to change the shape of the adsorption section 613 . Therefore, when the suction portion 613 is suctioning the wafer holder WH and the wafer holder WH is holding the wafer W, the shapes of the wafer holder WH and the wafer W can be changed by changing the shape of the suction portion 613. It can change and bend.
  • the actuators 612 can be considered to be arranged concentrically, that is, in the circumferential direction of the moving stage 332 . Therefore, as indicated by the dotted line M in FIG. 22, by grouping the actuators 612 for each circumference and increasing the driving amount toward the circumference, the center of the surface of the adsorption portion 613 is raised to form a spherical or parabolic surface. It can be changed to a shape such as a surface, a cylindrical surface, or the like.
  • the actuators 612 indicated by the dotted line N in FIG. 22 may be grouped and the drive amount may be controlled so that the drive amount increases as the actuators approach the periphery.
  • the wafer W can be curved by changing its shape following a spherical surface, a parabolic surface, or the like, similar to the case where the wafer W is held by the curved wafer holder WH. Therefore, in the substrate correcting apparatus 601, the surface of the wafer W is enlarged in the planar direction at the upper surface of the wafer W in the drawing as compared with the central portion B in the thickness direction of the wafer W indicated by the dashed line in FIG. change shape to
  • the shape of the lower surface of the wafer W in the drawing is changed so that the surface of the wafer W is reduced in the planar direction.
  • the shape of the wafer W can be changed and curved in a non-linear shape including a plurality of uneven portions in addition to other shapes such as a cylindrical surface.
  • the nonlinear component of the distortion of the wafer W can be corrected by individually controlling the driving amount of the actuator 612 of the substrate correction device 601 .
  • the step of correcting the nonlinear component of the distortion of the wafer W in step S31 of FIG. 20 is completed. Wafers W corrected for the nonlinear component of distortion are then stacked (S18).
  • the wafer W is initialized by measuring the first number of alignment marks 218 of the wafer W before the wafer W is loaded into the stacking apparatus 200 . Measure strain. Then, based on the information on the initial distortion of the wafer W and the information on the distortion during lamination, the correction amount for the distortion of the wafer W or the positional deviation caused by the distortion between the wafers W is calculated. The positional deviation between the wafers W caused by is corrected.
  • the stacking apparatus 200 does not need to measure the distortion of the wafer W, and the stacking apparatus 200 only needs to measure the second number of alignment marks 218, which is smaller than the first number, in order to align the wafer W. , the number of alignment marks 218 of the wafer W to be measured in the stacking apparatus 200 can be reduced.
  • the linear component of the distortion of the wafer W is corrected using the wafer holder WH, and the nonlinear component of the distortion of the wafer W is corrected by controlling the actuator 612.
  • the distortion of the wafer W is not limited to this. Both linear and nonlinear components may be corrected using the wafer holder WH.
  • the actuator 612 of the substrate correction device 601 may be used to supplementally correct the distortion of the nonlinear component of the wafer W that cannot be corrected by the wafer holder WH.
  • the distortion of the linear component of wafer W may be additionally corrected using actuator 612 of substrate correction device 601 .
  • Actuator 612 and wafer holder WH each serve as a correcting section for correcting positional deviation between wafers W, and are also a deforming section for deforming wafer W. As shown in FIG.
  • the distortion during lamination of the wafer W was measured by observing the alignment marks 218 of the wafer W of the laminate 230 actually laminated with the microscopes 324 and 334. Based on the information on the initial strain of the wafer obtained, the strain during stacking of the wafer W may be estimated by simulation. This makes it possible to omit the process of actually measuring the distortion of the wafer W during stacking. Further, in the distortion correction at the time of initial bonding of the wafer W (bonding for measuring the distortion at the time of stacking), the accumulated past data may be referred to for correction.
  • the measuring device 100 measures the first number of alignment marks 218 .
  • the alignment marks 218 on the wafer W only the alignment marks 218 within the range where the distortion of the nonlinear component occurs may be measured.
  • the range in which the distortion of the nonlinear component occurs on the wafer W may be calculated in advance and machine-learned.
  • only the alignment marks 218 at locations on the wafer W where the reproducibility of nonlinear distortion is poor locations on the wafer W that need to be checked each time) may be measured.
  • the alignment mark 218 to be measured may be selected according to the correction capability of the substrate correction device 601 (for example, a shape that can be corrected by an actuator type).
  • Alignment marks 218 to be measured may be determined according to the number and positions of actuators 612 and suction portions 613 of substrate correction device 601 . In this case, the center and surroundings of the actuator 612 and the adsorption portion 613, the range affected by the driving of the actuator 612, and the like may be taken into consideration for determination. Furthermore, the number of alignment marks 218 to be measured may be evenly thinned out on the wafer.
  • the correction amount for the distortion of the wafer W is calculated based on the information on the initial distortion of the wafer W and the information on the distortion during stacking.
  • the correction amount for the distortion of the wafer W may be calculated by Further, the amount of correction for the distortion of the wafer W is calculated by using the expected fluctuation amount of the distortion during lamination (predicting the fluctuation amount of the distortion during lamination from the wafer W manufacturing information in advance and the amount of warpage of the wafer W). may be calculated.
  • the distortion component to be corrected may be an orthogonal component (linear component) other than the magnification nonlinear component.
  • the stacking control unit 150 may consider the shape of the wafer holder WH selected in step S31 of FIG. 20 when calculating the amount of movement of the moving stage 332.
  • the order of driving the substrate correction device 601, loading the wafer holder WH into the stacking device 200, loading the wafer W into the stacking device 200, and suction-holding by the substrate correction device 601 may be performed in various orders.
  • the following order may be performed. 1.
  • the wafer holder WH is sucked and held on the substrate correction device 601 while the suction surface of the substrate correction device 601 is flat.
  • the wafer holder WH is deformed by the frictional force between the attraction surface of the wafer holder WH and the wafer holder WH. It may be transformed by imitating it. 2.
  • the substrate correction device 601 is driven in advance to create the shape of the suction surface, and the wafer holder WH is carried into the stacking device 200 and held by suction so that the wafer holder WH is deformed following the shape of the suction surface. is carried in and sucked by the wafer holder WH, the wafer W may be deformed following the shape of the wafer holder WH. 3.
  • the substrate correction device 601 is driven in advance to create the shape of the attraction surface
  • the wafer W attracted by the wafer holder WH is carried into the stacking device 200 at the same time, and the substrate correction device 601 attracts and holds the wafer holder WH. Both W and wafer holder WH may be deformed following the shape of the attraction surface. 4.
  • the wafer W sucked by the wafer holder WH is loaded into the stacking device 200, the wafer holder WH is sucked and held by the substrate correction device 601, and then the substrate correction device 601 is driven.
  • the wafer W and the wafer holder WH may be deformed by the frictional force between the attraction surface of the substrate correction device 601 and the wafer holder WH, and the shapes of the wafer holder WH and the wafer W may be corrected.
  • the wafer W may be released from the wafer holder WH, and the wafer W may be once again adsorbed to the wafer holder WH.
  • the above 2. and 3. When the wafer W is carried into the stacking apparatus 200 in a state where the attraction surface of the substrate correction apparatus 601 has been shaped as described above, the information on the nonlinear component of the distortion of the wafer W measured by the measuring apparatus 100 and the information in the stacking apparatus 200 EGA calculation may be performed based on the positional information of the plurality of alignment marks 218 of the wafer W measured in .
  • a distortion correction amount for the wafer W of the first set is calculated.
  • the non-linear component of the strain during stacking of the wafer W is estimated, and using both, the strain of the first set of wafers W is estimated. A distortion correction amount is calculated.
  • FIG. 24 is a flow chart showing a method for manufacturing a stacked semiconductor device.
  • This manufacturing method has steps S100, S102, S104, S106, and S108.
  • the semiconductor device is, for example, an electronic component such as an imaging device such as a backside illuminated imaging device or a memory such as a flash memory.
  • a semiconductor device is, for example, a chip part obtained by dicing a laminate in which a pixel substrate on which pixels are arranged and a processing substrate on which processing circuits such as an amplifier circuit, an image processing circuit, and a control circuit are arranged are laminated. (electronic parts).
  • the stacked semiconductor device is not limited to the back-illuminated imaging device, and may be, for example, an arithmetic processing device obtained by stacking and dicing a memory substrate and a logic substrate.
  • the semiconductor exposure apparatus is used to project the circuit pattern on the mask onto a wafer coated with a resist in a reduced scale. After the resist is developed, etching and thermal diffusion of impurities are performed. A wafer W on which circuit elements are formed is obtained.
  • the correction described with reference to FIGS. 3 to 23 is performed. For example, steps S01 to S04 in FIG. 3, steps S21 to S25 in FIG. 17, and steps S31 to S32 in FIG. 20 are performed.
  • S104 This is an alignment process for aligning the wafers W to be superimposed on each other. In this step, the alignment described with reference to FIGS. 3 to 23 is performed. For example, steps S05 in FIG. 3 and steps S15 to S17 in FIG. 20 are performed.
  • S106 This is a stacking step of stacking the aligned wafers W.
  • the lamination described with reference to FIGS. 3 to 23 is performed to obtain the laminated body 230 .
  • S05 in FIG. 3 and S18 in FIG. 20 are performed.
  • the laminate 230 is transported from the lamination apparatus 200 to an electrode joining section (not shown) by a robot arm.
  • step S108 This is an electrode bonding step for bonding the connection terminals on the wafers that are superimposed on each other.
  • the laminated body 230 that has been aligned and laminated is carried into an annealing furnace and heat-treated. By applying predetermined heat for a predetermined time, the connection terminals (metal bumps and pads, metal bumps and metal bumps) on the wafer W are bonded.
  • steps S106 and S108 may be collectively called a bonding step. Also, if sufficient bonding strength and electrical connection are obtained in step S106, step S108 may be omitted.
  • the above correction step (S012), alignment step (S104), stacking step (S106), and electrode bonding step (S108) are repeated the same number of times as the number of wafers W to be stacked (predetermined number of wafers described above).
  • a step of thinning the laminate 230 by grinding, polishing, or etching is added. As a result, a laminate 230 formed by laminating a predetermined number of wafers is obtained.
  • the wafer W laminated and bonded at the wafer level is cut along the scribe lines 212 to cut out chips for each circuit region 216 .
  • a dicing saw method for cutting using a dicing blade, a method for breaking the wafer surface by melting it with a laser beam, and a method for breaking by drawing a cutting line with a diamond cutter are adopted.
  • the dicing saw method is particularly preferable as a method for separating the laminate 230 into chips. Each chip thus cut out is a stacked semiconductor device.
  • the measuring apparatus 100 may have a reference coordinate system, and the absolute coordinates of the alignment marks 218 of the wafer W may be measured in the reference coordinate system. Measuring apparatus 100 may detect the absolute coordinates of other marks on wafer W in addition to alignment mark 218 .
  • the measuring apparatus 100 may measure the absolute coordinates of the alignment mark 218 of at least one of the wafers W constituting the laminate to calculate the position information.
  • the measurement apparatus 100 may send the calculated position information of the alignment mark 218 to an exposure apparatus that exposes a pattern on at least one wafer W of the stack, and the exposure apparatus performs exposure processing based on the received position information.
  • Information on the measurement results of the laminate measured by the measurement apparatus 100 may be sent from the measurement apparatus 100 to an exposure apparatus that exposes a pattern on at least one of a plurality of other wafers W to be bonded later.
  • the wafer W may be subjected to exposure processing based on the obtained information.
  • the measurement apparatus 100 The information to be sent from to the exposure apparatus is not limited to the positional information of the alignment mark 218, but also includes positional deviation information of the mark from the design value, positional deviation information between a plurality of stacked wafers W, and stacked wafers W.
  • Information on at least one distortion, warp, or the like of the plurality of wafers W may be included.
  • 60 measurement control unit 100 measurement device, 101 measurement unit, 102 wafer slider, 103 drive system, 104 measurement control unit, 110 housing, 120, 130 wafer cassette, 140 transfer unit, 150 control unit, 200 stacking device, 212 scribe Line, 214 Notch, 216 Circuit area, 218 Alignment mark, 225 Holding surface, 230 Laminated body, 300 Laminated part, 301 Floor surface, 310 Frame body, 312 Bottom plate, 314 Column, 316 Top plate, 322 Fixed stage, 324, 334 microscope, 331 X-direction drive unit, 332 movement stage, 333 Y-direction drive unit, 335 Z-direction drive unit, 400 holder stocker, 500 pre-aligner, 600 activation device, 601 correction device, 611 base, 612 actuator, 613 adsorption unit, 614 column, 615 pump, 616 valve, 1000 substrate processing system, W wafer, WH wafer holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明の第１の態様においては、外部で計測された基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部と、基板を保持するステージと、ステージに保持された基板と、基板に接合される他の基板との位置ずれを補正する補正部と、第１情報に基づいて補正部を制御する制御部と、を備える、基板補正装置を提供する。

Description

基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
　本発明は、基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法に関する。
　特許文献１には、基板上の複数のマークの位置情報を計測する計測装置と、基板上の複数のマークのうち選択された一部のマークの位置情報を計測するアライメント計測および露光を行う露光装置と、を備えたリソグラフィシステムが記載されている。
［先行技術文献］
［特許文献］
　　［特許文献１］　国際公開２０１６／１３６６９１号公報
　［一般的開示］
　本発明の第１の態様においては、基板補正装置を提供する。基板補正装置は、外部で計測された第１基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部を備えてよい。基板補正装置は、前記第１基板に接合される第２基板を保持するステージを備えてよい。前記ステージは、前記第２基板を変形させる変形部を有してよい。前記変形部は、前記第１情報に基づいて制御されてよい。
　本発明の第２の態様においては、前記第１基板を保持する保持面を有する保持部材を備えてよい。前記第１基板と前記第２基板が接合されるときに、前記保持部材への前記第１基板の保持が解除されてよい。
　本発明の第３の態様においては、前記変形部は、前記第２基板を部分的に変形可能であってよい。
　本発明の第４の態様においては、前記変形部は、前記第２基板に沿って配置された複数のアクチュエータを有してよい。
　本発明の第５の態様においては、基板補正装置を提供する。基板補正装置は、外部で計測された第１基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部を備えてよい。基板補正装置は、前記第１基板の複数のアライメントマークの位置情報を計測し、前記位置情報に基づく第２情報を出力する計測部を備えてよい。基板補正装置は、前記第１基板に接合される第２基板を保持するステージを備えてよい。基板補正装置は、前記ステージに保持された前記第２基板を変形させる変形部を備えてよい。基板補正装置は、前記第１情報に基づいて前記変形部を制御し、前記第２情報に基づいて前記第１基板と前記第２基板とを位置合わせする制御部を備えてよい。
　本発明の第６の態様においては、基板補正装置を提供する。基板補正装置は、外部で計測された基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部を備えてよい。基板補正装置は、前記基板を保持するステージを備えてよい。基板補正装置は、前記ステージに保持された前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部を備えてよい。基板補正装置は、前記第１情報に基づいて前記補正部を制御する制御部を備えてよい。
　本発明の第７の態様においては、基板補正装置は、前記ステージに前記基板を載置した状態で、前記基板の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する計測部をさらに備えてよい。前記制御部は、前記第２情報に基づいて前記基板と前記他の基板とを位置合わせしてよい。
　本発明の第８の態様においては、前記計測部で計測する前記複数のアライメントマークの個数は、外部で計測された前記複数のアライメントマークの個数よりも少なくてよい。
　本発明の第９の態様においては、前記制御部は、前記計測部により計測された前記第２情報に基づいて、前記基板と前記他の基板の位置合わせに用いられるパラメータを設定してよい。
　本発明の第１０の態様においては、前記第１情報は、前記基板の歪みの線形成分および非線形成分の情報を含んでよい。
　本発明の第１１の態様においては、前記制御部は、前記基板を前記他の基板に積層するときに前記基板および前記他の基板の少なくとも一方に発生する歪みに関する第３情報に基づいて前記補正部を制御してよい。
　本発明の第１２の態様においては、第１計測部は、前記基板上のアライメントマークのうち、前記基板および前記他の基板の少なくとも一方に発生する非線形成分の歪みによる位置ずれが生じる範囲のアライメントマークの位置情報を計測してよい。
　本発明の第１３の態様においては、前記基板を保持する保持面を有する保持部材をさらに備えてよく、前記保持面は、中央が前記基板に向かって隆起した凸形状を有してよい。
　本発明の第１４の態様においては、前記基板を保持する保持面を有する保持部材をさらに備えてよく、前記保持面は、周方向で高さが異なる領域を有してよい。
　本発明の第１５の態様においては、前記補正部は、前記基板の一面に複数個配置されたアクチュエータであってよい。
　本発明の第１６の態様においては、基板処理システムを提供する。基板処理システムは、上記第６の態様に記載の基板補正装置を備えてよい。基板処理システムは、前記基板を他の基板に積層する積層部を備えてよい。
　本発明の第１７の態様においては、基板処理システムを提供する。基板処理システムは、第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する第１計測部を備えてよい。基板処理システムは、第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部を備えてよい。基板処理システムは、前記第１情報に基づいて前記補正部を制御する制御部を備えてよい。
　本発明の第１８の態様においては、基板処理システムは、前記第１計測部で計測する前記アライメントマークの個数よりも少ない個数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する第２計測部を備えてよい。前記制御部は、前記第１情報に基づいて前記補正部を制御するとともに、前記第２情報に基づいて前記基板と他の基板とを位置合わせを制御してよい。
　本発明の第１９の態様においては、基板処理システムを提供する。基板処理システムは、第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する第１計測部を備えてよい。基板処理システムは、第２ステージに保持した前記基板の複数のアライメントマークの位置情報を計測し、前記位置情報に基づく第２情報を出力する第２計測部を備えてよい。基板処理システムは、前記第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部を備えてよい。基板処理システムは、前記第１情報に基づいて前記補正部を制御する制御部を備えてよい。前記第２計測部で計測する前記アライメントマークの個数は、前記第１計測部で計測する前記アライメントマークの個数よりも少なくてよい。
　本発明の第２０の態様においては、基板処理システムを提供する。基板処理システムは、第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する計測部を備えてよい。基板処理システムは、第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部を備えてよい。基板処理システムは、前記第１情報に基づいて前記補正部を制御する制御部を備えてよい。前記計測部は、基準座標系を持っており、前記基準座標系における前記アライメントマークの絶対座標を計測してよい。
　本発明の第２１の態様においては、基板補正方法を提供する。基板補正方法は、基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得段階を備えてよい。基板補正方法は、ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正段階を備えてよい。基板補正方法は、前記第１情報に基づいて前記補正段階を制御する制御段階を備えてよい。
　本発明の第２２の態様においては、基板補正方法は、前記ステージに前記基板を載置した状態で、前記基板の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する計測段階をさらに含んでよい。前記制御段階では、前記第２情報に基づいて前記基板と前記他の基板とを位置合わせしてよい。
　本発明の第２３の態様においては、前記計測段階で計測する前記複数のアライメントマークの個数は、外部で計測された前記複数のアライメントマークの個数よりも少なくてよい。
　本発明の第２４の態様においては、基板処理方法を提供する。基板処理方法は、第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく情報を出力する計測段階を備えてよい。基板処理方法は、第２ステージに載置した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正段階を備えてよい。基板処理方法は、前記計測段階で取得した前記情報に基づいて前記補正段階を制御する制御段階を備えてよい。
　本発明の第２５の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、第２１から２３の態様に記載の基板補正方法により補正された基板を備えてよい。半導体装置の製造方法は、他の基板とを位置合わせするアライメント工程を備えてよい。半導体装置の製造方法は、前記基板と前記他の基板とを互いに接合して積層体を形成する接合工程を備えてよい。半導体装置の製造方法は、前記積層体を切断することにより複数の半導体装置を分離するダイシング工程を備えてよい。
　本発明の第２６の態様においては、基板補正装置を提供する。基板補正装置は、外部で計測された基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部を備えてよい。基板補正装置は、前記基板を保持するステージを備えてよい。基板補正装置は、前記ステージに保持された前記基板を変形させる変形部を備えてよい。基板補正装置は、前記第１情報に基づいて前記変形部を制御する制御部を備えてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態における基板処理システム１０００の構成を概略的に示す図である。 本実施形態におけるウエハＷの模式的平面図である。 本実施形態における基板処理システム１０００の動作を示すフローチャートである。 本実施形態における計測装置１００の構成を概略的に示す図である。 本実施形態における積層装置２００の模式的平面図である。 本実施形態におけるプリアライナ５００の一部を用いたウエハＷの計測を例示する模式図である。 本実施形態における積層装置２００において積層される二つのウエハＷのうち上のウエハＷを保持するウエハホルダＷＨの模式的断面図である。 本実施形態における積層装置２００において積層される二つのウエハＷのうち下のウエハＷを保持するウエハホルダＷＨの模式的断面図である。 本実施形態における積層装置２００においてウエハＷを積層して積層体２３０を作製する手順を示すフローチャートである。 本実施形態における積層部３００の構造と共に、ウエハＷを保持したウエハホルダＷＨが積層部３００に搬入された後の様子を示す図である。 本実施形態におけるステップＳ１５における積層部３００の動作を説明する図である。 本実施形態におけるウエハＷを位置合わせした状態における積層部３００の模式的断面図である。 本実施形態における位置合わせされた状態のウエハＷおよびウエハホルダＷＨの状態を示す図である。 本実施形態におけるウエハＷの積層を開始した状態における積層部３００の模式的断面図である。 本実施形態における積層が開始された状態のウエハＷおよびウエハホルダＷＨの状態を示す図である。 本実施形態におけるウエハホルダＷＨによるウエハＷの保持を解除状態のウエハＷおよびウエハホルダＷＨの状態を示す図である。 本実施形態におけるウエハＷの補正量を算出する手順を示すフローチャートである。 本実施形態におけるウエハＷの歪みの非線形成分を示す非線形ベクトル図９０１の概略的な構成を示す図である。 本実施形態におけるウエハＷの歪みの非線形成分を補正するための立体図９０２の概略的な構成を示す図である。 本実施形態におけるウエハＷの積層の手順を示すフローチャートである。 本実施形態におけるウエハＷの歪みの非線形成分を補正する場合に使用できる基板補正装置６０１の模式的断面図である。 本実施形態における基板補正装置６０１の模式的平面図であり、基板補正装置６０１におけるアクチュエータ６１２のレイアウトを示す図である。 本実施形態における基板補正装置６０１の動作を説明する図である。 本実施形態における積層型の半導体装置の製造方法を示すフローチャートである。
　以下、発明の実施の形態を通じて本発明を説明する。以下の実施形態は請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態における基板処理システム１０００の構成を概略的に示す図である。基板処理システム１０００は、図１に示されるように、互いにインラインにて接続された計測装置１００および積層装置２００を備えている。なお、インラインにて接続されるとは、基板の一例としてのウエハの搬送経路がつながっている状態で、異なる装置同士が接続されることである。計測装置１００は、計測制御部６０を有する。積層装置２００は、積層制御部１５０および基板補正装置６０１を有する。
　計測装置１００が有する計測制御部６０と、積層装置２００が有する積層制御部１５０とは、ローカルエリアネットワーク（ＬＡＮ）８００を介して互いに接続されており、互いに通信を行う。ＬＡＮ８００には、基板処理システム１０００全体を制御する制御装置９００が接続されている。制御装置９００は、記憶部９１０を有する。
　本実施形態における基板処理システム１０００は、ウエハに生じる歪みによる位置ずれを補正してウエハ同士を積層する装置である。
　図２は、基板処理システム１０００において積層されるウエハＷの模式的平面図である。ウエハＷは、ノッチ２１４と、複数の回路領域２１６および複数のアライメントマーク２１８とを有する。ウエハＷは、例えば、３００ミリウエハであり、ウエハＷ上には、複数、例えばＩ個（一例としてＩ＝９８）の回路領域２１６がマトリクス状の配置で形成される。
　回路領域２１６は、ウエハＷの表面に、ウエハＷの面方向に周期的に配される。回路領域２１６の各々には、フォトリソグラフィ技術等より半導体装置、配線、保護膜等が形成される。回路領域２１６には、ウエハＷを他のウエハＷ、リードフレーム等に電気的に接続する場合に接続端子となるパッド、バンプ等の接続部を含む構造物も配される。
　アライメントマーク２１８は、ウエハＷの表面に形成された構造物の一例であり、回路領域２１６相互の間に配されたスクライブライン２１２に重ねて配される。アライメントマーク２１８は、このウエハＷを積層対象である他のウエハＷと位置合わせする場合に指標として利用される。アライメントマーク２１８には、例えばサーチアライメント用のアライメントマーク、ファインアライメント用のアライメントマークなどが含まれる。本実施形態では、アライメントマーク２１８として、２次元マークが用いられるものとする。
　続いて、ウエハＷに生じる歪みについて、歪みの種類などを説明する。ウエハＷに生じる歪みは、ウエハＷの積層前に生じる初期歪みと、ウエハＷの積層時に生じる積層時歪みとが含まれる。初期歪みとは、ウエハＷの表面に構造物を形成する等のウエハＷの加工により生じる歪みであり、積層時歪みとは、積層装置２００における積層の過程で生じる歪みである。また、ウエハＷに生じる歪みとは、ウエハＷにおける構造物の設計座標すなわち設計位置からの変位である。ウエハＷに生じる歪みは、平面歪みと立体歪みと、を含む。
　平面歪みは、ウエハＷの積層面に沿った方向に生じた歪みであり、ウエハＷのそれぞれの構造物の設計位置に対して変位した位置が線形変換により表される線形歪みと、線形変換により表すことができない、線形歪み以外の非線形歪みと、を含む。
　線形歪みは、変位量が中心から径方向に沿って一定の増加率で増加する倍率歪みを含む。倍率歪みは、ウエハＷの中心からの距離Xにおける設計値からのずれ量をXで除算することにより得られる値であり、単位はｐｐｍである。倍率歪みには、等方倍率歪みが含まれる。等方倍率歪みは、座標ＸとＹが同じ値の場合に設計位置からの変位ベクトルが有するＸ成分およびＹ成分が等しい、すなわち、Ｘ方向の倍率とＹ方向の倍率とが等しい歪みである。設計位置からの変位ベクトルが有する、Ｘ成分およびＹ成分が異なる、すなわち、Ｘ方向の倍率とＹ方向の倍率とが異なる歪みである非等方倍率歪みは、線形歪みに含まれる。
　線形歪みは、直交歪みを含む。直交歪みは、ウエハＷの中心を原点として互いに直交するＸ軸およびＹ軸を設定したときに、構造物が原点からＹ軸方向に遠くなるほど大きな量で、設計位置からＸ軸方向に平行に変位している歪みである。当該変位量は、Ｘ軸に平行にＹ軸を横切る複数の領域のそれぞれにおいて等しく、変位量の絶対値は、Ｘ軸から離れるにしたがって大きくなる。さらに直交歪みは、Ｙ軸の正側の変位の方向とＹ軸の負側の変位の方向とが互いに反対である。
　ウエハＷの立体歪みは、ウエハＷの積層面に沿った方向以外の方向すなわち積層面に交差する方向への変位である。立体歪みには、ウエハＷが全体的にまたは部分的に曲がることによりウエハＷの全体または一部に生じる湾曲が含まれる。ここで、ウエハＷが曲がるとは、ウエハＷが、当該ウエハＷ上の３点により特定された平面上に存在しない点をウエハＷの表面が含む形状に変化することを意味する。立体歪みにも線形歪みと、非線形歪みと、が含まれる。
　また、湾曲とは、ウエハＷの表面が曲面をなす歪みであり、例えばウエハＷの反りが含まれる。本実施形態においては、反りは、重力の影響を排除した状態でウエハＷに残る歪みをいう。反りに重力の影響を加えたウエハＷの歪みを、撓みと呼ぶ。なお、ウエハＷの反りには、ウエハＷ全体が概ね一様な曲率で屈曲するグローバルな反りと、ウエハＷの一部で局所的な曲率が変化して屈曲する、ローカルな反りと、が含まれる。
　非線形歪みは、多種多様な要因が相互に影響し合うことによって生じるが、その主たる要因は、シリコン単結晶基板における結晶異方性、および、ウエハＷの製造プロセスである。ウエハＷの製造プロセスにおいて、ウエハＷには複数の構造物が形成される。例えば、構造物として、複数の回路領域２１６と、スクライブライン２１２と、複数のアライメントマーク２１８とがウエハＷに形成される。複数の回路領域２１６の各々には、構造物として、フォトリソグラフィ技術等より形成された配線、保護膜、ウエハＷを他のウエハＷ、リードフレーム等に電気的に接続する場合に接続端子となるパッド、バンプ等の接続部も配されている。これらの構造物の構造や配置、すなわち構造物の構成はウエハＷの面内の剛性分布や面内応力分布に影響を与え、剛性分布や面内応力分布にムラが生じると、ウエハＷには局所的な湾曲が発生する。
　これらの構造物の構成は、ウエハＷ毎に異なっていても、ロジックウエハ、ＣＩＳウエハ、メモリウエハ等のウエハＷの種類毎に異なっていてもよい。また、製造プロセスが同じであっても、製造装置に依って構造物の構成が多少異なることも考えられるので、それらの構造物の構成はウエハＷの製造ロット毎に異なっていてもよい。このように、ウエハＷに形成される複数の構造物の構成は、ウエハＷ毎、ウエハＷの種類毎、ウエハＷの製造ロット毎、または、ウエハＷの製造プロセス毎に異なり得る。それゆえに、ウエハＷの面内の剛性分布も同様に異なる。したがって、製造プロセスおよび積層過程で生じるウエハＷの湾曲状態も同様に異なる。
　図３は、本実施形態における基板処理システム１０００の動作を示すフローチャートである。ステップＳ０１において、積層されたウエハＷに積層前に生じている初期歪みを計測装置１００で計測する。ステップＳ０２において、ウエハＷの積層時に生じる積層時歪み情報を保持しているかを判断する。ウエハＷの積層時歪み情報を保持していない場合（ステップＳ０２でＮＯ）、ステップＳ０３に進み、ウエハＷの積層時歪みを計測する。ステップＳ０３が終了したら、ステップＳ０４に進み、ウエハＷの補正量を算出する。図３のステップＳ０２において、ウエハＷの積層時歪み情報を保持している場合（ステップＳ０２でＹＥＳ）には、ステップＳ０３を経由せずにステップＳ０４に進む。ステップＳ０４が終了したら、ステップＳ０５に進み、ウエハＷを積層する。以降、図４から図８を用いてウエハＷの初期歪みを計測装置１００で計測するステップＳ０１の詳細について説明する。
　図４は、本実施形態における計測装置１００の構成を概略的に示す図である。計測装置１００は、ウエハＷ上の複数のアライメントマーク２１８を計測して、ウエハＷの歪みを計測する装置である。計測装置１００は、ウエハＷ上のアライメントマーク２１８を検出するマーク検出系を有する計測ユニット１０１と、ウエハＷを保持してウエハＷが載置されるステージに対して微小移動が可能なウエハスライダ１０２と、ウエハスライダ１０２を駆動する駆動システム１０３と、駆動システム１０３によるウエハスライダ１０２の駆動を制御しつつ、計測ユニット１０１による計測情報を取得し、ウエハＷ上の複数のマークの位置情報を算出する計測制御部１０４と、を有する。
　計測ユニット１０１は、例えば、ウエハ上で区分された複数の領域のそれぞれについて、１つのアライメントマーク２１８をマーク検出系を用いて検出する。本実施形態において、計測ユニット１０１は、第１の個数のアライメントマーク２１８を検出する。第１の個数は、例えばウエハＷに設けられた全てのアライメントマーク２１８の個数であってよい。すなわち、計測ユニット１０１は、ウエハＷに設けられた全てのアライメントマーク２１８の位置を計測してよい。計測ユニット１０１は、複数設けられていてもよい。計測制御部１０４は、計測ユニット１０１による計測情報に基づいて、各アライメントマーク２１８の位置情報を算出する。計測制御部１０４は、計測ユニット１０１で計測したアライメントマーク２１８の位置情報を用いて、ＥＧＡ（Ｅｎｈａｎｃｅｄ　Ｇｌｏｂａｌ　Ａｌｉｇｎｍｅｎｔ）演算を行う。ＥＧＡ演算とは、アライメントマーク２１８の計測の後、アライメントマーク２１８の位置座標の設計値と実測値との差の情報に基づいて、最小二乗法等の統計演算を用いて、アライメントマーク２１８の位置座標の補正量を表現するモデル式のパラメータを算出する統計演算を意味する。
　最小二乗法等の統計演算により、ＥＧＡ演算の結果を算出することにより、ウエハＷの初期歪みの線形成分および非線形成分を、正確に算出することできる。計測制御部１０４は、算出したウエハＷの初期歪みの線形成分および非線形成分の情報を、制御装置９００に送信する。なお、計測制御部１０４は、ウエハＷの初期歪みの非線形成分の情報のみを、制御装置９００に送信してもよい。
　以降、図５から図１６を用いて、図３のステップＳ０３における、ウエハＷの積層時歪みの計測の詳細について説明する。図５は、本実施形態における積層装置２００の模式的平面図を示す。積層装置２００は、ひとつのウエハＷを他のウエハＷと積層して積層体２３０を形成する装置であり、筐体１１０と、筐体１１０の外側に配されたウエハカセット１２０、１３０と、積層制御部１５０と、筐体１１０の内部に配された搬送部１４０と、積層部３００と、ホルダストッカ４００と、プリアライナ５００と、活性化装置６００とを備える。
　一方のウエハカセット１２０は、これから積層するウエハＷを収容する。他方のウエハカセット１３０は、ウエハＷを積層して形成された複数の積層体２３０を収容する。ウエハカセット１２０を用いることにより、複数のウエハＷを一括して積層装置２００に搬入できる。また、ウエハカセット１３０を用いることにより、複数の積層体２３０を一括して積層装置２００から搬出できる。
　搬送部１４０は、ウエハＷおよびウエハホルダＷＨを、計測装置１００から積層装置２００の内部に搬送する。ホルダストッカ４００には、複数のウエハホルダＷＨが収容される。搬送部１４０は、ホルダストッカ４００から選択したウエハホルダＷＨを予め積層部３００の内部に搬入してセットし、その後、積層するウエハＷを積層部３００の内部に搬入する。搬送部１４０は、ウエハＷを保持したウエハホルダＷＨを、積層部３００の内部に搬送してもよい。
　ウエハホルダＷＨは、ウエハ保持部材の一例であり、ウエハＷよりも一回り大きな寸法を有し、剛性の高い円板状の部材である。ウエハホルダＷＨの各々は、静電チャック、真空チャック等のウエハ吸着機能を有し、積層装置２００の内部においてウエハＷを個々に保持する。
　図６は、プリアライナ５００の一部を用いたウエハＷの計測を例示する模式図である。プリアライナ５００は、回転駆動部５１０、縁検出部５２０、および距離計測部５３０を有する。
　回転駆動部５１０は、搭載されたウエハＷの中心付近を重力に抗して支持しつつ回転させる。縁検出部５２０は、回転するウエハＷの外周端部の位置を継続的に検出する。これにより、プリアライナ５００は、回転中心に対するウエハＷの偏心量を検出して、個々のウエハＷの幾何学的中心を検出する。また、ウエハＷに設けられたノッチ等を検出して、ウエハＷの向きも検出する。
　プリアライナ５００は、距離計測部５３０を用いてウエハＷの変形を計測する。距離計測部５３０は、回転するウエハＷの図中下面までの距離を、回転軸と並行な方向から検出する。これにより、検出した距離の変動に基づいて、ウエハＷの厚さ方向の変形を周方向に連続的に検出できる。更に、距離計測部５３０を、ウエハＷの径方向に走査させることにより、ウエハＷ全体の変形に関する状態を計測できる。
　この段階で、予め定めた範囲よりも大きな変形が検出されたウエハＷは積層に適さないと判断してもよい。積層に適さないと判断されたウエハＷを、予め定められた位置、例えば，ウエハカセット１３０の特定の収容位置に搬送して、積層の対象から除いてもよい。
　あるウエハＷを積層の対象から外す判断は、例えば、ウエハＷの変形量が予め定めた範囲を超えていることに基づいて行ってもよい。ここで、予め定めた範囲を超えているとは、例えば、保持部材であるウエハホルダＷＨの吸着力では、ウエハＷをウエハホルダＷＨの保持面に密着させることができないほどウエハＷが変形している場合である。
　また、予め定めた範囲を超えているとは、例えば、計測対象となったウエハＷの変形量が、後述する補正による補正量の限界を超えた場合である。更に、予め定めた範囲を超えているとは、例えば、測定の対象となったウエハＷと、それに積層するウエハＷとの組み合わせが既に決まっている場合に、二つのウエハＷの変形量の差による位置ずれが、後述する補正では解消できない大きさに達している場合である。補正量とは、互いに積層される二つのウエハＷの位置ずれが閾値以下となるように、二つのウエハＷの少なくとも一方に生じさせる変形量である。
　積層制御部１５０は、ＣＰＵ、ＦＰＧＡ、ＡＳＩＣ等のプロセッサ、およびＲＯＭ、ＲＡＭ等のメモリにより構成され、制御プログラムに基づき積層装置２００の各部を相互に連携させて統括的に制御する。また、積層制御部１５０は、外部からのユーザの指示を受け付けて、積層体２３０を製造する場合の製造条件を設定する。更に、積層制御部１５０は、積層装置２００の動作状態を外部に向かって表示するユーザインターフェイスも有する。
　活性化装置６００は、ウエハＷの上面を活性化するプラズマを発生する。活性化装置６００により活性化されたウエハＷは、互いに接触または接近することにより積層される。なお、積層とは、ウエハＷ同士が互いに自律的に吸着して接合することを含む。活性化装置６００は、プラズマによってウエハＷの上面を活性化した後に、アンモニア、アルコール、塩酸等の薬液や純水でウエハＷの表面を洗浄する。
　積層部３００は、各々がウエハＷを保持して対向する一対のステージを有し、ステージに保持したウエハＷを相互に位置合わせした後、互いに接触させて積層することにより積層体２３０を形成する。
　積層装置２００において積層されるウエハＷは、素子、回路、端子等が形成されたウエハＷの他に、未加工のシリコンウエハ、化合物半導体ウエハ、ガラスウエハ等であってもよい。また、積層するウエハＷの組み合わせは、回路ウエハと未加工ウエハであっても、未加工ウエハ同士であってもよい。更に、積層されるウエハＷは、それ自体が、既に複数のウエハを積層して形成された積層体であってもよい。
　図７は、積層装置２００において積層される二つのウエハＷのうち上のウエハＷを保持するウエハホルダＷＨの模式的断面図である。ウエハホルダＷＨは、平坦な保持面２２５を有し、静電チャック、真空チャック等の、ウエハＷを吸着して保持する機能を有する。なお、ウエハホルダＷＨは、中央が隆起した凸形状の保持面や、部分的な凹凸形状の保持面を有してもよい。
　一方のウエハＷ１は、後述するように、他方のウエハＷに積層される段階でウエハホルダＷＨによる保持から開放される。本実施形態では、一方のウエハＷは、平坦な保持面２２５を有するウエハホルダＷＨに保持される。
　図８は、積層装置２００において積層される二つのウエハＷのうち下のウエハＷを保持するウエハホルダＷＨの模式的断面図である。ウエハホルダＷＨの保持面２２５は、図示の例では、中央が隆起した凸形状を有する。
　ウエハホルダＷＨは、静電チャック、真空チャック等の、ウエハＷを吸着して保持する機能を有する。このため、ウエハホルダＷＨに保持されたウエハＷは、保持面２２５の形状に沿って湾曲しており、ウエハＷの中心を頂点として凸変形している。
　上述したような、ウエハＷに生じた線形歪みおよび非線形歪みは、ウエハＷを保持するウエハホルダＷＨの形状を制御することにより補正できる。例えば、線形歪みである倍率成分の歪みが生じたウエハＷに対しては、図８に示すように、周方向について一様な凸形状の線型曲面の保持面２２５を有するウエハホルダＷＨを使用して、ウエハホルダＷＨが吸着したウエハＷを変形させることにより、ウエハＷの倍率を変化させる補正ができる。
　さらに、周方向について部分的な凹または凸形状の保持面２２５を有するウエハホルダＷＨを用いることにより、ウエハＷに生じた歪みの成分のうち非線形成分を補正することができる。非線形成分を補正するために、ウエハホルダＷＨは、例えば、中央付近が凹んだ形状を有してもよく、中央付近の曲率が他の領域に比較して小さい形状を有してもよい。
　図９は、本実施形態におけるウエハＷの積層時歪みの計測の手順（Ｓ０３）を示すフローチャートである。
　積層制御部１５０は、ホルダストッカ４００からウエハホルダＷＨを選択し、選択したウエハホルダＷＨを搬送部１４０によって予め積層部３００の内部に搬入してセットする（ステップＳ１１）。続いて、積層制御部１５０は、プリアライナ５００の距離計測部５３０を用いてウエハＷの変形を計測する（ステップＳ１２）。続いて、積層制御部１５０は、積層するウエハＷにおける積層面を活性化し、ウエハＷの積層面を洗浄する（ステップＳ１３）。積層制御部１５０は、活性化装置６００の生成したプラズマによりウエハＷの表面を走査させる。これにより、ウエハＷのそれぞれの表面が清浄化され、化学的な活性が高くなる。このため、ウエハＷは、互いに接触または接近することにより自律的に吸着して積層する。
　なお、ウエハＷは、プラズマに暴露する方法の他に、不活性ガスを用いたスパッタエッチング、イオンビーム、高速原子ビーム等、または、研磨等の機械的な処理によりを活性化することもできる。イオンビームや高速原子ビームを用いる場合は、積層部３００を減圧下において生成することが可能である。また更に、紫外線照射、オゾンアッシャー等によりウエハＷを活性化することもできる。更に、例えば、液体または気体のエッチャントを用いて、ウエハＷの表面を化学的に清浄化することにより活性化してもよい。
　続いて、互いに重ね合わされるウエハＷを積層部３００に搬入する（ステップＳ１４）。
　図１０は、本実施形態における積層部３００の構造と共に、ウエハＷが積層部３００に搬入された後の様子を示す図である。積層装置２００における積層部３００は、枠体３１０、固定ステージ３２２、および第２ステージとしての移動ステージ３３２を備える。
　枠体３１０は、床面３０１に対して平行な底板３１２および天板３１６と、床面３０１に対して垂直な複数の支柱３１４とを有する。
　天板３１６の図中下面に下向きに固定された固定ステージ３２２は、真空チャック、静電チャック等の保持機能を有する。図示のように、固定ステージ３２２には、平坦な保持面２２５を有するウエハホルダＷＨと共にウエハＷが保持されている。
　天板３１６の下面には、顕微鏡３２４が固定されている。顕微鏡３２４は、固定ステージ３２２に対向して配置された移動ステージ３３２に保持されたウエハＷの上面を観察できる。
　移動ステージ３３２は、図中に矢印Ｙで示す方向に移動するＹ方向駆動部３３３上に搭載される。Ｙ方向駆動部３３３は、底板３１２上に配されたＸ方向駆動部３３１に重ねられている。Ｘ方向駆動部３３１は、底板３１２と平行に、図中に矢印Ｘで示す方向に移動する。これにより、移動ステージ３３２は、Ｘ－Ｙ方向に二次元的に移動できる。図示の移動ステージ３３２には、ウエハホルダＷＨに保持されたウエハＷが保持されている。図示していないが、ウエハホルダＷＨは湾曲した保持面２２５を有し、ウエハＷも保持面２２５に沿って湾曲された状態で保持されている。
　なお、ウエハホルダＷＨを用いることなく、積層装置２００の積層部３００においてウエハＷが載置される固定ステージ３２２または移動ステージ３３２がウエハＷを直接保持してもよい。この場合は、固定ステージ３２２または移動ステージ３３２が保持部材となる。
　また、移動ステージ３３２は、矢印Ｚで示す方向に昇降するＺ方向駆動部３３５によりＹ方向駆動部３３３に対して昇降する。
　Ｘ方向駆動部３３１、Ｙ方向駆動部３３３およびＺ方向駆動部３３５による移動ステージ３３２の移動量は、干渉計等を用いて精密に計測される。また、Ｘ方向駆動部３３１およびＹ方向駆動部３３３は、粗動部と微動部との２段構成としてもよい。これにより、高精度な位置合わせと、高いスループットとを両立させて、移動ステージ３３２に搭載されたウエハＷの移動を、制御精度を低下させることなく高速に積層できる。
　Ｙ方向駆動部３３３には、顕微鏡３３４が、それぞれ移動ステージ３３２の側方に更に搭載される。顕微鏡３３４は、固定ステージ３２２に保持された下向きのウエハＷの下面を観察できる。
　なお、積層部３００は、底板３１２に対して垂直な回転軸の回りに移動ステージ３３２を回転させる回転駆動部、および、移動ステージ３３２を揺動させる揺動駆動部を更に備えてもよい。これにより、移動ステージ３３２の傾斜角度を調整し、移動ステージ３３２を固定ステージ３２２に対して平行にすると共に、移動ステージ３３２に保持されたウエハＷを回転させて、ウエハＷの位置合わせ精度を向上させることができる。
　積層制御部１５０は、顕微鏡３２４、３３４の焦点を相互に合わせたり共通の指標を観察させたりすることにより、顕微鏡３２４、３３４を相互に予め較正しておく。これにより、積層部３００における一対の顕微鏡３２４、３３４の相対位置が測定される。次に、再び図９を参照すると、積層部３００においては、ウエハＷの各々に形成されたアライメントマーク２１８を検出する（ステップＳ１５）。
　図１１は、ステップＳ１５における積層部３００の動作を説明する図である。ステップＳ１５において、積層制御部１５０は、Ｘ方向駆動部３３１およびＹ方向駆動部３３３を動作させて、顕微鏡３２４、３３４によりウエハＷの各々に設けられたアライメントマーク２１８のうち、第２の個数のアライメントマーク２１８を検出させる。第２の個数は、例えば、１０個以下の個数としてもよい。本実施形態において、計測装置１００で計測したウエハＷのアライメントマーク２１８の位置情報により、事前にウエハＷの線形歪みおよび非線形歪みを把握できている。したがって、ステップＳ１５では、積層部３０の座標系に対するウエハＷの位置、すなわちシフトと回転を把握するのに必要な計測点数のみを確保できればよく、したがって、ステップＳ１５で計測するウエハＷのアライメントマーク２１８の第２の個数は、計測装置１００で計測するウエハＷのアライメントマーク２１８の第１の個数より少なくてもよい。
　こうして、相対位置が既知である顕微鏡３２４、３３４でウエハＷのアライメントマーク２１８の位置情報を検出することにより、積層制御部１５０は、ウエハＷの相対位置を算出して、移動ステージ３３２の移動量を算出する（ステップＳ１６）。すなわち、積層部３００においては、対応する回路領域２１６が互いに重なり合うように、移動ステージ３３２の移動量を算出する。なお、積層制御部１５０は、移動ステージ３３２が傾斜しており傾斜角度の調整が必要な場合には傾斜角度の調整量も算出する。以上のように、本実施形態における顕微鏡３２４、３３４は、ウエハＷを位置合わせするための移動ステージ３３２の移動量を示す第２情報を出力する第２計測部として機能する。
　ステップＳ１６において算出する移動ステージ３３２の移動量は、ウエハＷの複数のアライメントマーク２１８の位置を多点計測して統計処理するＥＧＡ演算を実行することにより算出することができる。
　再び図９を参照する。次に、積層制御部１５０は、図１２に示すように、ステップＳ１５で算出した移動量に基づいて移動ステージ３３２を移動させて、ウエハＷを位置合わせする（ステップＳ１７）。図１３は、位置合わせされた状態のウエハＷおよびウエハホルダＷＨの状態を示す図である。
　再び図９を参照する。次に、積層制御部１５０は、図１４に示すように、Ｚ方向駆動部３３５により移動ステージ３３２を上昇させ、位置合わせされたウエハＷを互いに接触させて、ウエハＷの積層を開始する（ステップＳ１８）。図１５は、積層が開始された状態のウエハＷおよびウエハホルダＷＨの状態を示す図である。
　図１５に示すように、ステップＳ１８において接触した時点では、平坦な一方のウエハＷと、湾曲した他方のウエハＷは、一部分で接触する。これにより、図中に点線Ｃで囲って示すように、ウエハＷの略中央に、ウエハＷが部分的に積層された積層の起点が形成される。
　続いて、図１６に示すように、ウエハＷの一部が接触した後、積層制御部１５０は、固定ステージ３２２におけるウエハホルダＷＨによるウエハＷの保持を解除する。これにより自由になった図中上側のウエハＷは、それ自体の重量と、活性化されたウエハＷ自体の分子間力とにより、積層された領域を自律的に拡大し、やがて、全面で積層される。こうして、積層部３００において、ウエハＷによる積層体２３０が形成される。
　積層体２３０において、図中下側のウエハＷは、ステップＳ１８以降の積層過程を通じて、保持面２２５が湾曲したウエハホルダＷＨに保持され続けている。よって、ウエハホルダＷＨにより補正された状態でウエハＷに積層されるので、ウエハＷ相互の倍率差等が補正される。
　なお、上記のようにウエハＷの接触領域が拡大していく過程で、積層制御部１５０は、ウエハホルダＷＨによるウエハＷの保持の一部または全部を解除してもよい。また、固定ステージ３２２によるウエハホルダＷＨの保持を解除してもよい。ウエハＷの保持を解除する場合、接触領域の拡大過程で、上側のウエハＷからの引っ張り力により、下側のウエハＷがウエハホルダＷＨから浮き上がって湾曲する。これにより、下側のウエハＷの表面が伸びるように形状が変化するので、この伸び量の分、上側のウエハＷの表面の伸び量との差が小さくなる。
　したがって、二つのウエハＷ間の異なる変形量に起因する位置ずれが抑制される。ウエハホルダＷＨによる保持力を調整することにより、ウエハホルダＷＨからのウエハＷの浮き上がり量を調整することができるので、複数のウエハホルダＷＨに予め設定された補正量と実際に必要となる補正量との間に差が生じた場合には、このウエハホルダＷＨの保持力の調整により、差分を補うことができる。
　更に、固定ステージ３２２に保持されたウエハＷを解放せずに、移動ステージ３３２に保持されたウエハＷを解放することにより、ウエハＷの積層を進行させてもよい。更に、固定ステージ３２２および移動ステージ３３２の双方においてウエハＷを保持したまま、固定ステージ３２２および移動ステージ３３２を近づけていくことにより、ウエハＷを積層させてもよい。
　ウエハＷによる積層体２３０が形成されたら、顕微鏡３２４、３３４によって、積層体２３０を形成するウエハＷに形成された複数のアライメントマーク２１８を検出し、アライメントマーク２１８の位置情報を取得する。取得されたウエハＷの複数のアライメントマーク２１８の位置情報に基づいてＥＧＡ演算を行うことにより、ウエハＷの積層時歪みの線形成分および非線形成分を算出することできる（ステップＳ１９）。このときに観察されるアライメントマーク２１８の位置情報は、ウエハＷの初期歪みの成分および積層時歪みの成分を含むものであるため、計測装置１００で計測したウエハＷの初期歪みの成分を減算することにより、ウエハＷの積層時歪みの成分を算出することができる。積層制御部１５０は、算出したウエハＷの積層時歪みの線形成分および非線形成分の情報を、第３情報として制御装置９００に送信する。以上により、図３のステップＳ０３における、ウエハＷの積層時歪みの計測ステップが終了する。
　図３のステップＳ０３が終了したら、ステップＳ０４に進み、ウエハＷの補正量を算出する。以降、図１７から図１９を用いて図３のステップＳ０４における、ウエハＷの補正量の算出のステップの詳細を説明する。
　図１７は、本実施形態におけるウエハＷの補正量を算出する手順を示すフローチャートである。図１７は、図３のステップＳ０４の詳細を示している。図１７におけるステップＳ２１において、制御装置９００は、計測制御部６０から、ウエハＷの初期歪みの線形成分および非線形成分の情報を受信する。続いて、ステップＳ２２において、制御装置９００は、積層制御部１５０から、ウエハＷの積層時歪みの線形成分および非線形成分の情報を受信する。
　続いて、ステップＳ２３において、制御装置９００は、ウエハＷの初期歪みの非線形成分の情報と、積層時歪みの非線形成分の情報と、ウエハＷのサイズ等を示す設計情報とを用いて、当該ウエハＷの歪みの非線形成分を統合した情報を生成する。図１８は、本実施形態におけるウエハＷの歪みの非線形成分を統合した情報を模式的に示す非線形ベクトル図９０１である。図１８において、ウエハＷには、矢印方向に矢印の長さに相当する大きさの歪みが発生していることを示している。
　続いて、ステップＳ２４において、制御装置９００は、非線形成分を統合した情報に基づいて、当該ウエハＷを補正すべき形状を示す形状情報を生成する。図１９は、本実施形態におけるウエハＷの歪みの非線形成分を補正するための形状情報を模式的に示す立体図９０２である。立体図９０２において、ウエハＷのＺ方向（ウエハＷ平面に直交する方向）の歪みの大きさが示されている。
　続いて、ステップＳ２５において、制御装置９００は、生成した形状情報に基づいて、ウエハＷの歪みの非線形成分を補正するために駆動するアクチュエータの駆動量を計算する。ウエハＷの歪みの非線形成分を補正するためのアクチュエータの動作の詳細については、後述する。以上により、図３におけるステップＳ０４の、ウエハＷの補正量の算出のステップが終了する。続いて、図３におけるステップＳ０５の、ウエハＷを積層するステップへと進む。
　図２０は、本実施形態におけるウエハＷの積層の手順を示すフローチャートである。図２０は、図３におけるステップＳ０５の、ウエハＷを積層するステップの詳細を示している。図２０におけるステップＳ１２からＳ１８は、図９におけるステップＳ１２からＳ１８と同じであるため、説明を省略する。
　図２０のステップＳ３１において、積層制御部１５０は、ホルダストッカ４００からウエハホルダＷＨを選択し、選択したウエハホルダＷＨを搬送部１４０によって予め積層部３００の内部に搬入してセットする。このときに選択するウエハホルダＷＨは、ウエハＷの線形歪みによるウエハＷ間の位置ずれを補正することを目的として選択される。積層制御部１５０は、制御装置９００から、ステップＳ０１で計測されたウエハＷの初期歪みの線形成分の情報と、積層時歪みの線形成分の情報とを受信して、当該情報に基づいて、ウエハＷの線形成分の歪みを補正するために適したウエハホルダＷＨをホルダストッカ４００から選択する。これにより、ウエハホルダＷＨによって、ウエハＷの歪みの内の線形成分を補正することができる。
　図２０のステップＳ３２において、図１７のステップＳ２５において計算したアクチュエータの駆動量に基づいて、アクチュエータを駆動してウエハＷの歪みの非線形成分を補正する。以降、図２１から図２３を用いて、ウエハＷの歪みの非線形成分の補正の詳細について説明する。図２０のステップＳ３２は、図９におけるステップＳ１４とステップＳ１５の間に行われる。
　図２１は、本実施形態におけるウエハＷの歪みの非線形成分を補正する場合に使用できる基板補正装置６０１の模式的断面図である。基板補正装置６０１は、積層部３００の移動ステージ３３２に組み込んで使用され、積層装置２００内のウエハＷの一方を補正する。基板補正装置６０１は、ウエハＷを変形させる吸着面の形状を作った状態でウエハＷを吸着することにより、ウエハＷを変形させ、ウエハＷの歪みの非線形成分を補正する。
　基板補正装置６０１は、基部６１１、複数のアクチュエータ６１２、および吸着部６１３を有する。基部６１１は、アクチュエータ６１２を介して吸着部６１３を支持する。吸着部６１３は、真空チャック、静電チャック等の吸着機構を有し、移動ステージ３３２の上面を形成する。吸着部６１３は、搬入されたウエハホルダＷＨを吸着して保持する。なお、図２１において図示していないが、下のウエハＷを保持するウエハホルダＷＨは図８に示される中凸の形状を有している。
　アクチュエータ６１２は、吸着部６１３の下方で吸着部６１３の下面に沿って複数配されている。また、複数のアクチュエータ６１２は、積層制御部１５０の制御の下で、外部からポンプ６１５およびバルブ６１６を通じて作動流体が供給されることにより個別に駆動する。これにより複数のアクチュエータ６１２は、移動ステージ３３２の厚さ方向すなわちウエハＷの重ね合わせ方向に、個々に異なる伸縮量で伸縮して、吸着部６１３の結合された領域を上昇または下降させる。
　また、複数のアクチュエータ６１２は、それぞれリンクを介して吸着部６１３に結合される。吸着部６１３の中央部は、支柱６１４により基部６１１に結合される。基板補正装置６０１においてアクチュエータ６１２が動作した場合、アクチュエータ６１２が結合された領域毎に吸着部６１３の表面が厚さ方向に変位する。
　図２２は、本実施形態における基板補正装置６０１の模式的平面図であり、基板補正装置６０１におけるアクチュエータ６１２のレイアウトを示す図である。基板補正装置６０１において、アクチュエータ６１２は、支柱６１４を中心として放射状に配される。また、アクチュエータ６１２の配列は、支柱６１４を中心とした同心円状ともとらえることができる。アクチュエータ６１２の配置は図示のものに限られず、例えば格子状、渦巻き状等に配置してもよい。これにより、ウエハＷを、同心円状、放射状、渦巻き状等に形状を変化させて補正することもできる。
　図２３は、本実施形態における基板補正装置６０１の動作を説明する図である。図示のように、バルブ６１６を個別に開閉することによりアクチュエータ６１２を伸縮させて、吸着部６１３の形状を変化させることができる。よって、吸着部６１３がウエハホルダＷＨを吸着しており、且つ、ウエハホルダＷＨがウエハＷを保持している状態であれば、吸着部６１３の形状を変化させることにより、ウエハホルダＷＨおよびウエハＷの形状を変化して湾曲させることができる。
　図２２に示した通り、アクチュエータ６１２は、同心円状、即ち、移動ステージ３３２の周方向に配列されていると見做すことができる。よって、図２２に点線Ｍで示すように、周毎のアクチュエータ６１２をグループにして、周縁に近づくほど駆動量を大きくすることにより、吸着部６１３の表面において中央を隆起させて、球面、放物面、円筒面等の形状に変化させることができる。また、図２２に点線Ｎで示すアクチュエータ６１２をグループにして周縁に近づくほど駆動量を大きくするように駆動量を制御してもよい。
　これにより、湾曲したウエハホルダＷＨにウエハＷを保持させた場合と同様に、ウエハＷを、球面、放物面等に倣って形状を変化させて湾曲させることができる。よって、基板補正装置６０１においては、図２３中に一点鎖線で示すウエハＷの厚さ方向の中心部Ｂに比較すると、ウエハＷの図中上面では、ウエハＷの表面が面方向に拡大するように形状を変化させる。
　また、ウエハＷの図中下面においては、ウエハＷの表面が面方向に縮小するように形状を変化させる。更に、複数のアクチュエータ６１２の伸縮量を個別に制御することにより、円筒面等の他の形状の他、複数の凹凸部を含む非線形状にウエハＷの形状を変化させて湾曲させることもできる。以上のように、基板補正装置６０１のアクチュエータ６１２の駆動量を個別に制御することにより、ウエハＷの歪みの非線形成分を補正することができる。以上により、図２０のステップＳ３１における、ウエハＷの歪みの非線形成分を補正するステップが終了する。歪みの非線形成分が補正されたウエハＷは、その後積層される（Ｓ１８）。
　以上のように、本実施形態における基板処理システム１０００によれば、ウエハＷが積層装置２００に搬入される前に、ウエハＷの第１の個数のアライメントマーク２１８を計測することによりウエハＷの初期歪みを計測する。そして、ウエハＷの初期歪みの情報と、積層時歪みの情報とに基づいてウエハＷの歪みに対する補正量または歪みによりウエハＷ間に生じる位置ずれを算出し、アクチュエータ６１２によりウエハＷの歪みまたは歪みにより生じるウエハＷ間の位置ずれを補正する。これにより、積層装置２００においてウエハＷの歪みを計測する必要がなくなり、積層装置２００ではウエハＷの位置合わせのために第１の個数よりも少ない第２の個数のアライメントマーク２１８を計測すればよく、積層装置２００において計測すべきウエハＷのアライメントマーク２１８の数を削減することができる。
　上記実施形態では、ウエハＷの歪みの線形成分をウエハホルダＷＨを用いて補正し、ウエハＷの歪みの非線形成分をアクチュエータ６１２を制御することにより補正したが、これに限らず、ウエハＷの歪みの線形成分と非線形成分の双方をウエハホルダＷＨを用いて補正してもよい。この場合、ウエハＷの非線形成分の歪みでウエハホルダＷＨで補正しきれない分について、基板補正装置６０１のアクチュエータ６１２を用いて補足的に補正してもよい。さらに、ウエハＷの線形成分の歪みを、基板補正装置６０１のアクチュエータ６１２を用いて補足的に補正してもよい。アクチュエータ６１２およびウエハホルダＷＨは、それぞれウエハＷ間の位置ずれを補正する補正部を担い、ウエハＷを変形させる変形部でもある。
　上記実施形態では、実際に積層した積層体２３０のウエハＷのアライメントマーク２１８を顕微鏡３２４、３３４で観察することによりウエハＷの積層時歪みを計測したが、これに限らず、計測装置１００で計測したウエハの初期歪みの情報に基づいて、ウエハＷの積層時歪みをシミュレーションにより推測してもよい。これにより、ウエハＷの積層時歪みを実際に計測する処理を省略することができる。また、ウエハＷの最初の接合時（積層時歪みを計測するための接合）における歪み補正では、蓄積された過去のデータを参照して補正してもよい。
　上記実施形態では、計測装置１００は、第１の個数のアライメントマーク２１８を計測した。しかしながら、例えば、ウエハＷ上のアライメントマーク２１８のうち非線形成分の歪みが生じる範囲のアライメントマーク２１８のみを計測してもよい。ウエハＷ上で非線形成分の歪みが生じる範囲は、予め算出して機械学習しておいてもよい。また、ウエハＷ上で非線形歪みの再現性が悪い箇所（毎回ウエハＷのチェックする必要のある箇所）のアライメントマーク２１８のみを計測してもよい。さらに、基板補正装置６０１の補正能力（例えば、アクチュエータ式で補正できる形状）に応じて、計測するアライメントマーク２１８の選択をしてもよい。計測するアライメントマーク２１８は、基板補正装置６０１のアクチュエータ６１２や吸着部６１３の数および位置に応じて決定してもよい。この場合、アクチュエータ６１２や吸着部６１３の中心とその周囲や、アクチュエータ６１２の駆動による影響を受ける範囲などを考慮して決定してもよい。さらに、計測するアライメントマーク２１８の数を、ウエハ上で全体的に均等に間引いてもよい。
　上記実施形態では、ウエハＷの初期歪みの情報と、積層時歪みの情報とに基づいてウエハＷの歪みに対する補正量を算出したが、これに限らず、ウエハＷの初期歪みの情報のみに基づいてウエハＷの歪みに対する補正量を算出してもよい。また、予想される積層時歪みの変動量（事前のウエハＷの製造情報や、ウエハＷの反り量から、積層時歪みの変動量を予想する）を利用して、ウエハＷの歪みに対する補正量を算出してもよい。また、補正する歪みの成分は、倍率非線形成分以外に、直交成分（線形成分）でもよい。
　上記実施形態において、積層制御部１５０は、移動ステージ３３２の移動量を算出するにあたり、図２０のステップＳ３１において選択するウエハホルダＷＨの形状を考慮してもよい。
　上記実施形態において、基板補正装置６０１の駆動、ウエハホルダＷＨの積層装置２００への搬入、ウエハＷの積層装置２００への搬入、基板補正装置６０１による吸着保持の順序は様々な順序で行ってよい。例えば、以下のような順序を行ってよい。
　１．例えば、基板補正装置６０１の吸着面が平坦な状態で基板補正装置６０１上にウエハホルダＷＨを吸着保持し、続いて基板補正装置６０１を駆動して吸着面の形状を作ることにより、基板補正装置６０１の吸着面とウエハホルダＷＨとの間の摩擦力によりウエハホルダＷＨを変形させ、その後、ウエハＷを積層装置２００に搬入し、ウエハホルダＷＨでウエハＷを吸着させることにより、ウエハＷをウエハホルダＷＨの形状に倣って変形させてもよい。
　２．予め基板補正装置６０１を駆動して吸着面の形状を作った状態でウエハホルダＷＨを積層装置２００に搬入して吸着保持することにより吸着面の形状に倣ってウエハホルダＷＨを変形させ、最後にウエハＷを搬入してウエハホルダＷＨで吸着することにより、ウエハＷをウエハホルダＷＨの形状に倣って変形させてもよい。
　３．予め基板補正装置６０１を駆動して吸着面の形状を作った状態で、ウエハホルダＷＨで吸着したウエハＷを積層装置２００に同時に搬入し、基板補正装置６０１でウエハホルダＷＨを吸着保持することにより、ウエハＷおよびウエハホルダＷＨの両方を吸着面の計上に倣って変形させてもよい。
　４．基板補正装置６０１の吸着面が平坦な状態で、ウエハホルダＷＨで吸着したウエハＷを積層装置２００に搬入し、基板補正装置６０１でウエハホルダＷＨを吸着保持し、続いて基板補正装置６０１を駆動して吸着面の形状を作ることにより、基板補正装置６０１の吸着面とウエハホルダＷＨとの間の摩擦力によりウエハＷ及びウエハホルダＷＨを変形させ、ウエハホルダＷＨおよびウエハＷの形状を補正してもよい。
　尚、上記３．および４．において、ウエハＷおよびウエハホルダＷＨを変形させた後、ウエハホルダＷＨへのウエハＷの吸着を解除することにより、ウエハＷの変形を一旦解除し、ウエハＷをウエハホルダＷＨに再度吸着させてもよい。
　また、上記２．および３．のように、基板補正装置６０１の吸着面の形状を作った状態でウエハＷを積層装置２００に搬入する場合、計測装置１００で計測したウエハＷの歪みの非線形成分に関する情報と、積層装置２００内で計測したウエハＷの複数のアライメントマーク２１８の位置情報に基づいてＥＧＡ演算を行ってよい。
　上記実施形態において、複数のウエハＷを、１セット目、２セット目・・・Ｘセット目と連続して接合する場合における、ウエハＷの歪みに対する補正量の算出方法は、下記の（１）から（３）の方法がある。
（１）まず１セット目を積層し、積層装置２００によって求めた１セット目のウエハＷの積層時歪みの非線形成分と計測装置１００によって求めた２セット目のウエハＷの初期歪みの非線形成分と、から、２セット目のウエハＷの歪みの補正量を算出する。
（２）計測装置１００によって求めた１セット目のウエハＷの初期歪みの非線形成分と、同一品種または類似の品種のウエハの過去のデータから推定したウエハＷの積層時歪みの非線形成分とから、１セット目のウエハＷの歪みの補正量を算出する。
（３）計測装置１００によって求めた１セット目のウエハＷの初期歪みの非線形成分および線形成分から、ウエハＷの積層時歪みの非線形成分を推定し、両者を用いて１セット目のウエハＷの歪みの補正量を算出する。
　図２４は、積層型の半導体装置の製造方法をフローチャートに示したものである。この製造方法はＳ１００、Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１０８の工程を有する。半導体装置は、例えば、裏面照射型撮像素子のような撮像素子や、フラッシュメモリのようなメモリなどの電子部品である。半導体装置は、例えば、画素が配された画素基板と、増幅回路、画像処理回路、制御回路などの処理回路が配された処理基板とが積層された積層体をダイシングして得られたチップ部品（電子部品）である。なお積層型半導体装置は、裏面照射型撮像素子に限られず、例えば、メモリ基板とロジック基板とを積層しダイシングして得られた演算処理素子等であってもよい。
　Ｓ１００：複数の半導体装置が形成されたウエハＷを所定の枚数だけ準備するウエハ準備工程である。本工程では、図２に関して説明した通り、半導体露光装置を用いてマスク上の回路パターンをレジストが塗布されたウエハ上に縮小投影し、レジストを現像した後にエッチングや不純物の熱拡散処理を行って回路素子が形成されたウエハＷを得る。
　Ｓ１０２：互いに重ね合わせるウエハＷの少なくとも一方の歪みまたは歪みによりウエハＷ間に生じる位置ずれを補正する補正工程である。本工程では、図３から図２３に関して説明した補正を行う。例えば、図３のＳ０１からＳ０４、図１７のＳ２１からＳ２５、図２０のＳ３１からＳ３２の工程を行う。
　Ｓ１０４：互いに重ね合わせるべきウエハＷの間を位置合わせするアライメント工程である。本工程では、図３から図２３に関して説明した位置合わせを行う。例えば、図３のＳ０５、図２０のＳ１５からＳ１７の工程を行う。
　Ｓ１０６：アラインメントされたウエハＷを積層する積層工程である。本工程では、図３から図２３に関して説明した積層を行い積層体２３０を得る。例えば、図３のＳ０５、図２０のＳ１８の工程を行う。積層体２３０は、ロボットアームにより積層装置２００から不図示の電極接合実施部に搬送される。
　Ｓ１０８：互いに重ね合わされたウエハ上の接続端子どうしを接合する電極接合工程である。本工程では、位置合わせされ、かつ積層された積層体２３０が、アニール炉に搬入されて加熱処理される。所定の熱を所定の時間与えることにより、ウエハＷ上の接続端子（金属バンプとパッド、金属バンプと金属バンプ）が接合される。なお、ステップＳ１０６とＳ１０８とをまとめて接合工程と呼ぶ場合がある。また、ステップＳ１０６で接合強度および電気的な接続が充分に得られる場合にはステップＳ１０８を省略してもよい。
　以上の補正工程（Ｓ０１２）、アライメント工程（Ｓ１０４）、積層工程（Ｓ１０６）、電極接合工程（Ｓ１０８） は、積層すべきウエハＷの数（前述した所定の枚数）と同じ回数だけ繰り返される。場合によっては、積層接合後に、積層体２３０を研削、研磨又はエッチングにより薄層化する工程などが加えられる。これによって、所定の枚数のウエハを積層してなる積層体２３０が得られる。
　Ｓ１１０：所定の枚数のウエハＷを積層してなる積層体２３０から、個々の半導体装置を分離しながら切り出すダイシング工程である。本工程では、ウエハレベルで積層接合されたウエハＷをスクライブライン２１２に従って切断し、回路領域２１６ごとにチップとして切り出す。切断は通常、ダイシングブレードを用いて切断するダイシングソー方式、レーザ光線によりウエハ表面を溶融させて割る方式、ダイヤモンドカッタにより切断ラインを引いて割る方法が採られている。その中でも特にダイシングソー方式は、積層体２３０をチップに分離する方式として好ましい。このようにして切り出された個々のチップが、積層型の半導体装置である。
　尚、上記実施形態において、計測装置１００が、基準座標系を持っており、その基準座標系におけるウエハＷのアライメントマーク２１８の絶対座標を計測してもよい。計測装置１００は、アライメントマーク２１８以外に、ウエハＷの他のマークの絶対座標を検出してもよい。
　計測対象が積層体である場合は、計測装置１００は、積層体を構成する複数のウエハＷの少なくとも一つのウエハＷのアライメントマーク２１８の絶対座標を計測して、位置情報を算出してもよい。計測装置１００は、算出したアライメントマーク２１８の位置情報を、その積層体の少なくとも一つのウエハＷにパターンを露光する露光装置に送ってよく、露光装置は、受け取った位置情報に基づいて露光処理を行ってもよい。
　計測装置１００で計測した積層体の計測結果に関する情報を、その後に接合する別の複数のウエハＷの少なくとも一つにパターンを露光する露光装置に計測装置１００から送ってよく、露光装置は、送られた情報に基づいて当該ウエハＷに露光処理をしてもよい。
　上記のように積層体の計測情報を、当該積層体に更に露光処理する露光装置にフィードフォワードする場合も、その後に接合するウエハＷに露光処理する露光装置にフォードバックする場合も、計測装置１００から露光装置に送る情報は、アライメントマーク２１８の位置情報に限られず、他にも、設計値からのマークの位置ずれ情報、積層された複数のウエハＷ間の位置ずれ情報、および、積層された複数のウエハＷの少なくとも一つの歪みや反り等に関する情報、のうちの少なくとも１つを含んでいてもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
　６０　計測制御部、１００　計測装置、１０１　計測ユニット、１０２　ウエハスライダ、１０３　駆動システム、１０４　計測制御部、１１０　筐体、１２０、１３０　ウエハカセット、１４０　搬送部、１５０　制御部、２００　積層装置、２１２　スクライブライン、２１４　ノッチ、２１６　回路領域、２１８　アライメントマーク、２２５　保持面、２３０　積層体、３００　積層部、３０１　床面、３１０　枠体、３１２　底板、３１４　支柱、３１６　天板、３２２　固定ステージ、３２４、３３４　顕微鏡、３３１　Ｘ方向駆動部、３３２　移動ステージ、３３３　Ｙ方向駆動部、３３５　Ｚ方向駆動部、４００　ホルダストッカ、５００　プリアライナ、６００　活性化装置、６０１　補正装置、６１１　基部、６１２　アクチュエータ、６１３　吸着部、６１４　支柱、６１５　ポンプ、６１６　バルブ、１０００　基板処理システム、Ｗ　ウエハ、ＷＨ　ウエハホルダ

Claims (26)

  1. 　外部で計測された第１基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部と、
    　前記第１基板に接合される第２基板を保持するステージと、
    を備え、
    　前記ステージは、前記第２基板を変形させる変形部を有し、
    　前記変形部は、前記第１情報に基づいて制御される、
    　基板補正装置。
  2. 　前記第１基板を保持する保持面を有する保持部材を備え、
    　前記第１基板と前記第２基板が接合されるときに、前記保持部材への前記第１基板の保持が解除される請求項１に記載の基板補正装置。
  3. 　前記変形部は、前記第２基板を部分的に変形可能である請求項１または２に記載の基板補正装置。
  4. 　前記変形部は、前記第２基板に沿って配置された複数のアクチュエータを有する請求項１から３のいずれか１項に記載の基板補正装置。
  5. 　外部で計測された第１基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部と、
    　前記第１基板の複数のアライメントマークの位置情報を計測し、前記位置情報に基づく第２情報を出力する計測部と、
    　前記第１基板に接合される第２基板を保持するステージと、
    　前記ステージに保持された前記第２基板を変形させる変形部と、
    　前記第１情報に基づいて前記変形部を制御し、前記第２情報に基づいて前記第１基板と前記第２基板とを位置合わせする制御部と、
    　を備える基板補正装置。
  6. 　外部で計測された基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部と、
    　前記基板を保持するステージと、
    　前記ステージに保持された前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部と、
    　前記第１情報に基づいて前記補正部を制御する制御部と、
    　を備える、基板補正装置。
  7. 　前記ステージに前記基板を載置した状態で、前記基板の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する計測部をさらに備え、
    　前記制御部は、前記第２情報に基づいて前記基板と前記他の基板とを位置合わせする請求項６に記載の基板補正装置。
  8. 　前記計測部で計測する前記複数のアライメントマークの個数は、外部で計測された前記複数のアライメントマークの個数よりも少ない請求項７に記載の基板補正装置。
  9. 　前記制御部は、前記計測部により計測された前記第２情報に基づいて、前記基板と前記他の基板の位置合わせに用いられるパラメータを設定する、請求項７または８に記載の基板補正装置。
  10. 　前記第１情報は、前記基板の歪みの線形成分および非線形成分の情報を含む、請求項６から９のいずれか１項に記載の基板補正装置。
  11. 　前記制御部は、前記基板を前記他の基板に積層するときに前記基板および前記他の基板の少なくとも一方に発生する歪みに関する第３情報に基づいて前記補正部を制御する請求項６から１０のいずれか１項に記載の基板補正装置。
  12. 　第１計測部は、前記基板上のアライメントマークのうち、前記基板および前記他の基板の少なくとも一方に発生する非線形成分の歪みによる位置ずれが生じる範囲のアライメントマークの位置情報を計測する、請求項６から１１のいずれか１項に記載の基板補正装置。
  13. 　前記基板を保持する保持面を有する保持部材をさらに備え、
    　前記保持面は、中央が前記基板に向かって隆起した凸形状を有する、請求項１０から１２のいずれか１項に記載の基板補正装置。
  14. 　前記基板を保持する保持面を有する保持部材をさらに備え、
    　前記保持面は、周方向で高さが異なる領域を有する、請求項１０から１３のいずれか１項に記載の基板補正装置。
  15. 　前記補正部は、前記基板の一面に複数個配置されたアクチュエータである、請求項６から１４のいずれか１項に記載の基板補正装置。
  16. 　請求項６から１５のいずれか１項に記載の基板補正装置と、
    　前記基板を他の基板に積層する積層部と、
    　を備える、基板積層装置。
  17. 　第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する第１計測部と、
    　第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部と、
    　前記第１情報に基づいて前記補正部を制御する制御部と、
    　を備える、基板処理システム。
  18. 　前記第１計測部で計測する前記アライメントマークの個数よりも少ない個数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する第２計測部を備え、
    　前記制御部は、前記第１情報に基づいて前記補正部を制御するとともに、前記第２情報に基づいて前記基板と他の基板とを位置合わせを制御する請求項１７に記載の基板処理システム。
  19. 　第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する第１計測部と、
    　第２ステージに保持した前記基板の複数のアライメントマークの位置情報を計測し、前記位置情報に基づく第２情報を出力する第２計測部と、
    　前記第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部と、
    　前記第１情報に基づいて前記補正部を制御する制御部と、
    を備え、
    　前記第２計測部で計測する前記アライメントマークの個数は、前記第１計測部で計測する前記アライメントマークの個数よりも少ない基板処理システム。
  20. 　第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第１情報を出力する計測部と、
    　第２ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正部と、
    　前記第１情報に基づいて前記補正部を制御する制御部と、
    を備え、
    　前記計測部は、基準座標系を持っており、前記基準座標系における前記アライメントマークの絶対座標を計測する、基板処理システム。
  21. 　基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得段階と、
    　ステージに保持した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正段階と、
    　前記第１情報に基づいて前記補正段階を制御する制御段階と、
    　を含む、基板補正方法。
  22. 　前記ステージに前記基板を載置した状態で、前記基板の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく第２情報を出力する計測段階をさらに含み、
    　前記制御段階では、前記第２情報に基づいて前記基板と前記他の基板とを位置合わせする請求項２１に記載の基板補正方法。
  23. 　前記計測段階で計測する前記複数のアライメントマークの個数は、外部で計測された前記複数のアライメントマークの個数よりも少ない請求項２２に記載の基板補正方法。
  24. 　第１ステージに載置された基板上の複数のアライメントマークの位置情報を計測し、計測した前記位置情報に基づく情報を出力する計測段階と、
    　第２ステージに載置した前記基板と、前記基板に接合される他の基板との位置ずれを補正する補正段階と、
    　前記計測段階で取得した前記情報に基づいて前記補正段階を制御する制御段階と、
    　を含む、基板処理方法。
  25. 　請求項２１から２３のいずれか一項に記載の基板補正方法により補正された基板と、他の基板とを位置合わせするアライメント工程と、
    　前記基板と前記他の基板とを互いに接合して積層体を形成する接合工程と、
    　前記積層体を切断することにより複数の半導体装置を分離するダイシング工程と、
    を含む半導体装置の製造方法。
  26. 　外部で計測された基板上の複数のアライメントマークの位置情報に基づく第１情報を取得する取得部と、
    　前記基板を保持するステージと、
    　前記ステージに保持された前記基板を変形させる変形部と、
    　前記第１情報に基づいて前記変形部を制御する制御部と、
    　を備える、基板補正装置。
PCT/JP2023/003482 2022-02-10 2023-02-02 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法 WO2023153317A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380021229.0A CN118679551A (zh) 2022-02-10 2023-02-02 基板修正装置、基板层叠装置、基板处理系统、基板修正方法、基板处理方法以及半导体装置的制造方法
JP2023580213A JPWO2023153317A1 (ja) 2022-02-10 2023-02-02

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-019634 2022-02-10
JP2022019634 2022-02-10

Publications (1)

Publication Number Publication Date
WO2023153317A1 true WO2023153317A1 (ja) 2023-08-17

Family

ID=87564246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003482 WO2023153317A1 (ja) 2022-02-10 2023-02-02 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JPWO2023153317A1 (ja)
CN (1) CN118679551A (ja)
TW (1) TW202347429A (ja)
WO (1) WO2023153317A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
WO2017217431A1 (ja) * 2016-06-16 2017-12-21 株式会社ニコン 積層装置および積層方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2018221391A1 (ja) * 2017-05-29 2018-12-06 株式会社ニコン 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
WO2017217431A1 (ja) * 2016-06-16 2017-12-21 株式会社ニコン 積層装置および積層方法
WO2018012300A1 (ja) * 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2018221391A1 (ja) * 2017-05-29 2018-12-06 株式会社ニコン 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム

Also Published As

Publication number Publication date
TW202347429A (zh) 2023-12-01
JPWO2023153317A1 (ja) 2023-08-17
CN118679551A (zh) 2024-09-20

Similar Documents

Publication Publication Date Title
JP7494875B2 (ja) 基板重ね合わせ装置および基板処理方法
JP7416119B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
TWI750999B (zh) 積層裝置及積層方法
US20200091015A1 (en) Substrate bonding method, multilayer substrate manufacturing method, multilayer substrate manufacturing apparatus, and multilayer substrate manufacturing system
JP7147778B2 (ja) 積層基板の製造方法、および製造装置
KR102478503B1 (ko) 접합 방법 및 접합 장치
JP2024045175A (ja) 積層基板の製造方法および製造装置
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
KR102370325B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
KR20240140173A (ko) 기판 보정 장치, 기판 적층 장치, 기판 처리 시스템, 기판 보정 방법, 기판 처리 방법, 및 반도체 장치의 제조 방법
US12100667B2 (en) Apparatus for stacking substrates and method for the same
TWI850225B (zh) 位置對準方法及位置對準裝置
JP2022123934A (ja) 基板保持部材、積層装置、および基板保持方法
JP2022092953A (ja) 位置合わせ装置、位置合わせ方法、および位置合わせプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23752782

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023580213

Country of ref document: JP

Kind code of ref document: A