CN107204298A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107204298A
CN107204298A CN201710129004.3A CN201710129004A CN107204298A CN 107204298 A CN107204298 A CN 107204298A CN 201710129004 A CN201710129004 A CN 201710129004A CN 107204298 A CN107204298 A CN 107204298A
Authority
CN
China
Prior art keywords
closing line
capillary
group
gap
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710129004.3A
Other languages
English (en)
Inventor
佐野雄
佐野雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107204298A publication Critical patent/CN107204298A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的实施方式提供一种半导体装置的制造方法，能有效扩大在打线接合时产生接触等的接合线间的间隔。实施方式的半导体装置的制造方法包括以下步骤：使用插有接合线的毛细管，分别用接合线将多个第1接合部与多个第2接合部之间电连接；测定相邻接合线间的间隙；及在相邻接合线间的间隙为设定值以下的一组接合线间配置毛细管，使毛细管边与至少一条接合线接触边沿接合线的接线方向移动，扩大相邻接合线间的间隙。

Description

半导体装置的制造方法
[相关申请案]
本申请享有以日本专利申请案2016-53320号(申请日：2016年3月17日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法。
背景技术
NAND型闪速存储器等内置存储芯片的半导体存储装置中，小型化及高容量化快速发展。半导体存储装置这样的半导体装置中，为了兼顾小型化与高容量化，例如，应用如下构成：在电路基材上依次层叠多个存储芯片等半导体芯片，且用树脂层将这些半导体芯片密封。另外，关于电路基材的端子或半导体芯片的电极垫，形成间距的窄间距化不断发展。用接合线将这种电路基材的端子与半导体芯片的电极垫电连接时，相邻接合线间会产生接触，或者即使在打线接合时未产生接触，也会因线间隔变窄而容易由后续步骤的树脂密封步骤中的线偏移引起接合线间的接触。
打线接合步骤或树脂密封步骤等中，相邻接合线间产生接触的半导体装置会作为不良品处理，导致半导体装置的良率降低。虽提出了各种防止相邻接合线间的接触的技术，但如果使用附加的构造物，会导致半导体装置的制造成本或制造工时增加。另外，越使电路基材的端子或半导体芯片的电极垫的形成间距窄间距化，越容易产生接合线间的接触，所以线间接触的防止变得越来越困难。此外，还研究出利用可进行微细控制的检查装置等，由作业者手动扩大接合线间的间隔，但这种作业生产效率极低，不可避免地带来半导体装置的制造成本或制造工时的增加。
发明内容
本发明的实施方式提供一种半导体装置的制造方法，能有效扩大有可能在打线接合时产生接触、或者在后续步骤中产生接触的接合线间的间隔。
实施方式的半导体装置的制造方法包括以下步骤：使用插有接合线的毛细管，分别用接合线将多个第1接合部和多个第2接合部之间电连接，所述多个第1接合部设置在第1装置构成零件，所述多个第2接合部设置在第2装置构成零件；对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线，相邻的所述接合线间的间隙进行测定；选择测定出的所述相邻接合线间的间隙为设定值以下的一组接合线；及在所选择的所述一组接合线间，配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，而扩大所述一组接合线间的间隙。
附图说明
图1是表示实施方式的半导体制造装置的剖视图。
图2是表示图1所示的半导体制造装置中所使用的毛细管的一例的图。
图3是表示使用图1所示的半导体制造装置实施打线接合步骤的半导体零件的一例的图。
图4是表示图1所示的半导体制造装置的动作控制的第1例的流程图。
图5是表示使用图1所示的半导体制造装置进行线修复步骤的图。
图6是表示使用图1所示的半导体制造装置进行线修复步骤的图。
图7是表示使用图1所示的半导体制造装置进行线修复步骤的图。
图8是表示使用图1所示的半导体制造装置实施线修复步骤后的接合线的图。
图9是表示图1所示的半导体制造装置的动作控制的第2例的流程图。
图10是表示图1所示的半导体制造装置的动作控制的第3例的流程图。
图11是表示图1所示的半导体制造装置的动作控制的第4例的流程图。
图12是表示图1所示的半导体制造装置的动作控制的第5例的流程图。
图13是表示图1所示的半导体制造装置的动作控制的第5例的变化例的流程图。
具体实施方式
以下，参考附图对实施方式的半导体装置的制造方法进行说明。图1是表示实施方式的制造方法中使用的半导体制造装置的构成的图。图1所示的半导体制造装置(打线接合装置)1不仅实施打线接合动作(步骤)，即，分别用接合线将第1装置构成零件的多个第1接合部与第2装置构成零件的多个第2接合部电连接，还实施线修复动作(步骤)，即，当连接多个第1接合部与多个第2接合部的多条接合线中，相邻接合线间的间隙为设定值以下时扩大间隙。
图1所示的半导体制造装置1包括设置在X-Y平台2上的接合头3。在接合头3，安装有接合臂4。在接合头3的接合臂4的前端侧，配置有接合平台5。在接合平台5上，例如载置装有多个半导体芯片6的衬底7，作为接合零件。接合平台5能通过未图示的移动机构沿X-Y方向移动。
接合臂4构成为，由未图示的Z方向马达绕旋转中心驱动，其前端相对于作为接合面的半导体芯片6的垫面及衬底7的端子面呈弧状进行相接及分离动作。在接合臂4的前端，安装有毛细管8。接合头3构成为能利用X-Y平台2在沿接合面的面内(X-Y面内)自由移动。另外，接合臂4的前端及安装在接合臂4的前端的毛细管8构成为，能通过用Z方向马达驱动接合臂4而沿X-Y-Z方向自由移动。
毛细管8例如使用瓶颈形状的毛细管。如图2所示，毛细管8包括具有圆锥状前端部9的圆柱体，在其中心沿轴方向设置有贯通孔10。毛细管8的贯通孔10中插有接合线11。接合线11是由配置在接合头3上的线轴12供给。接合线11可使用金细线、银细线、铜细线等。接合臂4包括超声振子13，从超声振子13向毛细管8供给超声能量。
接合头3包括线夹14，所述线夹14固持插在毛细管8中的接合线11。线夹14位于毛细管8的上方，能与毛细管8一起沿X-Y-Z方向自由移动。线夹14还能单独沿Z方向移动。线夹14包括开合机构15，利用开合机构15对线夹14进行开合驱动。
在接合头3安装有作为拍摄部的相机(例如CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)图像传感器或CCD(Charge Coupled Device，电荷耦合器件)图像传感器)16，以获取半导体芯片6或衬底7等的图像、以及下述连接半导体芯片6与衬底7的接合线11的图像。构成为根据相机16所拍摄的图像，进行打线接合步骤时及线修复步骤时毛细管8在X-Y方向的定位，并且控制线修复步骤时毛细管8向X-Y方向的移动。半导体制造装置1的各部分的位置检测及动作是由控制部17控制。
作为使用实施方式的半导体制造装置1实施打线接合动作及线修复动作的接合零件，如图3所示，列举以下半导体零件：在作为第1装置构成零件的配线衬底或插入式衬底等电路衬底7上，装有作为第2装置构成零件的半导体芯片6。半导体芯片6包括沿外形边以特定间距形成的多个电极垫21。电路衬底7包括以与多个电极垫21对应的方式，以特定间距形成的多个接合垫22。接合零件中，也可使用引线框代替电路衬底7。
接合零件也可以是以下半导体零件：包括作为第1装置构成零件的第1半导体芯片、及作为第2装置构成零件层叠在第1半导体芯片上的第2半导体芯片。作为被层叠的第1及第2半导体芯片的例子，列举NAND型闪速存储器等的存储芯片。在层叠有多个存储芯片的半导体零件中，存储芯片的电极垫间、及电路基材的第1接合部(端子)与存储芯片的电极垫由接合线电连接。接合零件还可以是以下半导体零件：在作为第1半导体芯片的单层或层叠而成的多个存储芯片上，作为第2半导体芯片层叠有控制器芯片、接口芯片、逻辑芯片、RF(Radio Frequency，射频)芯片等系统LSI(Large Scale Integrated circuit，大规模集成电路)芯片等。
在如上所述的半导体零件中，电路衬底7的接合垫22与半导体芯片6的电极垫21由接合线23电连接。或者，第1半导体芯片的第1电极垫与层叠在第1半导体芯片上的第2半导体芯片的第2电极垫由接合线电连接。另外，如图3所示，连接接合垫21与电极垫22的接合线231产生弯曲或倾斜等，与相邻的接合线232接触，或者，即使未接触，相邻接合线231、232的间隙也在设定值以下时，例如进行接合线231的修复。通过这些步骤，制造目标半导体装置。
接着，对实施方式的半导体制造装置(打线接合装置)1的动作及步骤进行说明。首先，参考图4所示的流程图对半导体制造装置1的第1动作控制例进行叙述。另外，以下主要对用接合线23将电路衬底7的接合垫22与半导体芯片6的电极垫21电连接的情况进行说明，使用引线框代替电路衬底7时、或将第1半导体芯片的第1电极垫与第2半导体芯片的第2电极垫电连接时的动作及步骤也相同。
首先，实施打线接合步骤(S101)。在打线接合步骤之前，先利用相机16拍摄电路衬底7的接合垫22及半导体芯片6的电极垫21。根据该拍摄结果，识别接合垫22及电极垫21在X-Y方向的各位置。打线接合步骤及线修复步骤中的毛细管8的移动等是根据接合垫22及电极垫21的位置识别结果进行控制。
在打线接合步骤中，例如使毛细管8在第1接合垫22a上移动，且将形成在接合线11的前端的球连接于第1接合垫22a(球形接合)。从毛细管8抽出接合线11，同时使毛细管8以特定轨迹在第1电极垫21a上移动。将接合线11连接(针脚式接合)于第1电极垫21a后，用线夹14固持接合线11进行切断。由此，用第1接合线23a将第1接合垫22a与第1电极垫21a连接。对所有的接合垫22及电极垫21实施如上所述的打线接合步骤。
利用接合线23实现的接合垫22与电极垫21的接线结构并不限于上述接合结构(逆向(逆)接合)。接合结构也可以是以下结构(正向(正)接合)：将形成在接合线11的前端的球连接(球形接合)于电极垫21后，将接合线11连接(针脚式接合)于接合垫22。其中，通过逆向接合，能降低接合线23的回路高度，并且也能相对简化回路形状。
接着，通过利用相机16对连接接合垫22与电极垫21的所有接合线23进行拍摄，测定相邻接合线23间的间隔(余隙(clearance))(S102)。根据相邻接合线23间的余隙的测定结果，选择设定值以下的接合线23。相邻接合线23间的余隙的测定例如是根据接合线23的拍摄结果测量一接合线23偏离设定轨迹(虚拟线)的量，当该测量值为设定值以上时设定为需要修复的接合线23。另外，判断与当测量值为设定值以上时需要修复的接合线23相邻的接合线23中，在偏离设定轨迹的方向是否有相邻的接合线23。当在偏离设定轨迹的方向有相邻的接合线23时，选择测量值为设定值以上而需要修复的接合线23、与在偏离设定轨迹的方向相邻的接合线23，作为需要修复的一组接合线23。或者，也可直接测定相邻接合线23间的间隔，当间隙的最小值为设定值以下(包括接触(余隙＝零))时，选择它们作为需要修复的一组接合线23。
用来选择需要修复的接合线23的设定值(阈值)并不仅限于能判断出相邻接合线23间接触的值，也可设定为包括例如在后续步骤中相邻接合线23间的接触可能性高的值(间隔)。例如，一般来说，在打线接合步骤后，实施对半导体芯片6进行树脂密封的步骤。如果在半导体芯片6的树脂密封中使用转移成形，有可能会引起接合线的偏移(线偏移)，而导致相邻接合线间接触。也可以将这种后续步骤中接合线23间的接触可能性高的线间隔设为设定值(阈值)。如果在后续步骤中接合线23间无接触的可能性，也可仅选择能判断出相邻接合线23间接触的接合线23。
接着，使毛细管8在上述线间隔测定步骤中判定(选择)为需要修复的一组接合线23的附近移动(S103)，使毛细管8的前端部9边与该一组接合线23中的至少一条接触边沿接线方向移动，修复接合线23(S104)。线修复步骤中是使用图2所示的毛细管8的瓶颈结构的前端部9。接触接合线23的部分优选例如比前端部9的前端直径T大、且比瓶颈高度H低的部分。通过使用如上所述的部分，容易使毛细管8的前端部9边与连接于窄间距化不断发展的接合垫22与电极垫21间的接合线23接触边移动。
在线修复步骤中，如图5及图6所示，以毛细管8的前端部9位于所选择的一组接合线23中需要修复的接合线231与和其相邻的接合线232之间的方式，使毛细管8移动。如图5及图6所示，前端部9的配置位置例如是接近相邻电极垫21间的位置。毛细管8的移动是根据电极垫21的X-Y面内的位置识别结果及电极垫21的设定高度(半导体芯片6的接合等级(bond level))来实施。使毛细管8的前端部9从上述位置边与接合线231接触边沿接线方向朝接合垫22移动。
如图5所示，毛细管8的前端部9既可按扩大相邻的接合线231与接合线232之间的间隔的方式移动，换句话说边与两接合线231、232分别接触边移动，也可根据一接合线23的弯曲或倾斜等的变形方向，边与一接合线23接触边移动。毛细管8的前端部9的移动也可根据接合线23的变形模式进行调整。而且，前端部9既可仅沿与电路衬底7的接合面大致平行的部分移动(沿X-Y方向移动)，也可沿接合线23的立起部分移动到接合垫22附近(沿X-Y-Z方向移动)。
如图7所示，线修复步骤中的毛细管8的前端部9也可首先配置在电极垫21的附近位置，从该位置开始后从接合线23的立起部分沿与接合面大致平行的部分移动到电极垫21附近(沿X-Y-Z方向移动)。在该情况下，前端部9的包括Z方向在内的移动例如是根据接合线23的设定轨迹(设定回路形状)进行控制。而且，也可另行设置拍摄接合线23在Z方向的位置的相机，根据拍摄结果，控制前端部9的包括Z方向在内的移动。对判定为需要修复的所有接合线23实施这种线修复步骤。
通过实施上述线修复步骤，如图8所示，可扩大判定为需要修复的接合线231、232间的间隔。因此，可抑制打线接合步骤中产生的相邻接合线23间的接触、或者因后续步骤中产生的接合线23间的接触所导致的半导体装置良率的降低。接合线23间的接触容易在接合垫22或电极垫21的形成间距窄间距化的情况、及接合线23细线化的情况下产生。因此，包括实施方式的线修复步骤的半导体装置的制造方法在接合垫22的形成间距为100μm以下、进而为60μm以下，且电极垫21的形成间距为60μm以下的情况下效果显著。且在接合线23的直径为30μm以下、进而为20μm以下的情况下效果显著。
接着，参考图9所示的流程图对半导体制造装置1的第2动作控制例进行叙述。第2动作控制例包括在接合线23的修复步骤后再次测定相邻接合线23间的间隔的动作(步骤)。即，与第1动作控制例同样地，实施打线接合步骤(S201)、及相邻接合线23间的间隔(余隙)的测定步骤(S202)。接着，比较间隔的测定结果与设定值(阈值)，如果测定结果为设定值以下，选择为需要修复的接合线23(S203)。实施使毛细管8向判定(选择)为需要修复的接合线23附近移动的步骤(S204)、及利用毛细管8的前端部9修复该接合线23的步骤(S205)。
实施接合线23的修复步骤(S205)后，再次测定接合线23间的间隔(S202)。接着，比较间隔的测定结果与设定值(阈值)，反复进行接合线23的修复步骤，直到所有测定结果均超过设定值。通过实施以上步骤，即使相邻接合线23间的间隔经一次修复步骤未得到充分扩大，最终也可使所有相邻接合线23间的间隔为超过设定值的状态。因此，可使半导体装置的良率进一步提高。
接着，参考图10所示的流程图对半导体制造装置1的第3动作控制例进行叙述。第3动作控制例在接合线23的修复步骤之前，包括以下动作(步骤)：用线夹14固持接合线11使其上升，将接合线11的前端收纳在毛细管8内。实施打线接合步骤后，接合线11的前端从毛细管8的前端突出。如果在该状态下实施接合线23的修复步骤，有可能在突出部分产生弯曲等，会在下一打线接合步骤产生异常。对于上述情况，通过在接合线23的修复步骤之前将接合线11的前端收纳在毛细管8内，能防止突出部分的弯曲等。
即，与第2动作控制例同样地实施打线接合步骤(S301)、相邻接合线23间的间隔(余隙)的测定步骤(S302)、间隔的测定结果与设定值(阈值)的比较步骤(需要修复的接合线23的选择步骤)(S303)后，实施将接合线11的前端收纳在毛细管8内的步骤(S304)。接着，与第2动作控制例同样地，实施毛细管8的移动步骤(S305)、接合线23的修复步骤(S306)、及相邻接合线23间的间隔的再次测定步骤(S302)。反复进行接合线23的修复步骤，直到所有测定结果超过设定值。通过实施上述步骤，能不对打线接合步骤带来不良影响地，实施接合线23的修复步骤。
接着，参考图11所示的流程图对半导体制造装置1的第4动作控制例进行叙述。第4动作控制例包括在接合线23的修复步骤之后仅测定经修复的接合线23的间隔的动作(步骤)。如此，通过将修复步骤后的间隔测定对象限定为经修复的接合线23，能缩短间隔的再次测定所需的时间。
即，与第3动作控制例同样地实施打线接合步骤(S401)、相邻接合线23间的间隔的测定步骤(S402)、间隔的测定结果与设定值(阈值)的比较步骤(需要修复的接合线23的选择步骤)(S403)、毛细管8的移动步骤(S404)、及接合线23的修复步骤(S405)。之后，实施对经修复的接合线23的线间隔进行测定的步骤(S407)。反复进行接合线23的修复步骤，直到该测定结果超过设定值。通过实施上述步骤，能在缩短半导体装置的制造步骤的基础上进一步提高良率。
上述第2至第4动作控制能分别组合使用。例如图12是将半导体制造装置1的第3动作控制例与第4动作控制例组合的第5动作控制例的流程图。即，第5动作控制例包括将接合线11的前端收纳在毛细管8内的步骤(S504)、及测定经修复的接合线23的线间隔的步骤(S508)。此时，如图13所示，也可在毛细管8的移动步骤(S604)之后实施将接合线11的前端收纳在毛细管8内的步骤(S605)。
另外，虽对本发明的若干实施方式进行了说明，但这些实施方式是作为例子提出的，并非意图限定发明的范围。这些新颖的实施方式能以其它各种方式实施，且在不脱离发明主旨的范围内，能进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨中，且包含在权利要求书记载的发明及其均等范围内。
符号的说明
1 半导体制造装置
2 X-Y平台
3 接合头
4 接合臂
5 接合平台
6 半导体芯片
7 电路衬底
8 毛细管
9 前端部
10 贯通孔
11、23 接合线
14 线夹
16 相机
17 控制部
21 电极垫
22 接合垫

Claims (8)

1.一种半导体装置的制造方法，其特征在于包括以下步骤：
使用插有接合线的毛细管，分别用所述接合线将设置在第1装置构成零件的多个第1接合部、与设置在第2装置构成零件的多个第2接合部之间电连接；
对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线中，相邻的所述接合线间的间隙进行测定；
选择所测定的所述相邻接合线间的间隙为设定值以下的一组接合线；及
在所选择的所述一组接合线间配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，扩大所述一组接合线间的间隙。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于还包括以下步骤：
扩大所述一组接合线间的间隙后，再次测定所述一组接合线间的间隙；及
在所述再次测定的一组接合线间的间隙的测定值为设定值以下的所述一组接合线间，配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，再次扩大所述一组接合线间的间隙。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
在再次测定所述间隙的步骤中，仅再次测定所述间隙经扩大的一组接合线间的间隙。
4.一种半导体装置的制造方法，其特征在于包括以下步骤：
使用插有接合线的毛细管，分别用所述接合线将设置在第1装置构成零件的多个第1接合部、与设置在第2装置构成零件的多个第2接合部之间电连接；
对连接所述多个第1接合部与所述多个第2接合部的多个所述接合线中，一所述接合线偏离设定轨迹的量进行测定；
当所测定的一所述接合线偏离设定轨迹的量为设定值以上时，选择偏离设定轨迹的量为设定值以上的第1接合线、与在所述第1接合线偏离设定轨迹的方向相邻的第2接合线，作为一组接合线；及
在所选择的所述一组接合线间配置所述毛细管，使所述毛细管边与至少一条所述接合线接触边沿所述接合线的接线方向移动，扩大所述一组接合线间的间隙。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于还包括以下步骤：
扩大所述一组接合线间的间隙后，再次测定所述第1接合线偏离设定轨迹的量；及
在包括所述再次测定的所述第1接合线偏离设定轨迹的量为设定值以上的所述第1接合线在内的所述一组接合线间，配置所述毛细管，使所述毛细管边接触至少一条所述接合线边沿所述接合线的接线方向移动，再次扩大所述一组接合线间的间隙。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在所述再次测定步骤中，仅对所述间隙经扩大的一组接合线再次测定偏离设定轨迹的量。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其特征在于，
在所述所选择的一组接合线间配置所述毛细管之前，还包括以下步骤：使插在所述毛细管中的所述接合线上升，将所述接合线的前端收纳在所述毛细管内。
8.根据权利要求1至6中任一项所述的半导体装置的制造方法，其特征在于，
所述毛细管具有瓶颈结构的前端部，使比所述前端部的前端直径大、且比瓶颈高度低的部分接触所述接合线。
CN201710129004.3A 2016-03-17 2017-03-06 半导体装置的制造方法 Withdrawn CN107204298A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-053320 2016-03-17
JP2016053320A JP2017168702A (ja) 2016-03-17 2016-03-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN107204298A true CN107204298A (zh) 2017-09-26

Family

ID=59904882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710129004.3A Withdrawn CN107204298A (zh) 2016-03-17 2017-03-06 半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP2017168702A (zh)
CN (1) CN107204298A (zh)
TW (1) TWI647768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112400221A (zh) * 2019-06-17 2021-02-23 株式会社海上 引线接合方法以及引线接合装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294087A (ja) * 2007-05-22 2008-12-04 Toyota Motor Corp 半導体装置の製造方法
JP2009164537A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294087A (ja) * 2007-05-22 2008-12-04 Toyota Motor Corp 半導体装置の製造方法
JP2009164537A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112400221A (zh) * 2019-06-17 2021-02-23 株式会社海上 引线接合方法以及引线接合装置
CN112400221B (zh) * 2019-06-17 2024-03-15 株式会社海上 引线接合方法以及引线接合装置

Also Published As

Publication number Publication date
TWI647768B (zh) 2019-01-11
JP2017168702A (ja) 2017-09-21
TW201810460A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
US7981788B2 (en) Semiconductor device and a manufacturing method of the same
CN102854343B (zh) 用于半导体器件的测试结构和测试方法
US8604816B2 (en) Probe card for testing integrated circuits
CN101611486B (zh) 包括多个连接器的探针卡和将连接器结合至探针卡的基板的方法
CN103633052B (zh) 具有三维喷墨印刷轨迹线的电子组件
US9448065B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
KR102207674B1 (ko) 3차원 실장 방법 및 3차원 실장 장치
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
EP2081226A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN107204298A (zh) 半导体装置的制造方法
KR102072451B1 (ko) 프로브카드 헤드블록
US8053351B2 (en) Method of forming at least one bonding structure
US20110227212A1 (en) Semiconductor device package and method of fabricating the same
KR100853624B1 (ko) 연결체 본딩 방법
TW201330132A (zh) 用於暫時電性接觸之元件配置方法及其裝置
US20060244121A1 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
US20130285239A1 (en) Chip assembly and chip assembling method
JP2012243987A (ja) 半導体装置の製造方法
CN102376680B (zh) 堆叠式半导体封装及其堆叠方法
US9069015B2 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
CN107210553A (zh) 可接合电互连结构及包含其的电子装置
CN104916609A (zh) 半导体装置及楔形接合装置
US7260296B2 (en) Measuring the position of passively aligned optical components
US20160349315A1 (en) Multilayer interposer with high bonding strength
CN103928416B (zh) 具有无源器件的半导体封装件及其堆叠方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170926