JP2014017471A - ボンディング装置およびボンディング方法 - Google Patents

ボンディング装置およびボンディング方法 Download PDF

Info

Publication number
JP2014017471A
JP2014017471A JP2013061589A JP2013061589A JP2014017471A JP 2014017471 A JP2014017471 A JP 2014017471A JP 2013061589 A JP2013061589 A JP 2013061589A JP 2013061589 A JP2013061589 A JP 2013061589A JP 2014017471 A JP2014017471 A JP 2014017471A
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
bonding
electrode
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013061589A
Other languages
English (en)
Other versions
JP5876000B2 (ja
Inventor
Daisuke Tani
大輔 谷
Koichi Takahashi
浩一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013061589A priority Critical patent/JP5876000B2/ja
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to KR1020147022686A priority patent/KR101630249B1/ko
Priority to SG11201408122RA priority patent/SG11201408122RA/en
Priority to PCT/JP2013/065575 priority patent/WO2013187292A1/ja
Priority to CN201380027777.0A priority patent/CN104335337B/zh
Priority to TW102120660A priority patent/TWI511215B/zh
Publication of JP2014017471A publication Critical patent/JP2014017471A/ja
Priority to US14/561,572 priority patent/US9385104B2/en
Application granted granted Critical
Publication of JP5876000B2 publication Critical patent/JP5876000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Abstract

【課題】簡便な方法で貫通電極を精度よく接続する。
【解決手段】第一の貫通電極が設けられる第一の層の半導体チップ２０の上に第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップ３０を積層ボンディングするフリップチップボンディング装置５００において、半導体チップ２０，３０の画像を撮像する二視野カメラ１６と、制御部５０と、を備え、制御部５０は、積層ボンディングする前に二視野カメラ１６によって撮像した第一の層の半導体チップ２０の表面の第一の貫通電極の画像と、積層ボンディングした後に二視野カメラ１６によって撮像した第二の層の半導体チップ３０の表面の第二の貫通電極の画像とに基づいて積層ボンディングされた各層の半導体チップ２０，３０の相対位置を検出する相対位置検出プログラム５３を備える。
【選択図】図１

Description

本発明は、ボンディング装置、とくにフリップチップボンディング装置の構造及びフリップチップボンディング装置を用いたボンディング方法に関する。
半導体チップを回路基板にボンディングする装置としてフリップチップボンディング装置が多く用いられている。フリップチップボンディング装置は、ボンディングステージの上に回路基板を吸着固定しておき、ボンディングツールの先端に接合面（バンプが形成されている面）を下向きに半導体チップを吸着保持し、ボンディングツールを回路基の表面向かって降下させ、半導体チップのバンプを回路基板に押し付け、加熱することによって半導体チップを回路基板にボンディングするものである。
フリップチップボンディング装置では、ボンディングツールに吸着された半導体チップの位置を回路基板のボンディング位置に合わせた状態で半導体チップを回路基板に押し付けることが必要となる。このため、ボンディングツールに吸着された半導体チップの下面と、回路基板の上面との間に上下二視野カメラを挿入し、ボンディングツールに吸着された半導体チップの下面の画像と回路基板の上面の画像とを撮像し、各画像に写しこまれている半導体チップ、回路基板それぞれのアライメントマークの位置に基づいて半導体チップと回路基板との相対位置を合わせる方法が用いられている（例えば、特許文献１参照）。また、フリップチップボンディング装置において、ボンディングツール側と回路基板とでカメラの焦点距離が異なる二視野カメラを用い、二視野カメラと半導体チップ、回路基板との距離が異なっている場合でもクリアな画像を撮像する方法が提案されている（例えば、特許文献２参照）。
特開２００２−１１０７４２号公報 特許第４６４２５６５号明細書
ところで、近年、貫通電極が設けられた半導体チップを積層して多層の半導体装置を製造する方法が用いられるようになってきている。この方法は、半導体チップを貫通する複数の貫通電極を積層される各半導体チップの同一位置に配置し、各半導体チップを積層した際に、貫通電極同士が電気的に接続され、積層方向に伸びる共通電極として構成されるようにしたものである。この方法では、積層された各半導体チップの間は、複数の貫通電極によって電気的に接続されるので、例えば、ワイヤなど他の配線、接続手段を用いずに複数の半導体チップを電気的に接続することができる。
このような多層半導体装置に用いられる半導体チップには数個から数十個の貫通電極が設けられ、各貫通電極がそれぞれ確実に接続されていることが必要となることから、例えば、特許文献１，２に記載された従来技術のように半導体チップを回路基板にボンディングする場合よりも積層する各半導体チップの位置ずれを小さくする必要がある。
しかし、貫通電極間の接合は、はんだにより行っているので、上下の各層の半導体チップの位置を合わせてボンディングしても貫通電極は溶融状態のはんだの上に載るため、はんだが固化するまでの間にその位置がずれてしまう場合がある。また、アライメントマークの不明確さ等により貫通電極がずれる程度の位置ずれが発生する場合があった。さらに、連続ボンディングの途中で温度等のボンディングの条件のずれによって貫通電極の接合位置にずれが発生する場合があった。
また、半導体チップを積層してしまうと貫通電極の接合面は外部から見えなくなってしまうので、貫通電極同士が正確に接続されているかどうかを容易に検出することができず、例えば、一旦ボンディングした半導体チップを剥がして貫通電極の接続状態を確認したり、接続後の多層半導体装置を切断して貫通電極の接続状態を確認したりしてボンディングの条件を決めることが必要であった。また、一旦ボンディング条件を決めた後、ボンディングの途中で貫通電極の接続位置にずれが発生した場合には、ボンディング後の製品検査によって導通不良などの結果が出るまで、貫通電極の接続不良を発見することができなかった。
そこで、本発明は、簡便な方法で貫通電極を精度よく接続することを目的とする。
本発明のボンディング装置は、第一の貫通電極が設けられる第一の層の半導体チップの上に第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップを積層ボンディングするボンディング装置であって、半導体チップの画像を撮像するカメラと、カメラが撮像した画像の画像処理とボンディング制御とを行う制御部と、を備え、制御部は、積層ボンディングする前にカメラによって撮像した第一の層の半導体チップ表面の第一の貫通電極の画像と、積層ボンディングした後にカメラによって撮像した第二の層の半導体チップ表面の第二の貫通電極の画像とに基づいて積層ボンディングされた各層の半導体チップの相対位置を検出する相対位置検出手段を備えること、を特徴とする。
本発明のボンディング装置において、相対位置は、第一の層の半導体チップ表面上の基準軸に沿った方向または基準軸と直交する方向の第二の層の半導体チップの位置ずれ、または基準軸に対する第二の層の半導体チップの回転角度のいずれか一つまたは複数の組み合わせであること、としても好適である。
本発明のボンディング装置において、第一の層の半導体チップと第二の層の半導体チップは、隣接する２つの層の各半導体チップであること、としても好適であるし、第一の層の半導体チップは、初層の半導体チップであり、第二の層の半導体チップは、初層の半導体チップの上側に積層ボンディングされた他の半導体チップであること、としても好適である。
本発明のボンディング装置において、制御部は、積層ボンディングする前にカメラによって第一の層の半導体チップ表面の第一の貫通電極の画像を撮像する第一の撮像手段と、積層ボンディングする前にカメラによって撮像した第一の層の半導体チップ表面の第一のアライメントマークと積層ボンディングする前にカメラによって撮像した第二の層の半導体チップ裏面の第二のアライメントマークとの位置を合わせて第二の層の半導体チップを第一の層の半導体チップの上に積層ボンディングする第一のボンディング手段と、第一のボンディング手段によって積層ボンディングした後にカメラによって第二の層の半導体チップ表面の第二の貫通電極の画像を撮像する第二の撮像手段と、第一の撮像手段によって撮像した第一の貫通電極の画像と第二の撮像手段によって撮像した第二の貫通電極の画像とに基づいて各層の半導体チップの相対位置を検出し、検出した相対位置を積層ボンディングの際のオフセット量として設定するオフセット量設定手段と、を有することとしても好適である。
本発明のボンディング装置において、制御部は、第一のアライメントマークに第二のアライメントマークが合う位置からオフセット量設定手段で設定したオフセット量だけ第二の層の半導体チップをずらして第一の層の半導体チップの上に積層ボンディングする第二のボンディング手段と、第二のボンディング手段によって積層ボンディングした後にカメラによって第二の層の半導体チップ表面の第二の貫通電極の画像を撮像する第三の撮像手段と、第一の撮像手段によって撮像した第一の貫通電極の画像と第三の撮像手段によって撮像した第二の貫通電極の画像とに基づいて各層の半導体チップの相対位置のずれ量を検出するずれ量検出手段と、を備えること、としても好適である。
本発明のボンディング装置において、制御部は、ずれ量検出手段で検出したずれ量が第一の閾値未満で、第二の閾値以上の場合には、ずれ量の所定割合だけオフセット量を補正するオフセット量補正手段を備えること、としても好適である。
本発明のボンディング方法は、第一の貫通電極が設けられる第一の層の半導体チップの上に第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップを積層ボンディングするボンディング方法であって、積層ボンディングする前にカメラによって第一の層の半導体チップ表面の第一の貫通電極の画像を撮像する第一の撮像工程と、積層ボンディングする前にカメラによって撮像した第一の層の半導体チップ表面の第一のアライメントマークと積層ボンディングする前にカメラによって撮像した第二の層の半導体チップ裏面の第二のアライメントマークとの位置を合わせて第二の層の半導体チップを第一の層の半導体チップの上に積層ボンディングする第一のボンディング工程と、第一のボンディング工程の後にカメラによって第二の層の半導体チップ表面の第二の貫通電極の画像を撮像する第二の撮像工程と、第一の貫通電極の画像と第二の貫通電極の画像とに基づいて各層の半導体チップの相対位置を検出し、検出した相対位置を積層ボンディングの際のオフセット量として設定するオフセット量設定工程と、を有することを特徴とする。
本発明のボンディング方法において、第一のアライメントマークに第二のアライメントマークが合う位置からオフセット量だけ第二の層の半導体チップをずらして第一の層の半導体チップの上に積層ボンディングする第二のボンディング工程と、第二のボンディング工程の後にカメラによって第二の層の半導体チップ表面の第二の貫通電極の画像を撮像する第三の撮像工程と、第一の撮像手段によって撮像した第一の貫通電極の画像と第三の撮像手段によって撮像した第二の貫通電極の画像とに基づいて各層の半導体チップの相対位置のずれ量を検出するずれ量検出工程と、を有することとしても好適である。
本発明のボンディング方法において、第一の層の半導体チップと第二の層の半導体チップは、隣接する２つの層の各半導体チップであること、としても好適であるし、第一の層の半導体チップは、初層の半導体チップであり、第二の層の半導体チップは、初層の半導体チップの上側に積層ボンディングされた他の半導体チップであること、としても好適である。
本発明は、簡便な方法で貫通電極を精度よく接続することができるという効果を奏する。
本発明の実施形態におけるボンディング装置の構成を示す系統図である。 第一の層の半導体チップ表面の画像と、第二の層の半導体チップの裏面の画像及び各層の半導体チップの断面を示す説明図である。 本発明の実施形態におけるボンディング装置の動作を示すフローチャートである。 本発明の実施形態におけるボンディング装置の積層ボンディング動作を示す説明図である。 ティーチングの際に積層ボンディングにより第一の層の半導体チップと第二の層の半導体チップが積層された多層半導体装置の平面と、断面とを示す説明図である。 本発発明のボンディング装置において、積層ボンディング後に第二の層の半導体チップ表面の画像を撮像する状態を示す説明図である。 多層半導体装置製造の際の積層ボンディングにより第一の層の半導体チップと第二の層の半導体チップが積層された多層半導体装置の平面と、断面とを示す説明図である。 本発明の実施形態におけるボンディング装置の他の動作を示すフローチャートである。 本発明の実施形態におけるボンディング装置の他の動作を示すフローチャートである。 ティーチングの際に積層ボンディングにより第１層と第２層の半導体チップが積層された多層半導体装置の断面図である。 多層半導体装置製造の際の積層ボンディングにより第１層と第２層の半導体チップが積層された状態と、第１層から第３層の半導体チップが積層された状態とを示す断面図である。
以下、図面を参照しながら本発明の実施形態のボンディング装置の実施形態について説明する。図１に示すように、本実施形態のフリップチップボンディング装置５００は、第一の層の半導体チップ２０を吸着固定するボンディングステージ１１と、ボンディングステージ１１をＸＹ方向（水平方向）に移動可能に支持するＸＹテーブル１２と、ＸＹテーブル１２に接続されボンディングステージ１１をＸＹ方向に駆動するボンディングステージ駆動機構１３と、先端に第二の層の半導体チップ３０を吸着するボンディングツール１４と、ボンディングツール１４をＺ方向（上下方向）及びθ方向に移動させるボンディングツール駆動機構１５と、図中白抜き矢印に示すように上下方向を同時に撮像できる二視野カメラ１６と、二視野カメラ１６の撮像した画像の画像処理とボンディング制御を行う制御部５０を備えている。なお、図１では、紙面の左右方向がＸＹ方向、紙面の上下方向がＺ方向、Ｚ軸周りの回転方向がθである。
図１に示すように、制御部５０は、内部に信号処理を行うＣＰＵ５１と、制御プログラム、制御データなどを記憶するメモリ５２と、ボンディングツール駆動機構と制御信号の入出力を行うボンディングツール駆動機構インターフェース６４と、二視野カメラ１６と制御信号、画像信号の入出力を行う二視野カメラインターフェース６５と、ボンディングステージ駆動機構と制御信号の入出力を行うボンディングステージ駆動機構インターフェース６６とを含むコンピュータである。ＣＰＵ５１と、メモリ５２と、各インターフェース６４，６５，６６とは、データバス７０によって接続されている。そして、ボンディングツール駆動機構１５、二視野カメラ１６、ボンディングステージ駆動機構１３は制御部５０のＣＰＵ５１の指令によって駆動されるよう構成されている。
図１に示すように、メモリ５２には、相対位置検出手段である相対位置検出プログラム５３、第一の撮像手段である第一の撮像プログラム５４、第一のボンディング手段である第一のボンディングプログラム５５、第二の撮像手段である第二の撮像プログラム５６、オフセット量設定手段であるオフセット量設定プログラム５７、第二のボンディング手段である第二のボンディングプログラム５８、第三の撮像手段である第三の撮像プログラム５９、ずれ量検出手段であるずれ量検出プログラム６０、オフセット量補正手段であるオフセット量補正プログラム６１、停止手段である停止プログラム６２、及び、二視野カメラ１６によって取得した画像や画像処理した画像データやオフセット量などの制御データ６３が記憶されている。なお、各プログラム５３〜６２については、後で説明する。
以上のように構成された本実施形態のフリップチップボンディング装置５００によって第一の層の半導体チップ２０の上に第二の層の半導体チップ３０を積層ボンディングする工程について図２〜図６を参照しながら説明する。
最初に、図３のステップＳ１０１からステップＳ１０８のティーチング動作について説明する。まず、ボンディングステージ１１の上に第一の層の半導体チップ２０を吸着固定させ、図示しないピックアップユニットによってウエハから第二の層の半導体チップ３０をボンディングツール１４の先端に吸着させる。
図２（ａ）に示すように、第一の層の半導体チップ２０の表面２０ａ（図１においてＺ方向プラス側の面）の右上角と左下角にはそれぞれ十字型のアライメントマーク２１ａが設けられている。また、第一の層の半導体チップ２０には複数の第一の貫通電極２２が設けられている。図２（ｂ）に示すように、第一の貫通電極２２は第一の層の半導体チップ２０の表面２０ａと裏面２０ｂとの間を表面２０ａ、裏面２０ｂに対して垂直に貫通するように設けられており、第一の層の半導体チップ２０の表面２０ａには、第一の貫通電極２２の表面２２ａが露出し、第一の層の半導体チップ２０の裏面２０ｂには第一の貫通電極２２の表面２２ａと同一位置に第一の貫通電極２２の裏面２２ｂが露出している。
第二の層の半導体チップ３０も第一の層の半導体チップ２０と同様の位置に第二の貫通電極３２が設けられている。つまり、第二の貫通電極３２は、第二の層の半導体チップ３０を反転させてその裏面３０ｂを第一の層の半導体チップ２０の表面２０ａに重ねた際に同一の位置となる位置に設けられている。そして、第一の層の半導体チップ２０と同様、図２（ｄ）に示すように、第二の貫通電極３２は第二の層の半導体チップ３０の表面３０ａと裏面３０ｂとの間を表面３０ａ，裏面３０ｂに対して垂直に貫通するように設けられており、第二の層の半導体チップ３０の表面３０ａには、第二の貫通電極３２の表面３２ａが露出し、第二の層の半導体チップ３０の裏面３０ｂには第二の貫通電極３２の表面２２ａと同一位置に第二の貫通電極３２の裏面３２ｂが露出している。図２（ｃ）は第二の層の半導体チップ３０を裏面３０ｂの側から見た図であり、第二の層の半導体チップ３０の裏面３０ｂの左上角と右下角（第二の層の半導体チップ３０を反転させて裏面３０ｂを第一の層の半導体チップ２０の表面２０ａに重ねた際に同一の位置となる位置）にはそれぞれ十字型のアライメントマーク３１ｂが設けられている。
図１に示すように、積層ボンディング前の初期状態では、ボンディングツール１４は上方の待機位置にあるので、制御部５０は図示しない二視野カメラ駆動機構によって二視野カメラ１６をボンディングツール１４とボンディングステージ１１の中間に挿入する。すると、図１の下向きの白抜き矢印で示す二視野カメラ１６の下側の視野には、図２（ａ）に示すようにアライメントマーク２１ａと第一の貫通電極２２の表面２２ａを含む第一の層の半導体チップ２０の表面２０ａの画像が捉えられ、図１の上向きの白抜き矢印で示す二視野カメラ１６の上側の視野には、図２（ｃ）に示すようにアライメントマーク３１ｂと第二の貫通電極３２の裏面３２ｂを含む第二の層の半導体チップ３０の裏面３０ｂの画像が捉えられる。
制御部５０は、図１に示す第一の撮像プログラム５４を実行し、図３のステップＳ１０１に示すように二視野カメラ１６を作動させて図２（ａ）に示す第一の層の半導体チップ２０の表面２０ａの第一の貫通電極２２の表面２２ａの画像を撮像しメモリ５２の制御データ６３に格納する（第一の撮像工程）。
また、制御部５０は、図１に示す第一のボンディングプログラム５５を実行する。制御部５０は、図３のステップＳ１０２に示すように、二視野カメラ１６を作動させて図２（ａ）に示す第一の層の半導体チップ２０の表面２０ａのアライメントマーク２１ａを撮像してメモリ５２の制御データ６３に格納し、図３のステップＳ１０３に示すように、二視野カメラ１６を作動させて図２（ｃ）に示す第二層の半導体チップ３０の裏面３０ｂのアライメントマーク３１ｂを撮像し、メモリ５２の制御データ６３に格納する。制御部５０は、各アライメントマーク２１ａ，３１ｂの画像を処理し、各アライメントマーク２１ａ，３１ｂの位置のＸＹ方向、あるいはθ方向のずれ量を検出し、ボンディングステージ駆動機構１３、ボンディングツール駆動機構１５によってそれぞれボンディングステージ１１のＸＹ方向の位置、ボンディングツール１４のθ方向の位置を調整する。そして、各アライメントマーク２１ａ，３１ｂの位置のＸＹ方向、あるいはθ方向のずれ量がそれぞれゼロあるいは所定の閾値以下となったら、制御部５０は、第一の層の半導体チップ２０と第二の層の半導体チップ３０の各アライメントマーク２１ａ，３１ｂの位置が合ったと判断し、図３のステップＳ１０４に示す様に、ボンディングツール駆動機構１５によってボンディングツール１４を降下させる指令を出力する。この指令によって図４に示す様にボンディングツール１４が降下し、図５（ａ）に示す様に第一の層の半導体チップ２０の上に第二の層の半導体チップ３０を積層ボンディングし、多層半導体装置４０とする（第一のボンディング工程）。
図５（ｂ）に示す様に第一の層の半導体チップ２０の上に第二の層の半導体チップ３０を積層ボンディングすると、第一の層の貫通電極２２の表面２２ａと、第二の層の貫通電極３２の裏面３２ｂとの間には溶融したはんだが固まった固着層４１が形成され、この固着層４１によって各貫通電極２２，３２が接続されている。
図６に示す様に、第一のボンディング工程が終了したら、制御部５０は、ボンディングツール１４を待機位置まで上昇させ、図示しない二視野カメラ駆動機構によって二視野カメラ１６を第二の層の半導体装置チップ３０の上に移動させる。二視野カメラ１６の視野には、図５（ａ）に示す様に第一の層の半導体チップ２０の上に第二の層の半導体チップ３０が積層された状態の画像が捉えられる。図５（ａ）では、下側の第一の層の半導体チップ２０のアライメントマーク２１ａ、第一の貫通電極の表面２２ａは破線で示すが、実際に二視野カメラ１６の視野に映し出されるのは、図５（ａ）に示す実線の部分、すなわち、第二の層の半導体チップ３０の表面３０ａ第二の貫通電極３２の表面３２ａである。
制御部５０は、図１に示す第二の撮像プログラム５６を実行させて、図３のステップＳ１０５に示す様に、第二の層の半導体チップ３０の表面３０ａの第二の貫通電極３２の表面３２ａの画像を撮像し、制御データ６３に格納する（第二の撮像工程）。
制御部５０は、図１に示す相対位置検出プログラム５３を実行し、図３に示すステップＳ１０６に示す様に、先に第一の撮像工程で撮像した第一の層の半導体チップ２０の貫通電極２２の表面２２ａの画像に第二の撮像工程で撮像した第二の層の半導体チップ３０の貫通電極３２ａの画像を重ね合わせる。図５（ａ）では、重ね合わせた第一層の半導体チップ２０の表面２０ａ、第一の貫通電極２２の表面２２ａは破線で示されている。重ね合わせた画像には、各貫通電極の表面２２ａ，３２ａの位置がずれて表示される。
先に説明したように、各貫通電極２２，３２は各層の半導体チップ２０，３０の各表面２０ａ，３０ａに対して垂直に形成されていることから、各貫通電極の表面２２ａ，３２ａの位置がずれているということは、図５（ｂ）に示す様に、各層の半導体チップ２０，３0がずれて積層されていると判断される。
また、各層の半導体チップ２０，３０の各アライメントマーク２１ａ，３１ｂの位置を合わせて積層ボンディングしていることから、各層の半導体チップ２０，３０の相対位置は大きくずれておらず、複数の各貫通電極２２，３２の位置は互いに対応する位置にある電極が重なりあっている状態となっている。そこで、制御部５０は、図５（ａ）に示す様に重なりあっている第一の貫通電極２２との表面２２ａと第二の貫通電極３２の表面３２ａのＸＹ方向のずれ量ΔＸ、ΔＹを第一の層の半導体チップ２０と第二の層の半導体チップ３０との相対位置であると判断する。図５（ａ）に示す例では、第一の層の半導体チップ２０の表面２０ａに設けられたアライメントマーク２１ａと第二の層の半導体チップ３０の裏面３０ｂに設けられたアライメントマーク３１ｂの位置もずれているので、各ずれ量ΔＸ、ΔＹは、例えば、制御部５０がアライメントマーク２１ａ，３１ｂの画像からアライメントマークの位置を認識する際の誤差によって生じる各貫通電極２２，３２のＸＹ方向の位置ずれ、あるいは、積層ボンディングの際に貫通電極の間に挟まっている溶融はんだによって生じた位置のずれと判断される。そして、制御部５０は、図３のステップＳ１０７に示す様に、図３に示すステップＳ１０１〜Ｓ１０６の各ステップを所定の回数、例えば、ｎ回繰り返した後、図３のステップＳ１０８に示す様に、例えば、その平均ずれ量、あるいは中央値などをオフセット量として設定する（オフセット量設定工程）。
上記の実施形態では、図５（ａ）に示す第一の貫通電極２２との表面２２ａと第二の貫通電極３２の表面３２ａのＸＹ方向のずれ量ΔＸ、ΔＹ（Ｘは第一の層の半導体チップ２０の基準軸で例えば、図５（ａ）に示す第一の層の半導体チップ２０の横方向の辺Ｘと平行な方向であり、ＹはＸ方向に対して直交する方向）を第一の層の半導体チップ２０と第二の層の半導体チップ３０との相対位置であると判断することとして説明したが、複数の各貫通電極２２，３２の各表面２２ａ，３２ａの画像を用いて、ＸＹ方向のずれ量ΔＸ、ΔＹのみでなく、第一の層の半導体チップ２０に対する第二の層の半導体チップの回転方向の位置ずれΔθを含めて相対位置と判断することとしてもよい。回転方向の位置ずれΔθは、例えば、図５（ａ）に示す最上部の左側の貫通電極２２，３２の各表面２２ａ，３２ａのＸＹ方向のずれ量ΔＸ1、ΔＹ1と、図５（ａ）に示す最下部右側の貫通電極２２，３２（対角方向にある貫通電極２２，３２）の各表面２２ａ，３２ａのＸＹ方向のずれ量ΔＸ2、ΔＹ2とを用いて基準となるＸ軸に対する回転角度Δθとして求めるようにしてもよい。この場合、各ずれ量ΔＸ、ΔＹ、Δθの平均値あるいは中央値をＸＹθ方向の各オフセット量として設定する。
以上説明した本実施形態のティーチング動作（図３に示すステップＳ１０６〜Ｓ１０８）は、積層ボンディングした第一、第二の層の半導体チップ２０，３０を剥がして接合面を確認したり、積層した多層半導体装置４０を切断し、例えば、図５（ｂ）に示すような断面を露出させて第一、第二の貫通電極２２，３２の位置を確認したりするような破壊検査を行わずに、積層ボンディングの際の第一の層と第二の層の半導体チップ２０，３０の位置ずれ量（相対位置）を検出し、そのずれ量（相対位置）に基づいて積層ボンディングの際のオフセット量を設定するという簡便な方法でフリップチップボンディング装置のティーチングを行うことができ、各貫通電極２２，３２を精度よく接合することができる。
次に、ティーチング後の多層半導体装置４０を製造する場合の積層ボンディング動作（図３のステップＳ１０９〜ステップＳ１１９）について説明する。先に説明したティーチング動作と同様の工程については、説明を省略する。
先にティーチングの動作で説明したと同様、制御部５０は、まず、ボンディングステージ１１の上に第一の層の半導体チップ２０を吸着固定させ、図示しないピックアップユニットによってウエハから第二の層の半導体チップ３０をボンディングツール１４の先端に吸着させ、二視野カメラ１６をボンディングステージ１１とボンディングツール１４との間に挿入する。そして、制御部５０は、図１に示す第一の撮像プログラム５４を実行し、図３のステップＳ１０９に示すように二視野カメラ１６を作動させて図２（ａ）に示す第一の層の半導体チップ２０の表面２０ａの第一の貫通電極２２の表面２２ａの画像を撮像しメモリ５２の制御データ６３に格納する（第一の撮像工程）。
次に、制御部５０は、図１に示す第二のボンディングプログラム５８を実行する。制御部５０は、図３のステップＳ１１０に示すように、二視野カメラ１６を作動させて図２（ａ）に示す第一の層の半導体チップ２０の表面２０ａのアライメントマーク２１ａを撮像してメモリ５２の制御データ６３に格納し、図３のステップＳ１１１に示すように、二視野カメラ１６を作動させて図２（ｃ）に示す第二層の半導体チップ３０の裏面３０ｂのアライメントマーク３１ｂを撮像し、メモリ５２の制御データ６３に格納する。制御部５０は、各アライメントマーク２１ａ，３１ｂの画像を処理し、各アライメントマーク２１ａ，３１ｂの位置のＸＹ方向、あるいはθ方向のずれ量を検出する。そして、制御部５０は、図３のステップＳ１１２に示す様に、各アライメントマーク２１ａ，３１ｂの位置のＸＹ方向、あるいはθ方向のずれ量がそれぞれ図３のステップＳ１０８で設定したオフセット量となるように、ボンディングステージ駆動機構１３、ボンディングツール駆動機構１５によってそれぞれボンディングステージ１１のＸＹ方向の位置、ボンディングツール１４のθ方向の位置を調整し、各アライメントマーク２１ａ、3１ｂのずれ量がオフセット量になったら、図３のステップＳ１１２に示す様に、ボンディングツール駆動機構１５によってボンディングツール１４を降下させる指令を出力する。この指令によって図４に示す様にボンディングツール１４が降下し、図７（ａ）に示す様に第一の層の半導体チップ２０の上に第二の層の半導体チップ３０を積層ボンディングし、多層半導体装置４０とする（第二のボンディング工程）。
第二のボンディング工程が終了したら、制御部５０は、図６に示す様に、ボンディングツール１４を待機位置まで上昇させ、図示しない二視野カメラ駆動機構によって二視野カメラ１６を第二の層の半導体チップ３０の上に移動させ、図１に示す第三の撮像プログラム５９を実行させて、図３のステップＳ１１３に示す様に、第二の層の半導体チップ３０の表面３０ａの第二の貫通電極３２の表面３２ａの画像を撮像し、制御データ６３に格納する（第三の撮像工程）。
上記の第二のボンディング動作では、図３のステップＳ１０１〜Ｓ１０８に示したティーチング動作によって設定されたオフセット量だけあらかじめ第二の層の半導体チップ３０を第一の層の半導体チップ２０に対してずらしているので、積層ボンディングをした後には、図５（ａ）、図５（ｂ）に示したティーチング動作の際に現れたずれ量ΔＸ、ΔＹあるいはΔθはゼロなっており、図７（ａ）、図７（ｂ）に示す様に、各貫通電極２２，３２はずれなく重なっているはずである。しかし、各層の半導体チップ２０，３０の各アライメントマーク２１ａ，３１ｂの不正確さあるいは、フリップチップボンディング装置５００の温度変化、あるいは各層の半導体チップ２０，３０の貫通電極２２，３２の位置の製造誤差などによって、ティーチング動作（図３のステップＳ１０１〜Ｓ１０８）によりオフセット量を設定しても、第二のボンディング動作の後に、図５（ａ），図５（ｂ）に示したような各貫通電極２２，３２の位置ずれが発生することがある。
そこで、制御部５０は、第二のボンディング動作の後、図３のステップＳ１１３に示す様に、二視野カメラ１６により積層ボンディング後の第二の層の半導体チップ３０の第二の貫通電極３２の表面３２ａの画像を取得し、図１に示すずれ量検出プログラム６０を実行し、図３のステップＳ１１４に示す様に、図３のステップＳ１０９で撮像した第一の層の半導体チップ２０の第一の貫通電極２２の表面２２ａの画像に重ねあわせることによって、第一の貫通電極２２の位置と第二の貫通電極３２のずれ量ΔＸ、ΔＹ、Δθを検出する（ずれ量検出工程）。
なお、ずれ量検出プログラム６０は、オフセット量だけ第一の層と第二の層の半導体チップ２０，３０をずらした第二のボンディングの後に実行する点を除けば、先に説明した図１に示す相対位置検出プログラム５３と同様である。
そして、図３のステップＳ１１５に示す様に、検出したずれ量が許容ずれ量である第一の閾値未満であり、且つ補正必要ずれ量である第二の閾値以上の場合には、オフセット量を補正する必要があると判断し、図３のステップＳ１１６に示すように図１に示すオフセット量補正プログラム６１を実行する。オフセット量補正プログラム６１は、図３のステップＳ１１４で検出したずれ量の所定の割合、例えば５０％など、だけオフセット量を増減するものである。そして、オフセット量の補正が終了したら、制御部５０は、図３のステップＳ１１７に示す様に、次のボンディングを行うためにステップＳ１０９に戻る。これにより、各貫通電極２２，３２を精度よく接合することができる（オフセット量補正工程）。
なお、次のボンディングの際に図３のステップＳ１０９で取得する第一の層の半導体チップの第一の貫通電極表面の画像は、その前のボンディングの際に図３のステップＳ１１３で取得した第二の層の半導体チップの第二の貫通電極表面の画像であり、この画像は、メモリ５２に格納されている。したがって、実際の積層ボンディングでは、次のボンディングに移行する場合にステップＳ１０９を省略してステップＳ１１０戻るようにしてもよい。
また、図３のステップＳ１１８に示す様に、制御部５０は、検出したずれ量が許容ずれ量である第一の閾値を越えていた場合には、その積層ボンディングは不良であると判断して図１に示す停止プログラム６２を実行し、図３のステップＳ１１９に示す様に、フリップチップボンディング装置５００を停止させ、例えば、警告灯を点灯させて異常状態が発生したことを発報する（停止工程）。
以上説明した本実施形態のボンディング装置では、積層する各層の半導体チップ２０，３０の破壊検査を行うことなく製造中のオフセット量の補正、不良発生の際のボンディング装置の停止を行うことができるので、積層ボンディングの品質を向上させることができる。
以上の説明した実施形態では、二層に半導体チップを積層ボンディングすることについて説明したが、本発明は、より多層の積層ボンディングにも適用することが可能である。また、オフセット量は、第一層と、第二層のボンディングの際のオフセット量と第二の層と第三の層のボンディングの際のオフセット量を変化させる様にしてもよい。また、本実施形態では、ティーチング動作の際に第一の層の半導体チップ２０のアライメントマーク２１ａと第二の層の半導体チップ３０のアライメントマーク３１ｂの位置を合わせて積層ボンディングすることとして説明したが、各アライメントマーク２１ａ，３１ｂが重なっていなくとも、各アライメントマーク間の相対距離がわかっている場合には、その相対距離だけアライメントマークをずらして積層ボンディングすることも、アライメントマークを合わしてボンディングすること、に含まれる。
さらに、本実施形態のフリップチップボンディング装置５００では、ボンディングステージ１１がＸＹ方向に移動し、ボンディングツールがＺ，θ方向に移動することとして説明したが、この構成にとらわれず、例えば、ボンディングツールがＹ，Ｚ，θの方向に移動、ボンディングステージ１１がＸ方向のみ移動するように構成してもよいし、ボンディングステージ１１が移動せず、ボンディングツールがＸＹＺ，θ方向に移動するように構成してもよい。
次に、図８から図１１を参照しながら、図１に示したフリップチップボンディング装置５００を用いて三層以上に半導体チップを積層ボンディングする工程について説明する。図１から図７を参照して説明した部分と同様の部分には同様に符号を付してその説明は省略する。
図８のステップＳ２０１からステップＳ２０８のティーチング動作について説明する。このティーチング動作は、図３のステップＳ１０１〜ステップＳ１０８と動作と同様の動作により、図１０に示す第１層（初層）の半導体チップ１００と、初層に隣接し、初層の半導体チップ１００の上側に積層ボンディングされている第２層の半導体チップ２００の間のオフセット量を決定する動作である。
制御部５０は、図８のステップＳ２０１、Ｓ２０２に示すように、図１０に示す第１層（初層）の半導体チップ１００の第１貫通電極１０２の表面１０２ａの画像の取得と、第１層（初層）の半導体チップ１００の表面１００ａのアライメントマークの画像を取得した後、図８のステップＳ２０３に示すように、図１０に示す第２層の半導体チップ２００の裏面２００ｂのアライメントマークの画像を取得する。そして、制御部５０は、図８のステップＳ２０４に示すように、図１０に示す第１層（初層）の半導体チップ１００の上に第２層の半導体チップ２００を積層ボンディングする。積層ボンディングの後、制御部５０は、図８のステップＳ２０５に示すように、第２層の半導体チップ２００の第２貫通電極２０２の表面２０２ａの画像を取得し、図８のステップＳ２０１で取得した第１貫通電極１０２の表面１０２ａの画像と図８のステップＳ２０５で取得した第２貫通電極２０２の表面２０２ａの画像に基づいて、図８のステップＳ２０６に示すように、第１層の半導体チップ１００と第２層の半導体チップ２００との間のＸ方向のずれ量ΔＸを検出する。そして、制御部５０は、ステップＳ２０１からＳ２０６のように半導体チップを二層に積層した場合の初層（第１層）と第２層の各半導体チップ１００，２００のずれ量を所定の回数だけ検出し、図８のステップＳ２０７に示すように、所定の回数繰り返したと判断したら、例えば、所定の回数のずれ量ΔＸの平均値をオフセット量として設定する。なお、オフセット量の設定は、制御部５０に格納されたオフセット量設定プログラム５７を実行させず、オペレータが手動で設定してもよい。
図８のステップＳ２０１〜Ｓ２０８に示すティーチング動作によって積層ボンディングの際のオフセット量を設定したら、制御部５０は、図９のステップＳ２０９〜Ｓ２２０に示すように、実際の多層半導体装置４０の製造を開始する。この動作は、図３のステップＳ１０９〜ステップＳ１１４と動作と同様の動作により、図１１（ｂ）に示すように、積層した半導体チップ１００〜３００の各層間ずれ量ΔＸ１２，ΔＸ２３を検出すると同時に第１層の半導体チップ１００に対する第３層の半導体チップ３００の積算ずれ量ΔＸ１３を検出し、各層間ずれ量ΔＸ１２，ΔＸ２３あるいは積算ずれ量ΔＸ１３が所定の閾値以上となった場合にはボンディングを停止するものである。
まず、制御部５０は、図９のステップＳ２０９に示すように、カウンタＮに初期値１をセットする。次に制御部５０は、図９のステップＳ２１０，２１１に示すように、図１１（ａ）に示す第１層（Ｎ＝１）の半導体チップ１００の第１貫通電極（Ｎ＝１）１０２の表面１０２ａの画像の取得と、第１層（Ｎ＝１）の半導体チップ１００表面１００ａのアライメントマークの画像を取得した後、図９のステップＳ２１２に示すように、図１１（ａ）に示す第２層（Ｎ＋１＝２）の半導体チップ２００の裏面２００ｂのアライメントマークの画像を取得する。そして、制御部５０は、図９のステップＳ２１３に示すように、所定のオフセット量だけ各アライメントマークの位置をずらして図１１（ａ）に示す第１層（Ｎ＝１）の半導体チップ１００の上に第２層（Ｎ＋１＝２）の半導体チップ２００を積層ボンディングする。
積層ボンディングの後、制御部５０は、図９のステップＳ２１４に示すように、第２層（Ｎ＋１＝２）の半導体チップ２００の第２貫通電極２０２の表面２０２ａの画像を取得し、図９のステップＳ２１０で取得した第１貫通電極１０２の表面１０２ａの画像と図９のステップＳ２１４で取得した第２貫通電極２０２の表面２０２ａの画像とに基づいて、図９のステップＳ２１５に示すように、第１層（Ｎ＝１）の半導体チップ１００と第２層（Ｎ＋１＝２）の半導体チップ２００との間のＸ方向の層間ずれ量ΔＸ１２を検出する。オフセット量と積層ボンディングの際のずれ量とが同一の場合には第１層と第２層の半導体チップの間の相対位置は同一で層間ずれ量ΔＸ１２はゼロとなるが、実際にはオフセット量と積層ボンディングの際のずれ量との間にも若干の誤差がある。このため、図１１（ａ）に示すように、オフセット量だけ第２層の半導体チップ２００をずらして積層ボンディングしても第１層の半導体チップ１００と第２層の半導体チップ２００との間には、若干の層間ずれ量ΔＸ１２が発生する。
また、制御部５０は、図９のステップＳ２１６に示すように、図９のステップＳ２１０で取得した第１貫通電極１０２の表面１０２ａの画像と図９のステップＳ２１４で取得した第２貫通電極２０２の表面２０２ａの画像に基づいて、第１層の半導体チップ１００と第２層（Ｎ＋１＝２）の半導体チップ２００との間のＸ方向の積算ずれ量を検出する。積層数が二層の場合、この積算ずれ量は先の層間ずれ量ΔＸ１２と同一となる。
次に制御部５０は、図９のステップＳ２１７に示すように、第１層と第２層の半導体チップ１００，２００の間の層間ずれ量ΔＸ１２と第三の閾値とを比較し、層間ずれ量Δ１２が第三の閾値以上となった場合には、ボンディング不良と判断し、図９のステップＳ２２１に示すようにボンディング動作を停止する。また、制御部５０は、図９のステップＳ２１８に示すように、第１層と第２層の半導体チップ１００，２００の間の積算ずれ量と第四の閾値とを比較し、積算ずれ量が第四の閾値以上となった場合には、ボンディング不良と判断し、図９のステップＳ２２１に示すようにボンディング動作を停止する。先に説明したとおり、積層数が二層の場合には、積算ずれ量は層間ずれ量ΔＸ１２と同様である。
そして、制御部５０は、層間ずれ量、積算ずれ量ともに第三、第四の閾値未満の場合には、図９のステップＳ２１９に示すように、所定の層数だけ半導体チップをボンディングしたかどうかを判断し、所定の層数だけ積層ボンディングした場合には、制御部５０は、図９のステップＳ２２１に示すようにボンディングを停止する。また、所定の層数だけ積層ボンディングしていないと判断した場合には、図９のステップＳ２２０に示すように、カウンタＮを１だけインクレメントして、Ｎ＝２とし、図９のステップＳ２１１に戻り、第２層の半導体チップ２００の上に図１１（ｂ）に示すように第３層の半導体チップ３００を積層ボンディングする。
制御部５０は、図９のステップ２１１に示すように、図１１（ｂ）に示す第２層（Ｎ＝２）の半導体チップ２００の表面２００ａのアライメントマークの画像を取得した後、図９のステップＳ２１２に示すように、図１１（ｂ）に示す第３層（Ｎ＋１＝３）の半導体チップ３００の裏面３００ｂのアライメントマークの画像を取得する。そして、制御部５０は、図９のステップＳ２１３に示すように、所定のオフセット量だけ各アライメントマークの位置をずらして図１１（ｂ）に示す第２層（Ｎ＝２）の半導体チップ２００の上に第３層（Ｎ＋１＝３）の半導体チップ３００を積層ボンディングする。
積層ボンディングの後、制御部５０は、図９のステップＳ２１４に示すように、第３層（Ｎ＋１＝３）の半導体チップ３００の第３貫通電極３０２の表面３０２ａの画像を取得し、前回のループ（Ｎ＝１）の際の図９のステップＳ２１４で取得した第２貫通電極２０２の表面２０２ａの画像と今回のループ（Ｎ＝２）の際の図９のステップＳ２１４で取得した第３貫通電極３０２の表面３０２ａの画像とに基づいて、図９のステップＳ２１５に示すように、第２層（Ｎ＝２）の半導体チップ２００と第３層（Ｎ＋１＝３）の半導体チップ３００との間のＸ方向の層間ずれ量ΔＸ２３を検出する。第１層と第２層と層間の場合と同様、オフセット量と積層ボンディングの際のずれ量との間に若干の誤差があるので図１１（ｂ）に示すように、オフセット量だけ第３層の半導体チップ３００をずらして積層ボンディングしても第２層の半導体チップ２００と第３層の半導体チップ３００との間には、若干の層間ずれ量ΔＸ２３が発生する。
また、制御部５０は、図９のステップＳ２１６に示すように、図９のステップＳ２１０で取得した第１貫通電極１０２の表面１０２ａの画像と今回のループ（Ｎ＝２）の図９のステップＳ２１４で取得した第３貫通電極３０２の表面３０２ａの画像に基づいて、図１１（ｂ）に示すように、第１層の半導体チップ１００と第３層（Ｎ＋１＝３）の半導体チップ３００との間のＸ方向の積算ずれ量ΔＸ１３を検出する。積算ずれ量ΔＸ１３は、第１層と第２層の各半導体チップ１００，２００の間の層間ずれ量ΔＸ１２に第２層と第３層の各半導体チップ２００，３００の間の層間ずれ量ΔＸ２３を加えたものである（ΔＸ１３＝ΔＸ１２+ΔＸ２３）。図１１（ｂ）に示すように、第１層に対する第２層のずれの方向をマイナス方向（図中左方向）とすると、第２層に対する第３層のずれの方向はプラス方向（図中右方向）となるので、第１層に対する第３層の積算ずれ量ΔＸ１３＝ΔＸ１２+ΔＸ２３の絶対値は、第１層と第２層との間の層間ずれ量ΔＸ１２の絶対値よりも小さくなっている。また、逆に、第２層に対する第３層のずれの方向もマイナス方向（図中左方向）の場合には、第１層に対する第３層の積算ずれ量ΔＸ１３＝ΔＸ１２+ΔＸ２３の絶対値は、第１層と第２層との間の層間ずれ量ΔＸ１２の絶対値よりも大きくなる。
次に制御部５０は、図９のステップＳ２１７に示すように、第２層と第３層の半導体チップ２００，３００の間の層間ずれ量ΔＸ２３と第三の閾値とを比較し、層間ずれ量Δ２３が第三の閾値以上となった場合には、ボンディング不良と判断し、図９のステップＳ２２１に示すようにボンディング動作を停止する。また、制御部５０は、図９のステップＳ２１８に示すように、第１層と第３層の半導体チップ１００，３００の間の積算ずれ量ΔＸ１３と第四の閾値とを比較し、積算ずれ量ΔＸ１３が第四の閾値以上となった場合には、ボンディング不良と判断し、図９のステップＳ２２１に示すようにボンディング動作を停止する。
そして、制御部５０は、層間ずれ量ΔＸ２３、積算ずれ量ΔＸ１３ともに第三、第四の閾値未満の場合には、図９のステップＳ２１９に示すように、所定の層数だけ半導体チップをボンディングしたかどうかを判断し、所定の層数だけ積層ボンディングした場合には、制御部５０は、図９のステップＳ２２１に示すようにボンディングを停止する。また、所定の層数だけ積層ボンディングしていないと判断した場合には、図９のステップＳ２２０に示すように、カウンタＮを１だけインクレメントして、Ｎ＝３とし、図９のステップＳ２１１に戻り、第３層の半導体チップ３００の上に第４層の半導体チップを積層ボンディングする。
以上説明した実施形態では、層間ずれ量ΔＸ１２，ΔＸ２３と、積算ずれ量ΔＸ１３の両方が所定の閾値以上となった場合にはボンディングを停止するので、積層ボンディングにより製造する多層半導体装置４０の品質を向上させることができる。
なお、本実施形態では、ずれ量はＸ方向のずれ量ΔＸ１２，ΔＸ２３，ΔＸ１３として説明したが、Ｙ方向、θ方向のずれ量についても同様に層間ずれ量、積算ずれ量の両方のずれ量が所定の閾値以上となった場合にボンディングを停止するようにしてもよい。
１１ ボンディングステージ、１２ ＸＹテーブル、１３ ボンディングステージ駆動機構、１４ ボンディングツール、１５ ボンディングツール駆動機構、１６ 二視野カメラ、２０ 第一の層の半導体チップ、２０ａ，２２ａ，３０ａ，３２ａ 表面、２０ｂ，２２ｂ，３０ｂ，３２ｂ 裏面、２１ａ，３１ａ，３１ｂ アライメントマーク、２２ 第一の貫通電極、３０ 第二の層の半導体チップ、３２ 第二の貫通電極、４０ 多層半導体装置、４１ 固着層、５０ 制御部、５１ ＣＰＵ、５２ メモリ、５３ 相対位置検出プログラム、５４ 第一の撮像プログラム、５５ 第一のボンディングプログラム、５６ 第二の撮像プログラム、５７ オフセット量設定プログラム、５８ 第二のボンディングプログラム、５９ 第三の撮像プログラム、６０ ずれ量検出プログラム、６１ オフセット量補正プログラム、６２ 停止プログラム、６３ 制御データ、６４ ボンディングツール駆動機構インターフェース、６５ 二視野カメラインターフェース、６６ ボンディングステージ駆動機構インターフェース、７０ データバス、１００，２００，３００ 半導体チップ、１００ａ，１０２ａ，２００ａ，２０２ａ，３００ａ，３０２ａ 表面、１０２，２０２，３０２ 貫通電極、１００ｂ，２００ｂ，３００ｂ 裏面、５００ フリップチップボンディング装置。

Claims (11)

  1. 第一の貫通電極が設けられる第一の層の半導体チップの上に前記第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップを積層ボンディングするボンディング装置であって、
    前記半導体チップの画像を撮像するカメラと、
    前記カメラが撮像した画像の画像処理とボンディング制御とを行う制御部と、を備え、
    前記制御部は、
    積層ボンディングする前に前記カメラによって撮像した第一の層の半導体チップ表面の前記第一の貫通電極の画像と、積層ボンディングした後に前記カメラによって撮像した第二の層の半導体チップ表面の前記第二の貫通電極の画像とに基づいて積層ボンディングされた前記各層の半導体チップの相対位置を検出する相対位置検出手段を備えること、
    を特徴とするボンディング装置。
  2. 請求項１に記載のボンディング装置であって、
    前記相対位置は、前記第一の層の半導体チップ表面上の基準軸に沿った方向または前記基準軸と直交する方向の前記第二の層の半導体チップの位置ずれ、または前記基準軸に対する前記第二の層の半導体チップの回転角度のいずれか一つまたは複数の組み合わせであること、
    を特徴とするボンディング装置。
  3. 請求項１または２に記載のボンディング装置であって、
    前記第一の層の半導体チップと前記第二の層の半導体チップは、隣接する２つの層の各半導体チップであること、
    を特徴とするボンディング装置。
  4. 請求項１または２に記載のボンディング装置であって、
    前記第一の層の半導体チップは、初層の半導体チップであり、前記第二の層の半導体チップは、前記初層の半導体チップの上側に積層ボンディングされた他の半導体チップであること、
    を特徴とするボンディング装置。
  5. 請求項１から４のいずれか１項に記載のボンディング装置であって、
    前記制御部は、
    積層ボンディングする前に前記カメラによって第一の層の半導体チップ表面の前記第一の貫通電極の画像を撮像する第一の撮像手段と、
    積層ボンディングする前に前記カメラによって撮像した第一の層の半導体チップ表面の第一のアライメントマークと積層ボンディングする前に前記カメラによって撮像した第二の層の半導体チップ裏面の第二のアライメントマークとの位置を合わせて前記第二の層の半導体チップを前記第一の層の半導体チップの上に積層ボンディングする第一のボンディング手段と、
    前記第一のボンディング手段によって積層ボンディングした後に前記カメラによって第二の層の半導体チップ表面の前記第二の貫通電極の画像を撮像する第二の撮像手段と、
    前記第一の撮像手段によって撮像した前記第一の貫通電極の画像と前記第二の撮像手段によって撮像した前記第二の貫通電極の画像とに基づいて前記各層の半導体チップの相対位置を検出し、検出した相対位置を積層ボンディングの際のオフセット量として設定するオフセット量設定手段と、
    を有することを特徴とするボンディング装置。
  6. 請求項５に記載のボンディング装置であって、
    前記制御部は、
    前記第一のアライメントマークに前記第二のアライメントマークが合う位置から前記オフセット量設定手段で設定したオフセット量だけ前記第二の層の半導体チップをずらして前記第一の層の半導体チップの上に積層ボンディングする第二のボンディング手段と、
    前記第二のボンディング手段によって積層ボンディングした後に前記カメラによって第二の層の半導体チップ表面の前記第二の貫通電極の画像を撮像する第三の撮像手段と、
    前記第一の撮像手段によって撮像した前記第一の貫通電極の画像と前記第三の撮像手段によって撮像した前記第二の貫通電極の画像とに基づいて前記各層の半導体チップの相対位置のずれ量を検出するずれ量検出手段と、
    を備えることを特徴とするボンディング装置。
  7. 請求項6に記載のボンディング装置であって、
    前記制御部は、
    前記ずれ量検出手段で検出したずれ量が第一の閾値未満で、第二の閾値以上の場合には、前記ずれ量の所定割合だけ前記オフセット量を補正するオフセット量補正手段を備えること、
    を特徴とするボンディング装置。
  8. 第一の貫通電極が設けられる第一の層の半導体チップの上に前記第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップを積層ボンディングするボンディング方法であって、
    積層ボンディングする前にカメラによって第一の層の半導体チップ表面の前記第一の貫通電極の画像を撮像する第一の撮像工程と、
    積層ボンディングする前に前記カメラによって撮像した第一の層の半導体チップ表面の第一のアライメントマークと積層ボンディングする前に前記カメラによって撮像した第二の層の半導体チップ裏面の第二のアライメントマークとの位置を合わせて前記第二の層の半導体チップを前記第一の層の半導体チップの上に積層ボンディングする第一のボンディング工程と、
    前記第一のボンディング工程の後に前記カメラによって第二の層の半導体チップ表面の前記第二の貫通電極の画像を撮像する第二の撮像工程と、
    前記第一の貫通電極の画像と前記第二の貫通電極の画像とに基づいて前記各層の半導体チップの相対位置を検出し、検出した相対位置を積層ボンディングの際のオフセット量として設定するオフセット量設定工程と、
    を有することを特徴とするボンディング方法。
  9. 請求項８に記載のボンディング方法であって、
    前記第一のアライメントマークに前記第二のアライメントマークが合う位置から前記オフセット量だけ前記第二の層の半導体チップをずらして前記第一の層の半導体チップの上に積層ボンディングする第二のボンディング工程と、
    前記第二のボンディング工程の後に前記カメラによって第二の層の半導体チップ表面の前記第二の貫通電極の画像を撮像する第三の撮像工程と、
    前記第一の撮像手段によって撮像した前記第一の貫通電極の画像と前記第三の撮像手段によって撮像した前記第二の貫通電極の画像とに基づいて前記各層の半導体チップの相対位置のずれ量を検出するずれ量検出工程と、
    を有することを特徴とするボンディング方法。
  10. 請求項８または９に記載のボンディング方法であって、
    前記第一の層の半導体チップと前記第二の層の半導体チップは、隣接する２つの層の各半導体チップであること、
    を特徴とするボンディング方法。
  11. 請求項８または９に記載のボンディング方法であって、
    前記第一の層の半導体チップは、初層の半導体チップであり、前記第二の層の半導体チップは、前記初層の半導体チップの上側に積層ボンディングされた他の半導体チップであること、
    を特徴とするボンディング方法。
JP2013061589A 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法 Active JP5876000B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013061589A JP5876000B2 (ja) 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法
SG11201408122RA SG11201408122RA (en) 2012-06-11 2013-06-05 Bonding apparatus and method of manufacturing semiconductor device
PCT/JP2013/065575 WO2013187292A1 (ja) 2012-06-11 2013-06-05 ボンディング装置および半導体装置の製造方法
CN201380027777.0A CN104335337B (zh) 2012-06-11 2013-06-05 接合装置及半导体装置的制造方法
KR1020147022686A KR101630249B1 (ko) 2012-06-11 2013-06-05 본딩 장치 및 반도체 장치의 제조 방법
TW102120660A TWI511215B (zh) 2012-06-11 2013-06-11 A bonding apparatus, and a method of manufacturing the semiconductor device
US14/561,572 US9385104B2 (en) 2012-06-11 2014-12-05 Bonding apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012131510 2012-06-11
JP2012131510 2012-06-11
JP2013061589A JP5876000B2 (ja) 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法

Publications (2)

Publication Number Publication Date
JP2014017471A true JP2014017471A (ja) 2014-01-30
JP5876000B2 JP5876000B2 (ja) 2016-03-02

Family

ID=49758118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061589A Active JP5876000B2 (ja) 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法

Country Status (7)

Country Link
US (1) US9385104B2 (ja)
JP (1) JP5876000B2 (ja)
KR (1) KR101630249B1 (ja)
CN (1) CN104335337B (ja)
SG (1) SG11201408122RA (ja)
TW (1) TWI511215B (ja)
WO (1) WO2013187292A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
WO2015119274A1 (ja) * 2014-02-10 2015-08-13 株式会社新川 実装装置及びそのオフセット量補正方法
JP2016062958A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置
WO2017169953A1 (ja) * 2016-03-31 2017-10-05 東レエンジニアリング株式会社 実装装置および実装方法
JP2017228670A (ja) * 2016-06-23 2017-12-28 パナソニックＩｐマネジメント株式会社 部品実装方法
KR101827597B1 (ko) * 2014-03-11 2018-02-08 캐논 가부시끼가이샤 형성 방법 및 물품의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004672B (zh) * 2014-12-18 2020-06-16 索尼公司 半导体装置、制造方法及电子设备
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
CN106409724B (zh) * 2016-09-30 2019-05-21 西安微电子技术研究所 一种PoP自动堆叠系统及方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
CN109643700B (zh) 2018-11-21 2019-09-10 长江存储科技有限责任公司 用于接合界面处的接合对准标记的方法、器件和结构
KR102330658B1 (ko) * 2019-11-26 2021-11-23 세메스 주식회사 다이 본딩 방법
KR20210088305A (ko) 2020-01-06 2021-07-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
DE102020126211A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
TWI756881B (zh) * 2020-10-27 2022-03-01 均華精密工業股份有限公司 黏晶機之定位系統、黏晶機之定位裝置以及黏晶機置放晶粒方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197682A (ja) * 2001-12-28 2003-07-11 Nippon Avionics Co Ltd アライメント補正機能付きフリップチップ実装装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP2002110742A (ja) 2000-10-02 2002-04-12 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP4642565B2 (ja) 2005-06-29 2011-03-02 東レエンジニアリング株式会社 実装方法および実装装置
WO2008126212A1 (ja) * 2007-03-28 2008-10-23 Fujitsu Limited 超音波接合装置
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4343989B1 (ja) 2008-04-10 2009-10-14 株式会社新川 ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP2010272707A (ja) 2009-05-22 2010-12-02 Panasonic Corp アライメント接合方法
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
JP2011124523A (ja) 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP5515024B2 (ja) * 2010-11-24 2014-06-11 株式会社日本マイクロニクス チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
TW201330217A (zh) * 2011-11-11 2013-07-16 Sumitomo Bakelite Co 半導體裝置之製造方法
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197682A (ja) * 2001-12-28 2003-07-11 Nippon Avionics Co Ltd アライメント補正機能付きフリップチップ実装装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
KR20160090842A (ko) * 2013-11-27 2016-08-01 토레이 엔지니어링 컴퍼니, 리미티드 3차원 실장 방법 및 3차원 실장 장치
US9673166B2 (en) 2013-11-27 2017-06-06 Toray Engineering Co., Ltd. Three-dimensional mounting method and three-dimensional mounting device
KR102207674B1 (ko) 2013-11-27 2021-01-25 토레이 엔지니어링 컴퍼니, 리미티드 3차원 실장 방법 및 3차원 실장 장치
WO2015119274A1 (ja) * 2014-02-10 2015-08-13 株式会社新川 実装装置及びそのオフセット量補正方法
JPWO2015119274A1 (ja) * 2014-02-10 2017-03-30 株式会社新川 実装装置及びそのオフセット量補正方法
KR101827597B1 (ko) * 2014-03-11 2018-02-08 캐논 가부시끼가이샤 형성 방법 및 물품의 제조 방법
JP2016062958A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置
WO2017169953A1 (ja) * 2016-03-31 2017-10-05 東レエンジニアリング株式会社 実装装置および実装方法
JP2017183628A (ja) * 2016-03-31 2017-10-05 東レエンジニアリング株式会社 実装装置および実装方法
KR20180126487A (ko) 2016-03-31 2018-11-27 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법
JP2017228670A (ja) * 2016-06-23 2017-12-28 パナソニックＩｐマネジメント株式会社 部品実装方法

Also Published As

Publication number Publication date
US9385104B2 (en) 2016-07-05
KR101630249B1 (ko) 2016-06-14
CN104335337A (zh) 2015-02-04
SG11201408122RA (en) 2015-01-29
KR20140117543A (ko) 2014-10-07
US20150087083A1 (en) 2015-03-26
CN104335337B (zh) 2017-05-10
TWI511215B (zh) 2015-12-01
WO2013187292A1 (ja) 2013-12-19
JP5876000B2 (ja) 2016-03-02
TW201413843A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5876000B2 (ja) ボンディング装置およびボンディング方法
JP6256486B2 (ja) 実装装置及びそのオフセット量補正方法
TWI593046B (zh) Bonding device and bonding method
JP4966139B2 (ja) 接合材貼付検査装置、実装装置、電気部品の製造方法
US20130027542A1 (en) Electronic component carrying device and electronic component carrying method
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
US9673166B2 (en) Three-dimensional mounting method and three-dimensional mounting device
JP5232460B2 (ja) 半導体パッケージ
JP4654829B2 (ja) 部品実装状態検査装置及び方法
KR102354344B1 (ko) 반도체 소자 접착 기기
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
JP2019029425A (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP5157364B2 (ja) 接合対象物のアライメント方法、これを用いた部品接合方法および部品接合装置
JP5006357B2 (ja) ボンディング方法およびボンディング装置
JP2013093509A (ja) 半導体装置の製造方法、及び半導体製造装置
JP2012243987A (ja) 半導体装置の製造方法
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
KR101507145B1 (ko) 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법
JP6167412B2 (ja) 積層パッケージの製造システムおよび製造方法
JP4802909B2 (ja) 位置合わせ方法および位置合わせ装置
WO2018198196A1 (ja) 検査装置、搭載装置、検査方法
JP2002314249A (ja) 多層基板の製造方法
JP2008098410A (ja) 半導体チップ実装機及び実装システム
JP2009246271A (ja) 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160120

R150 Certificate of patent or registration of utility model

Ref document number: 5876000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250