CN104335337B - 接合装置及半导体装置的制造方法 - Google Patents

接合装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104335337B
CN104335337B CN201380027777.0A CN201380027777A CN104335337B CN 104335337 B CN104335337 B CN 104335337B CN 201380027777 A CN201380027777 A CN 201380027777A CN 104335337 B CN104335337 B CN 104335337B
Authority
CN
China
Prior art keywords
semiconductor chip
layer
engagement
electrode
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380027777.0A
Other languages
English (en)
Other versions
CN104335337A (zh
Inventor
谷大辅
高桥浩
高桥浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arakawa Co Ltd
Original Assignee
Arakawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arakawa Co Ltd filed Critical Arakawa Co Ltd
Publication of CN104335337A publication Critical patent/CN104335337A/zh
Application granted granted Critical
Publication of CN104335337B publication Critical patent/CN104335337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种接合装置及半导体装置的制造方法。本发明的倒装芯片接合装置(500)是在设置有第一贯通电极的第一层的半导体芯片(20)之上，将在与第一贯通电极对应的位置设置有第二贯通电极的第二层的半导体芯片(30)加以层叠接合，其具备：双视野摄影机(16)，拍摄半导体芯片(20)、(30)的影像；以及控制部(50)；控制部(50)具备相对位置检测程序(53)，所述相对位置检测程序(53)根据在层叠接合前双视野摄影机(16)所拍摄的第一层的半导体芯片(20)表面的第一贯通电极的影像以及在层叠接合后双视野摄影机(16)所拍摄的第二层的半导体芯片(30)表面的第二贯通电极的影像，检测已层叠接合的各层的半导体芯片(20)、(30)的相对位置。由此，以简便方法高精度地连接贯通电极。

Description

接合装置及半导体装置的制造方法
技术领域
本发明涉及一种接合装置，尤其涉及倒装芯片接合装置的构造及使用倒装芯片接合装置的接合方法。
背景技术
作为将半导体芯片接合至电路基板的装置，大多使用倒装芯片接合装置。倒装芯片接合装置，是在接合载台之上预先吸附固定电路基板，在接合工具前端使接合面(形成有凸块的面)朝下而吸附保持半导体芯片，使接合工具朝向电路基板的表面下降，将半导体芯片的凸块按压于电路基板，通过加热将半导体芯片接合至电路基板。
在倒装芯片接合装置，必须要在使吸附于接合工具的半导体芯片的位置与电路基板的接合位置对准的状态下将半导体芯片按压至电路基板。因此，使用下述方法，在吸附于接合工具的半导体芯片的下面与电路基板的上面之间插入上下双视野摄影机，拍摄吸附于接合工具的半导体芯片的下面的影像与电路基板的上面的影像，根据被各影像拍入的半导体芯片、电路基板分别的对准标记的位置使半导体芯片与电路基板的相对位置对准(例如，参照专利文献1)。另外，提案有下述方法，在倒装芯片接合装置，使用在接合工具侧与电路基板摄影机的焦距不同的双视野摄影机，即使在双视野摄影机与半导体芯片、电路基板的距离不同的情形，亦拍摄清晰的影像(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2002-110742号公报
专利文献2：日本专利第4642565号说明书
发明内容
发明欲解决的问题
然而，近年来，开始使用将设有贯通电极的半导体芯片加以层叠而制造多层半导体装置的方法。此方法，是将贯通半导体芯片的多个贯通电极配置在层叠的各半导体芯片的相同位置，将各半导体芯片加以层叠时，贯通电极彼此电气连接，构成为往层叠方向延伸的共通电极。在此方法，已层叠的各半导体芯片间是通过多个贯通电极电气连接，因此例如不使用引线等其他配线、连接单元即可将多个半导体芯片电气连接。
由于必须在用于上述多层半导体装置的半导体芯片设有数个至数十个贯通电极且各贯通电极分别确实地连接，因此例如必须使层叠的各半导体芯片的位置偏移较专利文献1、2记载的现有技术般将半导体芯片接合至电路基板的情形小。
然而，贯通电极间的接合是通过焊料进行，即使使上下各层的半导体芯片的位置对准而接合，贯通电极仍载置于熔融状态的焊料之上，因此会有在焊料固化为止的期间其位置偏移的情形。另外，会有因对准标记的不明确等产生贯通电极错开程度的位置偏移的情形。再者，会有在连续接合的途中因温度等的接合条件的偏移在贯通电极的接合位置产生偏移的情形。
另外，将半导体芯片加以层叠后，从外部无法观察到贯通电极的接合面，因此无法轻易检测贯通电极彼此是否正确地连接，例如，一旦将已接合的半导体芯片剥离而确认贯通电极的连接状态、或将连接后的多层半导体装置加以切断而确认贯通电极的连接状态后，必须决定接合条件。另外，一旦决定接合条件后，在接合途中在贯通电极的连接位置产生偏移的情形，在通过接合后的产品检查得出导通不良等结果之前，无法发现贯通电极的连接不良。
因此，本发明的目的在于以简便方法高精度地连接贯通电极。
解决问题采用的手段
本发明的接合装置是在设置有第一贯通电极的第一层的半导体芯片之上，将在与第一贯通电极对应的位置设置有第二贯通电极的第二层的半导体芯片加以层叠接合，其特征在于，具备：摄影机，拍摄半导体芯片的影像；以及控制部，进行摄影机拍摄后的影像的影像处理与接合控制；控制部具备相对位置检测单元，所述相对位置检测单元根据在层叠接合前摄影机所拍摄的第一层的半导体芯片表面的第一贯通电极的影像以及在层叠接合后摄影机所拍摄的第二层的半导体芯片表面的第二贯通电极的影像，检测已层叠接合的各层的半导体芯片的相对位置。
本发明的接合装置中，较佳为，相对位置，是第二层的半导体芯片在第一层的半导体芯片表面上的沿着基准轴方向或与基准轴正交方向的位置偏移、或第二层的半导体芯片相对于基准轴的旋转角度的任一个或多个的组合。
本发明的接合装置中，较佳为，第一层的半导体芯片与第二层的半导体芯片为相邻二层的各半导体芯片，较佳为，第一层的半导体芯片为起始层的半导体芯片，第二层的半导体芯片为已层叠接合于起始层的半导体芯片的上侧的另一半导体芯片。
本发明的接合装置中，较佳为，控制部，具有：第一摄影单元，在层叠接合前通过摄影机拍摄第一层的半导体芯片表面的第一贯通电极的影像；第一接合单元，使在层叠接合前摄影机所拍摄的第一层的半导体芯片表面的第一对准标记与在层叠接合前摄影机所拍摄的第二层的半导体芯片背面的第二对准标记的位置对准后，将第二层的半导体芯片层叠接合于第一层的半导体芯片之上；第二摄影单元，在通过第一接合单元进行层叠接合后通过摄影机拍摄第二层的半导体芯片表面的第二贯通电极的影像；以及偏置量设定单元，根据第一摄影单元所拍摄的第一贯通电极的影像以及第二摄影单元所拍摄的第二贯通电极的影像检测各层的半导体芯片的相对位置，将检测出的相对位置设定为层叠接合时的偏置量。
本发明的接合装置中，较佳为，控制部，具备：第二接合单元，使第二层的半导体芯片从第二对准标记与第一对准标记对准的位置错开以偏置量设定单元设定的偏置量后，层叠接合于第一层的半导体芯片之上；第三摄影单元，在通过第二接合单元进行层叠接合后通过摄影机拍摄第二层的半导体芯片表面的第二贯通电极的影像；以及偏移量检测单元，根据第一摄影单元所拍摄的第一贯通电极的影像以及第三摄影单元所拍摄的第二贯通电极的影像检测各层的半导体芯片的相对位置的偏移量。
本发明的接合装置中，较佳为，控制部具备偏置量修正单元，所述偏置量修正单元，在以偏移量检测单元检测出的偏移量是未满第一阈值且第二阈值以上的情形，以偏移量的既定比例修正偏置量。
本发明的半导体装置的制造方法是在设置有第一贯通电极的第一层的半导体芯片之上，将在与第一贯通电极对应的位置设置有第二贯通电极的第二层的半导体芯片加以层叠接合，其特征在于，具有：第一摄影步骤，在层叠接合前通过摄影机拍摄第一层的半导体芯片表面的第一贯通电极的影像；第一接合步骤，使在层叠接合前摄影机所拍摄的第一层的半导体芯片表面的第一对准标记与在层叠接合前摄影机所拍摄的第二层的半导体芯片背面的第二对准标记的位置对准后，将第二层的半导体芯片层叠接合于第一层的半导体芯片之上；第二摄影步骤，在第一接合步骤后通过摄影机拍摄第二层的半导体芯片表面的第二贯通电极的影像；以及偏置量设定步骤，根据第一贯通电极的影像以及第二贯通电极的影像检测各层的半导体芯片的相对位置，将检测出的相对位置设定为层叠接合时的偏置量。
本发明的半导体装置的制造方法中，较佳为，具有：第二接合步骤，使第二层的半导体芯片从第二对准标记与第一对准标记对准的位置错开偏置量后，层叠接合于第一层的半导体芯片之上；第三摄影步骤，在第二接合步骤后通过摄影机拍摄第二层的半导体芯片表面的第二贯通电极的影像；以及偏移量检测步骤，根据第一摄影单元所拍摄的第一贯通电极的影像以及第三摄影单元所拍摄的第二贯通电极的影像检测各层的半导体芯片的相对位置的偏移量。
本发明的半导体装置的制造方法中，较佳为，第一层的半导体芯片与第二层的半导体芯片为相邻二层的各半导体芯片，较佳为，第一层的半导体芯片为起始层的半导体芯片，第二层的半导体芯片为已层叠接合于起始层的半导体芯片的上侧的另一半导体芯片。
发明的效果
本发明可达成以简便方法高精度地连接贯通电极的效果。
附图说明
图1是显示本发明实施形态的接合装置的构成的是统图。
图2(a)～图2(d)是显示第一层的半导体芯片表面的影像与第二层的半导体芯片背面的影像及各层的半导体芯片的剖面的说明图。
图3是显示本发明实施形态的接合装置的动作的流程图。
图4是显示本发明实施形态的接合装置的层叠接合动作的说明图。
图5(a)、图5(b)是显示在示教时通过层叠接合层叠有第一层的半导体芯片与第二层的半导体芯片的多层半导体装置的平面与剖面的说明图。
图6是显示本发明的接合装置中在层叠接合后拍摄第二层的半导体芯片表面的影像的状态的说明图。
图7(a)、图7(b)是显示通过多层半导体装置制造时的层叠接合层叠有第一层的半导体芯片与第二层的半导体芯片的多层半导体装置的平面与剖面的说明图。
图8是显示本发明实施形态的接合装置的其他动作的流程图。
图9是显示本发明实施形态的接合装置的其他动作的流程图。
图10是在示教时通过层叠接合层叠有第一层与第二层的半导体芯片的多层半导体装置的剖面图。
图11(a)、图11(b)是显示通过多层半导体装置制造时的层叠接合层叠有第一层与第二层的半导体芯片的状态、与层叠有第一层至第三层半导体芯片的状态的剖面图。
符号说明
11 接合载台
12 XY台
13 接合载台驱动机构
14 接合工具
15 接合工具驱动机构
16 双视野摄影机
20 第一层的半导体芯片
20a，22a，30a，32a 表面
20b，22b，30b，32b 背面
21a，31a，31b 对准标记
22 第一贯通电极
30 第二层的半导体芯片
32 第二贯通电极
40 多层半导体装置
41 固着层
50 控制部
51 CPU
52 存储器
53 相对位置检测程序
54 第一摄影程序
55 第一接合程序
56 第二摄影程序
57 偏置量设定程序
58 第二接合程序
59 第三摄影程序
60 偏移量检测程序
61 偏置量修正程序
62 停止程序
63 控制数据
64 接合工具驱动机构介面
65 双视野摄影机介面
66 接合载台驱动机构介面
70 数据总线
100，200，300 半导体芯片
100a，102a，200a，202a，300a，302a 表面
102，202，302 贯通电极
100b，200b，300b 背面
500 倒装芯片接合装置
具体实施方式
以下，参照图式说明本发明实施形态的接合装置的实施形态。如图1所示，本实施形态的倒装芯片接合装置500具备吸附固定第一层的半导体芯片20的接合载台11、将接合载台11支撑成可在XY方向(水平方向)移动的XY台12、将连接于XY台12的接合载台11往XY方向驱动的接合载台驱动机构13、在前端吸附第二层的半导体芯片30的接合工具14、使接合工具14往Z方向(上下方向)及θ方向移动的接合工具驱动机构15、如图中空心箭头所示可同时拍摄上下方向的双视野摄影机16、及进行双视野摄影机16拍摄后的影像的影像处理与接合控制的控制部50。此外，图1中，纸面的左右方向为XY方向，纸面的上下方向为Z方向，绕Z轴的旋转方向为θ。
如图1所示，控制部50是包含如下的电脑：在内部进行信号处理的CPU51、储存控制程序(program)、控制数据等的存储器52、进行接合工具驱动机构与控制信号的输出入的接合工具驱动机构介面64、进行双视野摄影机16与控制信号及影像信号的输出入的双视野摄影机介面65、进行接合载台驱动机构与控制信号的输出入的接合载台驱动机构介面66。CPU51、存储器52、各介面(interface)64，65，66是通过数据总线70连接。此外，接合工具驱动机构15、双视野摄影机16、接合载台驱动机构13是构成为通过控制部50的CPU51的指令驱动。
如图1所示，在存储器52储存有相对位置检测单元即相对位置检测程序53、第一摄影单元即第一摄影程序54、第一接合单元即第一接合程序55、第二摄影单元即第二摄影程序56、偏置(offset)量设定单元即偏置量设定程序57、第二接合单元即第二接合程序58、第三摄影单元即第三摄影程序59、偏移量检测单元即偏移量检测程序60、偏置量修正单元即偏置量修正程序61、停止单元即停止程序62、及双视野摄影机16所取得的影像或影像处理后的影像数据或偏置量等的控制数据63。此外，各程序53～62将于之后说明。
参照图2(a)～图2(d)至图6说明通过以上述方式构成的本实施形态的倒装芯片接合装置500将第二层的半导体芯片30层叠接合于第一层的半导体芯片20上的步骤(半导体装置的制造步骤)。
首先，说明图3的步骤S101至步骤S108的示教(teaching)动作。首先，使第一层的半导体芯片20吸附固定于接合载台11上，通过未图示的拾取单元从晶圆使第二层的半导体芯片30吸附于接合工具14的前端。
如图2(a)所示，在第一层的半导体芯片20的表面20a(图1中Z方向正侧的面)的右上角与左下角分别设有十字型的对准标记21a。另外，在第一层的半导体芯片20设有多个第一贯通电极22。如图2(b)所示，第一贯通电极22是设成相对于表面20a、背面20b垂直地贯通第一层的半导体芯片20的表面20a与背面20b之间，在第一层的半导体芯片20的表面20a，第一贯通电极22的表面22a露出，在第一层的半导体芯片20的背面20b，在与第一贯通电极22的表面22a相同位置，第一贯通电极22的背面22b露出。
第二层的半导体芯片30也在与第一层的半导体芯片20相同的位置设有第二贯通电极32。亦即，第二贯通电极32是设在使第二层的半导体芯片30反转后其背面30b与第一层的半导体芯片20的表面20a重叠时成为相同位置的位置。此外，与第一层的半导体芯片20相同，如图2(d)所示，第二贯通电极32是设成相对于表面30a、背面30b垂直地贯通第二层的半导体芯片30的表面30a与背面30b之间，在第二层的半导体芯片30的表面30a，第二贯通电极32的表面32a露出，在第二层的半导体芯片30的背面30b，在与第二贯通电极32的表面32a相同位置第二贯通电极32的背面32b露出。图2(c)是从背面30b侧观察第二层的半导体芯片30的图，在第二层的半导体芯片30的背面30b的左上角与右下角(使第二层的半导体芯片30反转后其背面30b与第一层的半导体芯片20的表面20a重叠时成为相同位置的位置)分别设有十字型的对准标记31b。
如图1所示，在层叠接合前的初始状态，接合工具14位于上方的待机位置，因此控制部50通过未图示的双视野摄影机驱动机构将双视野摄影机16插入接合工具14与接合载台11的中间。于是，在图1的向下空心箭头所示的双视野摄影机16的下侧视野捕捉如图2(a)所示包含对准标记21a与第一贯通电极22的表面22a的第一层的半导体芯片20的表面20a的影像，在图1的向上空心箭头所示的双视野摄影机16的上侧视野捕捉如图2(c)所示包含对准标记31b与第二贯通电极32的背面32b的第二层的半导体芯片30的背面30b的影像。
控制部50执行图1所示的第一摄影程序54，如图3的步骤S101所示，使双视野摄影机16作动，拍摄图2(a)所示的第一层的半导体芯片20的表面20a的第一贯通电极22的表面22a的影像，储存于存储器52的控制数据63(第一摄影步骤)。
另外，控制部50执行图1所示的第一接合程序55。控制部50，如图3的步骤S102所示，使双视野摄影机16作动，拍摄图2(a)所示的第一层的半导体芯片20的表面20a的对准标记21a，储存于存储器52的控制数据63，如图3的步骤S103所示，使双视野摄影机16作动，拍摄图2(c)所示的第二层的半导体芯片30的背面30b的对准标记31b，储存于存储器52的控制数据63。控制部50处理各对准标记21a，31b的影像，检测各对准标记21a，31b的位置的XY方向或θ方向的偏移量，通过接合载台驱动机构13、接合工具驱动机构15分别调整接合载台11的XY方向的位置、接合工具14的θ方向的位置。此外，若各对准标记21a，31b的位置的XY方向或θ方向的偏移量分别成为零或既定阈值以下，则控制部50判断第一层的半导体芯片20与第二层的半导体芯片30的各对准标记21a，31b的位置对准，如图3的步骤S104所示，输出通过接合工具驱动机构15使接合工具14下降的指令。通过所述指令，如图4所示，接合工具14下降，如图5(a)所示，将第二层的半导体芯片30层叠接合于第一层的半导体芯片20上，成为多层半导体装置40(第一接合步骤)。
如图5(b)所示，将第二层的半导体芯片30层叠接合于第一层的半导体芯片20上后，在第一层贯通电极22的表面22a与第二层贯通电极32的表面32b之间形成熔融的焊料凝固的固着层41，通过此固着层41连接有各贯通电极22，32。
如图6所示，第一接合步骤结束后，控制部50使接合工具14上升至待机位置，通过未图示的双视野摄影机驱动机构使双视野摄影机16往第二层的半导体芯片30上移动。在双视野摄影机16的视野捕捉到如图5(a)所示在第一层的半导体芯片20上层叠有第二层的半导体芯片30的状态的影像。图5(a)中，虽以虚线显示下侧的第一层的半导体芯片20的对准标记21a、第一贯通电极的表面22a，但实际上在双视野摄影机16的视野显示出的为图5(a)所示的实线部分、亦即第二层的半导体芯片30的表面30a的第二贯通电极32的表面32a。
控制部50使图1所示的第二摄影程序56执行，如图3的步骤S105所示，拍摄第二层的半导体芯片30的表面30a的第二贯通电极32的表面32a的影像，储存于控制数据63(第二摄影步骤)。
控制部50执行图1所示的相对位置检测程序53，如图3的步骤S106所示，使在第二摄影步骤拍摄的第二层的半导体芯片30的贯通电极32的表面32a的影像重叠于先前在第一摄影步骤拍摄的第一层的半导体芯片20的贯通电极22的表面22a的影像。图5(a)中，以虚线显示重叠后的第一层的半导体芯片20的表面20a、第一贯通电极22的表面22a。在重叠后的影像，各贯通电极的表面22a，32a的位置是错开显示。
如先前说明，各贯通电极22，32相对于各层的半导体芯片20，30的各表面20a，30a垂直形成，因此各贯通电极的表面22a，32a的位置错开，如图5(b)所示，判断为各层的半导体芯片20，30错开层叠。
另外，由于使半导体芯片20，30的各对准标记21a，31b的位置对准而层叠接合，因此各层的半导体芯片20，30的相对位置未大幅错开，多个各贯通电极22，32的位置为位于彼此对应的位置的电极重叠的状态。因此，控制部50，如图5(a)所示，将重叠的第一贯通电极22的表面22a与第二贯通电极32的表面32a的XY方向的偏移量ΔX、ΔY判断为第一层的半导体芯片20与第二层的半导体芯片30的相对位置。图5(a)所示的例中，设在第一层的半导体芯片20的表面20a的对准标记21a与设在第二层的半导体芯片30的背面30b的对准标记31b的位置也错开，因此各偏移量ΔX、ΔY是判断为例如控制部50从对准标记21a，31b的影像辨识对准标记的位置时的误差所产生的各贯通电极22，32的XY方向的位置偏移、或层叠接合时夹在贯通电极间的熔融焊料所产生的位置偏移。接着，控制部50，如图3的步骤S107所示，将图3所示的步骤S101～S106的各步骤反复既定次数、例如n次后，如图3的步骤S108所示，例如，将其平均偏移量、或中央值等设定为偏置量(偏置量设定步骤)。
上述实施形态中，虽说明将图5(a)所示的第一贯通电极22的表面22a与第二贯通电极32的表面32a的XY方向的偏移量ΔX、ΔY(X若以第一层的半导体芯片20的基准轴为例，为与图5(a)所示的第一层的半导体芯片20的横方向的边X平行的方向，Y为相对于X方向正交的方向)判断为第一层的半导体芯片20与第二层的半导体芯片30的相对位置，但使用多个各贯通电极22，32的各表面22a，32a的影像，不仅是XY方向的偏移量ΔX、ΔY，包含第二层的半导体芯片相对于第一层的半导体芯片20的旋转方向的位置偏移Δθ，也可用来判断为相对位置。旋转方向的位置偏移Δθ，例如，也可使用图5(a)所示的最上部左侧的贯通电极22，32的各表面22a，32a的XY方向的偏移量ΔX1、ΔY1、与图5(a)所示的最下部右侧的贯通电极22，32(位于对角方向的贯通电极22，32)的各表面22a，32a的XY方向的偏移量ΔX2、ΔY2求出为相对于作为基准的X轴的旋转角度Δθ。此情形，将各偏移量ΔX、ΔY、Δθ的平均值或中央值设定为XYθ方向的各偏置量。
以上说明的本实施形态的示教动作(图3所示的步骤S106～S108)，不需进行将已层叠接合的第一、第二层的半导体芯片20，30剥离以确认接合面或将已层叠的多层半导体装置40加以切断、例如使图5(b)所示的剖面露出以确认第一、第二贯通电极22，32的位置的破坏检查，便能以检测层叠接合时的第一层与第二层的半导体芯片20，30的位置偏移量(相对位置)，并根据所述偏移量(相对位置)设定层叠接合时的偏置量的简单方法进行倒装芯片接合装置的示教，可高精度接合各贯通电极22，32。
接着，说明制造示教后的多层半导体装置40的情形的层叠接合动作(图3的步骤S109～步骤S119)。关于与先前说明的示教动作相同的步骤，省略说明。
与先前示教动作所说明相同，控制部50，首先，使第一层的半导体芯片20吸附固定于接合载台11上，通过未图示的拾取单元从晶圆使第二层的半导体芯片30吸附于接合工具14的前端，将双视野摄影机16插入接合载台11与接合工具14之间。接着，控制部50执行图1所示的第一摄影程序54，如图3的步骤S109所示，使双视野摄影机16作动，拍摄图2(a)所示的第一层的半导体芯片20的表面20a的第一贯通电极22的表面22a的影像，储存于存储器52的控制数据63(第一摄影步骤)。
接着，控制部50执行图1所示的第二接合程序58。控制部50，如图3的步骤S110所示，使双视野摄影机16作动，拍摄图2(a)所示的第一层的半导体芯片20的表面20a的对准标记21a，储存于存储器52的控制数据63，如图3的步骤S111所示，使双视野摄影机16作动，拍摄图2(c)所示的第二层的半导体芯片30的背面30b的对准标记31b，储存于存储器52的控制数据63。控制部50处理各对准标记21a，31b的影像，检测各对准标记21a，31b的位置的XY方向或θ方向的偏移量。接着，控制部50，如图3的步骤S112所示，以各对准标记21a，31b的位置的XY方向或θ方向的偏移量分别成为在图3的步骤S108设定的偏置量的方式，通过接合载台驱动机构13、接合工具驱动机构15分别调整接合载台11的XY方向的位置、接合工具14的θ方向的位置，若各对准标记21a，31b的偏移量成为偏置量，则如图3的步骤S112所示，输出通过接合工具驱动机构15使接合工具14下降的指令。通过所述指令，如图4所示，接合工具14下降，如图7(a)所示，将第二层的半导体芯片30层叠接合于第一层的半导体芯片20上，成为多层半导体装置40(第二接合步骤)。
第二接合步骤结束后，控制部50，如图6所示，使接合工具14上升至待机位置，通过未图示的双视野摄影机驱动机构使双视野摄影机16往第二层的半导体芯片30上移动，执行图1所示的第三摄影程序59，如图3的步骤S113所示，拍摄第二层的半导体芯片30的表面30a的第二贯通电极32的表面32a的影像，储存于控制数据63(第三摄影步骤)。
上述第二接合动作中，由于预先使第二层的半导体芯片30相对于第一层的半导体芯片20错开通过图3的步骤S101～S108所示的示教动作设定的偏置量，因此在进行层叠接合后，图5(a)、图5(b)所示的示教动作时所现的偏移量ΔX、ΔY或Δθ为零，如图7(a)、图7(b)所示，各贯通电极22，32应未偏移而重叠。然而，因各层的半导体芯片20，30的各对准标记21a，31a的不正确、倒装芯片接合装置500的温度变化、或各层半导体芯片20，30的贯通电极22，32的位置的制造误差等，即使通过示教动作(图3的步骤S101～S108)设定偏置量，在第二接合动作之后，也会有产生图5(a)、图5(b)所示的各贯通电极22，32的位置偏移的情形。
因此，控制部50，在第二接合动作之后，如图3的步骤S113所示，通过双视野摄影机16取得层叠接合后的第二层的半导体芯片30的第二贯通电极32的表面32a的影像，执行图1所示的偏移量检测程序60，如图3的步骤S114所示，重叠于在图3的步骤S109拍摄的第一层的半导体芯片20的第一贯通电极22的表面22a的影像，由此检测第一贯通电极22的位置与第二贯通电极32的偏移量ΔX、ΔY、Δθ(偏移量检测步骤)。
此外，偏移量检测程序60，除了在使第一层与第二层的半导体芯片20，30错开偏置量的第二接合之后执行的点外，与上述说明的图1所示的相对位置检测程序53相同。
接着，如图3的步骤S115所示，在检测出的偏移量未满容许偏移量即第一阈值且需要修正偏移量即第二阈值以上的情形，判断为必须修正偏置量，如图3的步骤S116所示，执行图1所示的偏置量修正程序61。偏置量修正程序61使偏置量增减在图3的步骤S114检测出的偏移量的既定比例、例如50％等。接着，偏置量的修正结束后，控制部50，如图3的步骤S117所示，为了进行下一个接合而返回步骤S109。由此，可高精度接合各贯通电极22，32(偏置量修正步骤)。
此外，在下一个接合时在图3的步骤S109取得的第一层的半导体芯片的第一贯通电极表面的影像，是在之前接合时在图3的步骤S113取得的第二层的半导体芯片的第二贯通电极表面的影像，此影像储存于存储器52。是以，在实际的层叠接合，移至下一个接合的情形，也可省略步骤S109而返回步骤S110。
另外，如图3的步骤S118所示，控制部50，在检测出的偏移量超过容许偏移量即第一阈值的情形，判断所述层叠接合不良，执行图1所示的停止程序62，如图3的步骤S119所示，使倒装芯片接合装置500停止，例如，使警告灯点灯并通知产生异常状态(停止步骤)。
以上说明的本实施形态的接合装置中，不进行层叠的各层的半导体芯片20，30的破坏检查即可进行制造中的偏置量的修正、不良产生时的接合装置的停止，因此能使层叠接合的品质上升。
以上说明的实施形态中，虽说明将半导体芯片层叠接合成二层，但本发明亦可适用于更多层的层叠接合。另外，偏置量也可设为使第一层、第二层接合时的偏置量与第二层、第三层接合时的偏置量变化的方式。另外，本实施形态中，虽说明在示教动作时使第一层的半导体芯片20的对准标记21a与第二层的半导体芯片30的对准标记31b的位置对准而进行层叠接合，但亦包含即使各对准标记21a，31b不重叠，在各对准标记间的相对距离已知的情形，使对准标记错开所述相对距离而进行层叠接合、使对准标记对准而接合。
再者，在本实施形态的倒装芯片接合装置500，虽说明接合载台11往XY方向移动，接合工具往Z、θ方向移动，但并不限于此构成，例如，也可以是接合工具往Y、Z、θ方向移动，接合载台11仅往X方向移动的构成，也可以是接合载台11不移动，接合工具往XYZ、θ方向移动的构成。
接着，参照图8至图11(a)、图11(b)说明使用图1所示的倒装芯片接合装置500将半导体芯片层叠接合成三层以上的步骤(将半导体芯片层叠成三层以上的半导体装置的制造步骤)。对与参照图1至图7(a)、图7(b)说明的部分相同的部分赋予相同符号以省略其说明。
说明图8的步骤S201至步骤S208的示教动作。此示教动作是通过与图3的步骤S101至步骤S108的动作相同的动作决定图10所示的第一层(起始层)半导体芯片100与和起始层相邻且层叠接合于起始层半导体芯片100的上侧的第二层的半导体芯片200之间的偏置量的动作。
控制部50，如图8的步骤S201、S202所示，取得图10所示的第一层(起始层)半导体芯片100的第一贯通电极102的表面102a的影像以及第一层(起始层)半导体芯片100的表面100a的对准标记的影像后，如图8的步骤S203所示，取得图10所示的第二层的半导体芯片200的背面200b的对准标记的影像。接着，控制部50，如图8的步骤S204所示，将第二层的半导体芯片200层叠接合在图10所示的第一层(起始层)半导体芯片100上。在层叠接合后，控制部50，如图8的步骤S205所示，取得第二层的半导体芯片200的第二贯通电极202的表面202a的影像，根据在图8的步骤S201取得的第一贯通电极102的表面102a的影像以及在图8的步骤S205取得的第二贯通电极202的表面202a的影像，如图8的步骤S206所示，检测第一层的半导体芯片100与第二层的半导体芯片200之间的X方向的偏移量ΔX。接着，控制部50，如步骤S201至S206般，将层叠有二层半导体芯片的情形的起始层(第一层)与第二层的各半导体芯片100，200的偏移量检测既定次数，如图8的步骤S207所示，判断已反复既定次数后，例如，将既定次数的偏移量ΔX的平均值设定为偏置量。此外，偏置量的设定，也可不执行储存在控制部50的偏置量设定程序57，由操作员以手动设定。
通过图8的步骤S201～S208所示的示教动作设定层叠接合时的偏置量后，控制部50，如图9的步骤S209～S220所示，开始实际的多层半导体装置40的制造。此动作是通过与图3的步骤S109～S114的动作相同的动作，如图11(b)所示，检测已层叠的半导体芯片100～300的各层间偏移量ΔX12、ΔX23并同时检测第三层半导体芯片300相对于第一层的半导体芯片100的累积偏移量ΔX13，各层间偏移量ΔX12、ΔX23或累积偏移量ΔX13成为既定阈值以上的情形，使接合停止。
首先，控制部50，如图9的步骤S209所示，将初始值1设定在计数器N。接着，控制部50，如图9的步骤S210、S211所示，取得图11(a)所示的第一层(N＝1)半导体芯片100的第一贯通电极(N＝1)102的表面102a的影像与第一层(N＝1)半导体芯片100的表面100a的对准标记的影像后，如图9的步骤S212所示，取得图11(a)所示的第二层(N+1＝2)半导体芯片200的背面200b的对准标记的影像。此外，控制部50，如图9的步骤S213所示，使各对准标记的位置错开既定偏置量，将第二层(N+1＝2)半导体芯片200层叠接合在图11(a)所示的第一层(N＝1)半导体芯片100上。
层叠接合之后，控制部50，如图9的步骤S214所示，取得第二层(N+1＝2)半导体芯片200的第二贯通电极202的表面202a的影像，根据在图9的步骤S210取得的第一贯通电极102的表面102a的影像以及在图9的步骤S214取得的第二贯通电极202的表面202a的影像，如图9的步骤S215所示，检测第一层(N＝1)半导体芯片100与第二层(N+1＝2)半导体芯片200之间的X方向的层间偏移量ΔX12。在偏置量与层叠接合时的偏移量相同的情形，第一层与第二层的半导体芯片之间的相对位置相同且层间偏移量ΔX12成为零，但实际上在偏置量与层叠接合时的偏移量之间还是会有若干误差。因此，如图11(a)所示，即使使第二层的半导体芯片200错开偏置量而层叠接合，在第一层的半导体芯片100与第二层的半导体芯片200之间还是会产生若干的层间偏移量ΔX12。
另外，控制部50，如图9的步骤S216所示，根据在图9的步骤S210取得的第一贯通电极102的表面102a的影像以及在图9的步骤S214取得的第二贯通电极202的表面202a的影像，检测第一层的半导体芯片100与第二层(N+1＝2)半导体芯片200之间的X方向的累积偏移量。层叠数为二层的情形，此累积偏移量与上述层间偏移量ΔX12成为相同。
接着，控制部50，如图9的步骤S217所示，比较第一层与第二层的半导体芯片100，200之间的层间偏移量ΔX12与第三阈值，在层间偏移量ΔX12为第三阈值以上的情形，判断为接合不良，如图9的步骤S221所示，停止接合动作。另外，控制部50，如图9的步骤S218所示，比较第一层与第二层的半导体芯片100，200之间的累积偏移量与第四阈值，在累积偏移量为第四阈值以上的情形，判断为接合不良，如图9的步骤S221所示，停止接合动作。如上述说明，层叠数为二层的情形，此累积偏移量与层间偏移量ΔX12相同。
接着，控制部50，在层间偏移量、累积偏移量皆未满第三、第四阈值的情形，如图9的步骤S219所示，判断是否将半导体芯片接合既定层数，在已层叠接合既定层数的情形，控制部50，如图9的步骤S221所示，停止接合。另外，判断未层叠接合既定层数的情形，如图9的步骤S220所示，将计数器N增加1，成为N＝2，返回图9的步骤S211，如图11(b)所示，将第三层半导体芯片300层叠接合于第二层的半导体芯片200上。
控制部50，如图9的步骤S211所示，取得图11(b)所示的第二层(N＝2)半导体芯片200的表面200a的对准标记的影像后，如图9的步骤S212所示，取得图11(b)所示的第三层(N+1＝3)半导体芯片300的背面300b的对准标记的影像。接着，控制部50，如图9的步骤S213所示，使各对准标记的位置错开既定偏置量，将第三层(N+1＝3)半导体芯片300层叠接合在图11(b)所示的第二层(N＝2)半导体芯片200上。
在层叠接合之后，控制部50，如图9的步骤S214所示，取得第三层(N+1＝3)半导体芯片300的第三贯通电极302的表面302a的影像，根据在上一次回圈(N＝1)时的图9的步骤S214取得的第二贯通电极202的表面202a的影像以及在这一次回圈(N＝2)时的图9的步骤S214取得的第三贯通电极302的表面302a的影像，如图9的步骤S215所示，检测第二层(N＝2)半导体芯片200与第三层(N+1＝3)半导体芯片300之间的X方向的层间偏移量ΔX23。和第一层与第二层的情形相同，由于在偏置量与层叠接合时的偏移量之间有若干误差，因此如图11(b)所示，即使使第三层半导体芯片300错开偏置量而层叠接合，在第二层的半导体芯片200与第三层半导体芯片300之间还是会产生若干的层间偏移量ΔX23。
另外，控制部50，如图9的步骤S216所示，根据在图9的步骤S210取得的第一贯通电极102的表面102a的影像以及在这一次回圈(N＝2)的图9的步骤S214取得的第三贯通电极302的表面302a的影像，如图11(b)所示，检测第一层的半导体芯片100与第三层(N+1＝3)半导体芯片300之间的X方向的累积偏移量ΔX13。累积偏移量ΔX13是在第一层与第二层的各半导体芯片100，200之间的层间偏移量ΔX12加上第二层与第三层的各半导体芯片200，300之间的层间偏移量ΔX23(ΔX13＝ΔX12+ΔX23)。如图11(b)所示，若设第二层相对于第一层的偏移方向为负方向(图中左方向)，则第三层相对于第二层的偏移方向成为正方向(图中右方向)，因此第三层相对于第一层的累积偏移量ΔX13＝ΔX12+ΔX23的绝对值较第一层与第二层之间的层间偏移量ΔX12的绝对值小。另外，相反地，在第三层相对于第二层的偏移方向亦为负方向(图中左方向)的情形，第三层相对于第一层的累积偏移量ΔX13＝ΔX12+ΔX23的绝对值较第一层与第二层之间的层间偏移量ΔX12的绝对值大。
接着，控制部50，如图9的步骤S217所示，比较第二层与第三层的半导体芯片200，300之间的层间偏移量ΔX23与第三阈值，在层间偏移量ΔX23为第三阈值以上的情形，判断为接合不良，如图9的步骤S221所示，停止接合动作。另外，控制部50，如图9的步骤S218所示，比较第一层与第三层半导体芯片100，300之间的累积偏移量ΔX13与第四阈值，在累积偏移量ΔX13为第四阈值以上的情形，判断为接合不良，如图9的步骤S221所示，停止接合动作。
接着，控制部50，在层间偏移量ΔX23、累积偏移量ΔX13皆未满第三、第四阈值的情形，如图9的步骤S219所示，判断是否将半导体芯片接合既定层数，在已层叠接合既定层数的情形，控制部50，如图9的步骤S221所示，停止接合。另外，判断未层叠接合既定层数的情形，如图9的步骤S220所示，将计数器N增加1，成为N＝3，返回图9的步骤S211，将第四层半导体芯片层叠接合于第三层半导体芯片300上。
以上说明的实施形态中，在层间偏移量ΔX12、ΔX23与累积偏移量ΔX13的两者为既定阈值以上的情形，停止接合，因此能使层叠接合所制造的多层半导体装置40的品质提升。
此外，本实施形态中，虽说明偏移量为X方向的偏移量ΔX12、ΔX23、ΔX13，但关于Y方向、θ方向的偏移量也可以同样地在层间偏移量、累积偏移量的两方的偏移量为既定阈值以上的情形停止接合。
本发明并不限于以上说明的实施形态，包含由权利要求限定的本发明的技术范围或不脱离本质的所有变更以及修正。

Claims (15)

1.一种接合装置，其特征在于，具备：
摄影机，拍摄半导体芯片的影像；以及
控制部，进行所述摄影机拍摄后的影像的影像处理与接合控制，所述接合控制是在设置有第一贯通电极的第一层的半导体芯片上，将在与所述第一贯通电极对应的位置设置有第二贯通电极的第二层的半导体芯片加以层叠接合；
接合载台，吸附固定所述第一层的半导体芯片；
接合工具，在前端吸附所述第二层的半导体芯片，使所述第二层的半导体芯片接合于所述第一层的半导体芯片；以及
驱动机构，驱动所述接合载台或是所述接合工具，
所述控制部具备：
相对位置检测单元，所述相对位置检测单元根据在层叠接合前通过所述摄影机所拍摄的第一层的半导体芯片表面的所述第一贯通电极的影像、以及在层叠接合后通过所述摄影机所拍摄的第二层的半导体芯片表面的所述第二贯通电极的影像，检测已层叠接合的所述各层的半导体芯片的相对位置；以及
驱动机构介面，根据所检测的所述相对位置控制所述驱动机构，并驱动所述接合载台或是所述接合工具。
2.根据权利要求1所述的接合装置，其中，所述相对位置，是在所述第一层的半导体芯片表面上的沿着基准轴方向或与所述基准轴正交方向的第二层的半导体芯片的位置偏移、或相对于所述基准轴的所述第二层的半导体芯片的旋转角度的任一个或多个的组合。
3.根据权利要求1所述的接合装置，其中，所述第一层的半导体芯片与所述第二层的半导体芯片为相邻二层的所述各半导体芯片。
4.根据权利要求2所述的接合装置，其中，所述第一层的半导体芯片与所述第二层的半导体芯片为相邻二层的各半导体芯片。
5.根据权利要求1所述的接合装置，其中，所述第一层的半导体芯片为起始层的半导体芯片，所述第二层的半导体芯片为已层叠接合于所述起始层的半导体芯片上侧的另一半导体芯片。
6.根据权利要求2所述的接合装置，其中，所述第一层的半导体芯片为起始层的半导体芯片，所述第二层的半导体芯片为已层叠接合于所述起始层的半导体芯片上侧的另一半导体芯片。
7.根据权利要求1所述的接合装置，其中，所述控制部，具有：
第一摄影单元，在层叠接合前通过所述摄影机拍摄所述第一层的半导体芯片表面的所述第一贯通电极的影像；
第一接合单元，使在层叠接合前通过所述摄影机所拍摄的所述第一层的半导体芯片表面的第一对准标记与在层叠接合前通过所述摄影机所拍摄的第二层的半导体芯片背面的第二对准标记的位置对准后，将所述第二层的半导体芯片层叠接合于所述第一层的半导体芯片上；
第二摄影单元，在通过所述第一接合单元进行层叠接合后，通过所述摄影机拍摄所述第二层的半导体芯片表面的所述第二贯通电极的影像；以及
偏置量设定单元，根据通过所述第一摄影单元所拍摄的所述第一贯通电极的影像以及通过所述第二摄影单元所拍摄的所述第二贯通电极的影像，检测所述各层的半导体芯片的相对位置，将检测出的相对位置设定为层叠接合时的偏置量。
8.根据权利要求7所述的接合装置，其中，所述控制部，具备：
第二接合单元，使所述第二层的半导体芯片从所述第二对准标记与所述第一对准标记对准的位置错开以所述偏置量设定单元设定的所述偏置量后，层叠接合于所述第一层的半导体芯片上；
第三摄影单元，在通过所述第二接合单元进行层叠接合后，通过所述摄影机拍摄所述第二层的半导体芯片表面的所述第二贯通电极的影像；以及
偏移量检测单元，根据通过所述第一摄影单元所拍摄的所述第一贯通电极的影像以及通过所述第三摄影单元所拍摄的所述第二贯通电极的影像，检测所述各层的半导体芯片的相对位置的偏移量。
9.根据权利要求8所述的接合装置，其中，所述控制部具备偏置量修正单元，所述偏置量修正单元，在以所述偏移量检测单元检测出的偏移量是未满第一阈值且第二阈值以上的情形，以所述偏移量的既定比例修正所述偏置量。
10.一种半导体装置的制造方法，包含：
准备接合装置的步骤，所述接合装置是在设置有第一贯通电极的第一层的半导体芯片上，通过驱动吸附固定第一层的半导体芯片的接合载台或是在前端吸附第二层的半导体芯片并使所述第二层的半导体芯片接合于所述第一层的半导体芯片的接合工具，将在与所述第一贯通电极对应的位置设置有第二贯通电极的第二层的半导体芯片加以层叠接合；
第一摄影步骤，在层叠接合前通过摄影机拍摄第一层的半导体芯片表面的所述第一贯通电极的影像；
第一接合步骤，使在层叠接合前通过所述摄影机所拍摄的所述第一层的半导体芯片表面的第一对准标记与在层叠接合前通过所述摄影机所拍摄的第二层的半导体芯片背面的第二对准标记的位置对准后，将所述第二层的半导体芯片层叠接合于所述第一层的半导体芯片上；
第二摄影步骤，在所述第一接合步骤后通过所述摄影机拍摄第二层的半导体芯片表面的所述第二贯通电极的影像；
偏置量设定步骤，根据所述第一贯通电极的影像以及所述第二贯通电极的影像检测所述各层的半导体芯片的相对位置，将检测出的相对位置设定为层叠接合时的偏置量；以及
驱动步骤，根据所设定的所述偏置量，驱动所述接合载台或是所述接合工具。
11.根据权利要求10所述的半导体装置的制造方法，其包含：
第二接合步骤，使所述第二层的半导体芯片从所述第二对准标记与所述第一对准标记对准的位置错开所述偏置量后，层叠接合于所述第一层的半导体芯片上；
第三摄影步骤，在所述第二接合步骤后通过所述摄影机拍摄所述第二层的半导体芯片表面的所述第二贯通电极的影像；以及
偏移量检测步骤，根据通过所述第一摄影步骤所拍摄的所述第一贯通电极的影像以及通过所述第三摄影步骤所拍摄的所述第二贯通电极的影像，检测所述各层的半导体芯片的相对位置的偏移量。
12.根据权利要求10所述的半导体装置的制造方法，其中，所述第一层的半导体芯片与所述第二层的半导体芯片为相邻二层的各半导体芯片。
13.根据权利要求11所述的半导体装置的制造方法，其中，所述第一层的半导体芯片与所述第二层的半导体芯片为相邻二层的各半导体芯片。
14.根据权利要求10所述的半导体装置的制造方法，其中，所述第一层的半导体芯片为起始层的半导体芯片，所述第二层的半导体芯片为已层叠接合于所述起始层的半导体芯片上侧的另一半导体芯片。
15.根据权利要求11所述的半导体装置的制造方法，其中，所述第一层的半导体芯片为起始层的半导体芯片，所述第二层的半导体芯片为已层叠接合于所述起始层的半导体芯片上侧的另一半导体芯片。
CN201380027777.0A 2012-06-11 2013-06-05 接合装置及半导体装置的制造方法 Active CN104335337B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-131510 2012-06-11
JP2012131510 2012-06-11
JP2013061589A JP5876000B2 (ja) 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法
JP2013-061589 2013-03-25
PCT/JP2013/065575 WO2013187292A1 (ja) 2012-06-11 2013-06-05 ボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104335337A CN104335337A (zh) 2015-02-04
CN104335337B true CN104335337B (zh) 2017-05-10

Family

ID=49758118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027777.0A Active CN104335337B (zh) 2012-06-11 2013-06-05 接合装置及半导体装置的制造方法

Country Status (7)

Country Link
US (1) US9385104B2 (zh)
JP (1) JP5876000B2 (zh)
KR (1) KR101630249B1 (zh)
CN (1) CN104335337B (zh)
SG (1) SG11201408122RA (zh)
TW (1) TWI511215B (zh)
WO (1) WO2013187292A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876049B2 (en) 2018-11-21 2024-01-16 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding interface

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673166B2 (en) 2013-11-27 2017-06-06 Toray Engineering Co., Ltd. Three-dimensional mounting method and three-dimensional mounting device
TWI567859B (zh) * 2014-02-10 2017-01-21 新川股份有限公司 安裝裝置及其偏移量修正方法
JP6363854B2 (ja) * 2014-03-11 2018-07-25 キヤノン株式会社 形成方法、および物品の製造方法
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
CN107004672B (zh) * 2014-12-18 2020-06-16 索尼公司 半导体装置、制造方法及电子设备
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
JP6478939B2 (ja) 2016-03-31 2019-03-06 東レエンジニアリング株式会社 実装装置および実装方法
JP6731577B2 (ja) * 2016-06-23 2020-07-29 パナソニックＩｐマネジメント株式会社 部品実装方法および部品実装装置
CN106409724B (zh) * 2016-09-30 2019-05-21 西安微电子技术研究所 一种PoP自动堆叠系统及方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
KR102330658B1 (ko) * 2019-11-26 2021-11-23 세메스 주식회사 다이 본딩 방법
KR20210088305A (ko) 2020-01-06 2021-07-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
DE102020126211A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
TWI756881B (zh) * 2020-10-27 2022-03-01 均華精密工業股份有限公司 黏晶機之定位系統、黏晶機之定位裝置以及黏晶機置放晶粒方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP2002110742A (ja) 2000-10-02 2002-04-12 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
JP3530517B2 (ja) * 2001-12-28 2004-05-24 日本アビオニクス株式会社 アライメント補正機能付きフリップチップ実装装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
JP4642565B2 (ja) 2005-06-29 2011-03-02 東レエンジニアリング株式会社 実装方法および実装装置
JP5024369B2 (ja) * 2007-03-28 2012-09-12 富士通株式会社 超音波接合装置
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4343989B1 (ja) 2008-04-10 2009-10-14 株式会社新川 ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP2010272707A (ja) 2009-05-22 2010-12-02 Panasonic Corp アライメント接合方法
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置
JP2011124523A (ja) 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP5515024B2 (ja) * 2010-11-24 2014-06-11 株式会社日本マイクロニクス チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
JPWO2013133015A1 (ja) * 2012-03-07 2015-07-30 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876049B2 (en) 2018-11-21 2024-01-16 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding interface

Also Published As

Publication number Publication date
US9385104B2 (en) 2016-07-05
WO2013187292A1 (ja) 2013-12-19
JP2014017471A (ja) 2014-01-30
TW201413843A (zh) 2014-04-01
TWI511215B (zh) 2015-12-01
KR101630249B1 (ko) 2016-06-14
US20150087083A1 (en) 2015-03-26
JP5876000B2 (ja) 2016-03-02
KR20140117543A (ko) 2014-10-07
CN104335337A (zh) 2015-02-04
SG11201408122RA (en) 2015-01-29

Similar Documents

Publication Publication Date Title
CN104335337B (zh) 接合装置及半导体装置的制造方法
US7952713B2 (en) Bonding agent sticking inspection apparatus, mounting apparatus, and method of manufacturing electrical component
WO2011007651A1 (ja) 基板検査装置
TWI593046B (zh) Bonding device and bonding method
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2006324599A (ja) ダイボンダ用撮像装置
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
JP5350604B2 (ja) 半導体装置及びその製造方法
JP2018195735A (ja) 半導体製造装置および半導体装置の製造方法
WO2012165261A1 (ja) はんだマーク設定方法およびはんだマーク設定装置
TW201903910A (zh) 晶粒接合裝置及半導體裝置之製造方法
CN109155304B (zh) 半导体装置的制造方法和半导体装置的制造装置
KR101122240B1 (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR20210118742A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR101195827B1 (ko) 반도체 칩 패키지의 에지 검출 방법
TWI784051B (zh) 半導體材料附接方法
WO2018198196A1 (ja) 検査装置、搭載装置、検査方法
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
JP6073654B2 (ja) ピックアップ方法およびピックアップ装置
JP7042179B2 (ja) リードフレームの検査装置
KR20120125896A (ko) 반도체 패키지의 제조방법
KR101391200B1 (ko) 반도체 패키지 가공 방법
KR20240021117A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant