TW201903910A - 晶粒接合裝置及半導體裝置之製造方法 - Google Patents

晶粒接合裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201903910A
TW201903910A TW107106942A TW107106942A TW201903910A TW 201903910 A TW201903910 A TW 201903910A TW 107106942 A TW107106942 A TW 107106942A TW 107106942 A TW107106942 A TW 107106942A TW 201903910 A TW201903910 A TW 201903910A
Authority
TW
Taiwan
Prior art keywords
substrate
die
bonding
crystal grains
crystal
Prior art date
Application number
TW107106942A
Other languages
English (en)
Other versions
TWI683374B (zh
Inventor
牧浩
伊藤博明
橫森剛
Original Assignee
日商捷進科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商捷進科技有限公司 filed Critical 日商捷進科技有限公司
Publication of TW201903910A publication Critical patent/TW201903910A/zh
Application granted granted Critical
Publication of TWI683374B publication Critical patent/TWI683374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically

Abstract

[課題]提供一種不使晶粒接合裝置之裝置構成複雜化，就可判斷預保養時期的晶粒接合裝置。 　　[解決手段]晶粒接合裝置，係具備有：接合部，將從晶粒供給部所供給之晶粒接合於從基板供給部所供給的基板；及控制部，控制前述接合部。前述控制部，係(a)以攝像裝置對前述基板進行拍攝，辨識前述基板的位置，(b)以前述攝像裝置，對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒之相對位置，(c)根據前述(a)中所辨識之基板的位置與前述(b)中所辨識之基板的位置，診斷基板之固定狀態。

Description

晶粒接合裝置及半導體裝置之製造方法
本揭示，係關於晶粒接合裝置，例如可應用於具備有自我診斷機能的晶粒接合裝置。
在半導體裝置之製造工程的一部分，有將半導體晶片(以下，僅稱為晶粒。)搭載於配線基板或導線架等(以下，僅稱為基板。)而組合封裝的工程，在組合封裝之工程的一部分，有從半導體晶圓(以下，僅稱為晶圓。)分割晶粒的工程(切割工程)與將分割後之晶粒搭載於基板上的接合工程。被使用於接合工程之半導體製造裝置為晶粒接合器等的晶粒接合裝置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平7-141021號公報
[本發明所欲解決之課題]
在以往的晶粒接合器中，係在不良品產生之前無法獲知裝置動作不良。因此，為了防止裝置動作不良所致之接合不良，而定期性或因應生產數實施晶粒接合器的預保養。然而，在該方法中，係由於為了完全防止不良而必需增大安全裕度，因此，保養次數變多會造成生產率降低。
本發明之目的，係在於提供一種不使晶粒接合裝置之裝置構成複雜化，就可判斷預保養時期的晶粒接合裝置。 　　其他的課題及新穎的特徵，係可由本說明書之記述及附加圖面明確得知。 [用以解決課題之手段]
如下述，簡單說明本發明中代表性者之概要。 　　亦即，晶粒接合裝置，係具備有：晶粒供給部；基板供給部；接合部，將從前述晶粒供給部所供給之晶粒接合於從前述基板供給部所供給的基板或已被接合於前述基板的晶粒上；及控制部，控制前述晶粒供給部與前述基板供給部與前述接合部。前述接合部，係具備有：接合頭，具備了吸附前述晶粒的夾頭；及第1攝像裝置，可對前述基板及被接合於前述基板的晶粒進行拍攝。前述控制部，係(a)以前述第1攝像裝置對前述基板進行拍攝，辨識前述基板的位置，(b)以前述第1攝像裝置，對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒之相對位置，(c)根據前述(a)中所辨識之基板的位置與前述(b)中所辨識之基板的位置，診斷基板之固定狀態。 [發明之效果]
根據上述晶粒接合裝置，可不使晶粒接合裝置之裝置構成複雜化，就判斷預保養時期。
作為針對精度良好地判斷預保養之時期的方法而進行檢討之結果，發明者等，係獲知如下述之見解：使用連續動作中(生產中)之辨識結果，診斷對接合精度造成影響的機構等，藉此，判斷該時期。本發明，係根據該新的見解而完成者。
例如，在無法正常固定基板的情況下，係接合精度不穩定。基板固定是否正常，係可由2次以上的辨識來進行判斷。又，藉由接合前之晶粒位置及穩定性與接合後之晶粒外觀結果的比較，限定狀態差之製程。
具體而言，雖係例如通常在接合前與接合後(外觀檢查)進行基板之辨識，但可進行前後的比較而診斷基板固定狀態，或在接合前，監視晶粒背面之晶粒位置並診斷晶粒的拾取狀態、接合狀態。
藉此，不追加新的機構等，就可發現對接合精度造成影響之機構的不良。又，可正確判斷預保養之時期，並可實現生產率的提升而不降低品質。
以下，使用圖面，說明關於實施例及變形例。但是，在以下的說明中，對同一構成要素附上同一符號，省略重複之說明。另外，圖面，雖係為了更明確說明，而有相較於實際形態，示意地表示各部之寬度、厚度、形狀等的情形，但終究只是一例，並非限定本發明之解釋。 [實施例]
圖1，係實施例之晶粒接合器的概略上面圖。圖2，係用以說明從圖1所示的箭頭A所見之接合頭及其周邊部之概略構成與其動作的概略側面圖。
晶粒接合器10，係具有單一之搬送道與單一之接合頭的晶粒接合器。晶粒接合器10，係大略具有：晶粒供給部1，將安裝之晶粒D供給至「印刷了成為包含配線的一個或複數個最終1封裝之製品區域(以下，稱為封裝區域P。)(在圖1中，係15個部位)」的基板9；接合部4，從晶粒供給部1拾取晶粒D，並將其接合於基板9或已被接合的晶粒D上；搬送部5，將基板9搬送至安裝位置；基板供給部6，將基板9供給至搬送部5；基板搬出部7，接收所安裝的基板9；及控制部8，對各部之動作進行監視、控制。
首先，晶粒供給部1，係具有：晶圓保持台12，保持具有複數個等級之晶粒D的晶圓11；及上推單元13，使將晶粒D從晶圓11往上推而如虛線所示。在晶粒供給部1中，晶圓保持台12，係藉由被配置於其下部之未圖示的驅動手段，沿XY方向移動，在從晶圓11拾取晶粒D之際，使預定之晶粒被移動成為位於與上推單元13平面上重疊的位置。
接合部4，係具有將被上推單元13上堆之晶粒D吸附保持於前端的夾頭42，並具有：接合頭41，拾取晶粒D，並將其接合於搬送來之基板9的封裝區域P；Y驅動部43，使接合頭41往Y方向移動；基板辨識攝影機(第1攝像裝置)44，對搬送來之基板9的封裝區域P之位置辨識標記(未圖示)進行拍攝，辨識待接合之晶粒D的接合位置；及晶粒辨識攝影機(第2攝像裝置)45，對所拾取之晶粒D的背面進行拍攝，辨識晶粒的位置。拾取，係根據分類圖來進行，該分類圖，係表示晶圓11所具有之晶粒的等級。分類圖，係被預先記憶於控制部8。另外，接合頭41，係具有使夾頭42升降及往X方向移動之未圖示的各驅動部，如圖2中箭頭所示，可往上下左右移動。
藉由像這樣的構成，接合頭41，係根據晶粒辨識攝影機45之攝像資料，修正拾取位置･姿勢，並拾取晶粒D，根據基板辨識攝影機44之攝像資料，將晶粒D接合於基板9的封裝區域P。
搬送部5，係具有搬送基板9的2條搬送單元。例如，基板9，係以被設置於2條搬送單元之未圖示的搬送皮帶進行移動。
藉由像這樣的構成，基板9，係被基板供給部6載置於搬送道51，並沿著搬送單元移動至接合位置，接合後，移動至基板搬出部7。另外，其後，從基板搬出部7朝向基板供給部6移動，藉此，亦可將晶粒接合於基板9的其他封裝區域，或進一步將晶粒接合於晶粒上。在基板供給部6與基板搬出部7之間進行複數次往復，亦可對晶粒進行多層接合。
其次，參閱圖3及圖4，說明關於晶粒供給部1的構成。圖3，係表示晶粒供給部之外觀立體圖的圖。圖4，係表示晶粒供給部之主要部的概略剖面圖。
晶粒供給部1，係具備有：晶圓保持台12，往水平方向(XY方向)移動；及上推單元13，往上下方向移動。晶圓保持台12，係具有：擴展環15，保持晶圓環14；及支撐環17，被保持於晶圓環14，水平地定位接著有複數個晶粒D的切割帶16。上推單元13，係被配置於支撐環17之內側。
晶粒供給部1，係在晶粒D之上堆時，使保持晶圓環14的擴展環15下降。其結果，保持於晶圓環14之切割帶16被拉長，晶粒D的間隔擴大，藉由上推單元13，從晶粒D下方上推晶粒D，使晶粒D的拾取性提升。將被稱為晶粒貼覆膜(DAF)18之膜狀的接著材料貼附於晶圓11與切割帶16之間。在具有晶粒貼覆膜18的晶圓11中，切割，係對晶圓11與晶粒貼覆膜18進行。因此，在剝離工程中，係從切割帶16剝離晶圓11與晶粒貼覆膜18。
控制部8，係具備有：記憶體，儲存程式(軟體)，該程式，係監視並控制晶粒接合器10之各部的動作；及中央處理裝置(CPU)，執行被儲存於記憶體的程式。例如，控制部8，係擷取來自基板辨識攝影機44及基板辨識攝影機44之圖像資訊，接合頭41之位置等的各種資訊，控制接合頭41之接合動作等的各構成要素之各動作。
如上述般，晶粒接合器10，係具有：晶圓辨識攝影機24，辨識晶圓11上之晶粒D的姿勢；晶粒辨識攝影機45，對所拾取之晶粒D的背面進行拍攝，辨識晶粒之位置；及基板辨識攝影機44，辨識接合平台BS上的安裝位置。必須修正辨識攝影機間之姿勢偏移，係有關接合頭41所致之拾取的晶圓辨識攝影機24及晶粒辨識攝影機45，與有關接合頭41所致之朝安裝位置之接合的基板辨識攝影機44。在本實施例中，係使用晶圓辨識攝影機24進行晶粒D的定位，並使用基板辨識攝影機44進行封裝區域P的定位及「封裝區域P與被接合於封裝區域P的晶粒之相對位置」的檢查。
圖5，係說明實施例之晶粒接合裝置中之晶粒接合工程的流程圖。 　　在實施例之晶粒接合工程中，首先，控制部8，係從晶圓匣盒取出保持晶圓11的晶圓環14且載置於晶圓保持台12，並將晶圓保持台12搬送至進行晶粒D之拾取的基準位置(晶圓裝載)。其次，控制部8，係從藉由晶圓辨識攝影機24取得的圖像，以使晶圓11之配置位置正確地與其基準位置一致的方式，進行微調整。
其次，控制部8，係以預定間距來使載置了晶圓11之晶圓保持台12間距移動並水平地保持，藉此，將最初所拾取的晶粒D配置於拾取位置(晶粒搬送)。晶圓11，係預先藉由探測器等的檢查裝置，按每個晶粒檢查而生成按每個晶圓表示良、不良之圖資料，並記憶於控制部8的記憶裝置。拾取對象之晶粒D為良品或不良品的判定，係藉由圖資料來進行。控制部8，係在晶粒D為不良品的情況下，以預定間距來使載置了晶圓11之晶圓保持台12間距移動，其次，將所拾取之晶粒D配置於拾取位置，並跳過不良品的晶粒D。
控制部8，係藉由晶圓辨識攝影機24，對拾取對象之晶粒D的主面(上面)進行拍攝，從所取得的圖像算出來自拾取對象之晶粒D的上述拾取位置之位置偏移量。控制部8，係根據該位置偏移量，使載置了晶圓11的晶圓保持台12移動，將拾取對象之晶粒D正確地配置於拾取位置(晶粒確認(步驟S1))。
控制部8，係在基板供給部6，將基板9載置於搬送道51(基板裝載)。控制部8，係使基板9移動至接合位置(基板搬送)。
控制部8，係為了進行接合，而在進行接合之前，藉由基板辨識攝影機44對基板進行拍攝，辨識基板9之封裝區域P的位置，進行定位(基板辨識(步驟S4))。
控制部8，係在將拾取對象之晶粒D正確地配置於拾取位置後，藉由包含夾頭42的接合頭41，從切割帶16拾取晶粒D(步驟S2)，根據步驟S4之基板辨識結果，接合於基板9之封裝區域P或已被接合於基板9之封裝區域P的晶粒(步驟S5)。亦可藉由晶粒辨識攝影機45對所拾取之晶粒D的背面進行拍攝，檢查晶粒D的位置(步驟S3)。該步驟，係可選的(OPTION)。
控制部8，係在接合晶粒D後，檢查其接合位置是否正確。控制部8，係為了檢查接合安裝結果，而再次藉由基板辨識攝影機44對基板9之封裝區域P進行拍攝，且進行基板9之封裝區域P的位置辨識(步驟S6)。控制部8，係藉由基板辨識攝影機44對晶粒D進行拍攝，且進行晶粒D的位置辨識(步驟S7)，並從基板辨識及晶粒辨識結果進行接合後之晶粒D之位置的檢查。控制部8，係與事前登錄之接合位置作比較，進行數值輸出與檢查･判定。
控制部8，係進行後述之自我診斷(步驟S9)，若無異常，則進行下一個接合(步驟S8)。
以後，按照相同的程序，晶粒D將逐一接合於基板9的封裝區域P。當1個基板之接合完成時，則將基板9移動至基板搬出部7(基板搬送)，且將基板9移交至基板搬出部7(基板卸載)。
又，按照同樣的程序，晶粒D將逐一從切割帶16剝離。當去除不良品之所有晶粒D的拾取完成時，則將以晶圓11之外形來保持該些晶粒D的切割帶16及晶圓環14等卸載至晶圓匣盒。
其次，使用圖6，說明關於自我診斷(步驟S9)。圖6，係表示基板辨識結果與外觀檢查結果的圖，圖6(A)，係基板固定不充分的情況，圖6(B)，係基板固定正常的情況。圖6之橫軸，係表示接合次數(動工次數)，縱軸，係表示基板相對於基準的位置(μm)。圖6(B)之接合次數，係1～304，圖6(A)之接合次數，係870～1000。
控制部8，係比較接合前後之基板辨識結果，算出基板的位置移動量，在基板之位置移動量為預定量以上的情況下，係判斷為基板固定不充分並進行警告。
具體而言，控制部8，係比較步驟S4的基板辨識中之封裝區域P的位置(PS4 )與步驟S6的基板辨識中之封裝區域P的位置(PS6 )，算出其差(基板之位置移動量)。在動工次數大的圖6(A)中，係PS4 及PS6 之變動大，且基板之位置移動量亦大。在動工次數小的圖6(B)中，係PS4 及PS6 之變動小於圖6(A)，且基板之位置移動量亦小。另外，在圖6(A)(B)中，雖係未表示基板之位置移動量，但基板之位置移動量，係接合前後之基板的位置之差，可從圖中輕易地掌握。控制部8，係如圖6(A)所示，在基板之位置移動量大的情況下，判定為基板固定不充分，如圖6(B)所示，在基板之位置移動量小的情況下，判定為基板固定正常。
例如，控制部8，係在基板之位置移動量為1～5μm的情況下，判定為基板固定充分(正常)，在5～10μm的情況下，判定為一般偏差範圍，在10μm以上的情況下，判定為基板固定不充分。在被判定為基板固定不充分的情況下，例如想到機械夾持不充分、吸附所致之固定不充分、攝影機･透鏡固定不充分，若機械夾持不充分，則重新檢討高度，若吸附所致之固定不充分，則重新檢討洩漏或配管彎折，若攝影機･透鏡固定不充分，則重新檢討鬆動、剝離。
根據以上實施例，可提供一種不使晶粒接合器之裝置構成複雜化，就可判斷預保養時期的晶粒接合器及接合方法。藉此，可提供高精度之晶粒接合器，並可維持高精度。
＜變形例＞ 　　以下，例示若干個代表性的變形例。在以下之變形例的說明中，對於具有與上述之實施例中所說明者相同之構成及功能的部分，係使用與上述之實施例相同的符號。而，關於部分之說明，係在技術上不矛盾的範圍內，適當地引用上述的實施例中之說明。又，在技術上不矛盾的範圍內，上述之實施例的一部分及複數個變形例的全部或一部分可適當地組合使用。
(變形例1) 　　在實施例中，步驟S3雖為可選的(OPTION)，但在變形例1中，係進行步驟S3。變形例1，係除了自我診斷外，其餘與實施例相同。使用圖7，說明關於變形例1之自我診斷(步驟SA)。圖7，係表示變形例1之接合動作的流程圖。
控制部8，係在接合之前，進行晶粒背面的位置檢查(根據位置檢查結果，亦可進行或不進行位置修正)。比較步驟S3的晶粒背面位置檢查中之晶粒D的位置與所登錄之晶粒的位置，算出其差(晶粒之位置移動量)。
例如，控制部8，係在晶粒之位置移動量為1～5μm的情況下，判定為晶粒辨識･拾取正常，在5～10μm的情況下，判定為一般偏差範圍，在10μm以上的情況下，判定為拾取位置異常。在被判定為拾取位置異常的情況下，例如想到晶粒辨識不良或拾取時偏移，若晶粒辨識不良，則重新檢討解析度、登錄圖案等，若拾取時偏移，則重新檢討吸附壓力、時序、高度。
(變形例2) 　　在實施例中，步驟S3雖為可選的(OPTION)，但在變形例2中，係與變形例1相同地進行步驟S3。變形例2，係除了自我診斷外，其餘與實施例相同。使用圖8、9，說明關於變形例2之自我診斷(步驟S9、SB)。
圖8，係表示變形例2之接合動作的流程圖。圖9，係表示拾取異常而接合正常的情況下之晶粒背面位置檢查結果與外觀檢查結果的圖。圖9之橫軸，係表示接合次數(動工次數)，縱軸，係表示晶粒相對於基準的位置(μm)。圖9之接合次數，係1～320。
控制部8，係比較接合前後之晶粒辨識結果，算出晶粒的位置移動量，在接合前之晶粒背面位置與外觀檢查結果大有差異的情況下，判斷為基板固定狀態或接合製程有不良並進行警告。
具體而言，控制部8，係比較步驟S3的晶粒背面位置檢查中之晶粒D的位置(PS3 )與步驟S7的晶粒位置辨識中之晶粒的位置(PS7 )，算出其差(晶粒之位置移動量)。在圖9中，PS3 及PS7 之變動方向，係有相同傾向，位置移動量比較小。
例如，控制部8，係在晶粒之位置移動量為1～5μm的情況下(在接合前後，晶粒相對於基準之位置偏移為相同傾向的情況)，判定為基板固定充分(正常)及接合正常，在5～10μm的情況下(在接合前後，晶粒相對於基準之位置偏移為相同傾向的情況)，判定為一般偏差範圍，在10μm以上的情況下，判定為基板固定不充分或接合異常。控制部8，係在判定為基板固定不充分或接合異常的情況下，比較接合前後之基板辨識結果，算出基板的位置移動量，在基板之位置移動量為預定量以上的情況下，係判定為基板固定不充分。控制部8，係在被判定為基板固定正常的情況下，判定為接合異常。在被判定為接合異常的情況下，係想到接合頭或夾頭異常，抑或接合壓接不良。若接合頭或夾頭異常，則確認機械齒隙，若接合壓接不良，則重新檢討高度或溫度。
(變形例3) 　　實施例，雖係設成為以接合頭41從晶圓拾取晶粒D的構成，但變形例3，係為了縮短接合頭41之移動距離而縮短處理時間，而在晶粒供給部1與接合部4之間設置中間平台31。
使用圖10、11，說明關於變形例3之晶粒接合器。圖10，係變形例3之晶粒接合器的概略上面圖。圖11，係用以說明從圖10所示的箭頭A所見之拾取頭或接合頭及其周邊部之概略構成與其動作的概略側面圖。
變形例之晶粒接合器10A，係具有單一之搬送道與單一之接合頭的晶粒接合器。晶粒接合器10A，係大略具有：晶粒供給部1，將安裝之晶粒D供給至基板9的封裝區域P；拾取部2，從晶粒供給部1拾取晶粒；定位部3，中間性地暫時載置所拾取的晶粒D；接合部4，拾取定位部之晶粒D，並將其接合於基板9的封裝區域P或已被接合的晶粒D上；搬送部5，將基板9搬送至安裝位置；基板供給部6，將基板9供給至搬送部5；基板搬出部7，接收所安裝的基板9；及控制部8，對各部之動作進行監視、控制。
拾取部2，係具有將被上推單元13上堆之晶粒D吸附保持於前端的夾頭42，並具有：拾取頭21，拾取晶粒D，並將其載置於定位部3；及拾取頭之Y驅動部23，使拾取頭21往Y方向移動。拾取，係根據分類圖來進行，該分類圖，係表示晶圓11所具有之晶粒的等級。分類圖，係被預先記憶於控制部8。另外，拾取頭21，係具有使夾頭22升降及往X方向移動之未圖示的各驅動部，如圖2中箭頭所示，可往上下左右移動。
定位部3，係具有：中間平台31，暫時性地載置晶粒D；及平台辨識攝影機32，用以辨識中間平台31上之晶粒D。
接合部4，係具有與拾取頭21相同的構成，並具有：接合頭41，從中間平台31拾取晶粒D，並將其接合於搬送來之基板9的封裝區域P；夾頭42，吸附保持被裝設於接合頭41之前端的晶粒D；Y驅動部43，使接合頭41往Y方向移動；及基板辨識攝影機44，對搬送來之基板9的封裝區域P之位置辨識標記(未圖示)進行拍攝，辨識待接合之晶粒D的接合位置。BS，係表示接合區域。另外，接合頭41，係具有使夾頭42升降及往X方向移動之未圖示的各驅動部，如圖11中箭頭所示，可往上下左右移動。
藉由像這樣的構成，接合頭41，係根據平台辨識攝影機32之攝像資料，修正拾取位置･姿勢，並從中間平台31拾取晶粒D，根據基板辨識攝影機44之攝像資料，將晶粒D接合於基板9的封裝區域P。
其次，使用圖5，說明關於變形例3之晶粒接合器的晶粒接合工程。變形例3之晶粒接合工程，係除了步驟S2的拾取外，其餘與實施例相同。
控制部8，係在正確地將拾取對象之晶粒D配置於拾取位置後，藉由包含夾頭22的拾取頭21，從切割帶16拾取晶粒D並載置於中間平台31(晶粒處理)。控制部8，係藉由平台辨識攝影機32進行拍攝，且進行載置於中間平台31之晶粒的姿勢偏移(旋轉偏移)之檢測。控制部8，係當存在有姿勢偏移的情況下，藉由被設置於中間平台31的旋轉驅動裝置(未圖示)，在具有安裝位置之安裝面，以平行的面使中間平台31旋轉，修正姿勢偏移。
控制部8，係藉由包含夾頭42的接合頭41，從中間平台31拾取晶粒D(步驟S2)，接合於基板9之封裝區域P或已被接合於基板9之封裝區域P的晶粒(步驟S5)。亦可藉由晶粒辨識攝影機45對所拾取之晶粒D的背面進行拍攝，檢查晶粒背面位置(步驟S3)。
變形例3之晶粒接合器，係可進行與實施例、變形例1，2相同的自我診斷。又，由於晶粒接合器10A，係具備有平台辨識攝影機32，因此，亦可使用平台辨識攝影機32代替晶粒辨識攝影機45，進行變形例1，2的自我診斷。亦可使用辨識攝影機25代替晶粒辨識攝影機45或將其與晶粒辨識攝影機45一起使用，該辨識攝影機25，係對被拾取頭所拾取之晶粒的背面進行拍攝。
以上，雖根據實施形態、實施例及變形例具體地說明了本發明者所研發的發明，但本發明，係不限定於上述實施形態、實施例及變形例，當然可實施各種變更。
在變形例1、2中，雖係使用了對晶粒背面進行拍攝的晶粒辨識攝影機來辨識接合前之晶粒的位置，但亦可使用晶圓辨識攝影機。
又，亦可為倒裝晶片接合器，其係設置使夾頭旋轉的驅動部，並設成為可反轉所拾取之晶粒的上下之翻轉頭(Flip head)。又，亦可為具備了複數組包含拾取部與定位部與接合部之安裝部及搬送道的晶粒接合器，或亦可為具備了複數組包含拾取部與定位部與接合部之安裝部及單一搬送道的晶粒接合器。
1‧‧‧晶粒供給部
11‧‧‧晶圓
12‧‧‧晶圓保持台
13‧‧‧上推單元
2‧‧‧拾取部
21‧‧‧拾取頭
22‧‧‧夾頭
23‧‧‧拾取之Y驅動部
3‧‧‧定位部
31‧‧‧中間平台
32‧‧‧平台辨識攝影機
4‧‧‧接合部
41‧‧‧接合頭
42‧‧‧夾頭
43‧‧‧接合頭之Y驅動部
44‧‧‧基板辨識攝影機
5‧‧‧搬送部
51‧‧‧搬送道
6‧‧‧基板供給部
7‧‧‧基板搬出部
8‧‧‧控制部
9‧‧‧基板
10‧‧‧晶粒接合器
BS‧‧‧接合平台
D‧‧‧晶粒
P‧‧‧封裝區域
[圖1]表示實施例之晶粒接合器的概略上面圖 　　[圖2]用以說明從圖1所示的箭頭A方向所見之接合頭等的移動之概略側面圖 　　[圖3]表示晶粒供給部之外觀立體圖的圖 　　[圖4]表示晶粒供給部之主要部的概略剖面圖 　　[圖5]表示圖1之接合動作的流程圖 　　[圖6]表示接合前後之基板辨識之結果的圖 　　[圖7]表示變形例1之接合動作的流程圖 　　[圖8]表示變形例2之接合動作的流程圖 　　[圖9]表示接合前後之晶粒辨識之結果的圖 　　[圖10]表示變形例3之晶粒接合器的概略整體上面圖 　　[圖11]用以說明從圖10所示的箭頭A方向所見之拾取頭、接合頭等的移動之概略側面圖

Claims (16)

  1. 一種晶粒接合裝置，係具備有： 　　晶粒供給部； 　　基板供給部； 　　接合部，將從前述晶粒供給部所供給之晶粒接合於從前述基板供給部所供給的基板或已被接合於前述基板的晶粒上；及 　　控制部，控制前述晶粒供給部與前述基板供給部與前述接合部， 　　前述接合部，係具備有： 　　接合頭，具備了吸附前述晶粒的夾頭；及 　　第1攝像裝置，可對前述基板及被接合於前述基板的晶粒進行拍攝， 　　前述控制部，係(a)以前述第1攝像裝置對前述基板進行拍攝，辨識前述基板的位置， 　　(b)以前述第1攝像裝置，對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒之相對位置， 　　(c)根據前述(a)中所辨識之基板的位置與前述(b)中所辨識之基板的位置，診斷前述基板之固定狀態。
  2. 如申請專利範圍第1項之晶粒接合裝置，其中， 　　前述控制部，係算出前述(a)中所辨識之基板的位置與前述(b)中所辨識之基板的位置之差即基板位置移動量，在前述基板位置移動量為預定量以上的情況下，判定為前述基板固定不充分。
  3. 一種晶粒接合裝置，係具備有： 　　晶粒供給部； 　　基板供給部； 　　接合部，將從前述晶粒供給部所供給之晶粒接合於從前述基板供給部所供給的基板或已被接合於前述基板的晶粒上；及 　　控制部，控制前述晶粒供給部與前述基板供給部與前述接合部， 　　前述接合部，係具備有： 　　接合頭，具備了吸附前述晶粒的夾頭；及 　　第2攝像裝置，可對被前述接合頭所拾取之晶粒的背面進行拍攝， 　　前述控制部，係(a)以前述第2攝像裝置對前述晶粒進行拍攝，辨識前述晶粒的位置， 　　(b)根據前述(a)中所辨識之晶粒的位置與所預先登錄之晶粒的位置，診斷晶粒的拾取偏移或晶粒辨識狀態。
  4. 如申請專利範圍第3項之晶粒接合裝置，其中， 　　前述控制部，係算出前述(a)中所辨識之晶粒的位置與所預先登錄之晶粒的位置之差即晶粒位置移動量，在前述晶粒位置移動量為預定量以上的情況下，判定為前述晶粒之拾取偏移或晶粒辨識不良。
  5. 一種晶粒接合裝置，係具備有： 　　晶粒供給部； 　　基板供給部； 　　接合部，將從前述晶粒供給部所供給之晶粒接合於從前述基板供給部所供給的基板或已被接合於前述基板的晶粒上；及 　　控制部，控制前述晶粒供給部與前述基板供給部與前述接合部， 　　前述接合部，係具備有： 　　接合頭，具備了吸附前述晶粒的夾頭； 　　第1攝像裝置，可對前述基板及被接合於前述基板的晶粒進行拍攝；及 　　第2攝像裝置，可對被前述接合頭所拾取之晶粒的背面進行拍攝， 　　前述控制部，係(a)以前述第1攝像裝置對前述基板進行拍攝，辨識前述基板的位置， 　　(b)以前述第2攝像裝置對前述晶粒進行拍攝，辨識前述晶粒的位置， 　　(c)以前述第1攝像裝置，對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒之相對位置， 　　(d)根據前述(b)中所辨識之晶粒的位置與前述(c)中所辨識之晶粒的位置，診斷基板固定狀態及接合狀態。
  6. 如申請專利範圍第5項之晶粒接合裝置，其中， 　　前述控制部，係算出前述(b)中所辨識之晶粒的位置與前述(c)中所辨識之晶粒的位置之差即晶粒位置移動量，在前述晶粒位置移動量為預定量以上的情況下，判定為前述基板固定不充分或接合異常。
  7. 如申請專利範圍第6項之晶粒接合裝置，其中， 　　前述控制部，係在判定為前述基板固定不充分或接合異常的情況下， 　　算出前述(a)中所辨識之基板的位置與前述(c)中所辨識之基板的位置之差即基板位置移動量，在前述基板位置移動量為預定量以上的情況下，判定為前述基板固定不充分， 　　在前述基板位置移動量未滿預定量的情況下，判定為接合異常。
  8. 如申請專利範圍第1～7項中任一項之晶粒接合裝置，其中， 　　前述晶粒供給部，係保持晶圓環，該晶圓環，係保持貼附有前述晶粒之切割帶， 　　前述接合頭，係從前述切割帶拾取前述晶粒。
  9. 如申請專利範圍第1～7項中任一項之晶粒接合裝置，其中， 　　在前述晶粒供給部與前述接合部之間更具有拾取部與定位部， 　　前述拾取部，係具有具備了吸附前述晶粒之夾頭的拾取頭， 　　前述定位部，係具有中間平台，該中間平台，係載置前述拾取頭拾取之晶粒， 　　前述接合頭，係從前述中間平台拾取前述晶粒。
  10. 一種半導體裝置之製造方法，係具備有： 　　(a)對基板進行拍攝，辨識前述基板的位置之工程； 　　(b)將晶粒接合於前述基板或已被接合於前述基板的晶粒上之工程； 　　(c)對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒的相對位置之工程；及 　　(d)根據前述(a)工程中所辨識之基板的位置與前述(c)工程中所辨識之基板的位置，診斷基板的固定狀態之工程。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中， 　　前述(d)工程中，係算出前述(a)工程中所辨識之基板的位置與前述(c)工程中所辨識之基板的位置之差即基板位置移動量，在前述基板位置移動量為預定量以上的情況下，判定為前述基板固定不充分。
  12. 一種半導體裝置之製造方法，係具備有： 　　(a)對被接合頭所拾取之晶粒的背面進行拍攝，辨識前述晶粒的位置之工程； 　　(b)將前述晶粒接合於前述基板或已被接合於前述基板的晶粒上之工程；及 　　(c)根據前述(a)中所辨識之晶粒的位置與所預先登錄之晶粒的位置，診斷晶粒的拾取偏移或晶粒辨識狀態之工程。
  13. 如申請專利範圍第12項之半導體裝置之製造方法，其中， 　　前述(c)工程，係算出前述(a)中所辨識之晶粒的位置與所預先登錄之晶粒的位置之差即晶粒位置移動量，在前述晶粒位置移動量為預定量以上的情況下，判定為前述晶粒之拾取偏移或晶粒辨識不良。
  14. 一種半導體裝置之製造方法，係具備有： 　　(a)對基板進行拍攝，辨識前述基板的位置之工程； 　　(b)對被接合頭所拾取之晶粒的背面進行拍攝，辨識前述晶粒的位置之工程； 　　(c)將前述晶粒接合於前述基板或已被接合於前述基板的晶粒上之工程； 　　(d)對前述基板及被接合於前述基板的晶粒進行拍攝，辨識前述基板與被接合於前述基板之晶粒的位置，檢查前述基板與前述晶粒的相對位置之工程；及 　　(e)根據前述(b)工程中所辨識之晶粒的位置與前述(d)工程中所辨識之晶粒的位置，診斷基板辨識及接合狀態。
  15. 如申請專利範圍第14項之半導體裝置之製造方法，其中， 　　前述(e)工程，係算出前述(b)中所辨識之晶粒的位置與前述(d)中所辨識之晶粒的位置之差即晶粒位置移動量，在前述晶粒位置移動量為預定量以上的情況下，判定為前述基板固定不充分或接合異常。
  16. 如申請專利範圍第15項之半導體裝置之製造方法，其中， 　　前述(e)工程，係在判定為前述基板固定不充分或接合異常的情況下， 　　算出前述(a)工程中所辨識之基板的位置與前述(d)工程中所辨識之基板的位置之差即基板位置移動量，在前述基板位置移動量為預定量以上的情況下，判定為前述基板固定不充分， 　　在前述基板位置移動量未滿預定量的情況下，判定為接合異常。
TW107106942A 2017-03-28 2018-03-02 晶粒接合裝置及半導體裝置之製造方法 TWI683374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017062308A JP6818608B2 (ja) 2017-03-28 2017-03-28 ダイボンディング装置および半導体装置の製造方法
JP2017-062308 2017-03-28

Publications (2)

Publication Number Publication Date
TW201903910A true TW201903910A (zh) 2019-01-16
TWI683374B TWI683374B (zh) 2020-01-21

Family

ID=63782592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106942A TWI683374B (zh) 2017-03-28 2018-03-02 晶粒接合裝置及半導體裝置之製造方法

Country Status (4)

Country Link
JP (1) JP6818608B2 (zh)
KR (1) KR102026145B1 (zh)
CN (1) CN108666238B (zh)
TW (1) TWI683374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530821A (zh) * 2019-09-19 2021-03-19 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
TWI798619B (zh) * 2020-03-09 2023-04-11 日商捷進科技有限公司 晶粒接合裝置及半導體裝置之製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744849B (zh) * 2019-04-15 2021-11-01 日商新川股份有限公司 接合裝置以及接合頭的移動量補正方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141021A (ja) 1993-11-16 1995-06-02 Matsushita Electric Ind Co Ltd 動作制御装置
JP2001060795A (ja) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
CN100521221C (zh) * 2006-10-12 2009-07-29 日月光半导体制造股份有限公司 微型摄影模块及其基板
JP4851361B2 (ja) * 2007-02-19 2012-01-11 富士機械製造株式会社 電子回路部品装着装置
JP2008172203A (ja) * 2007-11-19 2008-07-24 Hitachi High-Technologies Corp 半導体チップの選別装置
JP2011021999A (ja) * 2009-07-15 2011-02-03 Kyodo Design & Planning Corp 基板検査装置
JP5576219B2 (ja) * 2010-09-09 2014-08-20 株式会社日立ハイテクインスツルメンツ ダイボンダおよびダイボンディング方法
CN103187331A (zh) * 2011-12-30 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片拾取装置以及芯片贴装系统
JP6232667B2 (ja) * 2013-06-25 2017-11-22 ボンドテック株式会社 基板接合方法
KR101503151B1 (ko) * 2013-08-23 2015-03-16 세메스 주식회사 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP6470088B2 (ja) * 2015-04-02 2019-02-13 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530821A (zh) * 2019-09-19 2021-03-19 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
TWI752558B (zh) * 2019-09-19 2022-01-11 日商捷進科技有限公司 晶粒接合裝置及半導體裝置之製造方法
CN112530821B (zh) * 2019-09-19 2024-01-23 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
TWI798619B (zh) * 2020-03-09 2023-04-11 日商捷進科技有限公司 晶粒接合裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
KR20180109678A (ko) 2018-10-08
CN108666238A (zh) 2018-10-16
TWI683374B (zh) 2020-01-21
CN108666238B (zh) 2022-05-27
KR102026145B1 (ko) 2019-09-30
JP2018166136A (ja) 2018-10-25
JP6818608B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
JP4596422B2 (ja) ダイボンダ用撮像装置
TWI702660B (zh) 黏晶裝置及半導體裝置的製造方法
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
TWI598968B (zh) Die bonder and bonding methods
TWI683374B (zh) 晶粒接合裝置及半導體裝置之製造方法
TW201413851A (zh) 晶粒接合機及晶粒位置辨識方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
TWI678746B (zh) 半導體製造裝置以及半導體裝置的製造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
TW201836048A (zh) 半導體製造裝置及半導體裝置的製造方法
TW202107657A (zh) 晶片拾取方法
CN111508861A (zh) 半导体元件贴合设备
US20220045029A1 (en) Bonding apparatus and bonding method
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TW202138790A (zh) 晶粒接合裝置及半導體裝置的製造方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
US11705426B2 (en) Bonding apparatus and bonding method
TW202407829A (zh) 接合設備、接合方法、預估方法及物品製造方法
JP2013197226A (ja) ダイボンディング方法及びダイボンダ
KR20240021117A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JPH0766224A (ja) ダイボンディング方法
JPH0222900A (ja) 部品装着装置