JPH0766224A - ダイボンディング方法 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、ダイボンディング装置の生産能力
を向上させる。 【構成】カメラによって第１の半導体素子の画像デ−タ
をメモリに取り込む。この画像デ−タを計算部に送り、
この計算部において、前記画像デ−タから第１の半導体
素子の正確な位置を計算する。次に、カメラによって第
２の半導体素子の画像デ−タをメモリに取り込む。この
画像デ−タを計算部に送り、この計算部において、前記
画像デ−タから第２の半導体素子の正確な位置を計算す
る。次に、ダイボンディング装置の状態を位置検出状態
からダイボンディング状態へ変更する動作を行う。次
に、前記計算された第１の半導体素子の位置を用いて、
コレットにより第１の半導体素子をボンディングする。
次に、前記計算された第２の半導体素子の位置を用い
て、コレットにより第２の半導体素子をボンディングす
る。従って、ダイボンディング装置の生産能力を向上さ
せることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ダイボンディング方
法に係わり、特に生産能力を向上させることができるダ
イボンディング方法に関する。

【０００２】

【従来の技術】ダイボンディング装置は、リ−ドフレ−
ムを搬送する搬送手段、ダイシングされた半導体ウエハ
を載置する載置台、半導体素子をボンディングする手
段、カメラ、及び位置の計算、良否判別を行うためのメ
モリを有する計算部等から構成されている。

【０００３】図３は、従来のダイボンディング方法を示
す流れ図である。先ず、前記載置台の上には前記ダイシ
ングされた半導体ウエハが載置される。この後、画像取
込１が行われる。すなわち、前記半導体ウエハにおける
第１の半導体素子のコ−ナ−の上方に、前記カメラが移
動される。この際、前記第１の半導体素子の大まかな位
置は予め装置に記憶されている。前記カメラによって前
記第１の半導体素子のコ−ナ−が０．０６秒間撮像され
ることにより、前記コ−ナ−の画像デ−タは前記メモリ
に取り込まれる。

【０００４】次に、位置計算２が行われる。すなわち、
前記画像デ−タは前記計算部に送られる。この計算部に
おいて、前記画像デ−タから前記第１の半導体素子の位
置ずれが検出され、この半導体素子の正確な位置が計算
される。この際の所要時間は、０．２秒間である。

【０００５】この後、前記カメラは第１の半導体素子の
コ−ナ−の上方から中央部の上方へ移動される。この際
の所要時間は、０．０８秒間である。次に、前記カメラ
により第１の半導体素子の中央部が０．０６秒間撮像さ
れることにより、前記中央部の画像デ−タは前記メモリ
に取り込まれる。この後、前記計算部において、前記画
像デ−タから前記第１の半導体素子の中央部の不良マ−
クの有無が検査され、第１の半導体素子の良否が判別さ
れる。この際の所要時間は、０．２秒間である。

【０００６】次に、ダイボンディング予備動作３、即ち
ダイボンディング装置の状態を位置検出状態からダイボ
ンディング状態へ変更する動作が行われる。つまり、前
記ボンディングする手段における半導体素子をピックア
ップするコレットは、前記計算された第１の半導体素子
の正確な位置に基づいて、良品と判別された第１の半導
体素子の中央部の上方に移動される。この際の所要時間
は、０．１４秒間である。

【０００７】この後、ダイボンディング４が行われる。
すなわち、前記コレットが下降され、このコレットによ
り第１の半導体素子はピックアップされる。次に、この
第１の半導体素子は前記リ−ドフレ−ムの上にボンディ
ングされる。この際の所要時間は、１．１７秒間であ
る。

【０００８】次に、上述したダイボンディング方法を用
いて、前記半導体ウエハにおける第２乃至第４の半導体
素子はリ−ドフレ−ムの上にボンディングされる。上記
ダイボンディング方法では、四つの半導体素子をダイボ
ンディングするのに必要な時間が、７．８８秒間であ
る。

【０００９】

【発明が解決しようとする課題】ところで、上記従来の
ダイボンディング方法では、画像デ−タから半導体素子
の正確な位置を計算する位置計算２と、半導体素子をコ
レットによりリ−ドフレ−ム上にボンディングするダイ
ボンディング４とをシ−ケンシャルに行っている。この
ため、位置計算２が行われている間はダイボンディング
装置が停止された状態、即ち、前記位置計算２が終了す
るまではダイボンディング予備動作を行わない状態とな
っている。これにより、位置計算２による時間のロスが
発生する。また、前記位置計算２とダイボンディング４
とをシ−ケンシャルに行うため、一つの半導体素子をダ
イボンディングする毎にダイボンディング予備動作３を
必要とする。これにより、ダイボンディング予備動作３
による時間のロスが発生する。したがって、従来のダイ
ボンディング方法では、前記時間のロスにより生産能力
が低下していた。この発明は上記のような事情を考慮し
てなされたものであり、その目的は、生産能力を向上さ
せたダイボンディング方法を提供することにある。

【００１０】

【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体ウエハにおける複数の半導体素子
の位置を順次検出する工程と、前記検出された位置を用
いて、前記半導体素子を順次ダイボンディングする工程
と、を具備することを特徴としている。

【００１１】

【作用】この発明は、半導体ウエハにおける複数の半導
体素子の位置を順次検出し、これらの検出された位置を
用いて、前記半導体素子を順次ダイボンディングしてい
る。即ち、従来の方法のように位置の検出及びダイボン
ディングを一つの半導体素子毎にシ−ケンシャルに行う
のではなく、複数の半導体素子の位置を順次検出した
後、順次ダイボンディングしている。このため、従来の
方法に比べ、時間のロスをなくすことができ、短時間で
ダイボンディングすることができる。したがって、ダイ
ボンディング装置の生産能力を向上させることができ
る。

【００１２】

【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。この発明の実施例によるダイボンディ
ング装置は、リ−ドフレ−ムを搬送する搬送手段、ダイ
シングされた半導体ウエハを載置する載置台、半導体素
子をボンディングする手段、カメラおよび位置の計算、
良否判別を行うためのメモリを有する複数の計算部等か
ら構成されている。

【００１３】図１及び図２は、この発明の実施例による
ダイボンディング方法を示す流れ図である。先ず、前記
載置台の上には前記ダイシングされた半導体ウエハが粘
着テ−プにより貼り付けられる。

【００１４】この後、図１に示すように、第１の画像取
込１１が行われる。すなわち、前記半導体ウエハにおけ
る第１の半導体素子のコ−ナ−の上方に、前記カメラが
移動される。この際、前記第１の半導体素子の大まかな
位置は予め装置に記憶されている。前記カメラによって
前記第１の半導体素子のコ−ナ−が０．０６秒間撮像さ
れることにより、前記コ−ナ−の画像デ−タは前記メモ
リに取り込まれる。

【００１５】次に、第１の位置計算１５が行われる。す
なわち、前記画像デ−タは前記計算部に送られる。この
計算部において、前記画像デ−タから前記第１の半導体
素子の位置ずれ、即ち予め記憶されている第１の半導体
素子の位置からのずれが検出され、この半導体素子の正
確な位置が計算される。この際の所要時間は、０．２秒
間である。

【００１６】前記第１の位置計算１５が開始されると同
時に、前記カメラは第１の半導体素子のコ−ナ−の上方
から第１の半導体素子の中央部の上方へ移動される。こ
の際の所要時間は、０．０８秒間である。この後、第１
の良否判別用の画像取込２４が行われる。すなわち、前
記カメラによって第１の半導体素子の中央部が０．０６
秒間撮像されることにより、前記中央部の画像デ−タは
前記メモリに取り込まれる。

【００１７】この後、前記画像デ−タから第１の半導体
素子の良否判別２８が行われる。すなわち、前記画像デ
−タは前記計算部に送られる。この計算部において、前
記画像デ−タから前記第１の半導体素子の中央部の不良
マ−クの有無が検査され、第１の半導体素子の良否が判
別される。この際の所要時間は、０．２秒間である。

【００１８】前記第１の半導体素子の良否判別２８が開
始されると同時に、前記カメラは第１の半導体素子の中
央部の上方から第２の半導体素子のコ−ナ−の上方へ移
動される。この際の所要時間は、０．０８秒間である。

【００１９】次に、第２の画像取込１２が行われる。す
なわち、前記第１の半導体素子と同様に、前記カメラに
よって前記半導体ウエハにおける第２の半導体素子のコ
−ナ−が０．０６秒間撮像されることにより、前記コ−
ナ−の画像デ−タは前記メモリに取り込まれる。

【００２０】この後、第２の位置計算１６が行われる。
すなわち、前記第１の半導体素子と同様に、前記画像デ
−タは前記計算部に送られる。この計算部において、前
記画像デ−タから前記第２の半導体素子の位置ずれが検
出され、この半導体素子の正確な位置が計算される。

【００２１】前記第２の位置計算１６が開始されると同
時に、前記カメラは第２の半導体素子のコ−ナ−の上方
から第２の半導体素子の中央部の上方へ移動される。こ
の際の所要時間は、０．０８秒間である。次に、第２の
良否判別用の画像取込２５が行われる。すなわち、前記
カメラによって第２の半導体素子の中央部が０．０６秒
間撮像されることにより、前記中央部の画像デ−タは前
記メモリに取り込まれる。

【００２２】次に、前記第１の半導体素子の場合と同様
に、前記画像デ−タから第２の半導体素子の良否判別２
９が行われる。すなわち、前記画像デ−タは前記計算部
に送られる。この計算部において、前記画像デ−タから
前記第２の半導体素子の中央部の不良マ−クの有無が検
査され、第２の半導体素子の良否が判別される。

【００２３】前記第２の半導体素子の良否判別２９が開
始されると同時に、前記カメラは第２の半導体素子の中
央部の上方から第３の半導体素子のコ−ナ−の上方へ移
動される。この際の所要時間は、０．０８秒間である。

【００２４】この後、図２に示すように、第３の画像取
込１３が行われる。すなわち、前記第１の半導体素子と
同様に、前記カメラによって第３の半導体素子のコ−ナ
−が撮像されることにより、このコ−ナ−の画像デ−タ
は前記メモリに取り込まれる。

【００２５】次に、第３の位置計算１７が行われる。す
なわち、前記第１の半導体素子の場合と同様に、前記計
算部において、前記画像デ−タから前記第３の半導体素
子の正確な位置が計算される。

【００２６】前記第３の位置計算１７が開始されると同
時に、前記カメラは第３の半導体素子のコ−ナ−の上方
から第３の半導体素子の中央部の上方へ移動される。こ
の際の所要時間は、０．０８秒間である。この後、第３
の良否判別用の画像取込２６が行われる。すなわち、前
記カメラによって第３の半導体素子の中央部が撮像され
ることにより、前記中央部の画像デ−タは前記メモリに
取り込まれる。

【００２７】この後、前記第１の半導体素子の場合と同
様に、前記画像デ−タから第３の半導体素子の良否判別
３０が行われる。すなわち、前記計算部において、前記
画像デ−タから前記第３の半導体素子の中央部の不良マ
−クの有無が検査され、第３の半導体素子の良否が判別
される。

【００２８】前記第３の半導体素子の良否判別３０が開
始されると同時に、前記カメラは第３の半導体素子の中
央部の上方から第４の半導体素子のコ−ナ−の上方へ移
動される。

【００２９】次に、第４の画像取込１４が行われる。す
なわち、前記第１の半導体素子の場合と同様に、前記カ
メラによって第４の半導体素子のコ−ナ−が撮像される
ことにより、このコ−ナ−の画像デ−タは前記メモリに
取り込まれる。

【００３０】この後、第４の位置計算１８が行われる。
すなわち、前記第１の半導体素子の場合と同様に、前記
計算部において、前記画像デ−タから前記第４の半導体
素子の正確な位置が計算される。

【００３１】前記第４の位置計算１８が開始されると同
時に、前記カメラは第４の半導体素子のコ−ナ−の上方
から第４の半導体素子の中央部の上方へ移動される。次
に、第４の良否判別用の画像取込２７が行われる。すな
わち、前記カメラによって第４の半導体素子の中央部が
撮像されることにより、前記中央部の画像デ−タは前記
メモリに取り込まれる。

【００３２】次に、前記第１の半導体素子の場合と同様
に、前記画像デ−タから第４の半導体素子の良否判別３
１が行われる。すなわち、前記計算部において、前記画
像デ−タから前記第４の半導体素子の中央部の不良マ−
クの有無が検査され、第４の半導体素子の良否が判別さ
れる。この際の所要時間は、０．２秒間である。

【００３３】この後、ダイボンディング予備動作２３、
即ちダイボンディング装置の状態を位置検出状態からダ
イボンディング状態へ変更する動作が行われる。つま
り、前記ボンディングする手段における半導体素子をピ
ックアップするコレットは、前記第１の位置計算１５の
結果である第１の半導体素子の正確な位置に基づいて、
良品と判別された第１の半導体素子の中央部の上方に移
動される。この際の所要時間は、０．１４秒間である。

【００３４】次に、第１のダイボンディング１９が行わ
れる。すなわち、前記コレットが下降され、このコレッ
トにより第１の半導体素子はピックアップされる。この
後、この第１の半導体素子は前記リ−ドフレ−ムの上に
ボンディングされる。この際の所要時間は、１．１７秒
間である。

【００３５】この後、第２のダイボンディング２０が行
われる。すなわち、前記コレットは、前記第２の位置計
算１６の結果である第２の半導体素子の正確な位置に基
づいて、良品と判別された第２の半導体素子の中央部の
上方に移動される。次に、前記コレットが下降され、こ
のコレットにより第２の半導体素子はピックアップされ
る。この後、この第２の半導体素子は前記リ−ドフレ−
ムの上にボンディングされる。この際の所要時間は、
１．１７秒間である。

【００３６】次に、第３のダイボンディング２１が行わ
れる。すなわち、前記コレットは、前記第３の位置計算
１７の結果である第３の半導体素子の正確な位置に基づ
いて、良品と判別された第３の半導体素子の中央部の上
方に移動される。この後、前記コレットが下降され、こ
のコレットにより第３の半導体素子はピックアップされ
る。次に、この第３の半導体素子は前記リ−ドフレ−ム
の上にボンディングされる。この際の所要時間は、１．
１７秒間である。

【００３７】この後、第４のダイボンディング２２が行
われる。すなわち、前記コレットは、前記第４の位置計
算１８の結果である第４の半導体素子の正確な位置に基
づいて、良品と判別された第４の半導体素子の中央部の
上方に移動される。この後、前記コレットが下降され、
このコレットにより第４の半導体素子はピックアップさ
れる。次に、この第４の半導体素子は前記リ−ドフレ−
ムの上にボンディングされる。この際の所要時間は、
１．１７秒間である。

【００３８】上記のダイボンディング工程が繰り返され
ることにより、前記半導体ウエハにおける全ての半導体
素子はダイボンディングされる。尚、前記第１乃至第４
の半導体素子それぞれを良否判別した際、これら半導体
素子のうちに不良品と判別された半導体素子があった場
合、第４の半導体素子の画像取込１４、位置計算１８の
後に、前記不良品の半導体素子の代わりの半導体素子の
画像取込、位置計算が行われる。つまり、四つの良品の
半導体素子の画像取込、位置計算が行われた後に、これ
ら良品の半導体素子のダイボンディングが行われる。

【００３９】上記実施例によれば、従来のダイボンディ
ング方法のように画像取込、位置計算、ダイボンディン
グ予備動作及びダイボンディングそれぞれの動作を一つ
の半導体素子毎に行うのではなく、画像取込１１〜１
４、位置計算１５〜１８を複数の半導体素子について行
った後、前記半導体素子のダイボンディングの動作を行
っている。つまり、位置計算１５〜１８を画像取込１１
〜１４とは別の処理系で行っている。このため、第１の
画像取込１１を行った後、第１の位置計算１５が終了す
るのを待つことなく、カメラを第１の半導体素子のコ−
ナ−の上方から第１の半導体素子の中央部の上方へ移動
させることができる。そして、この中央部の画像デ−タ
をメモリに取り込んだ後、第１の半導体素子の良否判別
２８が終了するのを待つことなく、第２の画像取込１２
を行うことができる。この結果、第１の位置計算１５を
行う時間および良否判別する時間を見掛け上、０秒とす
ることができる。即ち、位置計算、良否判別による時間
のロスをなくすことができる。したがって、上記ダイボ
ンディング方法を用いることにより、ダイボンディング
装置の生産能力を向上させることができる。

【００４０】また、第１乃至第４の位置計算１５〜１８
を第１乃至第４の画像取込１１〜１４とは別の処理系で
行うため、第１のダイボンディング１９を行う前に、第
１乃至第４の画像取込、第１乃至第４の位置計算を行う
ことができる。これにより、一回のダイボンディング予
備動作２３によって第１乃至第４の半導体素子をリ−ド
フレ−ム上にボンディングすることができる。この結
果、従来のようなダイボンディング予備動作による時間
のロスを少なくすことができる。したがって、上記ダイ
ボンディング方法を用いることにより、ダイボンディン
グ装置の生産能力を向上させることができる。

【００４１】また、６．１４秒間で四つの半導体素子を
ダイボンディングすることができる。したがって、従来
のダイボンディング方法に比べ短時間でダイボンディン
グすることができる。即ち、従来に比べ１．７４秒間短
くすることができる。

【００４２】尚、上記実施例では、半導体素子の正確な
位置を計算した後、この半導体素子の良否を判別してい
るが、予め各半導体素子の良否を判別した後、良品の半
導体素子のみの正確な位置を計算することも可能であ
る。これにより、不良品の半導体素子の正確な位置を計
算するロスをなくすことができる。これとともに、不良
品の半導体素子をカメラにより撮像する必要がなくなる
ため、前記カメラの移動距離を最短にすることができ
る。

【００４３】また、連続して四つの半導体素子の画像取
込１１〜１４を行った後に、連続してダイボンディング
１９〜２２を行っているが、連続して四つ以外の二つ以
上の半導体素子の画像取込を行った後に、連続してダイ
ボンディングを行うことも可能である。

【００４４】また、半導体素子のコ−ナ−の画像デ−タ
を用いて半導体素子の正確な位置を計算しているが、他
の画像デ−タ、例えば半導体素子上に形成されたパタ−
ンの画像デ−タを用いて半導体素子の正確な位置を計算
することも可能である。

【００４５】

【発明の効果】以上説明したようにこの発明によれば、
半導体ウエハにおける複数の半導体素子の位置を順次検
出し、これらの検出された位置を用いて、前記半導体素
子を順次ダイボンディングしている。したがって、ダイ
ボンディング装置の生産能力を向上させることができ
る。

【図面の簡単な説明】

【図１】この発明の実施例によるダイボンディング方法
を示す流れ図。

【図２】この発明の実施例によるダイボンディング方法
を示す流れ図。

【図３】従来のダイボンディング方法を示す流れ図。

【符号の説明】

11…第１の画像取込、12…第２の画像取込、13…第３の
画像取込、14…第４の画像取込、15…第１の位置計算、
16…第２の位置計算、17…第３の位置計算、18…第４の
位置計算、19…第１のダイボンディング、20…第２のダ
イボンディング、21…第３のダイボンディング、22…第
４のダイボンディング、23…ダイボンディング予備動
作。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体ウエハにおける複数の半導体素子
   の位置を順次検出する工程と、 前記検出された位置を用いて、前記半導体素子を順次ダ
   イボンディングする工程と、 を具備することを特徴とするダイボンディング方法。