JP2769199B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2769199B2 JP2769199B2 JP1204172A JP20417289A JP2769199B2 JP 2769199 B2 JP2769199 B2 JP 2769199B2 JP 1204172 A JP1204172 A JP 1204172A JP 20417289 A JP20417289 A JP 20417289A JP 2769199 B2 JP2769199 B2 JP 2769199B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- data
- semiconductor device
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置のリードフレーム等のパターン位置ずれを
検査して排除する半導体装置の製造方法に関し、 検査時間、加工精度等を向上させることを目的とし、 リードフレームのリードの先端部の基準となるパター
ンデータを基準データとして記憶部に記憶させ、被検査
リードフレームのリードの先端部を撮像部により撮像し
て撮像データを形成し、該撮像データと該基準データを
処理部において比較し、該被検査リードフレームの良否
を、設定される所定の基準範囲で判断する工程を含むよ
うに構成する。
検査して排除する半導体装置の製造方法に関し、 検査時間、加工精度等を向上させることを目的とし、 リードフレームのリードの先端部の基準となるパター
ンデータを基準データとして記憶部に記憶させ、被検査
リードフレームのリードの先端部を撮像部により撮像し
て撮像データを形成し、該撮像データと該基準データを
処理部において比較し、該被検査リードフレームの良否
を、設定される所定の基準範囲で判断する工程を含むよ
うに構成する。
本発明は半導体装置の製造方法に係り、特に半導体装
置のリードフレーム等のパターン位置ずれを検査して排
除するに半導体装置の製造方法に関する。
置のリードフレーム等のパターン位置ずれを検査して排
除するに半導体装置の製造方法に関する。
近年、ICチップの高密度化、高集積化が進行し、ICチ
ップの多ピン化が急速に進んでいる。これに伴いICチッ
プを構成するリードフレームが不良品となり易く、この
不良品のリードフレームを迅速かつ正確に排除すること
が要求されている。
ップの多ピン化が急速に進んでいる。これに伴いICチッ
プを構成するリードフレームが不良品となり易く、この
不良品のリードフレームを迅速かつ正確に排除すること
が要求されている。
従来、ICチップは、第５図（Ａ）に示すように、リー
ドフレーム11のステージ11a上にICチップ12をダイボン
ディング等により実装を行なっている。そして、ダンボ
ンディングされたICチップ12と周辺のリードフレーム11
のリード11bとの間でワイヤ13によるワイヤボンディン
グを行っている。
ドフレーム11のステージ11a上にICチップ12をダイボン
ディング等により実装を行なっている。そして、ダンボ
ンディングされたICチップ12と周辺のリードフレーム11
のリード11bとの間でワイヤ13によるワイヤボンディン
グを行っている。
ところで、近年における、ICチップの高密度化、高集
積化が進行して、ICチップは多ピン化となっている。こ
れに伴って、第５図（Ｂ）に示すように、ICチップ12内
におけるパッド領域やその間隔及び周辺リードフレーム
のリード11bのワイヤボンド領域やその間隔が狭くなっ
ている。また、金ワイヤ13によるワイヤボンディングの
間隔も狭くなっている。すなわち、リードフレーム11の
リード11bの一つ一つが細くなり、強度が低下して曲が
り易くなってくる。該リード11bが、第５図（Ｂ）11cの
ように曲がると位置ずれによりワイヤボンディングにお
ける加工精度が悪くなる。一方、位置ずれしたリード11
bの一つ一つについて、その補正をしながらワイヤボン
ディングを行うこともできるが、加工時間が長くなり、
生産性が低下する。
積化が進行して、ICチップは多ピン化となっている。こ
れに伴って、第５図（Ｂ）に示すように、ICチップ12内
におけるパッド領域やその間隔及び周辺リードフレーム
のリード11bのワイヤボンド領域やその間隔が狭くなっ
ている。また、金ワイヤ13によるワイヤボンディングの
間隔も狭くなっている。すなわち、リードフレーム11の
リード11bの一つ一つが細くなり、強度が低下して曲が
り易くなってくる。該リード11bが、第５図（Ｂ）11cの
ように曲がると位置ずれによりワイヤボンディングにお
ける加工精度が悪くなる。一方、位置ずれしたリード11
bの一つ一つについて、その補正をしながらワイヤボン
ディングを行うこともできるが、加工時間が長くなり、
生産性が低下する。
そこで、リード11bが歪曲したリードフレーム11を除
去して、歪曲していないリードフレーム11のみをボンデ
ィング加工するようにしているが、このリードフレーム
11の検査は主に、視覚検査によっている。
去して、歪曲していないリードフレーム11のみをボンデ
ィング加工するようにしているが、このリードフレーム
11の検査は主に、視覚検査によっている。
しかし、視覚によるリードフレーム11のリード11bの
歪曲の検査は、検査時間を要すると共に、人の感覚、及
び作業時間による疲労の度合いなどによるばらつきによ
り高精度の検査が困難である。従って、歪曲したリード
11bを有するリードフレーム11であっても加工されるこ
ととなり、歩留りが悪くなると共に、加工における時間
と労力が費やされるという問題があった。
歪曲の検査は、検査時間を要すると共に、人の感覚、及
び作業時間による疲労の度合いなどによるばらつきによ
り高精度の検査が困難である。従って、歪曲したリード
11bを有するリードフレーム11であっても加工されるこ
ととなり、歩留りが悪くなると共に、加工における時間
と労力が費やされるという問題があった。
そこで本発明は、上記課題に鑑みなされたもので検査
時間、加工精度を向上させる半導体装置の製造方法を提
供することを目的とする。
時間、加工精度を向上させる半導体装置の製造方法を提
供することを目的とする。
第１図に本発明の原理説明図を示す。
第１図の半導体装置の製造方法において、２は被検査
リードフレーム、2aは基準パターンデータ、３は処理
部、４は撮像部である。
リードフレーム、2aは基準パターンデータ、３は処理
部、４は撮像部である。
被検査リードフレーム２は搬送用レール部上を移送さ
れる。基準パターンデータ2aは被検査リードフレーム２
と同寸大の理想形状のものである。記憶部3aは基準パタ
ーンデータ2aを記憶し、撮像部４は搬送用レール部上を
移送されてくる被検査物２を撮像する。そして、処理部
３は記憶部3aからの基準パターンデータ2aの基準データ
と被検査リードフレーム２の撮像データを比較し、被検
査リードフレーム２の良否を、設定される所定の基準範
囲で判断する。
れる。基準パターンデータ2aは被検査リードフレーム２
と同寸大の理想形状のものである。記憶部3aは基準パタ
ーンデータ2aを記憶し、撮像部４は搬送用レール部上を
移送されてくる被検査物２を撮像する。そして、処理部
３は記憶部3aからの基準パターンデータ2aの基準データ
と被検査リードフレーム２の撮像データを比較し、被検
査リードフレーム２の良否を、設定される所定の基準範
囲で判断する。
予め、基準パターンデータ2aを作成しておく。この基
準データを記憶部3aで記憶する。そして、被検査リード
フレーム２を撮像部４より撮像して処理部３に撮像デー
タを送出する。
準データを記憶部3aで記憶する。そして、被検査リード
フレーム２を撮像部４より撮像して処理部３に撮像デー
タを送出する。
処理部３では基準パターンデータ2aの基準データと被
検査リードフレーム２の撮像データを比較する。処理部
３には予め基準範囲が設定されており、この範囲内で被
検査リードフレーム２の良否を判断する。
検査リードフレーム２の撮像データを比較する。処理部
３には予め基準範囲が設定されており、この範囲内で被
検査リードフレーム２の良否を判断する。
このように、理想形状の基準パターンデータ2aを用い
ることで、半導体装置のパターンが短時間かつ高精度に
検査され、リード歪曲の大きいリードフレームが次工程
に流れた場合、最終的に製品になり得ないのに、ワイヤ
ボンド等の該加工が行なわれてしまう様な無駄な加工が
回避される。また、被検査リードフレーム２の品種毎に
基準パターンデータ2aを作成することができ、任意の品
種又はロットに対応可能となる。
ることで、半導体装置のパターンが短時間かつ高精度に
検査され、リード歪曲の大きいリードフレームが次工程
に流れた場合、最終的に製品になり得ないのに、ワイヤ
ボンド等の該加工が行なわれてしまう様な無駄な加工が
回避される。また、被検査リードフレーム２の品種毎に
基準パターンデータ2aを作成することができ、任意の品
種又はロットに対応可能となる。
第２図に本発明の一実施例の構成図を示す。
第２図の半導体装置の製造方法を実施するパターン検
査装置１において、被検査リードフレームであるリード
フレーム２は、自動フレームフィード機構（図示せず）
により、ローダー５から撮像部であるCCD等のカメラ４
の下方を通り、リジェクター６を介してアンローダー７
まで順次移送される。このローダー5,リジェクター6,ア
ンローダー７及びその間を結ぶ搬送レールによって、リ
ードフレームの搬送部を構成する。ここで、ローダー５
は未検査のリードフレーム２を格納し、上下動して供給
する。リジェクター６は不良品と判定されたリードフレ
ーム２を排出する。また、アンローダー７は良品と判定
されたリードフレーム２を上下動して格納する。
査装置１において、被検査リードフレームであるリード
フレーム２は、自動フレームフィード機構（図示せず）
により、ローダー５から撮像部であるCCD等のカメラ４
の下方を通り、リジェクター６を介してアンローダー７
まで順次移送される。このローダー5,リジェクター6,ア
ンローダー７及びその間を結ぶ搬送レールによって、リ
ードフレームの搬送部を構成する。ここで、ローダー５
は未検査のリードフレーム２を格納し、上下動して供給
する。リジェクター６は不良品と判定されたリードフレ
ーム２を排出する。また、アンローダー７は良品と判定
されたリードフレーム２を上下動して格納する。
一方、処理部３は記憶部3aを有すると共に、カメラ４
からの撮像データを処理して判定するためのもので、こ
の判定基準を設定するための操作スイッチ８が接続され
ている。また、処理部３にはモニター９が接続されてい
る。このモニター９は、条件設定やカメラ４の画像及び
リードフレーム２のリードに位置ずれがあったときにモ
ニター画面上にCCDカメラの捕えた画像，位置ずれのあ
った個所を示す補助線等を表示する。
からの撮像データを処理して判定するためのもので、こ
の判定基準を設定するための操作スイッチ８が接続され
ている。また、処理部３にはモニター９が接続されてい
る。このモニター９は、条件設定やカメラ４の画像及び
リードフレーム２のリードに位置ずれがあったときにモ
ニター画面上にCCDカメラの捕えた画像，位置ずれのあ
った個所を示す補助線等を表示する。
次に、上記動作を第３図及び第４図により説明する。
まず、第３図に示すように、理想形状のパターンの基
準パターンデータ2aを作成してカメラ４により撮像し
（第３図ステップ１）、これをデジタル化した記憶デー
タS1を処理部３の記憶部3aに記憶しておく（同ステップ
２）。ここで、撮像は基準パターンデータ2aのリード部
の先端の一群、又、該リードの周端を所定の画面サイズ
で読む込むことで行われる。後述する実際のリードフレ
ーム２を読み込む場合も同様である。また、基準パター
ンデータ2aの作成は、例えば、リードフレーム２の設計
図面を原寸大にしてフィルム等に焼きつけたものであ
る。これは、実際のリードフレーム２の一つを基準とす
ると、実際のリードフレーム２のリードの一つ一つが微
小に歪曲しており、理想的な形状を得ることが困難だか
らである。そして、処理部３に操作スイッチ８より、リ
ードフレーム２のリード位置ずれの許容範囲を設定す
る。この設定は、モニター９に写し出される操作画面に
よって、画面の指示に従って操作スイッチを操作する事
で行なう。
準パターンデータ2aを作成してカメラ４により撮像し
（第３図ステップ１）、これをデジタル化した記憶デー
タS1を処理部３の記憶部3aに記憶しておく（同ステップ
２）。ここで、撮像は基準パターンデータ2aのリード部
の先端の一群、又、該リードの周端を所定の画面サイズ
で読む込むことで行われる。後述する実際のリードフレ
ーム２を読み込む場合も同様である。また、基準パター
ンデータ2aの作成は、例えば、リードフレーム２の設計
図面を原寸大にしてフィルム等に焼きつけたものであ
る。これは、実際のリードフレーム２の一つを基準とす
ると、実際のリードフレーム２のリードの一つ一つが微
小に歪曲しており、理想的な形状を得ることが困難だか
らである。そして、処理部３に操作スイッチ８より、リ
ードフレーム２のリード位置ずれの許容範囲を設定す
る。この設定は、モニター９に写し出される操作画面に
よって、画面の指示に従って操作スイッチを操作する事
で行なう。
一方、ローダー５から自動供給されるリードフレーム
２がカメラ４の下方に送り込まれる。そして、リードフ
レーム２がカメラ４の下方に位置すると移送を停止して
このリードフレームを固定してからカメラ４により当該
リードフレーム２を撮像し（同ステップ３）、その画像
をデジタル化した撮像データS2を処理部３に記憶する
（同ステップ４）。
２がカメラ４の下方に送り込まれる。そして、リードフ
レーム２がカメラ４の下方に位置すると移送を停止して
このリードフレームを固定してからカメラ４により当該
リードフレーム２を撮像し（同ステップ３）、その画像
をデジタル化した撮像データS2を処理部３に記憶する
（同ステップ４）。
次に、処理部３では、基準パターンデータ2aの基準デ
ータS1と実際のリードフレーム２の撮像データS2とを比
較する（同ステップ５）。この比較は、例えば、リード
フレーム２のリード部における先端部分を読み込んだド
ットが一致するか否かで判断する。そして、基準データ
S1及び撮像データS2が一致又は不一致の度合が極めて小
さい場合は、良品であることを処理部３内に記憶する
（ステップ９）。また、不一致の度合が大きい場合に
は、リード一列毎の輪郭のずれの大きさを求め（ステッ
プ６）、その位置ずれ量を求める（ステップ７）。この
位置ずれ量が、操作スイッチ８で設定した量の範囲内か
否かを判断し（ステップ８）、範囲内であれば良品であ
ることを処理部３内に記憶する（ステップ９）。また、
範囲外であればエラー処理をして、その旨を記憶する
（ステップ10）。
ータS1と実際のリードフレーム２の撮像データS2とを比
較する（同ステップ５）。この比較は、例えば、リード
フレーム２のリード部における先端部分を読み込んだド
ットが一致するか否かで判断する。そして、基準データ
S1及び撮像データS2が一致又は不一致の度合が極めて小
さい場合は、良品であることを処理部３内に記憶する
（ステップ９）。また、不一致の度合が大きい場合に
は、リード一列毎の輪郭のずれの大きさを求め（ステッ
プ６）、その位置ずれ量を求める（ステップ７）。この
位置ずれ量が、操作スイッチ８で設定した量の範囲内か
否かを判断し（ステップ８）、範囲内であれば良品であ
ることを処理部３内に記憶する（ステップ９）。また、
範囲外であればエラー処理をして、その旨を記憶する
（ステップ10）。
次に、カメラ４により撮像したリードフレーム２は移
送され、次のリードフレームがカメラ４の直下に位置さ
れる（同ステップ11）。この時、処理部３に記憶された
リードフレーム２の良品か不良品かの基準データS1は基
準となる画像でずっとそのまま保持される。そして、リ
ードフレーム２が、リジェクター６に位置した時、その
リードフレームが良品か不良品かという記憶データに基
き（同ステップ12）、不良品ならば排出され、又はリー
ドフレーム２上に傷が付される（同ステップ13）。ま
た、良品であるならば（リジェクターの上で良否判定せ
ず、カメラの下に来た時に良否判定した結果をリジェク
ターの所に来るまで保持する。）アンローダー７に移送
されて格納される。この格納されたリードフレーム２は
次のボンディング工程に移される。
送され、次のリードフレームがカメラ４の直下に位置さ
れる（同ステップ11）。この時、処理部３に記憶された
リードフレーム２の良品か不良品かの基準データS1は基
準となる画像でずっとそのまま保持される。そして、リ
ードフレーム２が、リジェクター６に位置した時、その
リードフレームが良品か不良品かという記憶データに基
き（同ステップ12）、不良品ならば排出され、又はリー
ドフレーム２上に傷が付される（同ステップ13）。ま
た、良品であるならば（リジェクターの上で良否判定せ
ず、カメラの下に来た時に良否判定した結果をリジェク
ターの所に来るまで保持する。）アンローダー７に移送
されて格納される。この格納されたリードフレーム２は
次のボンディング工程に移される。
そして、次のリードフレームをカメラ４により撮像し
（同ステップ３）、これらを繰り返す。
（同ステップ３）、これらを繰り返す。
なお、ICチップは半導体装置の品種によって形状が異
ることから、各品種の各形状毎の基準パターンデータ2a
を準備しておけば、任意の品種に対応可能となり、品種
によるカメラ４の撮像倍率の変化にも対応可能となる。
ることから、各品種の各形状毎の基準パターンデータ2a
を準備しておけば、任意の品種に対応可能となり、品種
によるカメラ４の撮像倍率の変化にも対応可能となる。
このように、良品のみのリードフレームをボンディン
グ工程に移すので、ボンディングミスが回避されると共
に、従来のボンディングミスの排除による時間と労力が
回避され、短時間且つ高精度なボンディング加工をする
ことができる。また、品種毎に基準パターンデータを作
成できるため、任意の品種又はロットに対応させること
ができる。
グ工程に移すので、ボンディングミスが回避されると共
に、従来のボンディングミスの排除による時間と労力が
回避され、短時間且つ高精度なボンディング加工をする
ことができる。また、品種毎に基準パターンデータを作
成できるため、任意の品種又はロットに対応させること
ができる。
なお、上記実施例ではリードフレームのパターン位置
ずれを検査する場合の方法を示したが、半導体装置にお
けるパターンを検査するものであればリードフレームに
は限られない。また、撮像部にカメラを用いた場合を示
しているが、イメージセンサを用いても同様の効果を有
する。
ずれを検査する場合の方法を示したが、半導体装置にお
けるパターンを検査するものであればリードフレームに
は限られない。また、撮像部にカメラを用いた場合を示
しているが、イメージセンサを用いても同様の効果を有
する。
以上のように本発明によれば、基準パターンデータに
よる基準データと被検査リードフレームの撮像データと
を比較することにより、短時間且つ高精度に被検査物の
パターンを検査して半導体装置を製造することができる
と共に、基準パターンデータを任意に作成できることか
ら品種の異なるあらゆる半導体装置におけるパターンを
検査して半導体装置を製造することができる。
よる基準データと被検査リードフレームの撮像データと
を比較することにより、短時間且つ高精度に被検査物の
パターンを検査して半導体装置を製造することができる
と共に、基準パターンデータを任意に作成できることか
ら品種の異なるあらゆる半導体装置におけるパターンを
検査して半導体装置を製造することができる。
第１図は本発明の原理説明図、 第２図及び第３図は本発明の一実施例の構成図、 第４図は本実施例のフローチャート、 第５図はリードフレームのボンディング加工を示した部
分概略図である。 図において、 １は半導体装置の製造方法におけるパターン検査装置、 ２はリードフレーム、 2aは基準パターンデータ、 ３は処理部、 3aは記憶部、 ４はカメラ（撮像部） を示す。
分概略図である。 図において、 １は半導体装置の製造方法におけるパターン検査装置、 ２はリードフレーム、 2aは基準パターンデータ、 ３は処理部、 3aは記憶部、 ４はカメラ（撮像部） を示す。
フロントページの続き (56)参考文献 特開 平１−140048（ＪＰ，Ａ) 特開 昭64−84110（ＪＰ，Ａ) 特開 昭62−180249（ＪＰ，Ａ) 実開 昭63−71534（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01B 11/00 - 11/30 G01N 21/84 - 21/91 H01L 21/64 - 21/66
Claims (1)
- 【請求項１】リードフレームのリードの先端部の基準と
なるパターンデータを、リードフレームの設計図面を原
寸大にしてフィルム面に焼き付けて作成した基準パター
ンを撮像して得てこれを基準データとして記憶部に記憶
させ、 被検査リードフレームのリードの先端部を撮像部により
撮像して撮像データを形成し、 該撮像データと該基準データを処理部において比較し、
該被検査リードフレームの良否を、設定される所定の基
準範囲で判断する行程を 含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204172A JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204172A JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0367108A JPH0367108A (ja) | 1991-03-22 |
| JP2769199B2 true JP2769199B2 (ja) | 1998-06-25 |
Family
ID=16486029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1204172A Expired - Lifetime JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769199B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059553A1 (ja) * | 2004-11-30 | 2006-06-08 | Advantest Corporation | 電子部品ハンドリング装置および不良端子判断方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116128788A (zh) * | 2021-11-12 | 2023-05-16 | 先进半导体材料(深圳)有限公司 | 引线框架的出货方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334908Y2 (ja) * | 1986-10-29 | 1991-07-24 | ||
| JPH01140048A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 物体形状の検査方法 |
-
1989
- 1989-08-07 JP JP1204172A patent/JP2769199B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059553A1 (ja) * | 2004-11-30 | 2006-06-08 | Advantest Corporation | 電子部品ハンドリング装置および不良端子判断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0367108A (ja) | 1991-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522280B2 (ja) | ボールボンド検査システム用の方法および装置 | |
| DE19750949B4 (de) | Testhandhabungsvorrichtung für horizontalen Transport | |
| DE112005003533T5 (de) | Handhabungsvorrichtung für elektronische Bauelemente | |
| JP3414967B2 (ja) | バンプ検査方法 | |
| JP4410988B2 (ja) | 半導体素子のテストハンドラの素子搬送装置の作業位置の認識方法 | |
| US6337221B1 (en) | Die bonding method for manufacturing fine pitch ball grid array packages | |
| JP2769199B2 (ja) | 半導体装置の製造方法 | |
| US6119337A (en) | Method of mounting conductive balls | |
| JPH11248800A (ja) | プロービング装置および方法 | |
| US5772040A (en) | Workpiece conveying apparatus used with workpiece inspection device | |
| US6510240B1 (en) | Automatic detection of die absence on the wire bonding machine | |
| JPS6336543A (ja) | 半導体装置の自動検査方法及び検査装置 | |
| JP3279216B2 (ja) | リード付き電子部品の実装方法 | |
| JPH07260445A (ja) | リードフレームの自動検査方法及び装置 | |
| JP3164073B2 (ja) | ボンディング検査方法及びその装置 | |
| JP2922214B2 (ja) | 外観検査方法 | |
| JPS59144140A (ja) | ワイヤボンデイング部の検査方法 | |
| JPH10112469A (ja) | ワイヤボンディング検査装置 | |
| JP3008745B2 (ja) | ワイヤボンディング検査方法及びワイヤボンディング検査装置 | |
| JPH09148387A (ja) | 半導体製品の処理装置 | |
| KR101012703B1 (ko) | 리드 프레임 스크랩 불량 검사 방법 | |
| JP5096940B2 (ja) | プリント配線板の検査方法及びその装置 | |
| JP2009294229A (ja) | 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法 | |
| CN108573894B (zh) | 管理装置及其控制方法及记录媒体 | |
| JP3385916B2 (ja) | ワイヤボンディングにおけるワイヤの検出方法 |