JPH0367108A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0367108A JPH0367108A JP1204172A JP20417289A JPH0367108A JP H0367108 A JPH0367108 A JP H0367108A JP 1204172 A JP1204172 A JP 1204172A JP 20417289 A JP20417289 A JP 20417289A JP H0367108 A JPH0367108 A JP H0367108A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lead frame
- lead
- inspected
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000002950 deficient Effects 0.000 abstract description 9
- 239000000047 product Substances 0.000 description 15
- 238000007689 inspection Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置のリードフレーム等のパターン位置ずれを検
査して排除する半導体装置の製造方法に関し、 検査時間、加工精度等を向上させることを目的とし、 リードフレームのリードの先端部の基準となるパターン
データを基準データとして記憶部に記憶させ、被検査リ
ードフレームのリードの先端部を撮像部により撮像して
撮像データを形成し、該撮像データと該基準データを処
理部において比較し、該被検査リードフレームの良否を
、設定される所定の基＃−範囲で判断する工程を含むよ
うに構成する。
査して排除する半導体装置の製造方法に関し、 検査時間、加工精度等を向上させることを目的とし、 リードフレームのリードの先端部の基準となるパターン
データを基準データとして記憶部に記憶させ、被検査リ
ードフレームのリードの先端部を撮像部により撮像して
撮像データを形成し、該撮像データと該基準データを処
理部において比較し、該被検査リードフレームの良否を
、設定される所定の基＃−範囲で判断する工程を含むよ
うに構成する。
本発明は半導体装置の製造方法に係り、特に半導体装置
のリードフレーム等のパターン位置ずれを検査して排除
するに半導体装置の製造方法に関する。
のリードフレーム等のパターン位置ずれを検査して排除
するに半導体装置の製造方法に関する。
近年、ＩＣチップの高密度化、高集積化が進行し、ＩＣ
チップの多ビン化が急速に進んでいる。
チップの多ビン化が急速に進んでいる。
これに伴い、ＩＣを構成するリードフレームが不良品と
なり易く、この不良品のリードフレームを迅速かつ正確
に排除することが要求されている。
なり易く、この不良品のリードフレームを迅速かつ正確
に排除することが要求されている。
（従来の技術）
従来、ＩＣチップは、第５図（Ａ）に示すように、リー
ドフレーム１１のステージｌｌａ上にＩＣチップ１２を
ダイボンディング等により実装を行なっている。そして
、ダイボンディングされたＩＣチップ１２と周辺のリー
ドフレーム１１のリード１１ｂとの間で金ワイヤ１３に
よるワイヤボンディングを行っている。
ドフレーム１１のステージｌｌａ上にＩＣチップ１２を
ダイボンディング等により実装を行なっている。そして
、ダイボンディングされたＩＣチップ１２と周辺のリー
ドフレーム１１のリード１１ｂとの間で金ワイヤ１３に
よるワイヤボンディングを行っている。
ところで、近年における、ＩＣチップの高密度化、高集
積化が進行して、ＩＣチップは多ビン化となっている。
積化が進行して、ＩＣチップは多ビン化となっている。
これに伴って、第５図（Ｂ）に示すように、ＩＣチップ
１２内におけるパッド領域やその間隔及び周辺リードフ
レームのリード１１ｂのワイヤボンド領域やその間隔が
狭くなっている。
１２内におけるパッド領域やその間隔及び周辺リードフ
レームのリード１１ｂのワイヤボンド領域やその間隔が
狭くなっている。
また、金ワイヤ１３によるワイヤボンディングの間隔も
狭くなっている。すなわち、リードフレーム１１のリー
ド１１ｂの一つ一つが細くなり、強度が低下して曲がり
易くなってくる。該リード１１ｂが、第５図（Ｂ）１１
ｃのように曲がると位置ずれによりワイヤボンディング
における加工精度が悪くなる。一方、位置ずれしたリー
ド１１ｂの一つ一つについて、その補正をしながらワイ
ヤボンディングを行うこともできるが、加工時間が長く
なり、生産性が低下する。
狭くなっている。すなわち、リードフレーム１１のリー
ド１１ｂの一つ一つが細くなり、強度が低下して曲がり
易くなってくる。該リード１１ｂが、第５図（Ｂ）１１
ｃのように曲がると位置ずれによりワイヤボンディング
における加工精度が悪くなる。一方、位置ずれしたリー
ド１１ｂの一つ一つについて、その補正をしながらワイ
ヤボンディングを行うこともできるが、加工時間が長く
なり、生産性が低下する。
そこで、リード１１ｂが歪曲したリードフレーム１１を
除去して、歪曲していないリードフレーム １１のみを
ボンディング加工するようにしているが、このリードフ
レーム１１の検査は主に、視覚検査によっている。
除去して、歪曲していないリードフレーム １１のみを
ボンディング加工するようにしているが、このリードフ
レーム１１の検査は主に、視覚検査によっている。
しかし、視覚によるリードフレーム１１のリード１１ｂ
の歪曲の検査は、検査時間を要すると共に、人の感覚、
及び作業時間による疲労の度合いなどによるばらつきに
より高精度の検査が困難である。従っ′て、歪曲したリ
ード１１ｂを有するリードフレーム１１であっても加工
されることとなり、歩留りが悪くなると共に、加工にお
ける時間と労力が費やされるという問題があった。
の歪曲の検査は、検査時間を要すると共に、人の感覚、
及び作業時間による疲労の度合いなどによるばらつきに
より高精度の検査が困難である。従っ′て、歪曲したリ
ード１１ｂを有するリードフレーム１１であっても加工
されることとなり、歩留りが悪くなると共に、加工にお
ける時間と労力が費やされるという問題があった。
そこで本発明は、上記課題に鑑みなされたもので検査時
間、加工精度を向上させる半導体装置の製造方法を提供
することを目的とする。
間、加工精度を向上させる半導体装置の製造方法を提供
することを目的とする。
〔課題を解決するための手段）
第１図に本発明の原理説明図を示す。
第１図の半導体装置の製造方法において、２は被検査リ
ードフレーム、２ａは基準パターンデータ、３は処理部
、４は撮像部である。
ードフレーム、２ａは基準パターンデータ、３は処理部
、４は撮像部である。
被検査リードフレーム２は搬送用レール部上を移送され
る。基準パターンデータ２ａは被検査リードフレーム２
と同寸大の理想形状のものである。
る。基準パターンデータ２ａは被検査リードフレーム２
と同寸大の理想形状のものである。
記憶部３ａは基準パターンデータ２ａを記憶し、撮像部
４は搬送用レール部上を移送されてくる被検査物２を撮
像する。そして、処理部３は記憶部３ａからの基準パタ
ーンデータ２ａの基準データと被検査リードフレーム２
の撮像データを比較し、被検査リードフレーム２の良否
を、設定される所定の基準範囲で判断する。
４は搬送用レール部上を移送されてくる被検査物２を撮
像する。そして、処理部３は記憶部３ａからの基準パタ
ーンデータ２ａの基準データと被検査リードフレーム２
の撮像データを比較し、被検査リードフレーム２の良否
を、設定される所定の基準範囲で判断する。
予め、基準パターンデータ２ａを作成しておく。
この基準データを記憶部３ａで記憶する。そして、被検
査リードフレーム２を撮像部４より＠像して処理部３に
撮像データを送出する。
査リードフレーム２を撮像部４より＠像して処理部３に
撮像データを送出する。
処理部３では基準パターンデータ２ａの基準データと被
検査リードフレーム２の撮像データを比較する。処理部
３には予め基準範囲が設定されており、この範囲内で被
検査リードフレーム２の良否を判断する。
検査リードフレーム２の撮像データを比較する。処理部
３には予め基準範囲が設定されており、この範囲内で被
検査リードフレーム２の良否を判断する。
このように、理想形状の基準パターンデータ２ａを用い
ることで、半導体装置のパターンが短時間かつ高精度に
検査され、リード歪曲の大きいリードフレームが次工程
に流れた場合、最終的に製品になり得ないのに、ワイヤ
ボンド等の該加工が行なわれてしまう様な無駄な加工が
回避される。
ることで、半導体装置のパターンが短時間かつ高精度に
検査され、リード歪曲の大きいリードフレームが次工程
に流れた場合、最終的に製品になり得ないのに、ワイヤ
ボンド等の該加工が行なわれてしまう様な無駄な加工が
回避される。
また、被検査リードフレーム２の品種毎に基準バターン
データ２ａを作成することができ、任意の品種又はロッ
トに対応可能となる。
データ２ａを作成することができ、任意の品種又はロッ
トに対応可能となる。
〔実施例〕
第２図に本発明の一実施例の構成図を示す。
第２図の半導体装置の製造方法を実施するパターン検査
装置１において、被検査リードフレームであるリードフ
レーム２は、自動フレームフィード８Ｎ構（図示せず）
により、ローダ−５から撮像部であるＣＯＤ等のカメラ
４の下方を通り、リジェクタ−６を介してアンローダ−
７まで順次移送される。このローダ−５，リジェクタ−
６、アンローダ−７及びその間を結ぶ搬送レールによっ
て、リードフレームの搬送部を構成する。ここで、ロー
ダ−５は未検査のリードフレーム２を格納し、上下動し
て供給する。リジェクタ−６は不良品と判定されたリー
ドフレーム２を排出する。また、アンローダ−７は良品
と判定されたリードフレーム２を上下動して格納する。
装置１において、被検査リードフレームであるリードフ
レーム２は、自動フレームフィード８Ｎ構（図示せず）
により、ローダ−５から撮像部であるＣＯＤ等のカメラ
４の下方を通り、リジェクタ−６を介してアンローダ−
７まで順次移送される。このローダ−５，リジェクタ−
６、アンローダ−７及びその間を結ぶ搬送レールによっ
て、リードフレームの搬送部を構成する。ここで、ロー
ダ−５は未検査のリードフレーム２を格納し、上下動し
て供給する。リジェクタ−６は不良品と判定されたリー
ドフレーム２を排出する。また、アンローダ−７は良品
と判定されたリードフレーム２を上下動して格納する。
一方、処理部３は記憶部３ａを有すると共に、カメラ４
からの撮像データを処理して判定するためのもので、こ
の判定基準を設定するための操作スイッチ８が接続され
ている。また、処理部３にはモニター９が接続されてい
る。このモニター９は、条件設定やカメラ４の画像及び
リードフレーム２のリードに位置ずれがあったときにモ
ニター画面上にＣＯＤカメラの捕えた画像１位置ずれの
あった個所を示す補助線等を表示する。
からの撮像データを処理して判定するためのもので、こ
の判定基準を設定するための操作スイッチ８が接続され
ている。また、処理部３にはモニター９が接続されてい
る。このモニター９は、条件設定やカメラ４の画像及び
リードフレーム２のリードに位置ずれがあったときにモ
ニター画面上にＣＯＤカメラの捕えた画像１位置ずれの
あった個所を示す補助線等を表示する。
次に、上記動作を第３図及び第４図により説明する。
まヂ、第３図に示すように、理想形状のパターンの基準
パターンデータ２ａを作成してカメラ４により撮像しく
第３図ステップ１）、これをデジタル化した記憶データ
Ｓ＋を処理部３の記憶部３ａに記憶しておく〈同ステッ
プ２〉。ここで、撮像は基準パターンデータ２ａのリー
ド部の先端の一群、又、該リードの周端を所定の画面サ
イズで読む込むことで行われる。後述する実際のり一ド
フレーム２を読み込む場合も同様である。また、１ｔｌ
ｌｌ！パターンデータ２ａの作成は、例えば、リードフ
レーム２の設計図面を原寸大にしてフィルム等に焼きつ
けたものである。これは、実際のリードフレーム２の一
つを基準とすると、実際のリードフレーム２のリードの
一つ一つが微小に歪曲しており、理想的な形状を得るこ
とが困難だからである。ぞして、処理部３に操作スイッ
チ８より、リードフレーム２のリード位置ずれの許容範
囲を設定する。この設定は、モニター９に写し出される
操作画面によって、画面の指示に従って操作スイッチを
操作する事で行なう。
パターンデータ２ａを作成してカメラ４により撮像しく
第３図ステップ１）、これをデジタル化した記憶データ
Ｓ＋を処理部３の記憶部３ａに記憶しておく〈同ステッ
プ２〉。ここで、撮像は基準パターンデータ２ａのリー
ド部の先端の一群、又、該リードの周端を所定の画面サ
イズで読む込むことで行われる。後述する実際のり一ド
フレーム２を読み込む場合も同様である。また、１ｔｌ
ｌｌ！パターンデータ２ａの作成は、例えば、リードフ
レーム２の設計図面を原寸大にしてフィルム等に焼きつ
けたものである。これは、実際のリードフレーム２の一
つを基準とすると、実際のリードフレーム２のリードの
一つ一つが微小に歪曲しており、理想的な形状を得るこ
とが困難だからである。ぞして、処理部３に操作スイッ
チ８より、リードフレーム２のリード位置ずれの許容範
囲を設定する。この設定は、モニター９に写し出される
操作画面によって、画面の指示に従って操作スイッチを
操作する事で行なう。
一方、ローダ−５から目動供給されるリードフレーム２
がカメラ４の下方に送り込まれる。そして、リードル−
ム２がカメラ４の下方に位置すると移送を停止してこの
リードル−ムを固定してからカメラ４により当該リード
フレーム２を撮像しく同ステップ３）、その画像をデジ
タル化した撮像データＳ２を処理部３に記憶する（同ス
テップ４）。
がカメラ４の下方に送り込まれる。そして、リードル−
ム２がカメラ４の下方に位置すると移送を停止してこの
リードル−ムを固定してからカメラ４により当該リード
フレーム２を撮像しく同ステップ３）、その画像をデジ
タル化した撮像データＳ２を処理部３に記憶する（同ス
テップ４）。
次に、処理部３では、基準パターンデータ２ａの基準デ
ータＳ＋ と実際のリードフレーム２の撮像データＳ２
とを比較するく同ステップ５）。この比較は、例えば、
リードフレーム２のリード部における先端部分を読み込
んだドツトが一致するか否かで判断する。そして、基準
データＳ１及び撮像データＳ２が一致又は不一致の度合
が極めて小さい場合は、良品であることを処理部３内に
記憶する（ステップ９）。また、不一致の度合が大きい
場合には、リード−列毎の輪郭のずれの大きさを求め（
ステップ６〉、その位置ずれ縁を求める（ステップ７）
。この位置ずれ量が、操作スイッチ８で設定した量の範
囲内か否かを判断しくステップ８）、範囲内であれば良
品であることを処理部３内に記憶する（ステップ９〉。
ータＳ＋ と実際のリードフレーム２の撮像データＳ２
とを比較するく同ステップ５）。この比較は、例えば、
リードフレーム２のリード部における先端部分を読み込
んだドツトが一致するか否かで判断する。そして、基準
データＳ１及び撮像データＳ２が一致又は不一致の度合
が極めて小さい場合は、良品であることを処理部３内に
記憶する（ステップ９）。また、不一致の度合が大きい
場合には、リード−列毎の輪郭のずれの大きさを求め（
ステップ６〉、その位置ずれ縁を求める（ステップ７）
。この位置ずれ量が、操作スイッチ８で設定した量の範
囲内か否かを判断しくステップ８）、範囲内であれば良
品であることを処理部３内に記憶する（ステップ９〉。
また、範囲外であればエラー処理をして、その旨を記憶
する（ステップ１０）。
する（ステップ１０）。
次に、カメラ４により撮像したリードフレーム２は移送
され、次のリードフレームがカメラ４の直下に位置され
る（同ステップ１１）。この時、処理部３に記憶された
リードフレーム２の良品か不良品かの基準データＳ１は
基準となる画像でずゥとそのまま保持される。そして、
リードフレーム２が、リジェクタ−６に位置した時、そ
のリードフレームが良品か不良品かという記憶データに
基き（同ステップ１２）、不良品ならば排出され、又は
リードフレーム２上に傷が付される（同ステップ１３）
。また、良品であるならば〈リジェクタ−の上で良否判
定せず、カメラの下に来た時に良否判定した結果をリジ
ェクタ−の所に来るまで保持する。〉アンローダ−７に
移送されて格納される。この格納されたリードフレーム
２は次のボンディング工程に移される。
され、次のリードフレームがカメラ４の直下に位置され
る（同ステップ１１）。この時、処理部３に記憶された
リードフレーム２の良品か不良品かの基準データＳ１は
基準となる画像でずゥとそのまま保持される。そして、
リードフレーム２が、リジェクタ−６に位置した時、そ
のリードフレームが良品か不良品かという記憶データに
基き（同ステップ１２）、不良品ならば排出され、又は
リードフレーム２上に傷が付される（同ステップ１３）
。また、良品であるならば〈リジェクタ−の上で良否判
定せず、カメラの下に来た時に良否判定した結果をリジ
ェクタ−の所に来るまで保持する。〉アンローダ−７に
移送されて格納される。この格納されたリードフレーム
２は次のボンディング工程に移される。
そして、次のリードフレームをカメラ４によりＩｌ！！
しく同ステップ３）、これらを繰り返す。
しく同ステップ３）、これらを繰り返す。
なお、ＩＣチップは半導体装置の品種によって形状が異
ることから、各品種の各形状毎の基準パターンデータ２
ａを準備しておけば、任意の品種に対応可能となり、品
種によるカメラ４のｗｉ像倍率の変化にも対応可能とな
る。
ることから、各品種の各形状毎の基準パターンデータ２
ａを準備しておけば、任意の品種に対応可能となり、品
種によるカメラ４のｗｉ像倍率の変化にも対応可能とな
る。
このように、良品のみのリードフレームをボンディング
工程に移すので、ボンディングミスが回避されると共に
、従来のボンディングミスの排除による時間と労力が回
避され、短時間且つ高精度なボンディング加工をするこ
とができる。また、品種毎に基準パターンデータを作成
できるため、任意の品種又はロフトに対応させることが
できる。
工程に移すので、ボンディングミスが回避されると共に
、従来のボンディングミスの排除による時間と労力が回
避され、短時間且つ高精度なボンディング加工をするこ
とができる。また、品種毎に基準パターンデータを作成
できるため、任意の品種又はロフトに対応させることが
できる。
なお、上記実施例ではリードフレームのパターン位置ず
れを検査する場合の方法を示したが、半導体装置におけ
るパターンを検査するものであればリードフレームには
限られない。また、撮像部にカメラを用いた場合を示し
ているが、イメージセンサを用いても同様の効果を有す
る。
れを検査する場合の方法を示したが、半導体装置におけ
るパターンを検査するものであればリードフレームには
限られない。また、撮像部にカメラを用いた場合を示し
ているが、イメージセンサを用いても同様の効果を有す
る。
（発明の効果）
以上のように本発明によれば、基準パターンデータによ
る基準データと被検査リードフレームの撮像データとを
比較することにより、短時間且つ高精度に被検査物のパ
ターンを検査して半導体装置を製造することがきると共
に、基準パターンデータを任意に作成できることから品
種の異なるあらゆる半導体装置におけるパターンを検査
して半導体装置を製造することができる。
る基準データと被検査リードフレームの撮像データとを
比較することにより、短時間且つ高精度に被検査物のパ
ターンを検査して半導体装置を製造することがきると共
に、基準パターンデータを任意に作成できることから品
種の異なるあらゆる半導体装置におけるパターンを検査
して半導体装置を製造することができる。
第１図は本発明の原理説明図、
第２図及び第３図は本発明の一実施例の構成図、第４図
は本実施例のフローチャート、 第５図はリードフレームのボンディング加工を示した部
分概略図である。 図において、 １は半導体装置の製造方法におけるパターン検査装置、 ２はリードフレーム、 ２ａは基準パターンデータ、 ３は処理部、 ３ａは記憶部、 ４はカメラ（撮像部） を示す。 第１図 第２図
は本実施例のフローチャート、 第５図はリードフレームのボンディング加工を示した部
分概略図である。 図において、 １は半導体装置の製造方法におけるパターン検査装置、 ２はリードフレーム、 ２ａは基準パターンデータ、 ３は処理部、 ３ａは記憶部、 ４はカメラ（撮像部） を示す。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 リードフレームのリードの先端部の基準となるパターン
データを基準データとして記憶部に記憶させ、 被検査リードフレームのリードの先端部を撮像部により
撮像して撮像データを形成し、 該撮像データと該基準データを処理部において比較し、
該被検査リードフレームの良否を、設定される所定の基
準範囲で判断する工程を 含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204172A JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204172A JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0367108A true JPH0367108A (ja) | 1991-03-22 |
| JP2769199B2 JP2769199B2 (ja) | 1998-06-25 |
Family
ID=16486029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1204172A Expired - Lifetime JP2769199B2 (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769199B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059360A1 (ja) * | 2004-11-30 | 2006-06-08 | Advantest Corporation | 電子部品ハンドリング装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371534U (ja) * | 1986-10-29 | 1988-05-13 | ||
| JPH01140048A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 物体形状の検査方法 |
-
1989
- 1989-08-07 JP JP1204172A patent/JP2769199B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371534U (ja) * | 1986-10-29 | 1988-05-13 | ||
| JPH01140048A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 物体形状の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769199B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138180A (en) | Wire bonding inspecting apparatus utilizing a controlling means for shifting from one inspected area to another | |
| KR960001824B1 (ko) | 와이어 본딩 검사 장치 | |
| JPH07297242A (ja) | プローブ方法及びその装置 | |
| KR960002996B1 (ko) | 와이어루프 굴곡검사방법 및 그 장치 | |
| JP2022098312A (ja) | ダイボンディング装置および半導体装置の製造方法 | |
| KR100196457B1 (ko) | 부분 tert-부톡시화 폴리(p-히드록시스티렌)의 제조방법 | |
| JPH0367108A (ja) | 半導体装置の製造方法 | |
| JP3090630B2 (ja) | Ｂｇａ、ｃｓｐ等におけるｉｃチップ実装基板の導通検査システム | |
| JP2954332B2 (ja) | 画像入力方法およびその装置 | |
| CN113380661A (zh) | 芯片贴装装置及半导体器件的制造方法 | |
| JP2922214B2 (ja) | 外観検査方法 | |
| JP3279216B2 (ja) | リード付き電子部品の実装方法 | |
| JPS6336543A (ja) | 半導体装置の自動検査方法及び検査装置 | |
| JP3008745B2 (ja) | ワイヤボンディング検査方法及びワイヤボンディング検査装置 | |
| JP3164073B2 (ja) | ボンディング検査方法及びその装置 | |
| JPH09148387A (ja) | 半導体製品の処理装置 | |
| JPH10112469A (ja) | ワイヤボンディング検査装置 | |
| JP2004226106A (ja) | 半導体外観検査装置及び半導体外観検査方法 | |
| JP4008722B2 (ja) | 電子部品の電極浮き検出方法及び装置 | |
| JPH07103730A (ja) | リードフレーム検査装置 | |
| JPH07208952A (ja) | ワイヤボンディング検査方法及びワイヤボンディング検査装置 | |
| JP2000011173A (ja) | 画像認識方法および画像認識装置 | |
| JPH07302825A (ja) | ワイヤボンディング検査装置 | |
| JPH036842A (ja) | テープボンディングにおけるリードとバンプの位置検出方法 | |
| JPH0732188B2 (ja) | 半導体装置の検査装置 |