JPH0671039B2 - ダイボンディング状態の検査装置 - Google Patents
ダイボンディング状態の検査装置Info
- Publication number
- JPH0671039B2 JPH0671039B2 JP59084519A JP8451984A JPH0671039B2 JP H0671039 B2 JPH0671039 B2 JP H0671039B2 JP 59084519 A JP59084519 A JP 59084519A JP 8451984 A JP8451984 A JP 8451984A JP H0671039 B2 JPH0671039 B2 JP H0671039B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- inspection
- circuit
- image
- perimeter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Die Bonding (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 （ａ）．発明の技術分野 本発明はダイ（半導体チップ等）をパッケージ、フレー
ム、基板等にボンディングしたときの状態を自動的に、
全数検査する装置に関する。
ム、基板等にボンディングしたときの状態を自動的に、
全数検査する装置に関する。
（ｂ）．技術の背景 集積回路の組立工程にはダイ分離、ダイボンディング、
ワイヤボンディング、封止等があり、各工程とも自動化
が進んでいる。しかし集積回路の信頼性を上げるための
上記各工程後の検査はまだ自動化されておらず、人によ
る目視検査に頼っている。このためこの分野の自動化が
要望されている。
ワイヤボンディング、封止等があり、各工程とも自動化
が進んでいる。しかし集積回路の信頼性を上げるための
上記各工程後の検査はまだ自動化されておらず、人によ
る目視検査に頼っている。このためこの分野の自動化が
要望されている。
（ｃ）．従来技術と問題点 現状ではダイボンディング工程は自動化され、高速加工
が行われている。しかし工程後の検査は目視検査による
ため、全数検査が困難であり、また個人差による検査基
準の相違が生ずる欠点があった。
が行われている。しかし工程後の検査は目視検査による
ため、全数検査が困難であり、また個人差による検査基
準の相違が生ずる欠点があった。
（ｄ）．発明の目的 本発明の目的は従来技術の有する上記の欠点を除去し、
人による目視検査に頼っているダイボンディング加工後
の検査を自動化し、高速全数検査を可能とする検査装置
を提供することにある。
人による目視検査に頼っているダイボンディング加工後
の検査を自動化し、高速全数検査を可能とする検査装置
を提供することにある。
（ｅ）．発明の構成 上記の目的は、ダイ取りつけ部材の形状を撮像する撮像
光学系と、該撮像光学系で撮像された像をアナログ／デ
ィジタル変換して検査画像メモリに格納するディジタル
画像処理手段と、該検査画像メモリに格納されたデータ
に基づいてボンディング状態の検査を行うダイ付け検査
回路とを有し、該ダイ付け検査回路は、該ダイ周囲に予
め設定した検査エリアに対してダイ周囲４辺のダイ取り
つけ部材のはみ出し部分を示す画素の面積の割合を計算
する面積計算回路と、ダイの全周囲長に対してダイ取り
つけ部材のはみ出し部分に対応するダイの周囲長の割合
を計算する周囲長計算回路と、各辺においてダイ取りつ
け部材のはみ出し部分に対応するダイの周囲長が各辺の
長さに満たない辺の数を計算する連続性計算回路と、前
記面積計算回路および周囲長計算回路および連続性計算
回路の出力値と予め定めた検査基準値とから成る総合し
た判別式を計算する回路とで構成され、該判別式を計算
する回路の出力値によるダイ取りつけ状態の良否を判定
する本発明のダイボンディング状態の検査装置により達
成される。
光学系と、該撮像光学系で撮像された像をアナログ／デ
ィジタル変換して検査画像メモリに格納するディジタル
画像処理手段と、該検査画像メモリに格納されたデータ
に基づいてボンディング状態の検査を行うダイ付け検査
回路とを有し、該ダイ付け検査回路は、該ダイ周囲に予
め設定した検査エリアに対してダイ周囲４辺のダイ取り
つけ部材のはみ出し部分を示す画素の面積の割合を計算
する面積計算回路と、ダイの全周囲長に対してダイ取り
つけ部材のはみ出し部分に対応するダイの周囲長の割合
を計算する周囲長計算回路と、各辺においてダイ取りつ
け部材のはみ出し部分に対応するダイの周囲長が各辺の
長さに満たない辺の数を計算する連続性計算回路と、前
記面積計算回路および周囲長計算回路および連続性計算
回路の出力値と予め定めた検査基準値とから成る総合し
た判別式を計算する回路とで構成され、該判別式を計算
する回路の出力値によるダイ取りつけ状態の良否を判定
する本発明のダイボンディング状態の検査装置により達
成される。
本発明によれば、ダイ取りつけ部材形状の面積、周囲長
と連続性を数値化してダイ取りつけ状態の良否を判定す
ることにより、ダイ取りつけ状態の検査を自動化するこ
とができる。
と連続性を数値化してダイ取りつけ状態の良否を判定す
ることにより、ダイ取りつけ状態の検査を自動化するこ
とができる。
（ｆ）．発明の実施例 以下図を用いて本発明の実施例を説明する。
第１図は本発明の実施例の構成を示すブロック図であ
る。
る。
i.搬送されてきたパッケージ３に、鑞材等の取りつけ部
材２により取りつけられたダイ１を落射照明装置５で照
明し、撮像装置６で撮像する。撮像信号をアナログ・デ
ィジタル変換回路７でディジタル信号に変換し、画像メ
モリ８に格納する。第２図は格納されたダイの画像を示
す。画像メモリ８内の情報をもとにダイ位置検出回路９
でダイ位置を求め、検査エリア設定回路10で第３図に示
される検査エリアA,B,C,Dを設定する。つぎに画像メモ
リ８の内容を検査画像メモリ11に格納する。
材２により取りつけられたダイ１を落射照明装置５で照
明し、撮像装置６で撮像する。撮像信号をアナログ・デ
ィジタル変換回路７でディジタル信号に変換し、画像メ
モリ８に格納する。第２図は格納されたダイの画像を示
す。画像メモリ８内の情報をもとにダイ位置検出回路９
でダイ位置を求め、検査エリア設定回路10で第３図に示
される検査エリアA,B,C,Dを設定する。つぎに画像メモ
リ８の内容を検査画像メモリ11に格納する。
ここで注意を要するのはダイの大きさが微妙に異なるこ
とである。この理由はウエハよりダイに分割切断すると
き、ウエハ上のストリート（スクライブライン）をダイ
シングソーで切るのであるが切跡が完全に等しくならな
いからである。従って検査エリア設定回路10では、ダイ
位置検出回路９の情報からダイ領域とスクライブライン
の境界とを検査エリアの内側となるようにしている。
とである。この理由はウエハよりダイに分割切断すると
き、ウエハ上のストリート（スクライブライン）をダイ
シングソーで切るのであるが切跡が完全に等しくならな
いからである。従って検査エリア設定回路10では、ダイ
位置検出回路９の情報からダイ領域とスクライブライン
の境界とを検査エリアの内側となるようにしている。
ii.つぎにダイ１の周囲にはみ出したダイ取りつけ部材
２を斜方照明装置４でくまなく照明し、撮像装置６で撮
像する。撮像信号をアナログ・ディジタル変換回路７で
デジィタル信号に変換し、画像メモリ８に格納する。第
４図はダイ取りつけ部材２の画像である。斜め上方から
照明しているためダイのエッジ信号等も混入している。
２を斜方照明装置４でくまなく照明し、撮像装置６で撮
像する。撮像信号をアナログ・ディジタル変換回路７で
デジィタル信号に変換し、画像メモリ８に格納する。第
４図はダイ取りつけ部材２の画像である。斜め上方から
照明しているためダイのエッジ信号等も混入している。
iii.前記iiにより画像メモリ８に格納したダイ取りつけ
部材２の画像から、前記ｉにより検査画像メモリ11に格
納したダイの画像を検査画像差分回路12で差分し、その
結果を検査画像メモリ11に再格納する。ダイ付検査回路
13はメモリ情報と検査エリア設定回路10のエリア情報か
ら、ダイの４辺に沿った検査エリアＡ〜Ｄについてダイ
付け状態を検査する。第５図は検査画像差分回路12で差
分された検査画像である。ここではダイのエッジ信号等
余分な信号が除去されている。
部材２の画像から、前記ｉにより検査画像メモリ11に格
納したダイの画像を検査画像差分回路12で差分し、その
結果を検査画像メモリ11に再格納する。ダイ付検査回路
13はメモリ情報と検査エリア設定回路10のエリア情報か
ら、ダイの４辺に沿った検査エリアＡ〜Ｄについてダイ
付け状態を検査する。第５図は検査画像差分回路12で差
分された検査画像である。ここではダイのエッジ信号等
余分な信号が除去されている。
以上で検査装置の構成の説明を終わり、つぎに検査方法
を第６図を用いて説明する。
を第６図を用いて説明する。
図は検査エリアＡのみを示し、検査エリアの画素列毎に
A1〜Anのラベルを付ける。
A1〜Anのラベルを付ける。
i.列毎に信号画素をカウントする。例えばA5では３であ
る。
る。
ii.信号画素カウント値が０の列があるかどうかを調べ
る。例えばA13,A14が０である。この部分でダイ取りつ
け部材２が途切れている。
る。例えばA13,A14が０である。この部分でダイ取りつ
け部材２が途切れている。
iii.検査エリア内で信号画素カウント値が１以上ある列
の割合を調べる。ここでは（n-2）/nである。
の割合を調べる。ここでは（n-2）/nである。
iv.検査エリア内のダイ取りつけ部材２の面積を求め
る。（信号画素カウント値の合計） v.前記ｉ〜ivを検査エリアB,C,Dについて行う。
る。（信号画素カウント値の合計） v.前記ｉ〜ivを検査エリアB,C,Dについて行う。
上記のiv,iii,iiを式で示すとつぎのようになる。
iv.面積 iii.周囲長 ii.連続性 ここで、 Ｓ（Ai）,S（Bi）,S（Ci）,S（Di）はAi,Bi,Ci,Di列の
信号画素カウント数、 Ｌ（Ai）,L（Bi）,L（Ci）,L（Di）＝1, :S（Ai）,S（Bi）,S（Ci）,S（Di）≧１に対して.L（A
i）,L（Bi）,L（Ci）,L（Di）＝0, :S（Ai）,S（Bi）,S（Ci）,S（Di）＝０に対して.nA＋n
B＋nC＋nDは各検査エリアの列の数、 Ｗは各検査エリアの幅 を表す。さらにパラメータを Ｘ＝1: α≦Ｓ≦100に対して． ＝0: Ｓ＜α に対して． Ｙ＝1: β≦Ｌ≦100に対して． ＝0: Ｌ＜β に対して． Ｚ＝1: γ≦Ｃ≦４ に対して． ＝0: Ｃ＜γ に対して． とすると、判別式Ｔは Ｔ＝aX＋bY＋cZ となり、Ｔ≧θ：良品 Ｔ＜θ：不良品 ここで、α，β，γ,a,b,c,θは検査基準値である。
信号画素カウント数、 Ｌ（Ai）,L（Bi）,L（Ci）,L（Di）＝1, :S（Ai）,S（Bi）,S（Ci）,S（Di）≧１に対して.L（A
i）,L（Bi）,L（Ci）,L（Di）＝0, :S（Ai）,S（Bi）,S（Ci）,S（Di）＝０に対して.nA＋n
B＋nC＋nDは各検査エリアの列の数、 Ｗは各検査エリアの幅 を表す。さらにパラメータを Ｘ＝1: α≦Ｓ≦100に対して． ＝0: Ｓ＜α に対して． Ｙ＝1: β≦Ｌ≦100に対して． ＝0: Ｌ＜β に対して． Ｚ＝1: γ≦Ｃ≦４ に対して． ＝0: Ｃ＜γ に対して． とすると、判別式Ｔは Ｔ＝aX＋bY＋cZ となり、Ｔ≧θ：良品 Ｔ＜θ：不良品 ここで、α，β，γ,a,b,c,θは検査基準値である。
例えば、MIL 規格883B METHOD2010.6の3.1.6.2のｂで
は ａ＝0,b＝1,c＝1,β＝75％，γ＝2,θ＝１の例 である。
は ａ＝0,b＝1,c＝1,β＝75％，γ＝2,θ＝１の例 である。
また半導体装置の品種やダイ取りつけ部材の種類等が変
わると上記検査基準値を変えることにより最適な判別式
を設定できる。
わると上記検査基準値を変えることにより最適な判別式
を設定できる。
（ｇ）発明の効果 以上詳細に説明したように本発明によれば、人による目
視検査に頼っているダイボンディング加工後の検査を自
動化し、且つ検査対象の品種が変った場合でも最適な高
速全数検査を可能とする検査装置が得られ、ダイボンデ
ィングの生産性、信頼性の向上が期待できる。
視検査に頼っているダイボンディング加工後の検査を自
動化し、且つ検査対象の品種が変った場合でも最適な高
速全数検査を可能とする検査装置が得られ、ダイボンデ
ィングの生産性、信頼性の向上が期待できる。
第１図は本発明の実施例の構成を示すブロック図、第２
図はダイの画像を示す図、第３図は検査エリアA,B,C,D
を示す図、第４図はダイ取りつけ部材２の画像を示す
図、第５図は差分された検査画像を示す図、第６図は検
査エリアＡについて検査方法を説明するための図であ
る。 図において、１はダイ、２はダイ取りつけ部材、３はパ
ッケージ、４は斜方照明装置、５は落射照明装置、６は
撮像装置、７はアナログ・ディジタル変換回路、８は画
像メモリ、９はダイ位置検出回路、10は検査エリア設定
回路、11は検査画像メモリ、12は検査画像差分回路、13
はダイ付検査回路である。
図はダイの画像を示す図、第３図は検査エリアA,B,C,D
を示す図、第４図はダイ取りつけ部材２の画像を示す
図、第５図は差分された検査画像を示す図、第６図は検
査エリアＡについて検査方法を説明するための図であ
る。 図において、１はダイ、２はダイ取りつけ部材、３はパ
ッケージ、４は斜方照明装置、５は落射照明装置、６は
撮像装置、７はアナログ・ディジタル変換回路、８は画
像メモリ、９はダイ位置検出回路、10は検査エリア設定
回路、11は検査画像メモリ、12は検査画像差分回路、13
はダイ付検査回路である。
フロントページの続き (72)発明者 平岡 規之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中島 雅人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−39019（ＪＰ，Ａ) 特開 昭56−164545（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ダイ取りつけ部材の形状を撮像する撮像光
学系と、該撮像光学系で撮像された像をアナログ／ディ
ジタル変換して検査画像メモリに格納するディジタル画
像処理手段と、該検査画像メモリに格納されたデータに
基づいてボンディング状態の検査を行うダイ付け検査回
路とを有し、 該ダイ付け検査回路は、該ダイ周囲に予め設定した検査
エリアに対してダイ周囲４辺のダイ取りつけ部材のはみ
出し部分を示す画素の面積の割合を計算する面積計算回
路と、 ダイの全周囲長に対してダイ取りつけ部材のはみ出し部
分に対応するダイの周囲長の割合を計算する周囲長計算
回路と、 各辺においてダイ取りつけ部材のはみ出し部分に対応す
るダイの周囲長が各辺の長さに満たない辺の数を計算す
る連続性計算回路と、 前記面積計算回路および周囲長計算回路および連続性計
算回路の出力値と予め定めた検査基準値とから成る総合
した判別式を計算する回路とで構成され、該判別式を計
算する回路の出力値によりダイ取りつけ状態の良否を判
定することを特徴とするダイボンディング状態の検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084519A JPH0671039B2 (ja) | 1984-04-26 | 1984-04-26 | ダイボンディング状態の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084519A JPH0671039B2 (ja) | 1984-04-26 | 1984-04-26 | ダイボンディング状態の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60227431A JPS60227431A (ja) | 1985-11-12 |
| JPH0671039B2 true JPH0671039B2 (ja) | 1994-09-07 |
Family
ID=13832877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59084519A Expired - Fee Related JPH0671039B2 (ja) | 1984-04-26 | 1984-04-26 | ダイボンディング状態の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671039B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196777A (ja) * | 1986-02-24 | 1987-08-31 | Shigumatsukusu Kk | 物体認識装置 |
| JPH0727919B2 (ja) * | 1986-11-12 | 1995-03-29 | 株式会社日立製作所 | ペレツトボンデイング装置 |
| JPH07111998B2 (ja) * | 1989-08-18 | 1995-11-29 | 株式会社東芝 | ワイヤボンディング検査装置 |
| JPH0388342A (ja) * | 1989-08-31 | 1991-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3466286B2 (ja) * | 1994-08-09 | 2003-11-10 | 富士通株式会社 | パターン検査方法及びパターン検査装置 |
| JP5750907B2 (ja) * | 2010-09-24 | 2015-07-22 | 日本電気株式会社 | 液状材料の食み出し状態安定化装置および食み出し状態安定化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164545A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Pellet bonding inspection and device therefor |
| JPS5839019A (ja) * | 1981-08-31 | 1983-03-07 | Toshiba Corp | 半導体ダイボンデイング装置 |
-
1984
- 1984-04-26 JP JP59084519A patent/JPH0671039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60227431A (ja) | 1985-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522280B2 (ja) | ボールボンド検査システム用の方法および装置 | |
| US5012524A (en) | Automatic inspection method | |
| US5774572A (en) | Automatic visual inspection system | |
| CN107784660A (zh) | 图像处理方法、图像处理系统及缺陷检测装置 | |
| US5115475A (en) | Automatic semiconductor package inspection method | |
| JPH0671039B2 (ja) | ダイボンディング状態の検査装置 | |
| USRE38716E1 (en) | Automatic visual inspection system | |
| EP2063259A1 (en) | Method for inspecting mounting status of electronic component | |
| CN115642093A (zh) | 处理工件的方法和装置 | |
| JPH0682377A (ja) | 半導体の外観検査装置 | |
| JP2539015B2 (ja) | ペレットボンディング方法およびその装置 | |
| JPH05232034A (ja) | 半導体素子の外観検査装置とその方法 | |
| CN112184578A (zh) | 一种标定光场成像中各微透镜成像的中心坐标的方法 | |
| JPH07260445A (ja) | リードフレームの自動検査方法及び装置 | |
| KR100819796B1 (ko) | 반도체패키지의 분류방법 | |
| JP2668734B2 (ja) | ワイヤボンデイング方法 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 | |
| JP2843388B2 (ja) | ワイヤボンディング状態検査装置 | |
| JP2769199B2 (ja) | 半導体装置の製造方法 | |
| JP3164073B2 (ja) | ボンディング検査方法及びその装置 | |
| JP3171949B2 (ja) | ワイヤボンディング検査方法 | |
| JP3479528B2 (ja) | パターン検査方法および装置 | |
| Adaway | Automatic visual inspection applied to silicon chip packaging | |
| JP2843389B2 (ja) | ボンディングボール検査装置 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |