TW201413843A - 接合裝置及半導體裝置之製造方法 - Google Patents

接合裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201413843A
TW201413843A TW102120660A TW102120660A TW201413843A TW 201413843 A TW201413843 A TW 201413843A TW 102120660 A TW102120660 A TW 102120660A TW 102120660 A TW102120660 A TW 102120660A TW 201413843 A TW201413843 A TW 201413843A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
layer
bonding
electrode
image
Prior art date
Application number
TW102120660A
Other languages
English (en)
Other versions
TWI511215B (zh
Inventor
Koichi Takahashi
Daisuke Tani
Original Assignee
Shinkawa Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Kk filed Critical Shinkawa Kk
Publication of TW201413843A publication Critical patent/TW201413843A/zh
Application granted granted Critical
Publication of TWI511215B publication Critical patent/TWI511215B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

以簡便方法高精度地連接貫通電極。本發明之覆晶接合裝置500，係在設置第一貫通電極之第一層半導體晶片20之上，在與第一貫通電極對應之位置將設置第二貫通電極之第二層半導體晶片30加以積層接合，其特徵在於，具備：雙視野攝影機16，拍攝半導體晶片20,30之影像；以及控制部50；控制部50具備相對位置檢測程式53，該相對位置檢測程式53根據在積層接合前雙視野攝影機16所拍攝之第一層半導體晶片20表面之第一貫通電極之影像與在積層接合後雙視野攝影機16所拍攝之第二層半導體晶片30表面之第二貫通電極之影像，檢測已積層接合之各層之半導體晶片20,30之相對位置。

Description

接合裝置及半導體裝置之製造方法
本發明係關於一種接合裝置，尤其是關於覆晶接合裝置之構造及使用覆晶接合裝置之接合方法。
作為將半導體晶片接合至電路基板之裝置，大多使用覆晶接合裝置。覆晶接合裝置，係在接合載台之上預先吸附固定電路基板，在接合工具前端使接合面(形成有凸塊之面)朝下而吸附保持半導體晶片，使接合工具朝向電路基板之表面下降，將半導體晶片之凸塊按壓於電路基板，藉由加熱將半導體晶片接合至電路基板。
在覆晶接合裝置，必須要在使吸附於接合工具之半導體晶片之位置與電路基板之接合位置一致之狀態下將半導體晶片按壓至電路基板。因此，使用下述方法，在吸附於接合工具之半導體晶片之下面與電路基板之上面之間插入上下雙視野攝影機，拍攝吸附於接合工具之半導體晶片之下面之影像與電路基板之上面之影像，根據被各影像拍入之半導體晶片、電路基板分別之對準標記之位置使半導體晶片與電路基板之相對位置一致(例如，參照專利文獻1)。又，提案有下述方法，在覆晶接合裝置，使用在接合工具側與電路基板攝影機之焦距不同之雙視野攝影機，即使在雙視野攝影機與半導體晶片、電路基板之距離不同之情形，亦拍攝清晰之影像(例如，參照專利文獻2)。
專利文獻1：日本特開2002-110742號公報
專利文獻2：日本專利第4642565號說明書
然而，近年來，開始使用將設有貫通電極之半導體晶片加以積層而製造多層半導體裝置之方法。此方法，係將貫通半導體晶片之複數個貫通電極配置在積層之各半導體晶片之相同位置，將各半導體晶片加以積層時，貫通電極彼此電氣連接，構成為往積層方向延伸之共通電極。在此方法，已積層之各半導體晶片間係藉由複數個貫通電極電氣連接，因此例如不使用引線等其他配線、連接手段即可將複數個半導體晶片電氣連接。
由於必須在用於上述多層半導體裝置之半導體晶片設有數個至數十個貫通電極且各貫通電極分別確實地連接，因此例如必須使積層之各半導體晶片之位置偏移較專利文獻1、2記載之習知技術般將半導體晶片接合至電路基板之情形小。
然而，貫通電極間之接合係藉由焊料進行，即使使上下各層之半導體晶片之位置一致而接合，貫通電極亦載置於熔融狀態之焊料之上，因此會有在焊料固化為止之期間其位置偏移之情形。又，會有因對準標記之不明確等產生貫通電極錯開程度之位置偏移之情形。再者，會有在連續接合之途中因溫度等之接合條件之偏移在貫通電極之接合位置產生偏移之情形。
又，將半導體晶片加以積層後，從外部無法觀察到貫通電極之接合面，因此無法輕易檢測貫通電極彼此是否正確地連接，例如，一旦將已接合之半導體晶片剝離而確認貫通電極之連接狀態、或將連接後之多 層半導體裝置加以切斷而確認貫通電極之連接狀態後，必須決定接合條件。又，一旦決定接合條件後，在接合途中在貫通電極之連接位置產生偏移之情形，在藉由接合後之產品檢查得出導通不良等結果之前，無法發現貫通電極之連接不良。
因此，本發明之目的在於以簡便方法高精度地連接貫通電極。
本發明之接合裝置，係在設置第一貫通電極之第一層半導體晶片之上，在與第一貫通電極對應之位置將設置第二貫通電極之第二層半導體晶片加以積層接合，其特徵在於，具備：攝影機，拍攝半導體晶片之影像；以及控制部，進行攝影機拍攝後之影像之影像處理與接合控制；控制部具備相對位置檢測手段，該相對位置檢測手段根據在積層接合前攝影機所拍攝之第一層半導體晶片表面之第一貫通電極之影像與在積層接合後攝影機所拍攝之第二層半導體晶片表面之第二貫通電極之影像，檢測已積層接合之各層之半導體晶片之相對位置。
本發明之接合裝置中，較佳為，相對位置，係第二層半導體晶片在第一層半導體晶片表面上之沿著基準軸方向或與基準軸正交方向之位置偏移、或第二層半導體晶片相對於基準軸之旋轉角度之任一者或複數者之組合。
本發明之接合裝置中，較佳為，第一層半導體晶片與第二層半導體晶片為相鄰二層之各半導體晶片，較佳為，第一層半導體晶片為起始層之半導體晶片，第二層半導體晶片為已積層接合於起始層之半導體晶片之上側之另一半導體晶片。
本發明之接合裝置中，較佳為，控制部，具有：第一攝影手段，在積層接合前藉由攝影機拍攝第一層半導體晶片表面之第一貫通電極之影像；第一接合手段，使在積層接合前攝影機所拍攝之第一層半導體晶片表面之第一對準標記與在積層接合前攝影機所拍攝之第二層半導體晶片背面之第二對準標記之位置一致後，將第二層半導體晶片積層接合於第一層半導體晶片之上；第二攝影手段，在藉由第一接合手段進行積層接合後藉由攝影機拍攝第二層半導體晶片表面之第二貫通電極之影像；以及偏置量設定手段，根據第一攝影手段所拍攝之第一貫通電極之影像與第二攝影手段所拍攝之第二貫通電極之影像檢測各層之半導體晶片之相對位置，將檢測出之相對位置設定為積層接合時之偏置量。
本發明之接合裝置中，較佳為，控制部，具備：第二接合手段，使第二層半導體晶片從第二對準標記與第一對準標記一致之位置錯開以偏置量設定手段設定之偏置量後，積層接合於第一層半導體晶片之上；第三攝影手段，在藉由第二接合手段進行積層接合後藉由攝影機拍攝第二層半導體晶片表面之第二貫通電極之影像；以及偏移量檢測手段，根據第一攝影手段所拍攝之第一貫通電極之影像與第三攝影手段所拍攝之第二貫通電極之影像檢測各層之半導體晶片之相對位置之偏移量。
本發明之接合裝置中，較佳為，控制部具備偏置量修正手段，該偏置量修正手段，在以偏移量檢測手段檢測出之偏移量未滿第一閾值且第二閾值以上之情形，以偏移量之既定比例修正偏置量。
本發明之半導體裝置之製造方法，係在設置第一貫通電極之第一層半導體晶片之上，在與第一貫通電極對應之位置將設置第二貫通電 極之第二層半導體晶片加以積層接合，其特徵在於，具有：第一攝影步驟，在積層接合前藉由攝影機拍攝第一層半導體晶片表面之第一貫通電極之影像；第一接合步驟，使在積層接合前攝影機所拍攝之第一層半導體晶片表面之第一對準標記與在積層接合前攝影機所拍攝之第二層半導體晶片背面之第二對準標記之位置一致後，將第二層半導體晶片積層接合於第一層半導體晶片之上；第二攝影步驟，在第一接合步驟後藉由攝影機拍攝第二層半導體晶片表面之第二貫通電極之影像；以及偏置量設定步驟，根據第一貫通電極之影像與第二貫通電極之影像檢測各層之半導體晶片之相對位置，將檢測出之相對位置設定為積層接合時之偏置量。
本發明之半導體裝置之製造方法中，較佳為，具有：第二接合步驟，使第二層半導體晶片從第二對準標記與第一對準標記一致之位置錯開偏置量後，積層接合於第一層半導體晶片之上；第三攝影步驟，在第二接合步驟後藉由攝影機拍攝第二層半導體晶片表面之第二貫通電極之影像；以及偏移量檢測步驟，根據第一攝影手段所拍攝之第一貫通電極之影像與第三攝影手段所拍攝之第二貫通電極之影像檢測各層之半導體晶片之相對位置之偏移量。
本發明之半導體裝置之製造方法中，較佳為，第一層半導體晶片與第二層半導體晶片為相鄰二層之各半導體晶片，較佳為，第一層半導體晶片為起始層之半導體晶片，第二層半導體晶片為已積層接合於起始層之半導體晶片之上側之另一半導體晶片。
本發明可達成以簡便方法高精度地連接貫通電極之效果。
11‧‧‧接合載台
12‧‧‧XY台
13‧‧‧接合載台驅動機構
14‧‧‧接合工具
15‧‧‧接合工具驅動機構
16‧‧‧雙視野攝影機
20‧‧‧第一層半導體晶片
20a,22a,30a,32a‧‧‧表面
20b,22b,30b,32b‧‧‧背面
21a,31a,31b‧‧‧對準標記
22‧‧‧第一貫通電極
30‧‧‧第二層半導體晶片
32‧‧‧第二貫通電極
40‧‧‧多層半導體裝置
41‧‧‧固著層
50‧‧‧控制部
51‧‧‧CPU
52‧‧‧記憶體
53‧‧‧相對位置檢測程式
54‧‧‧第一攝影程式
55‧‧‧第一接合程式
56‧‧‧第二攝影程式
57‧‧‧偏置量設定程式
58‧‧‧第二接合程式
59‧‧‧第三攝影程式
60‧‧‧偏移量檢測程式
61‧‧‧偏置量修正程式
62‧‧‧停止程式
63‧‧‧控制資料
64‧‧‧接合工具驅動機構介面
65‧‧‧雙視野攝影機介面
66‧‧‧接合載台驅動機構介面
70‧‧‧資料匯流排
100,200,300‧‧‧半導體晶片
100a,102a,200a,202a,300a,302a‧‧‧表面
102,202,302‧‧‧貫通電極
100b,200b,300b‧‧‧背面
500‧‧‧覆晶接合裝置
圖1係顯示本發明實施形態之接合裝置之構成之系統圖。
圖2(a)~(d)係顯示第一層半導體晶片表面之影像與第二層半導體晶片背面之影像及各層之半導體晶片之剖面之說明圖。
圖3係顯示本發明實施形態之接合裝置之動作之流程圖。
圖4係顯示本發明實施形態之接合裝置之積層接合動作之說明圖。
圖5(a)、(b)係顯示在示教時藉由積層接合積層有第一層半導體晶片與第二層半導體晶片之多層半導體裝置之平面與剖面之說明圖。
圖6係顯示本發明之接合裝置中在積層接合後拍攝第二層半導體晶片表面之影像之狀態之說明圖。
圖7(a)、(b)係顯示藉由多層半導體裝置製造時之積層接合積層有第一層半導體晶片與第二層半導體晶片之多層半導體裝置之平面與剖面之說明圖。
圖8係顯示本發明實施形態之接合裝置之其他動作之流程圖。
圖9係顯示本發明實施形態之接合裝置之其他動作之流程圖。
圖10係在示教時藉由積層接合積層有第一層與第二層半導體晶片之多層半導體裝置之剖面圖。
圖11(a)、(b)係顯示藉由多層半導體裝置製造時之積層接合積層有第一層與第二層半導體晶片之狀態、與積層有第一層至第三層半導體晶片之狀態之剖面圖。
以下，參照圖式說明本發明實施形態之接合裝置之實施形 態。如圖1所示，本實施形態之覆晶接合裝置500具備吸附固定第一層半導體晶片20之接合載台11、將接合載台11支承成可在XY方向(水平方向)移動之XY台12、將連接於XY台12之接合載台11往XY方向驅動之接合載台驅動機構13、在前端吸附第二層半導體晶片30之接合工具14、使接合工具14往Z方向(上下方向)及θ方向移動之接合工具驅動機構15、如圖中白色箭頭所示可同時拍攝上下方向之雙視野攝影機16、及進行雙視野攝影機16拍攝後之影像之影像處理與接合控制之控制部50。此外，圖1中，紙面之左右方向為XY方向，紙面之上下方向為Z方向，繞Z軸之旋轉方向為θ。
如圖1所示，控制部50係包含在內部進行訊號處理之CPU51、儲存控制程式、控制資料等之記憶體52、進行接合工具驅動機構與控制訊號之輸出入之接合工具驅動機構介面64、進行雙視野攝影機16與控制訊號及影像訊號之輸出入之雙視野攝影機介面65、進行接合載台驅動機構與控制訊號之輸出入之接合載台驅動機構介面66之電腦。CPU51、記憶體52、各介面64,65,66係藉由資料匯流排70連接。此外，接合工具驅動機構15、雙視野攝影機16、接合載台驅動機構13係構成為藉由控制部50之CPU51之指令驅動。
如圖1所示，在記憶體52儲存有相對位置檢測手段即相對位置檢測程式53、第一攝影手段即第一攝影程式54、第一接合手段即第一接合程式55、第二攝影手段即第二攝影程式56、偏置量設定手段即偏置量設定程式57、第二接合手段即第二接合程式58、第三攝影手段即第三攝影程式59、偏移量檢測手段即偏移量檢測程式60、偏置量修正手段即偏置量 修正程式61、停止手段即停止程式62、及雙視野攝影機16所取得之影像或影像處理後之影像資料或偏置量等之控制資料63。此外，各程式53~62將於之後說明。
參照圖2~圖6說明藉由以上述方式構成之本實施形態之覆晶接合裝置500將第二層半導體晶片30積層接合於第一層半導體晶片20上之步驟(半導體裝置之製程)。
首先，說明圖3之步驟S101至步驟S108之示教動作。首先，使第一層半導體晶片20吸附固定於接合載台11上，藉由未圖示之拾取單元從晶圓使第二層半導體晶片30吸附於接合工具14之前端。
如圖2(a)所示，在第一層半導體晶片20之表面20a(圖1中Z方向正側之面)之右上角與左下角分別設有十字型之對準標記21a。又，在第一層半導體晶片20設有複數個第一貫通電極22。如圖2(b)所示，第一貫通電極22係設成相對於表面20a、背面20b垂直地貫通第一層半導體晶片20之表面20a與背面20b之間，在第一層半導體晶片20之表面20a，第一貫通電極22之表面22a露出，在第一層半導體晶片20之背面20b，在與第一貫通電極22之表面22a相同位置第一貫通電極22之背面22b露出。
第二層半導體晶片30亦在與第一層半導體晶片20相同之位置設有第二貫通電極32。亦即，第二貫通電極32係設在使第二層半導體晶片30反轉後其背面30b與第一層半導體晶片20之表面20a重疊時成為相同位置之位置。此外，與第一層半導體晶片20相同，如圖2(d)所示，第二貫通電極32係設成相對於表面30a、背面30b垂直地貫通第二層半導體晶片30之表面30a與背面30b之間，在第二層半導體晶片30之表面30a，第二 貫通電極32之表面32a露出，在第二層半導體晶片30之背面30b，在與第二貫通電極32之表面32a相同位置第二貫通電極32之背面32b露出。圖2(c)係從背面30b之側觀察第二層半導體晶片30之圖，在第二層半導體晶片30之背面30b之左上角與右下角(使第二層半導體晶片30反轉後其背面30b與第一層半導體晶片20之表面20a重疊時成為相同位置之位置)分別設有十字型之對準標記31b。
如圖1所示，在積層接合前之初始狀態，接合工具14位於上方之待機位置，因此控制部50藉由未圖示之雙視野攝影機驅動機構將雙視野攝影機16插入接合工具14與接合載台11之中間。於是，在圖1之向下白色箭頭所示之雙視野攝影機16之下側視野捕捉如圖2(a)所示包含對準標記21a與第一貫通電極22之表面22a之第一層半導體晶片20之表面20a之影像，在圖1之向上白色箭頭所示之雙視野攝影機16之上側視野捕捉如圖2(c)所示包含對準標記31b與第二貫通電極32之背面32b之第二層半導體晶片30之背面30b之影像。
控制部50執行圖1所示之第一攝影程式54，如圖3之步驟S101所示，使雙視野攝影機16作動，拍攝圖2(a)所示之第一層半導體晶片20之表面20a之第一貫通電極22之表面22a之影像，儲存於記憶體52之控制資料63(第一攝影步驟)。
又，控制部50執行圖1所示之第一接合程式55。控制部50，如圖3之步驟S102所示，使雙視野攝影機16作動，拍攝圖2(a)所示之第一層半導體晶片20之表面20a之對準標記21a，儲存於記憶體52之控制資料63，如圖3之步驟S103所示，使雙視野攝影機16作動，拍攝圖2(c)所示之 第二層半導體晶片30之背面30b之對準標記31b，儲存於記憶體52之控制資料63。控制部50處理各對準標記21a,31b之影像，檢測各對準標記21a,31b之位置之XY方向或θ方向之偏移量，藉由接合載台驅動機構13、接合工具驅動機構15分別調整接合載台11之XY方向之位置、接合工具14之θ方向之位置。此外，若各對準標記21a,31b之位置之XY方向或θ方向之偏移量分別成為零或既定閾值以下，則控制部50判斷第一層半導體晶片20與第二層半導體晶片30之各對準標記21a,31b之位置一致，如圖3之步驟S104所示，輸出藉由接合工具驅動機構15使接合工具14下降之指令。藉由該指令，如圖4所示，接合工具14下降，如圖5(a)所示，將第二層半導體晶片30積層接合於第一層半導體晶片20上，成為多層半導體裝置40(第一接合步驟)。
如圖5(b)所示，將第二層半導體晶片30積層接合於第一層半導體晶片20上後，在第一層貫通電極22之表面22a與第二層貫通電極32之表面32b之間形成熔融之焊料固定之固定層41，藉由此固定層41連接有各貫通電極22,32。
如圖6所示，第一接合步驟結束後，控制部50使接合工具14上升至待機位置，藉由未圖示之雙視野攝影機驅動機構使雙視野攝影機16往第二層半導體晶片30上移動。在雙視野攝影機16之視野捕捉到如圖5(a)所示在第一層半導體晶片20上積層有第二層半導體晶片30之狀態之影像。圖5(a)中，雖以虛線顯示下側之第一層半導體晶片20之對準標記21a、第一貫通電極之表面22a，但實際上在雙視野攝影機16之視野顯示出者為圖5(a)所示之虛線部分、亦即第二層半導體晶片30之表面30a之第二貫通 電極32之表面32a。
控制部50使圖1所示之第二攝影程式56執行，如圖3之步驟S105所示，拍攝第二層半導體晶片30之表面30a之第二貫通電極32之表面32a之影像，儲存於控制資料63(第二攝影步驟)。
控制部50執行圖1所示之相對位置檢測程式53，如圖3之步驟S106所示，使在第二攝影步驟拍攝之第二層半導體晶片30之貫通電極32之表面32a之影像重疊於先前在第一攝影步驟拍攝之第一層半導體晶片20之貫通電極22之表面22a之影像。圖5(a)中，以虛線顯示重疊後之第一層半導體晶片20之表面20a、第一貫通電極22之表面22a。在重疊後之影像，各貫通電極之表面22a,32a之位置係錯開顯示。
如先前說明，各貫通電極22,32相對於各層之半導體晶片20,30之各表面20a,30a垂直形成，因此各貫通電極之表面22a,32a之位置錯開，如圖5(b)所示，判斷為各層之半導體晶片20,30錯開積層。
又，由於使半導體晶片20,30之各對準標記21a,31b之位置一致而積層接合，因此各層之半導體晶片20,30之相對位置未大幅錯開，複數個各貫通電極22,32之位置為位於彼此對應之位置之電極重疊之狀態。因此，控制部50，如圖5(a)所示，將重疊之第一貫通電極22之表面22a與第二貫通電極32之表面32a之XY方向之偏移量△X、△Y判斷為第一層半導體晶片20與第二層半導體晶片30之相對位置。圖5(a)所示之例中，設在第一層半導體晶片20之表面20a之對準標記21a與設在第二層半導體晶片30之背面30b之對準標記31b之位置亦錯開，因此各偏移量△X、△Y係判斷為例如控制部50從對準標記21a,31b之影像辨識對準標記之位置時之誤差 所產生之各貫通電極22,32之XY方向之位置偏移、或積層接合時夾在貫通電極間之熔融焊料所產生之位置偏移。接著，控制部50，如圖3之步驟S107所示，將圖3所示之步驟S101~S106之各步驟反覆既定次數、例如n次後，如圖3之步驟S108所示，例如，將其平均偏移量、或中央值等設定為偏置量(偏置量設定步驟)。
上述實施形態中，雖說明將圖5(a)所示之第一貫通電極22之表面22a與第二貫通電極32之表面32a之XY方向之偏移量△X、△Y(X若以第一層半導體晶片20之基準軸為例，為與圖5(a)所示之第一層半導體晶片20之橫方向之邊X平行之方向，Y為相對於X方向正交之方向)判斷為第一層半導體晶片20與第二層半導體晶片30之相對位置，但使用複數個各貫通電極22,32之各表面22a,32a之影像，不僅是XY方向之偏移量△X、△Y，包含第二層半導體晶片相對於第一層半導體晶片20之旋轉方向之位置偏移△θ，判斷為相對位置亦可。旋轉方向之位置偏移△θ，例如，使用圖5(a)所示之最上部左側之貫通電極22,32之各表面22a,32a之XY方向之偏移量△X1、△Y1、與圖5(a)所示之最下部右側之貫通電極22,32(位於對角方向之貫通電極22,32)之各表面22a,32a之XY方向之偏移量△X2、△Y2求出為相對於作為基準之X軸之旋轉角度△θ亦可。此情形，將各偏移量△X、△Y、△θ之平均值或中央值設定為XY θ方向之各偏置量。
以上說明之本實施形態之示教動作(圖3所示之步驟S106~S108)，不需進行將已積層接合之第一、第二層半導體晶片20,30剝離以確認接合面或將已積層之多層半導體裝置40加以切斷、例如使圖5(b)所示之剖面露出以確認第一、第二貫通電極22,32之位置之破壞檢查，能以檢 測積層接合時之第一層與第二層半導體晶片20,30之位置偏移量(相對位置)，根據該偏移量(相對位置)設定積層接合時之偏置量之簡單方法進行覆晶接合裝置之示教，可高精度接合各貫通電極22,32。
接著，說明製造示教後之多層半導體裝置40之情形之積層接合動作(圖3之步驟S109~步驟S119)。關於與先前說明之示教動作相同之步驟，省略說明。
與先前示教動作所說明相同，控制部50，首先，使第一層半導體晶片20吸附固定於接合載台11上，藉由未圖示之拾取單元從晶圓使第二層半導體晶片30吸附於接合工具14之前端，將雙視野攝影機16插入接合載台11與接合工具14之間。接著，控制部50執行圖1所示之第一攝影程式54，如圖3之步驟S109所示，使雙視野攝影機16作動，拍攝圖2(a)所示之第一層半導體晶片20之表面20a之第一貫通電極22之表面22a之影像，儲存於記憶體52之控制資料63(第一攝影步驟)。
接著，控制部50執行圖1所示之第二接合程式58。控制部50，如圖3之步驟S110所示，使雙視野攝影機16作動，拍攝圖2(a)所示之第一層半導體晶片20之表面20a之對準標記21a，儲存於記憶體52之控制資料63，如圖3之步驟S111所示，使雙視野攝影機16作動，拍攝圖2(c)所示之第二層半導體晶片30之背面30b之對準標記31b，儲存於記憶體52之控制資料63。控制部50處理各對準標記21a,31b之影像，檢測各對準標記21a,31b之位置之XY方向或θ方向之偏移量。接著，控制部50，如圖3之步驟S112所示，以各對準標記21a,31b之位置之XY方向或θ方向之偏移量分別成為在圖3之步驟S108設定之偏置量之方式，藉由接合載台驅動 機構13、接合工具驅動機構15分別調整接合載台11之XY方向之位置、接合工具14之θ方向之位置，若各對準標記21a,31b之偏移量成為偏置量，則如圖3之步驟S112所示，輸出藉由接合工具驅動機構15使接合工具14下降之指令。藉由該指令，如圖4所示，接合工具14下降，如圖7(a)所示，將第二層半導體晶片30積層接合於第一層半導體晶片20上，成為多層半導體裝置40(第二接合步驟)。
第二接合步驟結束後，控制部50，如圖6所示，使接合工具14上升至待機位置，藉由未圖示之雙視野攝影機驅動機構使雙視野攝影機16往第二層半導體晶片30上移動，執行圖1所示之第三攝影程式59，如圖3之步驟S113所示，拍攝第二層半導體晶片30之表面30a之第二貫通電極32之表面32a之影像，儲存於控制資料63(第三攝影步驟)。
上述第二接合動作中，由於預先使第二層半導體晶片30相對於第一層半導體晶片20錯開藉由圖3之步驟S101~S108所示之示教動作設定之偏置量，因此在進行積層接合後，圖5(a)、圖5(b)所示之示教動作時所現之偏移量△X、△Y或△θ為零，如圖7(a)、圖7(b)所示，各貫通電極22,32應未偏移而重疊。然而，因各層之半導體晶片20,30之各對準標記21a,31a之不正確、覆晶接合裝置500之溫度變化、或各層半導體晶片20,30之貫通電極22,32之位置之製造誤差等，即使藉由示教動作(圖3之步驟S101~S108)設定偏置量，在第二接合動作之後，亦會有產生圖5(a)、圖5(b)所示之各貫通電極22,32之位置偏移之情形。
因此，控制部50，在第二接合動作之後，如圖3之步驟S113所示，藉由雙視野攝影機16取得積層接合後之第二層半導體晶片30之第二 貫通電極32之表面32a之影像，執行圖1所示之偏移量檢測程式60，如圖3之步驟S114所示，重疊於在圖3之步驟S109拍攝之第一層半導體晶片20之第一貫通電極22之表面22a之影像，藉此檢測第一貫通電極22之位置與第二貫通電極32之偏移量△X、△Y、△θ(偏移量檢測步驟)。
此外，偏移量檢測程式60，除了在使第一層與第二層半導體晶片20,30錯開偏置量之第二接合之後執行之點外，與上述說明之圖1所示之相對位置檢測程式53相同。
接著，如圖3之步驟S115所示，在檢測出之偏移量未滿容許偏移量即第一閾值且修正必要偏移量即第二閾值以上之情形，判斷為必須修正偏置量，如圖3之步驟S116所示，執行圖1所示之偏置量修正程式61。偏置量修正程式61使偏置量增減在圖3之步驟S114檢測出之偏移量之既定比例、例如50%等。接著，偏置量之修正結束後，控制部50，如圖3之步驟S117所示，為了進行下一個接合而返回步驟S109。藉此，可高精度接合各貫通電極22,32(偏置量修正步驟)。
此外，在下一個接合時在圖3之步驟S109取得之第一層半導體晶片之第一貫通電極表面之影像，係在之前接合時在圖3之步驟S113取得之第二層半導體晶片之第二貫通電極表面之影像，此影像儲存於記憶體52。是以，在實際之積層接合，移至下一個接合之情形，省略步驟S109而返回步驟S110亦可。
又，如圖3之步驟S118所示，控制部50，在檢測出之偏移量超過容許偏移量即第一閾值之情形，判斷該積層接合不良，執行圖1所示之停止程式62，如圖3之步驟S119所示，使覆晶接合裝置500停止，例 如，使警告燈點燈並通知產生異常狀態(停止步驟)。
以上說明之本實施形態之接合裝置中，不進行積層之各層之半導體晶片20,30之破壞檢查即可進行製造中之偏置量之修正、不良產生時之接合裝置之停止，因此能使積層接合之品質上升。
以上說明之實施形態中，雖說明將半導體晶片積層接合成二層，但本發明亦可適用於更多層之積層接合。又，偏置量，使第一層、第二層接合時之偏置量與第二層、第三層接合時之偏置量變化亦可。又，本實施形態中，雖說明在示教動作時使第一層半導體晶片20之對準標記21a與第二層半導體晶片30之對準標記31b之位置一致而進行積層接合，但亦包含即使各對準標記21a,31b不重疊，在各對準標記間之相對距離已知之情形，使對準標記錯開該相對距離而進行積層接合、使對準標記一致而接合。
再者，在本實施形態之覆晶接合裝置500，雖說明接合載台11往XY方向移動，接合工具往Z、θ方向移動，但並不限於此構成，例如，接合工具往Y、Z、θ方向移動，接合載台11僅往X方向移動之構成亦可，接合載台11不移動，接合工具往XYZ、θ方向移動之構成亦可。
接著，參照圖8至圖11說明使用圖1所示之覆晶接合裝置500將半導體晶片積層接合成三層以上之步驟(將半導體晶片積層成三層以上之半導體裝置之製程)。對與參照圖1至圖7說明之部分相同之部分賦予相同符號以省略其說明。
說明圖8之步驟S201至步驟S208之示教動作。此示教動作係藉由與圖3之步驟S101至步驟S108之動作相同之動作決定圖10所示之第一層(起始層)半導體晶片100與和起始層相鄰且積層接合於起始層半導體 晶片100之上側之第二層半導體晶片200之間之偏置量之動作。
控制部50，如圖8之步驟S201、S202所示，取得圖10所示之第一層(起始層)半導體晶片100之第一貫通電極102之表面102a之影像與第一層(起始層)半導體晶片100之表面100a之對準標記之影像後，如圖8之步驟S203所示，取得圖10所示之第二層半導體晶片200之背面200b之對準標記之影像。接著，控制部50，如圖8之步驟S204所示，將第二層半導體晶片200積層接合在圖10所示之第一層(起始層)半導體晶片100上。在積層接合後，控制部50，如圖8之步驟S205所示，取得第二層半導體晶片200之第二貫通電極202之表面202a之影像，根據在圖8之步驟S201取得之第一貫通電極102之表面102a之影像與在圖8之步驟S205取得之第二貫通電極202之表面202a之影像，如圖8之步驟S206所示，檢測第一層半導體晶片100與第二層半導體晶片200之間之X方向之偏移量△X。接著，控制部50，如步驟S201至S206般，將積層有二層半導體晶片之情形之起始層(第一層)與第二層之各半導體晶片100,200之偏移量檢測既定次數，如圖8之步驟S207所示，判斷已反覆既定次數後，例如，將既定次數之偏移量△X之平均值設定為偏置量。此外，偏置量之設定，不執行儲存在控制部50之偏置量設定程式57，由操作員以手動設定亦可。
藉由圖8之步驟S201~S208所示之示教動作設定積層接合時之偏置量後，控制部500，如圖9之步驟S209~S220所示，開始實際之多層半導體裝置40之製造。此動作係藉由與圖3之步驟S109~S114之動作相同之動作，如圖11(b)所示，檢測已積層之半導體晶片100~300之各層間偏移量△X12、△X23並同時檢測第三層半導體晶片300相對於第一層半導體晶 片100之累積偏移量△X13，各層間偏移量△X12、△X23或累積偏移量△X13成為既定閾值以上之情形，使接合停止。
首先，控制部50，如圖9之步驟S209所示，將初始值1設定在計數器N。接著，控制部50，如圖9之步驟S210、S211所示，取得圖11(a)所示之第一層(N=1)半導體晶片100之第一貫通電極(N=1)102之表面102a之影像與第一層(N=1)半導體晶片100之表面100a之對準標記之影像後，如圖9之步驟S212所示，取得圖11(a)所示之第二層(N+1=2)半導體晶片200之背面200b之對準標記之影像。此外，控制部50，如圖9之步驟S213所示，使各對準標記之位置錯開既定偏置量，將第二層(N+1=2)半導體晶片200積層接合在圖11(a)所示之第一層(N=1)半導體晶片100上。
積層接合之後，控制部50，如圖9之步驟S214所示，取得第二層(N+1=2)半導體晶片200之第二貫通電極202之表面202a之影像，根據在圖9之步驟S210取得之第一貫通電極102之表面102a之影像與在圖9之步驟S214取得之第二貫通電極202之表面202a之影像，如圖9之步驟S215所示，檢測第一層(N=1)半導體晶片100與第二層(N+1=2)半導體晶片200之間之X方向之層間偏移量△X12。在偏置量與積層接合時之偏移量相同之情形，第一層與第二層半導體晶片之間之相對位置相同且層間偏移量△X12成為零，但實際上在偏置量與積層接合時之偏移量之間亦會有若干誤差。因此，如圖11(a)所示，即使使第二層半導體晶片200錯開偏置量而積層接合，在第一層半導體晶片100與第二層半導體晶片200之間亦會產生若干之層間偏移量△X12。
又，控制部50，如圖9之步驟S216所示，根據在圖9之步 驟S210取得之第一貫通電極102之表面102a之影像與在圖9之步驟S214取得之第二貫通電極202之表面202a之影像，檢測第一層半導體晶片100與第二層(N+1=2)半導體晶片200之間之X方向之累積偏移量。積層數為二層之情形，此累積偏移量與上述層間偏移量△X12成為相同。
接著，控制部50，如圖9之步驟S217所示，比較第一層與第二層半導體晶片100,200之間之層間偏移量△X12與第三閾值，在層間偏移量△X12為第三閾值以上之情形，判斷為接合不良，如圖9之步驟S221所示，停止接合動作。又，控制部50，如圖9之步驟S218所示，比較第一層與第二層半導體晶片100,200之間之累積偏移量與第四閾值，在累積偏移量為第四閾值以上之情形，判斷為接合不良，如圖9之步驟S221所示，停止接合動作。如上述說明，積層數為二層之情形，此累積偏移量與層間偏移量△X12相同。
接著，控制部50，在層間偏移量、累積偏移量皆未滿第三、第四閾值之情形，如圖9之步驟S219所示，判斷是否將半導體晶片接合既定層數，在已積層接合既定層數之情形，控制部50，如圖9之步驟S221所示，停止接合。又，判斷未積層接合既定層數之情形，如圖9之步驟S220所示，將計數器N增加1，成為N=2，返回圖9之步驟S211，如圖11(b)所示，將第三層半導體晶片300積層接合於第二層半導體晶片200上。
控制部50，如圖9之步驟S211所示，取得圖11(b)所示之第二層(N=2)半導體晶片200之表面200a之對準標記之影像後，如圖9之步驟S212所示，取得圖11(b)所示之第三層(N+1=3)半導體晶片300之背面300b之對準標記之影像。接著，控制部50，如圖9之步驟S213所示，使各對準 標記之位置錯開既定偏置量，將第三層(N+1=3)半導體晶片300積層接合在圖11(b)所示之第二層(N=2)半導體晶片200上。
在積層接合之後，控制部50，如圖9之步驟S214所示，取得第三層(N+1=3)半導體晶片300之第三貫通電極302之表面302a之影像，根據在上一次迴圈(N=1)時之圖9之步驟S214取得之第二貫通電極202之表面202a之影像與在這一次迴圈(N=2)時之圖9之步驟S214取得之第三貫通電極302之表面302a之影像，如圖9之步驟S215所示，檢測第二層(N=2)半導體晶片200與第三層(N+1=3)半導體晶片300之間之X方向之層間偏移量△X23。和第一層與第二層之情形相同，由於在偏置量與積層接合時之偏移量之間有若干誤差，因此如圖11(b)所示，即使使第三層半導體晶片300錯開偏置量而積層接合，在第二層半導體晶片200與第三層半導體晶片300之間亦產生若干之層間偏移量△X23。
又，控制部50，如圖9之步驟S216所示，根據在圖9之步驟S210取得之第一貫通電極102之表面102a之影像與在這一次迴圈(N=2)之圖9之步驟S214取得之第三貫通電極302之表面302a之影像，如圖11(b)所示，檢測第一層半導體晶片100與第三層(N+1=3)半導體晶片300之間之X方向之累積偏移量△X13。累積偏移量△X13係在第一層與第二層之各半導體晶片100,200之間之層間偏移量△X12加上第二層與第三層之各半導體晶片200,300之間之層間偏移量△X23(△X13=△X12+△X23)。如圖11(b)所示，若設第二層相對於第一層之偏移方向為負方向(圖中左方向)，則第三層相對於第二層之偏移方向成為正方向(圖中右方向)，因此第三層相對於第一層之累積偏移量△X13=△X12+△X23之絕對值較第一層與第二層之間之層 間偏移量△X12之絕對值小。又，相反地，在第三層相對於第二層之偏移方向亦為負方向(圖中左方向)之情形，第三層相對於第一層之累積偏移量△X13=△X12+△X23之絕對值較第一層與第二層之間之層間偏移量△X12之絕對值大。
接著，控制部50，如圖9之步驟S217所示，比較第二層與第三層之半導體晶片200,300之間之層間偏移量△X23與第三閾值，在層間偏移量△X23為第三閾值以上之情形，判斷為接合不良，如圖9之步驟S221所示，停止接合動作。又，控制部50，如圖9之步驟S218所示，比較第一層與第三層半導體晶片100,300之間之累積偏移量△X13與第四閾值，在累積偏移量△X13為第四閾值以上之情形，判斷為接合不良，如圖9之步驟S221所示，停止接合動作。
接著，控制部50，在層間偏移量△X23、累積偏移量△X13皆未滿第三、第四閾值之情形，如圖9之步驟S219所示，判斷是否將半導體晶片接合既定層數，在已積層接合既定層數之情形，控制部50，如圖9之步驟S221所示，停止接合。又，判斷未積層接合既定層數之情形，如圖9之步驟S220所示，將計數器N增加1，成為N=3，返回圖9之步驟S211，將第四層半導體晶片積層接合於第三層半導體晶片300上。
以上說明之實施形態中，在層間偏移量△X12、△X23與累積偏移量△X13之兩者為既定閾值以上之情形，停止接合，因此能使積層接合所製造之多層半導體裝置40之品質提升。
此外，本實施形態中，雖說明偏移量為X方向之偏移量△X12、△X23、△X13，但關於Y方向、θ方向之偏移量亦同樣地在層間偏 移量、累積偏移量之兩者之偏移量為既定閾值以上之情形停止接合亦可。
11‧‧‧接合載台
12‧‧‧XY台
13‧‧‧接合載台驅動機構
14‧‧‧接合工具
15‧‧‧接合工具驅動機構
16‧‧‧雙視野攝影機
20‧‧‧第一層半導體晶片
21a‧‧‧對準標記
30‧‧‧第二層半導體晶片
31b‧‧‧對準標記
50‧‧‧控制部
51‧‧‧CPU
52‧‧‧記憶體
53‧‧‧相對位置檢測程式
54‧‧‧第一攝影程式
55‧‧‧第一接合程式
56‧‧‧第二攝影程式
57‧‧‧偏置量設定程式
58‧‧‧第二接合程式
59‧‧‧第三攝影程式
60‧‧‧偏移量檢測程式
61‧‧‧偏置量修正程式
62‧‧‧停止程式
63‧‧‧控制資料
64‧‧‧接合工具驅動機構介面
65‧‧‧雙視野攝影機介面
66‧‧‧接合載台驅動機構介面
70‧‧‧資料匯流排
500‧‧‧覆晶接合裝置

Claims (11)

  1. 一種接合裝置，係在設置第一貫通電極之第一層半導體晶片上，在與該第一貫通電極對應之位置將設置第二貫通電極之第二層半導體晶片加以積層接合，其特徵在於，具備：攝影機，拍攝該半導體晶片之影像；以及控制部，進行該攝影機拍攝後之影像之影像處理與接合控制；該控制部具備相對位置檢測手段，該相對位置檢測手段根據在積層接合前該攝影機所拍攝之第一層半導體晶片表面之該第一貫通電極之影像、與在積層接合後該攝影機所拍攝之第二層半導體晶片表面之該第二貫通電極之影像，檢測已積層接合之該各層之半導體晶片之相對位置。
  2. 如申請專利範圍第1項之接合裝置，其中，該相對位置，係該第二層半導體晶片在該第一層半導體晶片表面上之沿著基準軸方向或與該基準軸正交方向之位置偏移、或該第二層半導體晶片相對於該基準軸之旋轉角度之任一者或複數者之組合。
  3. 如申請專利範圍第1或2項之接合裝置，其中，該第一層半導體晶片與該第二層半導體晶片為相鄰二層之各半導體晶片。
  4. 如申請專利範圍第1或2項之接合裝置，其中，該第一層半導體晶片為起始層之半導體晶片，該第二層半導體晶片為已積層接合於該起始層之半導體晶片上側之另一半導體晶片。
  5. 如申請專利範圍第1或2項之接合裝置，其中，該控制部，具有：第一攝影手段，在積層接合前藉由該攝影機拍攝第一層半導體晶片表面之該第一貫通電極之影像； 第一接合手段，使在積層接合前該攝影機所拍攝之第一層半導體晶片表面之第一對準標記與在積層接合前該攝影機所拍攝之第二層半導體晶片背面之第二對準標記之位置一致後，將該第二層半導體晶片積層接合於該第一層半導體晶片上；第二攝影手段，在藉由該第一接合手段進行積層接合後藉由該攝影機拍攝第二層半導體晶片表面之該第二貫通電極之影像；以及偏置量設定手段，根據該第一攝影手段所拍攝之該第一貫通電極之影像與該第二攝影手段所拍攝之該第二貫通電極之影像檢測該各層之半導體晶片之相對位置，將檢測出之相對位置設定為積層接合時之偏置量。
  6. 如申請專利範圍第5項之接合裝置，其中，該控制部，具備：第二接合手段，使該第二層半導體晶片從該第二對準標記與該第一對準標記一致之位置錯開以該偏置量設定手段設定之偏置量後，積層接合於該第一層半導體晶片上；第三攝影手段，在藉由該第二接合手段進行積層接合後藉由該攝影機拍攝第二層半導體晶片表面之該第二貫通電極之影像；以及偏移量檢測手段，根據該第一攝影手段所拍攝之該第一貫通電極之影像與該第三攝影手段所拍攝之該第二貫通電極之影像檢測該各層之半導體晶片之相對位置之偏移量。
  7. 如申請專利範圍第6項之接合裝置，其中，該控制部具備偏置量修正手段，該偏置量修正手段，在以該偏移量檢測手段檢測出之偏移量未滿第一閾值且第二閾值以上之情形，以該偏移量之既定比例修正該偏置量。
  8. 一種半導體裝置之製造方法，包含： 準備接合裝置之步驟，該接合裝置，係在設置第一貫通電極之第一層半導體晶片上，在與該第一貫通電極對應之位置將設置第二貫通電極之第二層半導體晶片加以積層接合；第一攝影步驟，在積層接合前藉由攝影機拍攝第一層半導體晶片表面之該第一貫通電極之影像；第一接合步驟，使在積層接合前該攝影機所拍攝之第一層半導體晶片表面之第一對準標記與在積層接合前該攝影機所拍攝之第二層半導體晶片背面之第二對準標記之位置一致後，將該第二層半導體晶片積層接合於該第一層半導體晶片上；第二攝影步驟，在該第一接合步驟後藉由該攝影機拍攝第二層半導體晶片表面之該第二貫通電極之影像；以及偏置量設定步驟，根據該第一貫通電極之影像與該第二貫通電極之影像檢測該各層之半導體晶片之相對位置，將檢測出之相對位置設定為積層接合時之偏置量。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其包含：第二接合步驟，使該第二層半導體晶片從該第二對準標記與該第一對準標記一致之位置錯開該偏置量後，積層接合於該第一層半導體晶片上；第三攝影步驟，在該第二接合步驟後藉由該攝影機拍攝第二層半導體晶片表面之該第二貫通電極之影像；以及偏移量檢測步驟，根據該第一攝影手段所拍攝之該第一貫通電極之影像與該第三攝影手段所拍攝之該第二貫通電極之影像檢測該各層之半導體晶片之相對位置之偏移量。
  10. 如申請專利範圍第8或9項之半導體裝置之製造方法，其中，該第一層半導體晶片與該第二層半導體晶片為相鄰二層之各半導體晶片。
  11. 如申請專利範圍第8或9項之半導體裝置之製造方法，其中，該第一層半導體晶片為起始層之半導體晶片，該第二層半導體晶片為已積層接合於該起始層之半導體晶片上側之另一半導體晶片。
TW102120660A 2012-06-11 2013-06-11 A bonding apparatus, and a method of manufacturing the semiconductor device TWI511215B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012131510 2012-06-11
JP2013061589A JP5876000B2 (ja) 2012-06-11 2013-03-25 ボンディング装置およびボンディング方法

Publications (2)

Publication Number Publication Date
TW201413843A true TW201413843A (zh) 2014-04-01
TWI511215B TWI511215B (zh) 2015-12-01

Family

ID=49758118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120660A TWI511215B (zh) 2012-06-11 2013-06-11 A bonding apparatus, and a method of manufacturing the semiconductor device

Country Status (7)

Country Link
US (1) US9385104B2 (zh)
JP (1) JP5876000B2 (zh)
KR (1) KR101630249B1 (zh)
CN (1) CN104335337B (zh)
SG (1) SG11201408122RA (zh)
TW (1) TWI511215B (zh)
WO (1) WO2013187292A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990205A (zh) * 2014-09-16 2016-10-05 株式会社东芝 半导体装置的制造方法及半导体制造装置
TWI721960B (zh) * 2014-12-18 2021-03-21 日商新力股份有限公司 半導體裝置、製造方法及電子機器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673166B2 (en) 2013-11-27 2017-06-06 Toray Engineering Co., Ltd. Three-dimensional mounting method and three-dimensional mounting device
TWI567859B (zh) * 2014-02-10 2017-01-21 新川股份有限公司 安裝裝置及其偏移量修正方法
JP6363854B2 (ja) * 2014-03-11 2018-07-25 キヤノン株式会社 形成方法、および物品の製造方法
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
JP6478939B2 (ja) 2016-03-31 2019-03-06 東レエンジニアリング株式会社 実装装置および実装方法
JP6731577B2 (ja) * 2016-06-23 2020-07-29 パナソニックＩｐマネジメント株式会社 部品実装方法および部品実装装置
CN106409724B (zh) * 2016-09-30 2019-05-21 西安微电子技术研究所 一种PoP自动堆叠系统及方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
CN109643700B (zh) 2018-11-21 2019-09-10 长江存储科技有限责任公司 用于接合界面处的接合对准标记的方法、器件和结构
KR102330658B1 (ko) * 2019-11-26 2021-11-23 세메스 주식회사 다이 본딩 방법
KR20210088305A (ko) 2020-01-06 2021-07-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
DE102020126211A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
TWI756881B (zh) * 2020-10-27 2022-03-01 均華精密工業股份有限公司 黏晶機之定位系統、黏晶機之定位裝置以及黏晶機置放晶粒方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP2002110742A (ja) 2000-10-02 2002-04-12 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
JP3530517B2 (ja) * 2001-12-28 2004-05-24 日本アビオニクス株式会社 アライメント補正機能付きフリップチップ実装装置
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
JP4642565B2 (ja) 2005-06-29 2011-03-02 東レエンジニアリング株式会社 実装方法および実装装置
JP5024369B2 (ja) * 2007-03-28 2012-09-12 富士通株式会社 超音波接合装置
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4343989B1 (ja) 2008-04-10 2009-10-14 株式会社新川 ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP2010272707A (ja) 2009-05-22 2010-12-02 Panasonic Corp アライメント接合方法
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置
JP2011124523A (ja) 2010-02-02 2011-06-23 Napura:Kk 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法
JP5515024B2 (ja) * 2010-11-24 2014-06-11 株式会社日本マイクロニクス チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
JPWO2013133015A1 (ja) * 2012-03-07 2015-07-30 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990205A (zh) * 2014-09-16 2016-10-05 株式会社东芝 半导体装置的制造方法及半导体制造装置
CN105990205B (zh) * 2014-09-16 2019-05-21 东芝存储器株式会社 半导体装置的制造方法及半导体制造装置
TWI721960B (zh) * 2014-12-18 2021-03-21 日商新力股份有限公司 半導體裝置、製造方法及電子機器

Also Published As

Publication number Publication date
CN104335337B (zh) 2017-05-10
US9385104B2 (en) 2016-07-05
WO2013187292A1 (ja) 2013-12-19
JP2014017471A (ja) 2014-01-30
TWI511215B (zh) 2015-12-01
KR101630249B1 (ko) 2016-06-14
US20150087083A1 (en) 2015-03-26
JP5876000B2 (ja) 2016-03-02
KR20140117543A (ko) 2014-10-07
CN104335337A (zh) 2015-02-04
SG11201408122RA (en) 2015-01-29

Similar Documents

Publication Publication Date Title
TWI511215B (zh) A bonding apparatus, and a method of manufacturing the semiconductor device
TWI593046B (zh) Bonding device and bonding method
TWI664693B (zh) 半導體裝置的製造方法以及封裝裝置
JP4966139B2 (ja) 接合材貼付検査装置、実装装置、電気部品の製造方法
JP6510838B2 (ja) ボンディング装置及びボンディング方法
WO2012137926A1 (ja) 電極積層装置および電極積層方法
WO2015119274A1 (ja) 実装装置及びそのオフセット量補正方法
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
JP2010272707A (ja) アライメント接合方法
TWI603424B (zh) Plate with alignment mark
TW201903910A (zh) 晶粒接合裝置及半導體裝置之製造方法
TWI711088B (zh) 半導體元件貼合設備
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
JP5157364B2 (ja) 接合対象物のアライメント方法、これを用いた部品接合方法および部品接合装置
KR101776668B1 (ko) 제품 접합 장치
JP2013093509A (ja) 半導体装置の製造方法、及び半導体製造装置
JP2010212527A (ja) ボンディング方法およびボンディング装置
TW202109685A (zh) 接合裝置
KR102085886B1 (ko) Ｆｐｃｂ 가접 장치 및 그 제어 방법
TWI784051B (zh) 半導體材料附接方法
JP2018029161A (ja) 部品実装機用の画像処理システム
JP3420464B2 (ja) 多層基板の製造方法及びその製造装置
JP6836648B2 (ja) 検査装置、搭載装置、検査方法
JP6167412B2 (ja) 積層パッケージの製造システムおよび製造方法
CN114698364A (zh) 部件压接装置以及部件压接方法