KR101122240B1 - 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법 - Google Patents

반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법 Download PDF

Info

Publication number
KR101122240B1
KR101122240B1 KR1020090014699A KR20090014699A KR101122240B1 KR 101122240 B1 KR101122240 B1 KR 101122240B1 KR 1020090014699 A KR1020090014699 A KR 1020090014699A KR 20090014699 A KR20090014699 A KR 20090014699A KR 101122240 B1 KR101122240 B1 KR 101122240B1
Authority
KR
South Korea
Prior art keywords
laser beam
semiconductor
semiconductor package
via hole
deviation
Prior art date
Application number
KR1020090014699A
Other languages
English (en)
Other versions
KR20100095736A (ko
Inventor
유상혁
홍승표
김남헌
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020090014699A priority Critical patent/KR101122240B1/ko
Publication of KR20100095736A publication Critical patent/KR20100095736A/ko
Application granted granted Critical
Publication of KR101122240B1 publication Critical patent/KR101122240B1/ko

Links

Images

Abstract

본 발명은 반도체 패키지 제조 공정 중 반도체 패키지에 조사되는 레이저 빔의 조사 위치를 정확하게 보정하는 방법에 관한 것으로, 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법은, 반도체 패키지들이 형성되어 있는 반도체 스트립을 레이저 빔 조사 위치로 공급하는 제1단계; 반도체 스트립의 위치를 검출하는 제2단계; 반도체 스트립의 지정된 지점에 레이저 빔을 조사하여 비아홀을 가공하는 제3단계; 상기 가공된 비아홀을 비전카메라로 촬영하는 제4단계; 상기 촬영된 이미지의 비아홀 중심과 반도체 패키지의 솔더볼 패드 중심 위치의 편차를 산출하는 제5단계; 상기 산출된 편차가 제1설정값 이상일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 제6단계를 포함하여 구성된 것을 특징으로 한다.
반도체 패키지, 비아홀, 레이저, 편차, 보정

Description

반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법{Method for Compensating Radiation Position of Laser Beam for Processing Semiconductor Packages}
본 발명은 반도체 패키지 제조 공정 중 반도체 패키지에 조사되는 레이저 빔의 조사 위치를 정확하게 보정하는 방법에 관한 것으로, 더욱 상세하게는 패키지 온 패키지(PoP; Package on Package) 타입 등의 반도체 패키지의 제조 과정에서 반도체 패키지에 형성되는 비아홀과 솔더볼 간의 위치 편차(offset)를 검출하고, 이 검출된 위치 정보를 기반으로 레이저 빔의 조사 위치를 보정하여 후속되는 레이저 가공시 정밀한 가공이 이루어질 수 있도록 한 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법에 관한 것이다.
최근들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 애플리케이션의 개발 추세에 따라 경박단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 멀티칩 패키지(MCP; Multi Chip Package) 및 패키지온패키지(PoP; Package on Package) 기술 등 다양한 반도체 패키징 기술이 개발되고 있다.
이 중 패키지온패키지(PoP) 기술은 한 개 이상의 반도체 칩을 내장한 패키지를 적층하는 기술로서, 통상적으로 하부의 반도체 패키지의 상면에 전기적 연결을 위한 복수개의 솔더볼 패드를 형성하여, 하부 반도체 패키지의 상측에 상부 반도체 패키지를 적층시킬 때 상부 반도체 패키지의 하부면에 형성된 솔더볼을 상기 하부의 반도체 패키지의 솔더볼 패드에 접합시키는 기술이다.
이러한 패키지온패키지 기술에 의해 2개의 반도체 패키지들을 서로 접합시킬 때 상,하부의 반도체 패키지들이 워페이지(warpage) 변형 등이 발생할 경우에는 상,하부 반도체 패키지들의 접합이 정확하게 이루어지지 않아 불량이 발생할 가능성이 높다.
삭제
삭제
삭제
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명의 목적은 반도체 패키지에 레이저 빔을 조사하여 비아홀을 가공하는 공정 수행 중 반도체 패키지에 형성되는 비아홀과 솔더볼 간의 위치 편차(offset)를 검출하고, 이 검출된 위치 정보를 기반으로 레이저 빔의 조사 위치를 보정하여 후속되는 레이저 가공시 정밀한 가공이 이루어질 수 있도록 함으로써 불량 발생을 최소화할 수 있는 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 패키지들이 형성되어 있는 반도체 스트립을 레이저 빔 조사 위치로 공급하는 제1단계; 반도체 스트립의 위치를 검출하는 제2단계; 반도체 스트립의 지정된 지점에 레이저 빔을 조사하여 비아홀을 가공하는 제3단계; 상기 가공된 비아홀을 비전카메라로 촬영하는 제4단계; 상기 촬영된 이미지의 비아홀 중심과 반도체 패키지의 솔더볼 패드 중심 위치의 편차를 산출하는 제5단계; 상기 산출된 편차가 제1설정값 이상일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 제6단계를 포함하여 구성된 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법이 제공된다.
이와 같이 본 발명에 따르면, 반도체 스트립에 대한 레이저 가공을 수행한 후 또는 레이저 가공 수행 도중 비전카메라로 가공 부위를 촬영하고, 촬영된 이미 지로부터 비아홀과 솔더볼 패드의 중심 간의 편차를 산출하여 레이저 빔의 위치를 보정할 수 있다. 따라서, 반도체 스트립의 레이저 가공 정확도를 향상시킬 수 있는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 일 실시예를 설명하는 순서도이고, 도 2와 도 3은 각각 반도체 패키지에 레이저 빔을 조사하여 비아홀을 형성하는 공정을 나타낸 평면도 및 요부 단면도이다.
하부의 반도체 패키지를 제조할 때 몰딩 공정에서 솔더볼 패드가 형성되어 있는 부분까지 모두 몰딩을 하여 워페이지를 최소화한 다음, 레이저 조사장치를 이용하여 반도체 패키지의 몰드부의 각 솔더볼 패드 부분에 비아홀(via hole)을 가공하여 솔더볼 패드를 외부로 노출시킨 후, 상부 반도체 패키지를 적층시킬 때 상기 비아홀을 통해 상부 반도체 패키지의 솔더볼과 하부 반도체 패키지의 솔더볼 패드를 상호 접속시킨다.
그런데, 상기와 같은 패키지온패키지(PoP) 타입의 반도체 패키지 제조시 레이저 조사장치를 장시간 사용하게 되면 미러의 변형이 발생하여 레이저 빔의 조사 위치가 미세하게 틀어지게 되고, 이에 따라 레이저 빔이 정확한 위치에 조사되지 못하여 비아홀이 정확한 위치에 형성되지 않는 경우가 발생하게 된다. 물론, 레이저 빔 조사 위치가 틀어지는 요인은 레이저 조사장치의 장시간 사용에 따른 미러의 변형 요인 외에도 진동이나 누적 공차 등 다양한 요인이 될 수 있을 것이다.
이와 같이 여러가지 요인에 의해 레이저 빔 조사 위치에 변화가 발생하여 비아홀이 정확한 위치에 가공되지 않으면, 상,하부 패키지들을 서로 접합시킬 때 하부 반도체 패키지의 솔더볼 패드가 상부 반도체 패키지의 솔더볼과 정확하게 접속되지 않는 경우가 발생하여 불량이 발생한다.
먼저, 도 1을 참조하면, 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법은 반도체 패키지들이 형성되어 있는 반도체 스트립(10)(도 2 및 도 3 참조)을 레이저 조사장치(20)(도 2 및 도 3참조)의 하측으로 공급하는 단계와, 레이저 조사장치(20)의 일측에 설치된 제1비전카메라(30)(도 2 및 도 3참조)를 이용하여 반도체 스트립의 위치를 검출하는 단계(S1)와, 반도체 스트립(10)의 지정된 지점에 레이저 빔을 조사하여 비아홀(13)을 가공하는 단계(S2)와, 상기 반도체 스트립(10) 상에 가공된 비아홀(13)을 제2비전카메라(40)(도 2참조)로 촬영하는 단계(S3), 상기 제2비전카메라(40)에 의해 촬영된 이미지의 비아홀(13) 중심과 반도체 패키지의 솔더볼 패드(12) 중심 위치의 편차(offset)를 산출하는 단계(S4), 상기 산출된 편차가 설정 범위 이내일 경우 편차만큼 레이저 빔 조사 위치 를 보정하는 단계(S5-1)로 구성된다.
각 단계 별로 좀 더 상세히 설명하면 다음과 같다.
도 2와 도 3에 도시된 것과 같이 가공 대상 반도체 스트립(10)이 반송테이블(50) 상에 안착되어 레이저 조사장치(20)의 하측으로 공급된다. 참고로, 상기 반도체 스트립(10)은 복수개의 반도체 패키지들이 비절단 상태로 m×n 매트릭스 배열 구조로 형성된 것을 말한다.
상기와 같이 반도체 스트립(10)이 레이저 조사장치(20)의 하측에 위치되면, 레이저 조사장치(20)의 일측에 구비된 제1비전카메라(30)가 반도체 스트립(10)에 표시되어 있는 마크(M)를 촬영한다.
그리고, 레이저 조사장치(20)의 콘트롤러(미도시)는 상기 제1비전카메라(30)에 의해 촬영된 반도체 스트립(10)의 마크(M)의 위치를 검출하고, 이 마크(M)의 위치를 기준으로 반도체 스트립(10) 상의 레이저 빔 조사 지점들을 산출한다(단계 S1). 즉, 반도체 스트립(10)의 몰드부(11) 내에 숨어있는 솔더볼 패드(12)의 위치를 산출한다.
이후, 레이저 조사장치(20)는 상기 산출된 반도체 스트립(10) 상의 레이저 빔 조사 지점에 순차적으로 레이저 빔을 조사하여 비아홀(13)을 가공한다(단계 S2).
반송테이블(50)이 일측 방향으로 일정 피치씩 이동하면서 레이저 조사장치(20)에 의해 반도체 스트립(10) 상의 모든 설정 지점에 비아홀(13)이 가공되면, 반송테이블(50)이 제2비전카메라(40)의 하측으로 이동한다.
상기 제2비전카메라(40)는 반도체 스트립(10)을 촬영하여 비아홀(13)과 솔더볼 패드(12)의 이미지를 획득한다(단계 S3). 이 때, 상기 제2비전카메라(40)가 촬영하기 전에 비아홀(13)에 뭍은 이물질 등의 영향을 최소화하기 위하여 반도체 스트립(10)을 세척하는 클리닝 공정을 수행하는 것이 바람직하다.
이어서, 상기 레이저 조사장치(20)의 콘트롤러(미도시)는 상기 제2비전카메라(40)에 의해 획득된 비아홀(13)과 솔더볼 패드(12)의 이미지에서 비아홀(13)의 중심점과 솔더볼 패드(12)의 중심점 위치를 구하고, 두 중심점 간의 편차(O)를 산출한다(단계 S4).
이 때, 산출된 편차(O)가 설정 범위의 최소값보다 작을 경우에는 비아홀(13)과 솔더볼 패드(12) 간의 중심 위치가 대체로 일치하는 것으로 판정하여 레이저 빔 조사 위치의 보정을 수행하지 않고, 바로 후속 반도체 스트립(10)에 대한 레이저 가공을 진행한다.
그러나, 상기 산출된 편차(O)가 설정 범위의 최소값(제1설정값)과 최대값(제2설정값) 이내일 경우에는 편차(O) 만큼 레이저 빔 조사위치를 보정한 다음, 후속 반도체 스트립(10)에 대한 레이저 가공을 진행한다(단계 S5-1).
또한, 상기 산출된 편차(O)가 설정 범위의 최대값을 벗어나는 경우에는 레이저 빔 조사 위치의 보정으로는 비아홀(13)과 솔더볼 패드(12) 간의 중심 위치를 맞추기가 불가능하거나 다른 문제가 발생한 것일 수 있으므로 불량으로 판정한 다음, 작업자가 필요한 조치를 취하도록 한다(단계 S5-2).
이와 같이 본 발명에 따르면, 하나의 반도체 스트립(10)에 대한 레이저 가공 을 수행한 후 제2비전카메라(40)로 가공 상태를 촬영하고, 촬영된 이미지로부터 비아홀(13)과 솔더볼 패드(12)의 중심 간의 편차(O)를 산출하여 레이저 빔의 위치를 보정할 수 있다. 따라서, 후속하는 반도체 스트립(10)의 레이저 가공 정확도를 크게 향상시킬 수 있다.
한편, 전술한 실시예에서는 하나의 반도체 스트립(10)에 대한 레이저 가공이 종료된 후 보정 작업을 수행하였으나, 이와 다르게 반도체 스트립(10)을 가공하는 도중 레이저 조사장치의 일측에 설치된 제1비전카메라(30)로 1열 또는 복수열의 비아홀(13) 및 솔더볼 패드(12) 이미지를 획득하여 하나의 반도체 스트립(10)에 대한 레이저 가공 과정에서 바로 레이저 빔 조사 위치를 보정하여 정확한 레이저 가공 작업을 수행할 수도 있을 것이다.
도 1은 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 일 실시예를 순차적으로 설명하는 순서도
도 2는 본 발명에 따른 레이저 빔 조사 위치 보정방법을 설명하기 위하여 반도체 스트립에 비아홀이 가공되고 비전 검사되는 상태를 나타낸 요부 단면도
도 3은 반도체 스트립에 비아홀이 가공된 상태의 일례를 나타낸 평면도
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 스트립 11 : 몰드부
12 : 솔더볼 패드 13 : 비아홀
20 : 레이저 조사장치 30 : 제1비전카메라
40 : 제2비전카메라 50 : 반송테이블
M : 마크 O : 편차

Claims (5)

  1. 반도체 패키지들이 형성되어 있는 반도체 스트립을 공급하는 제1단계;
    상기 반도체 스트립의 위치를 검출하는 제2단계;
    상기 반도체 패키지의 몰드부 내에 형성된 솔더볼 패드 부분에 레이저 빔을 조사하여 비아홀을 가공하여 솔더볼 패드를 외부로 노출시키는 제3단계;
    상기 가공된 비아홀을 비전카메라로 촬영하는 제4단계;
    상기 촬영된 이미지의 비아홀 중심과 반도체 패키지의 솔더볼 패드 중심 위치의 편차를 산출하는 제5단계를 포함하는 것을 특징으로 하는 반도체 패키지 가공을 위한 레이저 빔 조사 방법.
  2. 제1항에 있어서,
    상기 산출된 편차가 제1설정값 이상일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 가공을 위한 레이저 빔 조사 방법.
  3. 제1항에 있어서,
    상기 산출된 편차가 제2설정값 이상일 경우 불량으로 판정하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 가공을 위한 레이저 빔 조사 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2단계에서는 비전카메라가 반도체 스트립에 표시된 마크를 촬영하여 위치를 검출하고, 상기 검출된 마크 위치를 기준으로 반도체 스트립 상의 레이저 빔 조사 지점을 산출하는 것을 특징으로 하는 반도체 패키지 가공을 위한 레이저 빔 조사 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제4단계에서 비전카메라로 비아홀을 촬영하기 전에 비아홀에 잔류하는 오염물을 세척하는 클리닝 단계를 수행하는 것을 특징으로 하는 레이저 빔 조사 방법.
KR1020090014699A 2009-02-23 2009-02-23 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법 KR101122240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014699A KR101122240B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014699A KR101122240B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110200A Division KR101391200B1 (ko) 2011-10-26 2011-10-26 반도체 패키지 가공 방법

Publications (2)

Publication Number Publication Date
KR20100095736A KR20100095736A (ko) 2010-09-01
KR101122240B1 true KR101122240B1 (ko) 2012-03-21

Family

ID=43003580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014699A KR101122240B1 (ko) 2009-02-23 2009-02-23 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법

Country Status (1)

Country Link
KR (1) KR101122240B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594709B2 (en) 2020-07-07 2023-02-28 Samsung Display Co., Ltd. Method of manufacturing display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531817B1 (ko) * 2018-03-28 2023-05-12 한미반도체 주식회사 반도체 자재의 부분 차폐방법
CN113751815B (zh) * 2021-09-13 2022-10-11 朱枫 一种高端装备制造用的激光焊接设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030045256A (ko) * 2001-12-01 2003-06-11 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
KR20040017381A (ko) * 2002-08-21 2004-02-27 주식회사 이오테크닉스 포스트 비젼 카메라를 이용한 레이저 마킹시스템의 마킹보정방법
KR100696396B1 (ko) 2004-10-14 2007-03-20 주식회사 이오테크닉스 레이저 가공 장치
KR100856564B1 (ko) 2007-07-25 2008-09-04 (주)와이티에스 레이저 마킹 시스템의 스캔헤드 틀어짐에 따른 마킹 오프셋자동 보정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030045256A (ko) * 2001-12-01 2003-06-11 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
KR20040017381A (ko) * 2002-08-21 2004-02-27 주식회사 이오테크닉스 포스트 비젼 카메라를 이용한 레이저 마킹시스템의 마킹보정방법
KR100696396B1 (ko) 2004-10-14 2007-03-20 주식회사 이오테크닉스 레이저 가공 장치
KR100856564B1 (ko) 2007-07-25 2008-09-04 (주)와이티에스 레이저 마킹 시스템의 스캔헤드 틀어짐에 따른 마킹 오프셋자동 보정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594709B2 (en) 2020-07-07 2023-02-28 Samsung Display Co., Ltd. Method of manufacturing display device

Also Published As

Publication number Publication date
KR20100095736A (ko) 2010-09-01

Similar Documents

Publication Publication Date Title
KR101784596B1 (ko) 절단 장치 및 절단 방법
US8836780B2 (en) Process control and manufacturing method for fan out wafers
TWI592267B (zh) Cutting device and cutting method
JP2006324599A (ja) ダイボンダ用撮像装置
JP4696227B2 (ja) 半導体装置の製造方法
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
KR101122240B1 (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
KR20090063104A (ko) 반도체 패키지
JP2006134917A (ja) 樹脂封止方法
JP2000114281A (ja) ダイボンディング方法およびダイボンディング設備
JP6818608B2 (ja) ダイボンディング装置および半導体装置の製造方法
US20120218402A1 (en) Component placement process and apparatus
KR20110122447A (ko) 반도체 패키지 집합체 정렬방법
KR101745883B1 (ko) 인쇄회로기판의 광학 검사 장치 및 방법
KR101391200B1 (ko) 반도체 패키지 가공 방법
US20220181181A1 (en) Semiconductor manufacturing apparatus, method of reading position of carrier, and method of attaching semiconductor die on carrier using semiconductor manufacturing apparatus
JP2012243987A (ja) 半導体装置の製造方法
JP4866327B2 (ja) 樹脂封止装置
KR101438697B1 (ko) 부품실장기의 장착정확도 검사방법
KR20130056427A (ko) 레이저 드릴링 장치 및 이를 이용한 레이저 드릴링 가공 방법
TWI835241B (zh) 維護方法、及電子零件的製造方法
JP3174536B2 (ja) ハンダ付け状態の確認方法
JP2013145849A (ja) 半導体パッケージ及びその製造方法
KR101810919B1 (ko) 팬 아웃 웨이퍼들을 위한 공정 제어 및 제조 방법
TWI784051B (zh) 半導體材料附接方法

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9