KR20180126487A - 실장 장치 및 실장 방법 - Google Patents

실장 장치 및 실장 방법 Download PDF

Info

Publication number
KR20180126487A
KR20180126487A KR1020187027599A KR20187027599A KR20180126487A KR 20180126487 A KR20180126487 A KR 20180126487A KR 1020187027599 A KR1020187027599 A KR 1020187027599A KR 20187027599 A KR20187027599 A KR 20187027599A KR 20180126487 A KR20180126487 A KR 20180126487A
Authority
KR
South Korea
Prior art keywords
mounting
bonded
data
layer
recognizing
Prior art date
Application number
KR1020187027599A
Other languages
English (en)
Other versions
KR102319865B1 (ko
Inventor
가츠미 데라다
유키 마시모
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20180126487A publication Critical patent/KR20180126487A/ko
Application granted granted Critical
Publication of KR102319865B1 publication Critical patent/KR102319865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0413—Pick-and-place heads or apparatus, e.g. with jaws with orientation of the component while holding it; Drive mechanisms for gripping tools, e.g. lifting, lowering or turning of gripping tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0815—Controlling of component placement on the substrate during or after manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Abstract

반도체 소자 등의 피접합물을 적층하는 실장 장치에 있어서, 하층과 상층의 위치 어긋남 정보를 분위기 온도의 영향을 받지 않고 측정하여 적층 위치를 수정할 수 있는, 실장 장치 및 실장 방법을 제공하는 것이다. 구체적으로는, 최하층에 대응하는 피접합물을 보유 지지하는 보유 지지 스테이지와, 최하층에 순차적으로 적층해 가는 피접합물을 보유 지지하는 본딩 헤드와, 하층의 피접합물에 붙은 위치 정렬 마크를 인식하는 하층용 인식 수단과, 상층의 피접합부에 붙은 위치 정렬 마크를 인식하는 상층용 인식 수단을 구비하고, 상기 하층용 인식 수단이 최하층에 순차적으로 적층된 피접합물의 실장 후의 위치 정렬 정밀도를 측정하는 기능과, 상기 보유 지지 스테이지에 설치된 기준 마크를 화상 인식하고, 기준 마크의 화상 인식 결과로부터 하층용 인식 수단의 위치 어긋남을 측정하고, 피접합물을 순차적으로 적층하는 위치를 보정하는 기능을 갖는 제어부를 구비한 실장 장치 및 실장 방법을 제공한다.

Description

실장 장치 및 실장 방법
본 발명은 반도체 소자 등의 피접합물을 상하 방향으로 순차적으로 적층하여 접합해 가는 3차원 실장에 있어서의, 실장 장치 및 실장 방법에 관한 것이다.
반도체 소자의 3차원 실장 방법으로서, 반도체 칩 부품(이하, 칩이라 칭함) 위에 칩을 순차적으로 적층해 가는 COC 공법(Chip on Chip), 웨이퍼 위에 칩을 순차적으로 적층해 가는 COW 공법(Chip on Wafer), 웨이퍼 위에 웨이퍼를 순차적으로 적층해 가는 WOW 공법(Wafer on Wafer) 등이 있다. 어느 3차원 실장 방법에 있어서도, 하층의 피접합물의 전극(범프를 포함함)의 위치에 대하여 상층의 피접합물의 전극의 위치를 맞춘 상태에서 상층 피접합물을 순차적으로 접합해 갈 필요가 있다(예를 들어 특허문헌 1).
이와 같은 3차원 실장에 있어서는, 종래, 상층 피접합물을 순차적으로 적층할 때에, 하층의 피접합물의 위치(예를 들어, 그 전극의 위치나 얼라인먼트 마크의 위치)를 상방으로부터 인식 수단(예를 들어, CCD 카메라)에 의해 인식하고, 인식한 하층의 피접합물의 위치를 기준으로 그 위에 적층되는 상층 피접합물의 위치를 맞추고, 적층한 상층 피접합물의 위치를 상방으로부터 인식 수단에 의해 인식하고, 인식한 피접합물의 위치를 기준으로 그 위에 적층되는 상층 피접합물의 위치를 맞추고, 이들 동작을 필요 횟수 순차적으로 반복함으로써, 순차적으로 적층되어 가는 상층 피접합물의 위치 정렬을 행하였다.
이와 같은 적층 방법에 대하여, 하층의 피접합물의 전극에 대하여, 상층 피접합물을 고정밀도로 적층하기 위해, 하층의 전극 위치를 기억하고, 상층 피접합물을 접합한 후의 상층 피접합물의 상방으로부터의 전극의 위치 정보와 상기의 하층의 전극의 위치 정보를 비교하고, 그 어긋남량을 오프셋값으로 하여 다음에 적층되는 상층 피접합물의 적층 위치를 수정하는 방법이 알려져 있다(예를 들어, 특허문헌 2).
일본 특허 공개 제2009-110995호 공보 일본 특허 공개 제2014-17471호 공보
상기와 같은 방법에 의해 상층 피접합물을 적층하는 경우, 범프의 위치 정보의 인식에는, 상하 2시야에 인식 수단을 구비한 일체형의 하우징으로 구성된 2시야 카메라가 사용되고 있다. 2시야 카메라는, 피접합물끼리의 사이에 삽입되어, 상측의 시야의 인식 카메라로 상측의 피접합물의 위치 정렬 마크를, 하측의 시야의 인식 카메라로 하측의 피접합물의 위치 정렬 마크를 각각 화상 인식하고 있다.
특허문헌 2에 개시되어 있는 바와 같이, 2시야 카메라의 하측의 시야의 인식 카메라를 사용하여, 하층의 전극의 위치를 기억하고, 상층 피접합물을 접합한 후 상층의 전극의 위치를 측정하고, 하층의 전극의 위치 정보와 상층의 전극의 위치 정보를 비교하여, 전극의 어긋남을 구하는 경우, 2시야 카메라를 지지하는 하우징이, 장치 내의 분위기 온도의 영향을 받아 정확하게 하층과 상층의 전극의 어긋남을 측정할 수 없는 문제가 있다.
장치 내의 분위기 온도는, 예를 들어 TCB 공법의 경우, 본딩 히터의 온도는 280℃ 이상, 기반 보유 지지 스테이지의 온도는 100℃ 정도의 온도 설정으로 되어 있다. 그 때문에, 2시야 카메라의 하우징이 장치 내의 열의 영향에 의해 서서히 열팽창하여, 상층의 전극의 위치는 하층의 전극의 위치를 인식하고 기억하였을 때의 좌표 위치로부터 열팽창의 분만큼 연신분이 가산되게 되어, 전극의 어긋남의 측정 결과에 오차를 발생시키게 된다.
이와 같은 오차를 포함한 상태에서, 어긋남량을 오프셋값으로 하여 다음에 적층되는 상층 피접합물의 적층 위치를 수정하면, 그 오차분의 실장 어긋남이 발생해 버려 실장 정밀도가 악화되어 버리는 문제가 있다.
또한 2시야 카메라의 하우징의 열팽창분이 캔슬될 때까지, 이 오차분의 실장 어긋남을 어떤 허용값에 수렴될 때까지 반복하여 행하고자 하면, 시간이 걸리고, 또한 피접합물을 헛되게 해 버리는 문제도 있다.
특히, 피접합물을 적층하는 3차원 실장에 있어서는, 하층에 설치된 위치 정렬 마크가 피접합물로 덮여 실장 후에 인식할 수 없기 때문에, 2시야 카메라의 열팽창에 의한 연신은 실장 정밀도에 미치는 영향이 크다.
따라서, 본 발명의 과제는, 반도체 소자 등의 피접합물을 적층하는 실장 장치에 있어서, 하층과 상층의 위치 어긋남 정보를 분위기 온도의 영향을 받지 않고 측정하여 적층 위치를 수정할 수 있는, 실장 장치 및 실장 방법을 제공하는 것으로 한다.
본 발명의 과제를 해결하기 위해, 청구항 1에 기재된 발명은,
반도체 소자 등의 피접합물을 상하 방향으로 순차적으로 적층하여 접합해 가는 3차원 실장에 사용되는 실장 장치이며,
최하층에 대응하는 피접합물을 보유 지지하는 보유 지지 스테이지와,
최하층에 순차적으로 적층해 가는 피접합물을 보유 지지하는 본딩 헤드와,
하층의 피접합물에 붙은 위치 정렬 마크를 인식하는 하층용 인식 수단과,
상층의 피접합부에 붙은 위치 정렬 마크를 인식하는 상층용 인식 수단을 구비하고,
상기 하층용 인식 수단이 최하층에 순차적으로 적층된 피접합물의 실장 후의 위치 정렬 정밀도를 측정하는 기능과, 상기 보유 지지 스테이지에 설치된 기준 마크를 화상 인식하고, 기준 마크의 화상 인식 결과로부터 하층용 인식 수단의 위치 어긋남을 측정하고, 피접합물을 순차적으로 적층하는 위치를 보정하는 기능을 갖는 제어부를 구비한 실장 장치이다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 발명에 있어서,
하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라를 구비한 실장 장치이다.
청구항 3에 기재된 발명은, 청구항 2에 기재된 발명에 있어서,
상기 2시야 카메라의 내부에 주위 온도를 측정하는 온도 센서를 구비한 실장 장치이다.
청구항 4에 기재된 발명은,
반도체 소자 등의 피접합물을 상하 방향으로 순차적으로 적층하여 접합해 가는 3차원 실장에 사용되는 실장 장치에 있어서의 실장 방법이며,
최하층에 대응하는 피접합물을 보유 지지하는 보유 지지 스테이지와,
최하층에 순차적으로 적층해 가는 피접합물을 보유 지지하는 본딩 헤드와,
하층의 피접합물에 붙은 위치 정렬 마크를 인식하는 하층용 인식 수단과,
상층의 피접합부에 붙은 위치 정렬 마크를 인식하는 상층용 인식 수단을 구비한 실장 장치에 있어서,
피접합물을 순차적으로 적층하는 작업에 앞서, 보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 기준 마크의 화상 인식 정보를 실장 전 기준 마크의 위치 정보로서 기억하는 공정과,
보유 지지 스테이지에 보유 지지된 최하층에 대응하는 피접합물의 위치 정렬 마크 및 피접합물의 상층에 적층되는 피접합물의 상층측에 행해진 위치 정렬 마크를 하층용 인식 수단에 의해 화상 인식하여 하층의 위치 정렬 데이터로서 기억하는 공정과,
본딩 헤드에 보유 지지된 피접합물의 위치 정렬 마크를, 상층용 인식 수단에 의해 화상 인식하여 상층 위치 정렬 데이터로서 기억하는 공정과,
하층의 위치 정렬 데이터와 상층의 위치 정렬 데이터에 기초하여, 보유 지지 스테이지 혹은 본딩 헤드를 위치 정렬한 후, 피접합물끼리를 접합하는 공정과,
적층 실장 후에, 상기 하층의 위치 정렬 데이터와 적층 실장된 피접합물의 상층부의 위치 정렬 마크로부터 실장 후의 위치 어긋남을 측정하는 공정과,
보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 실장 중 기준 마크 데이터로서 기억하는 공정과,
실장 전 기준 마크 데이터와 실장 중 기준 마크 데이터로부터 하층용 인식 수단의 연신을 측정하여 위치 어긋남 데이터로서 기억하는 공정과,
본딩 헤드에 보유 지지된, 다음에 적층되는 피접합물의 위치 정렬 마크를 상층용 인식 수단에 의해 화상 인식하고, 화상 인식된 데이터에 상기 위치 어긋남 데이터의 보정을 가하여 상층 보정 위치 정렬 데이터로서 기억하는 공정을 포함하고,
상기 실장 중 기준 마크 데이터를 기억하는 공정과, 상기 상층 보정 위치 정렬 데이터를 기억하는 공정과, 상기 피접합물의 상층에 피접합물을 접합하는 공정을 반복하는 실장 방법이다.
청구항 5에 기재된 발명은, 청구항 4에 기재된 발명에 있어서,
하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라의 내부에 설치된 온도 센서의 데이터로부터, 보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 실장 중 기준 마크 데이터로서 기억하는 공정을 실시하지 않고, 전회의 실장 중 기준 마크 데이터를 사용하여, 하층용 인식 수단의 수평 방향의 연신을 측정하여 위치 어긋남 데이터로서 기억하는 공정을 갖는 실장 방법이다.
청구항 1에 기재된 발명에 따르면, 하층용 인식 수단이 최하층에 순차적으로 적층된 피접합물의 실장 후의 위치 정렬 정밀도를 측정하는 기능과, 상기 보유 지지 스테이지에 설치된 기준 마크를 화상 인식하고, 기준 마크의 화상 인식 결과로부터 하층용 인식 수단의 위치 어긋남을 측정하고, 피접합물을 순차적으로 적층하는 위치를 보정하는 기능을 갖는 제어부를 구비하고 있으므로, 하층과 상층의 위치 어긋남 정보를 분위기 온도의 영향을 받지 않고 측정하여 적층 위치를 수정할 수 있다.
청구항 2에 기재된 발명에 따르면, 하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라를 구비하고 있으므로, 효율적으로 측정을 행할 수 있다.
청구항 3에 기재된 발명에 따르면, 2시야 카메라의 내부에 주위 온도를 측정하는 온도 센서를 구비하고 있으므로, 분위기 온도에 대한 2시야 카메라의 수평 방향의 연신을 측정할 수 있다. 측정된 온도와 연신의 관계로부터, 미리, 기준 마크를 측정하는 타이밍을 추정할 수 있으므로, 효율적으로 기준 마크의 측정을 행할 수 있어 생산 효율을 향상시킬 수 있다.
청구항 4에 기재된 발명에 따르면, 보유 지지 스테이지에 설치된 기준 마크를 화상 인식하고, 실장 전 기준 마크 데이터와 실장 중 기준 마크 데이터를 기억하고 하층용 인식 수단의 수평 방향의 연신을 측정하여 위치 어긋남 데이터로서 기억하고 있다. 그리고, 다음에 적층되는 피접합물의 위치 정렬 마크를 상층용 인식 수단에 의해 화상 인식하고, 화상 인식된 데이터에 상기 위치 어긋남 데이터의 보정을 가하여 상층 보정 위치 정렬 데이터로서 기억하고 있으므로, 하층과 상층의 위치 어긋남 정보를 분위기 온도의 영향을 받지 않고 측정하여 적층 위치를 수정할 수 있다.
청구항 5에 기재된 발명에 따르면, 하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라의 내부에 설치된 온도 센서의 데이터로부터, 보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 실장 중 기준 마크 데이터로서 기억하는 공정을 실시하지 않고, 전회의 실장 중 기준 마크 데이터를 사용하여, 하층용 인식 수단의 수평 방향의 연신을 측정하여 위치 어긋남 데이터로서 기억하는 공정을 갖고 있으므로, 효율적으로 기준 마크의 측정을 행할 수 있어 생산 효율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시 형태의 실장 장치의 개략 측면도이다.
도 2는 본 발명의 제1 실시 형태의 실장 장치의 보유 지지 스테이지의 평면도이다.
도 3은 웨이퍼의 개략 평면도이다.
도 4는 칩 부품의 개략 평면도이다.
도 5는 본 발명의 제1 실시 형태의 실장 장치의 동작을 설명하는 흐름도(그 1)이다.
도 6은 본 발명의 제2 실시 형태의 실장 장치의 동작을 설명하는 흐름도(그 2)이다.
도 7은 본 발명의 제2 실시 형태의 실장 장치의 개략 측면도이다.
이하에, 본 발명의 제1 실시 형태의 실장 장치(1)에 대하여 도면을 참조하면서 설명한다. 도 1에 있어서, 실장 장치(1)를 향하여 좌우 방향을 X축, 전방 방향을 Y축, X축과 Y축으로 구성되는 XY 평면에 직교하는 축을 Z축, Z축을 중심으로 하여 회전하는 방향을 θ 방향이라 한다. 실장 장치(1)는 피접합물로서의 웨이퍼(2)에 피접합물로서의 반도체 칩 부품(4)(이후, 칩 부품이라 칭함)을 압박 및 가열하는 본딩 헤드(10)와, 웨이퍼(2)를 흡착 보유 지지하는 보유 지지 스테이지(20)와, 칩 부품(4)을 본딩 헤드(10)에 수평 반송하는 반송 수단(25)과, 칩 부품(4)과 웨이퍼(2)에 붙은 위치 정렬 마크를 화상 인식하는 2시야 카메라(30)와, 실장 장치(1)의 전체를 제어하는 제어부(50)로 구성되어 있다.
보유 지지 스테이지(20)에는 도 2에 도시한 바와 같이 기준 마크(60)가 설치되어 있다. 기준 마크(60)는 보유 지지 스테이지(20)와 일체로 이동하는 장소이면 어느 위치에 설치해도 되지만, 흡착 보유 지지된 웨이퍼(2)에 인접하는 위치에 설치되어 있는 것이 바람직하다. 보유 지지 스테이지(20)는 XY 방향으로 이동 가능하며 도시하지 않은 구동 수단에 의해 구동되고 있다.
웨이퍼(2)에는, 도 3에 도시한 바와 같이 복수의 실장 개소(도 3에서는 부호 2a, 2b, 2c ‥로 나타냄)가 설치되어 있다. 개개의 실장 개소에는 위치 정렬 마크(도 3에서는 부호 3a, 3b, 3c ‥로 나타냄)가 붙어 있다.
칩 부품(4)의 이면(웨이퍼(2)와 접합되는 면) 및 표면(본딩 헤드(10)에 보유 지지되는 면)에는, 도 4에 도시한 바와 같이 각각 위치 정렬 마크(5a, 5b)가 붙어 있다. 위치 정렬 마크(5a)는 이면(웨이퍼(2)와 접합되는 면)에 붙고, 위치 정렬 마크(5b)는 표면(본딩 헤드(10)에 보유 지지되는 면)에 붙어 있다. 도 4에서는 위치 정렬 마크(5b)는 점선으로 표기하였다.
2시야 카메라(30)는 본딩 헤드(10)에 보유 지지된 칩 부품(4)에 붙은 위치 정렬 마크(5a)를 화상 인식하는 상측 시야(31)와, 보유 지지 스테이지(20)에 보유 지지된 웨이퍼(2)의 위치 정렬 마크(3a, 3b, 3c ‥)를 화상 인식하는 하측 시야(32)를 구비하고 있다. 2시야의 인식 수단(30)은 하우징(33)에 지지되어 있고, 하우징(33)의 내부에는 주위 온도를 측정하는 온도 센서(35)가 설치되어 있다. 상측 시야(31)는 본 발명의 상층용 인식 수단에 대응하고, 하측 시야(32)는 하층용 인식 수단에 대응한다.
2시야 카메라(30)는 XY 방향 및 Z 방향으로 이동 가능하며 도시하지 않은 구동 수단에 의해 구동되고 리니어 인코더 등의 위치 검출 수단이 구비되어 있다.
본딩 헤드(10)는 Z 방향(상하 방향) 및 θ 방향(수평 회전 방향)으로 이동 가능하고, 칩 부품(4)을 흡착 보유 지지하여 소정 가압력으로 웨이퍼(2)에 압박하도록 구성되어 있다.
반송 수단(25)은 본딩 헤드(10)의 하측과 도시하지 않은 칩 부품(4)의 공급부 사이를 수평 이동하는 칩 슬라이더(26)를 구비하고 있다.
제어부(50)는 상기 2시야 카메라(30)의 구동 수단으로부터 얻어지는 위치 정보와 2시야 카메라(30)의 화상 인식하는 웨이퍼(2)와 칩 부품(4)의 위치 정렬 마크의 위치 정보에 기초하여, 보유 지지 스테이지(20)의 위치 정렬을 행하고, 소정의 가압력으로 본딩 헤드(10)를 웨이퍼(2)에 압박하는 제어를 행하고 있다. 2시야 카메라(30)는 실장 작업 전에, 보유 지지 스테이지(20)에 설치된 기준 마크(60)를 화상 인식하여 초기의 위치 정보 P0을 기억하고, 실장 후의 웨이퍼(2)와 칩 부품(4)의 위치 정밀도의 측정을 행하기 전에, 정기적으로 기준 마크(60)를 화상 인식하여 위치 정보 P1을 취득한다. 이에 의해, 분위기 온도의 변화에 의한 하우징(33)의 열팽창량을 P1-P0으로서 검출하고, 실장 정밀도 측정 시에 화상 인식한 데이터에 위치 어긋남 데이터의 보정을 행할 수 있도록 되어 있다. 실장 정밀도 측정 작업 중의 기준 마크(60)의 화상 인식은, 하우징(33)의 열팽창이 포화된 후에는 참조 빈도를 저감시키도록 하고 있다. 제어부(50)는 하우징(33)에 설치된 온도 센서(35)의 데이터와, 하우징(33)의 열팽창량의 데이터로부터 온도와 하우징의 연신의 관계를 기억하고 있다.
이와 같은 실장 장치(1)를 사용하여, 웨이퍼(2)에 칩 부품(4)을 적층 실장하는 실장 방법을 도 5, 도 6의 흐름도를 사용하여 설명한다.
먼저, 보유 지지 스테이지(20)에 웨이퍼(2)를 흡착 보유 지지한다(스텝 ST01).
다음에, 반송 수단(25)이 칩 공급부로부터 칩 부품(4)을 칩 슬라이더(26)를 사용하여 수평 반송하고, 본딩 헤드(10)를 소정 높이까지 하강시키고, 칩 슬라이더(26)로부터 본딩 헤드(10)에 칩 부품(4)을 전달한다. 전달이 완료되면, 본딩 헤드(10)는 대기 위치의 높이로 상승하고, 칩 슬라이더(26)는 칩 공급부로 이동한다(스텝 ST02).
상기 동작과 동시에, 2시야 카메라(30)를 본딩 헤드(10)와 보유 지지 스테이지(20) 사이에 삽입한다. 2시야 카메라(30)의 하측 시야(32)에 기준 마크(60)가 들어오도록, 보유 지지 스테이지(20)를 수평 이동시킨다. 하측 시야(32)에 의해 화상 인식하여 얻어진 데이터를 실장 전 기준 마크의 위치 정보의 초기의 위치 정보 P0으로서 제어부(50)에 기억한다(스텝 ST03).
다음에, 본딩 헤드(10)의 하측에, 웨이퍼(2)의 실장 개소(2a)가 오도록, 보유 지지 스테이지(10)를 수평 이동시킨다. 웨이퍼(2)에는, 복수의 실장 위치가 설치되어 있다. 본 실시 형태에서는 실장 개소(2a)로부터 칩 부품(4)의 실장을 행하는 것으로 한다(스텝 ST04).
다음에, 본딩 헤드(10)에 흡착 보유 지지된 칩 부품(4)의 위치 정렬 마크(5a)를 상측 시야(31)에 의해 화상 인식하고, 웨이퍼(2)의 실장 개소(2a)의 위치 정렬 마크(3a)를 하측 시야(32)에 의해 화상 인식한다. 웨이퍼(2)의 위치 정렬 마크(3a)는 최하층 위치 정렬 데이터(72a)로서 제어부(50)에 기억되고, 칩 부품(4)의 위치 정렬 마크(5a)는 상층 위치 정렬 데이터(73a)로서 제어부(50)에 기억된다(스텝 ST05).
다음에, 2시야 카메라(30)를 대기 위치로 이동시키고, 최하층 위치 정렬 데이터(72a)와 상층 위치 정렬 데이터(73a)로부터, 보유 지지 스테이지(20)를 XY 방향, 본딩 헤드(10)를 θ 방향으로 위치 정렬한다(스텝 ST06).
다음에, 본딩 헤드(10)를 하강시켜, 웨이퍼(2)의 대상 실장 개소에 칩 부품(4)을 압박 및 가열하여 실장한다(스텝 ST07).
다음에, 소정 시간의 압박과 가열이 완료되면 본딩 헤드(10)를 대기 위치까지 상승시킨다. 본딩 헤드(10)의 상승이 행해지면, 보유 지지 스테이지(20)를 XY 방향으로 이동시켜, 본딩 헤드(10)의 하측에 다음에 실장하는 실장 개소(2b)가 오도록 한다(스텝 ST08).
다음에, 반송 수단(25)의 칩 슬라이더(26)가 칩 부품(4)을 칩 공급부로부터 본딩 헤드(10)에 수평 반송하고, 본딩 헤드(10)가 소정 높이까지 하강하고, 다음에 실장되는 칩 부품(4)이 칩 슬라이더(26)로부터 본딩 헤드(10)에 전달된다. 전달이 완료되면, 본딩 헤드(10)는 대기 위치의 높이로 상승하고, 칩 슬라이더(26)는 칩 공급부로 이동한다(스텝 ST09).
다음에, 2시야 카메라(30)를 본딩 헤드(10)와 보유 지지 스테이지(20) 사이에 삽입한다(스텝 ST10).
다음에, 스텝 ST05 내지 스텝 ST10을 반복하여, 웨이퍼(2)의 모든 실장 개소에 칩 부품(4)을 실장한다. 또한, 스텝 ST05에서는 실장 개소가 참조 부호 2b, 2c ‥로 이동하고, 위치 정렬 마크도 참조 부호 3b, 3c ‥로 이동해 가고 최하층의 위치 정렬 데이터도 참조 부호 72a, 72b, 72c ‥로 제어부(50)에 기억되어 가고, 상층 위치 정렬 데이터도 참조 부호 73a, 73b, 73c ‥로 제어부(50)에 기억되어 간다. 모든 실장 개소에 칩 부품(4)이 실장 완료되면 다음 스텝으로 이동한다(스텝 ST11).
다음에, 2시야 카메라(30) 및 보유 지지 스테이지(20)를 스텝 ST03과 동일한 장소로 이동한다. 2시야 카메라(30)의 하우징(33)은 실장 작업에 의해 분위기 온도가 상승함으로써 열팽창되어 있기 때문에, 하측 시야(32)에 의해 화상 인식되는 기준 마크(60)의 위치는, 스텝 ST03에서 인식한 위치로부터 어긋난 위치에서 인식된다. 제어부(50)는 기준 마크(60)의 위치를 열팽창 후의 기준 위치 정보 P1로서 기억하고, 스텝 ST03에서 기억한 초기의 실장 전 기준 마크의 위치 정보 P0과의 차를 계산하여, 위치 어긋남 데이터 P2로서 기억한다(스텝 ST12).
다음에, 본딩 헤드(10)의 하측에, 웨이퍼(2)의 실장 개소(2a)가 오도록, 보유 지지 스테이지(10)를 수평 이동시킨다. 실장 개소(2a)에는 칩 부품(4)이 실장되어 있기 때문에 위치 정렬 마크(3a)를 화상 인식할 수 없다. 그 때문에, 실장 개소(2a)에 실장된 칩 부품(4)의 실장 위치 정밀도의 측정은, 2시야 카메라(30)의 하측 시야(32)에 의해 이미 실장된 칩 부품(4)(스텝 ST07에서 실장한 칩 부품(4))의 표면의 위치 정렬 마크(5b)를 화상 인식하여 얻어진 위치 정보와, 스텝 ST05에서 기억한 최하층 위치 정렬 데이터(72a)를 사용하여, 제어부(50)는 이미 실장된 칩 부품(4)(스텝 ST07에서 실장한 칩 부품(4))의 실장 위치 어긋남량의 계산을 행한다. 이 실장 위치 어긋남량의 계산에서 사용하는 화상 인식된 위치 정렬 마크(5b)의 데이터는, 2시야 카메라(30)의 열팽창에 의한 연신을 포함하고 있으므로, 스텝 ST12에서 구한 위치 어긋남 데이터 P2를 사용하여 실장 위치 어긋남량의 보정을 행한다. 보정된 실장 위치 어긋남 데이터를 상층 보정 위치 정렬 데이터 P3으로서 제어부(50)에 기억한다(스텝 ST13).
다음에, 본딩 헤드(10)에 흡착 보유 지지된 칩 부품(4)의 위치 정렬 마크(5a)를 상측 시야(31)에 의해 화상 인식하고, 웨이퍼(2)의 실장 개소(2a)에 실장된 칩 부품(4)의 표면의 위치 정렬 마크(5b)를 하측 시야(32)에 의해 화상 인식한다. 칩 부품(4)의 위치 정렬 마크(5a)의 위치 정보는, 상층 위치 정렬 데이터(73a)로서 제어부(50)에 기억된다(스텝 ST14).
다음에, 2시야 카메라(30)를 대기 위치로 이동시키고, 최하층 위치 정렬 데이터(72a)와 상층 위치 정렬 데이터(73a)와 상기 상층 보정 위치 정렬 데이터 P3으로부터, 보유 지지 스테이지(20)를 XY 방향, 본딩 헤드(10)를 θ 방향으로 위치 정렬한다(스텝 ST15).
다음에, 본딩 헤드(10)를 하강시켜, 실장 개소(2a)에 칩 부품(4)을 압박 및 가열하여 적층 실장한다(스텝 ST16).
다음에, 소정 시간의 압박과 가열이 완료되면 본딩 헤드(10)를 대기 위치까지 상승시킨다. 본딩 헤드(10)의 상승이 행해지면, 보유 지지 스테이지(20)를 XY 방향으로 이동시켜, 본딩 헤드(10)의 하측에 다음에 실장하는 실장 개소(2b)가 오도록 한다(스텝 ST17).
다음에, 반송 수단(25)의 칩 슬라이더(26)가 칩 부품(4)을 칩 공급부로부터 본딩 헤드(10)에 수평 반송하고, 본딩 헤드(10)가 소정 높이까지 하강하고, 다음에 실장되는 칩 부품(4)이 칩 슬라이더(26)로부터 본딩 헤드(10)에 전달된다. 전달이 완료되면, 본딩 헤드(10)는 대기 위치의 높이로 상승하고, 칩 슬라이더(26)는 칩 공급부로 이동한다(스텝 ST18).
다음에, 2시야 카메라(30)를 본딩 헤드(10)와 보유 지지 스테이지(20) 사이에 삽입한다(스텝 ST19).
다음에, 스텝 ST13 내지 스텝 ST19를 반복하여, 실장 개소에 칩 부품(4)을 적층 실장한다. 또한, 스텝 ST13에서는 실장 개소가 참조 부호 2b, 2c ‥로 이동하고, 위치 정렬 마크도 참조 부호 3b, 3c ‥로 이동해 간다. 모든 실장 개소에 칩 부품(4)이 적층 실장 완료되면 다음 스텝으로 이동한다(스텝 ST20).
다음에, 적층수가 소정값에 도달하였는지 확인한다. 도달하지 않은 경우에는, 스텝 ST12로 되돌아가, 적층 실장을 속행한다(스텝 ST21). 도달한 경우에는, 웨이퍼(2)에의 칩 부품(4)의 적층 실장을 종료한다.
이와 같이, 복수의 실장 개소를 갖는 웨이퍼(2)에 칩 부품(4)을 한 층마다 실장해 갈 때에, 기준 마크(60)를 2시야 카메라(30)의 하측 시야(32)에 의해 화상 인식하고 실장 전 기준 마크 데이터 위치 정보 P0과 열팽창 후의 기준 위치 정보 P1을 비교하여 위치 어긋남 데이터 P2를 작성하고 있으므로 분위기 온도의 변화에 의한 2시야 카메라(30)의 하우징(33)의 열팽창에 의한 연신을 보정하여 적층 실장을 행할 수 있다.
기준 마크의 화상 인식은, 분위기 온도가 포화된 후에는, 적층 실장할 때마다 행하지 않아도 된다. 2시야 카메라(30)의 하우징(33)에 설치된 온도 센서(35)의 데이터와 하우징의 열팽창에 의한 연신의 데이터로부터, 적절히, 화상 인식의 타이밍을 생략할 수 있다.
스텝 ST13에서 측정한 상층 보정 위치 정렬 데이터 P3을 스텝 ST15에서 가산하는 경우에, 실장 개소의 순으로 연속하여 n회의 취득한 데이터의 평균값을 사용하여 n회 후의 실장 개소에 가산하도록 해도 된다. 이렇게 함으로써, 측정 변동이나 돌발 어긋남에 의한 이상 데이터의 영향을 최소한으로 할 수 있다.
다음에, 본 발명의 제2 실시 형태의 실장 장치(100)에 대하여 설명한다. 도 6은 실장 장치(100)의 개략 측면도이다. 실장 장치(1)에서 사용한 부호는, 실장 장치(100)에서 유용한다. 실장 장치(1)는 기준 마크(60)를 보유 지지 스테이지(20)에 설치하였지만, 실장 장치(100)에서는, 기준 마크(61)를 본딩 헤드(10)에 설치된 브래킷(11)의 선단에 설치하고 있다.
이와 같은 실장 장치(100)를 사용하여, 웨이퍼(2)에 칩 부품(4)을 적층 실장하는 실장 방법에 대하여 설명한다. 제1 실시 형태에서는, 2시야 카메라(30)의 하측 시야(32)에 의해, 기준 마크(60)를 화상 인식하였지만, 제2 실시 형태에서는 상측 시야(31)에 의해 기준 마크(61)를 화상 인식한다. 이것에 수반하여, 제1 실시 형태의 스텝 ST03, ST12가, 다음에 나타내는 바와 같이 변경된다. 다른 스텝은 제1 실시 형태와 마찬가지로 된다.
스텝 ST03은, 「2시야 카메라(30)를 본딩 헤드(10)와 보유 지지 스테이지(20) 사이에 삽입한다. 2시야 카메라(30)의 상측 시야(31)에 기준 마크(61)가 들어오도록, 2시야 카메라(30)를 이동시킨다. 상측 시야(31)에 의해 화상 인식하여 얻어진 실장 전 기준 마크의 위치 정보를 초기의 위치 정보 P0으로서 제어부(50)에 기억한다(스텝 ST03a)」로 변경한다.
스텝 ST12는, 「2시야 카메라(30)를 스텝 ST03과 동일한 장소로 이동한다. 2시야 카메라(30)의 하우징(33)은 실장 작업에 의해 분위기 온도가 상승함으로써 열팽창되어 있기 때문에, 상측 시야(31)에 의해 화상 인식되는 기준 마크(61)의 위치는, 스텝 ST03a에서 인식한 위치로부터 어긋난 위치에서 인식된다. 제어부(50)는 기준 마크(61)의 위치를 열팽창 후의 기준 위치 정보 P1로서 기억하고, 스텝 ST03a에서 기억한 초기의 실장 전 기준 마크의 위치 정보 P0과의 차를 계산하여, 위치 어긋남 데이터 P2로서 기억한다(스텝 ST12a)」로 변경한다.
이와 같은 변경에 의해, 제2 실시 형태는 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있다.
본 실시 형태에서는, 2시야에 인식 수단을 구비한 일체형의 하우징으로 구성된 2시야 카메라(30)로 하고 있지만, 웨이퍼(2)측을 인식하는 하측 시야(32)와 칩 부품(4)측을 인식하는 상측 시야(31)를 각각 분리시킨 구성의 경우에도, 하측 시야(32)에 의해 실장 후 정밀도를 측정할 수 있으므로, 하측 시야(32)를 고정하는 하우징이 열팽창에 의해 변형된 경우라도 보유 지지 스테이지(20)측의 기준 마크(60)를 인식함으로써, 열팽창에 의한 광축의 변화량을 구할 수 있으므로, 마찬가지의 효과를 발휘할 수 있다.
웨이퍼(2)측을 인식하는 하측 시야(32)와 칩 부품(4)측을 인식하는 상측 시야(31)를 일체형의 하우징으로 구성한 2시야 카메라(30)이면, 웨이퍼(2)와 칩 부품(4)의 각각의 위치 정렬 마크(3a, 5a, 5b)를 동기하여 인식할 수 있으므로, 고속으로 고정밀도의 실장이 가능해진다.
또한 실장 후의 정밀도를 측정하기 위한 기준 마크(60)는, 위치 정렬 마크(3a, 5a, 5b) 이외에 적층되는 칩 부품(4)의 상하에서 동일한 배열 개소의 관통 전극의 헤드 꼭대기부를 사용해도 된다. 이렇게 하면, 전기 신호를 전달하는 전극끼리의 위치 정렬 정밀도를 고정밀도로 측정할 수 있으므로 보다 고품질의 접합을 행할 수 있다.
1 : 실장 장치
2 : 웨이퍼
2a : 실장 개소
2b : 실장 개소
2c : 실장 개소
3a : 위치 정렬 마크
3b : 위치 정렬 마크
3c : 위치 정렬 마크
4 : 칩 부품(반도체 칩)
5a : 위치 정렬 마크
5b : 위치 정렬 마크
10 : 본딩 헤드
11 : 브래킷
20 : 보유 지지 스테이지
25 : 반송 수단
26 : 칩 슬라이더
30 : 2시야 카메라
31 : 상측 시야
32 : 하측 시야
33 : 하우징
35 : 온도 센서
50 : 제어부
60 : 기준 마크
61 : 기준 마크
72a : 최하층 위치 정렬 데이터
72b : 최하층 위치 정렬 데이터
72c : 최하층 위치 정렬 데이터
73a : 상층 위치 정렬 데이터
73b : 상층 위치 정렬 데이터
73c : 상층 위치 정렬 데이터

Claims (5)

  1. 반도체 소자 등의 피접합물을 상하 방향으로 순차적으로 적층하여 접합해 가는 3차원 실장에 사용되는 실장 장치이며,
    최하층에 대응하는 피접합물을 보유 지지하는 보유 지지 스테이지와,
    최하층에 순차적으로 적층해 가는 피접합물을 보유 지지하는 본딩 헤드와,
    하층의 피접합물에 붙은 위치 정렬 마크를 인식하는 하층용 인식 수단과,
    상층의 피접합부에 붙은 위치 정렬 마크를 인식하는 상층용 인식 수단을 구비하고,
    상기 하층용 인식 수단이 최하층에 순차적으로 적층된 피접합물의 실장 후의 위치 정렬 정밀도를 측정하는 기능과, 상기 보유 지지 스테이지에 설치된 기준 마크를 화상 인식하고, 기준 마크의 화상 인식 결과로부터 하층용 인식 수단의 위치 어긋남을 측정하고, 피접합물을 순차적으로 적층하는 위치를 보정하는 기능을 갖는 제어부를 구비한, 실장 장치.
  2. 제1항에 있어서,
    하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라를 구비한, 실장 장치.
  3. 제2항에 있어서,
    상기 2시야 카메라의 내부에 주위 온도를 측정하는 온도 센서를 구비한, 실장 장치.
  4. 반도체 소자 등의 피접합물을 상하 방향으로 순차적으로 적층하여 접합해 가는 3차원 실장에 사용되는 실장 장치에 있어서의 실장 방법이며,
    최하층에 대응하는 피접합물을 보유 지지하는 보유 지지 스테이지와,
    최하층에 순차적으로 적층해 가는 피접합물을 보유 지지하는 본딩 헤드와,
    하층의 피접합물에 붙은 위치 정렬 마크를 인식하는 하층용 인식 수단과,
    상층의 피접합부에 붙은 위치 정렬 마크를 인식하는 상층용 인식 수단을 구비한 실장 장치에 있어서,
    피접합물을 순차적으로 적층하는 작업에 앞서, 보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 기준 마크의 화상 인식 정보를 실장 전 기준 마크의 위치 정보로서 기억하는 공정과,
    보유 지지 스테이지에 보유 지지된 최하층에 대응하는 피접합물의 위치 정렬 마크 및 피접합물의 상층에 적층되는 피접합물의 상층측에 행해진 위치 정렬 마크를 하층용 인식 수단에 의해 화상 인식하여 하층의 위치 정렬 데이터로서 기억하는 공정과,
    본딩 헤드에 보유 지지된 피접합물의 위치 정렬 마크를, 상층용 인식 수단에 의해 화상 인식하여 상층 위치 정렬 데이터로서 기억하는 공정과,
    하층의 위치 정렬 데이터와 상층의 위치 정렬 데이터에 기초하여, 보유 지지 스테이지 혹은 본딩 헤드를 위치 정렬한 후, 피접합물끼리를 접합하는 공정과,
    적층 실장 후에, 상기 하층의 위치 정렬 데이터와 적층 실장된 피접합물의 상층부의 위치 정렬 마크로부터 실장 후의 위치 어긋남을 측정하는 공정과,
    보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 실장 중 기준 마크 데이터로서 기억하는 공정과,
    실장 전 기준 마크 데이터와 실장 중 기준 마크 데이터로부터 하층용 인식 수단의 연신을 측정하여 위치 어긋남 데이터로서 기억하는 공정과,
    본딩 헤드에 보유 지지된, 다음에 적층되는 피접합물의 위치 정렬 마크를 상층용 인식 수단에 의해 화상 인식하고, 화상 인식된 데이터에 상기 위치 어긋남 데이터의 보정을 가하여 상층 보정 위치 정렬 데이터로서 기억하는 공정을 포함하고,
    상기 실장 중 기준 마크 데이터를 기억하는 공정과, 상기 상층 보정 위치 정렬 데이터를 기억하는 공정과, 상기 피접합물의 상층에 피접합물을 접합하는 공정을 반복하는, 실장 방법.
  5. 제4항에 있어서,
    하층용 인식 수단과 상층용 인식 수단을 일체형의 하우징으로 구성한 2시야 카메라의 내부에 설치된 온도 센서의 데이터로부터, 보유 지지 스테이지에 설치된 기준 마크를 하층용 인식 수단에 의해 화상 인식하고, 실장 중 기준 마크 데이터로서 기억하는 공정을 실시하지 않고, 전회의 실장 중 기준 마크 데이터를 사용하여, 하층용 인식 수단의 수평 방향의 연신을 측정하여 위치 어긋남 데이터로서 기억하는 공정을 갖는, 실장 방법.
KR1020187027599A 2016-03-31 2017-03-21 실장 장치 및 실장 방법 KR102319865B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016071875A JP6478939B2 (ja) 2016-03-31 2016-03-31 実装装置および実装方法
JPJP-P-2016-071875 2016-03-31
PCT/JP2017/011110 WO2017169953A1 (ja) 2016-03-31 2017-03-21 実装装置および実装方法

Publications (2)

Publication Number Publication Date
KR20180126487A true KR20180126487A (ko) 2018-11-27
KR102319865B1 KR102319865B1 (ko) 2021-10-29

Family

ID=59964382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027599A KR102319865B1 (ko) 2016-03-31 2017-03-21 실장 장치 및 실장 방법

Country Status (4)

Country Link
JP (1) JP6478939B2 (ko)
KR (1) KR102319865B1 (ko)
CN (1) CN109314065B (ko)
WO (1) WO2017169953A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6644115B2 (ja) * 2018-07-23 2020-02-12 アスリートＦａ株式会社 実装装置及び実装方法
US11456259B2 (en) 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
KR20220008514A (ko) 2020-07-14 2022-01-21 삼성전자주식회사 웨이퍼 본딩 장치 및 웨이퍼 본딩 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022949A (ja) * 2002-06-19 2004-01-22 Toray Eng Co Ltd 実装装置および実装方法
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP2014017471A (ja) 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法
JP2015111613A (ja) * 2013-12-06 2015-06-18 株式会社リコー 物品移送装置、電子部品実装装置、物品移送方法、電子部品実装方法及び電子部品実装体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295529B2 (ja) * 1994-05-06 2002-06-24 松下電器産業株式会社 Ｉｃ部品実装方法及び装置
JP3963520B2 (ja) * 1997-04-07 2007-08-22 松下電器産業株式会社 基板マーク検出方法
JP2008192861A (ja) * 2007-02-06 2008-08-21 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
JP5059686B2 (ja) * 2008-05-22 2012-10-24 Ｊｕｋｉ株式会社 表面実装装置
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP5779386B2 (ja) * 2011-04-19 2015-09-16 富士機械製造株式会社 電気部品装着機
JP5696076B2 (ja) * 2012-03-21 2015-04-08 株式会社東芝 半導体装置の検査装置及び半導体装置の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022949A (ja) * 2002-06-19 2004-01-22 Toray Eng Co Ltd 実装装置および実装方法
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP2014017471A (ja) 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法
JP2015111613A (ja) * 2013-12-06 2015-06-18 株式会社リコー 物品移送装置、電子部品実装装置、物品移送方法、電子部品実装方法及び電子部品実装体

Also Published As

Publication number Publication date
JP2017183628A (ja) 2017-10-05
CN109314065A (zh) 2019-02-05
JP6478939B2 (ja) 2019-03-06
WO2017169953A1 (ja) 2017-10-05
KR102319865B1 (ko) 2021-10-29
CN109314065B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
JP4111160B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP5344145B2 (ja) ボンディング装置における電子部品と基板の位置合わせ方法
US8339445B2 (en) Component placing apparatus
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
KR20180126487A (ko) 실장 장치 및 실장 방법
CN103887192A (zh) 用于在衬底上安装半导体芯片的热压结合方法及装置
US20090252400A1 (en) Method for mounting electronic component
WO2015023232A1 (en) Apparatus And Method For Bonding A Plurality Of Semiconductor Chips Onto A Substrate
TWI775198B (zh) 半導體裝置的製造裝置以及半導體裝置的製造方法
KR101667488B1 (ko) 반도체 소자 이송장치 및 반도체 소자 이송방법
CN111066130B (zh) 相对于第二物体来定位第一物体的装置和方法
JP5986741B2 (ja) 部品搭載方法及び装置及びプログラム
JP2001308148A (ja) 位置合わせ装置及び位置合わせ方法
KR102616981B1 (ko) 본딩 장치 및 본딩 헤드의 이동량 보정 방법
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
KR100672227B1 (ko) 본딩 장치
US20180174871A1 (en) Bonding apparatus
KR101138620B1 (ko) 얼라인용 비전 장치 및 이를 셋팅하는 방법
JP7307323B2 (ja) ボンディング装置
JP5181383B2 (ja) ボンディング装置
JP2000269242A (ja) チップボンディング装置及びそれにおけるキャリブレーション方法
JP4100648B2 (ja) チップボンディング装置及びそれにおけるキャリブレーション方法
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
KR102350557B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP4222242B2 (ja) 電子部品搭載装置および電子部品搭載方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant