JP2017183457A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2017183457A
JP2017183457A JP2016067398A JP2016067398A JP2017183457A JP 2017183457 A JP2017183457 A JP 2017183457A JP 2016067398 A JP2016067398 A JP 2016067398A JP 2016067398 A JP2016067398 A JP 2016067398A JP 2017183457 A JP2017183457 A JP 2017183457A
Authority
JP
Japan
Prior art keywords
temporary
semiconductor chip
adhesive
semiconductor
temporary arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016067398A
Other languages
English (en)
Other versions
JP6688543B2 (ja
Inventor
昇 朝日
Noboru Asahi
昇 朝日
将次 仁村
Shoji Nimura
将次 仁村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2016067398A priority Critical patent/JP6688543B2/ja
Priority to PCT/JP2017/011088 priority patent/WO2017169944A1/ja
Priority to CN201780032694.9A priority patent/CN109155304B/zh
Priority to KR1020187027597A priority patent/KR102196325B1/ko
Publication of JP2017183457A publication Critical patent/JP2017183457A/ja
Application granted granted Critical
Publication of JP6688543B2 publication Critical patent/JP6688543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

【課題】半導体装置製造における生産性を向上させることを課題とする。【解決手段】仮基板上に配置された半導体チップ５４の第１主面に形成された電極パッド５５に新たな半導体チップ４の第２主面に形成されたバンプ５を対向させ、第１の接着剤７を介して仮配置した仮配置体８を複数得た後、仮配置体８における半導体チップ４と、半導体チップ５４との位置ズレを検査し、位置ズレが所定の範囲である仮配置体８を選択仮配置体として特定する。一部の選択仮配置体を仮基板より分離し、仮基板上に残っている選択仮配置体に重ね、第２の接着剤を介して仮配置した多段仮配置体を得た後、多段仮配置体における各半導体チップを一括して、加熱、加圧して半導体チップ間のバンプと電極パッドとを電気的に接続するとともに、半導体チップ間の第１及び第２の接着剤を硬化させる接続工程、とを備えた構成とした。【選択図】図１

Description

本発明は、生産性を向上させた半導体装置の製造方法及び半導体装置の製造装置に関するものである。
近年、半導体チップを直接基板に実装する技術や半導体チップ同士を積層させて実装密度を高める技術の開発が進んでいる。
特許文献１には、複数の半導体チップを仮圧着して積層した後、一括して本圧着するようにして、半導体チップが高温に曝される回数を少なくした構成が記載されている。
特許文献１：特開２０１２−２２２０３８号公報
しかしながら、特許文献１記載のものは、仮圧着時に位置ズレの問題が発生していたとしてもそのまま本圧着工程に進むため、歩留まりが悪く生産性が低下するという問題があった。
本発明は、上記問題点を解決して、半導体装置製造における生産性を向上させることを課題とする。
上記課題を解決するために本発明は、半導体チップを多段に積層して半導体装置を製造する半導体装置の製造方法であって、
各半導体チップの第１主面には電極パッドが形成され第２主面にはバンプが形成されており、
（Ａ）第１主面を上にして、複数の半導体チップを仮基板上に配置する配置工程、と
（Ｂ）新たな半導体チップの第２主面に形成されたバンプと、前記仮基板上に配置された半導体チップの第１主面に形成された電極パッドとを対向させ、第１の接着剤を介して仮配置した仮配置体を複数得る仮配置工程、と
（Ｃ）前記仮配置体における新たな半導体チップのバンプと、当該バンプと対向する前記電極パッドとの位置ズレを検査し、前記位置ズレが所定の範囲である新たな半導体チップを有する仮配置体を選択仮配置体として特定する検査工程、と
（Ｄ）一部の前記選択仮配置体を前記仮基板より分離し、この分離した選択仮配置体の最下層の半導体チップの第２主面に形成されたバンプと前記仮基板上の選択仮配置体における最上層の半導体チップの第１主面に形成された電極パッドとを対向させ、第２の接着剤を介して仮配置した多段仮配置体を得る多段仮配置工程、と
（Ｅ）前記多段仮配置体における各半導体チップを一括して、加熱、加圧して半導体チップ間のバンプと電極パッドとを電気的に接続するとともに、半導体チップ間の前記第１の接着剤及び前記第２の接着剤を硬化させる接続工程、と
を備えたことを特徴とする半導体装置の製造方法を提供するものである。
この構成により、位置ズレのない半導体チップを積層することができ、半導体装置製造における生産性を向上させることができる。
前記検査工程（Ｃ）と前記多段仮配置工程（Ｄ）との間に、（Ｃ１）前記位置ズレが所定の範囲にない新たな半導体チップがあれば、当該新たな半導体チップを移動させて位置修正し、当該仮配置体を選択仮配置体として認定する位置修正工程を備えるようにしてもよい。
この構成より、位置ズレをなくして半導体チップ同士を接続することができ、半導体装置製造における生産性を向上させることができる。
前記第１の接着剤は熱硬化性の非導電性接着フィルムであり、前記位置修正工程（Ｃ１）においては、前記第１の接着剤が軟化する温度に加熱して、前記位置ズレが所定の範囲にない新たな半導体チップを移動させるようにしてもよい。
この構成により、容易に半導体チップの位置を修正することができる。
また、上記課題を解決するために本発明は、複数の半導体チップを積層して、上層の半導体チップの第２主面に形成されたバンプと、下層の半導体チップの第１主面に形成された電極パッドとを電気的に接続する半導体装置の製造装置であって、半導体チップを吸着して仮基板上に配置された半導体チップに仮配置する吸着ノズルと、半導体チップ同士を透過させて透視画像を撮像する撮像装置と、前記半導体チップ同士を加熱、加圧して前記バンプと対向する前記電極パッドとを電気的に接続するとともに、半導体チップ間の接着剤を硬化させる圧着ヘッドと、前記吸着ノズル、前記撮像装置、及び前記圧着ヘッドを制御する制御部と、を備え、前記制御部は、前記吸着ノズルを制御して、第１の接着剤を介して前記バンプと前記電極パッドとを対向させて仮配置体を形成する仮配置処理部と、前記撮像装置が撮像した画像に基づいて、前記仮配置体における各半導体チップ間の位置ズレを検査し、前記位置ズレが所定の範囲にある半導体チップを有する仮配置体を選択仮配置体として特定する検査処理部と、前記吸着ノズルを制御して、一部の前記選択仮配置体を前記仮基板上の選択仮配置体に第２の接着剤を介して積層して多段仮配置体を形成する多段仮配置処理部と、前記圧着ヘッドを制御して、前記多段仮配置体における前記バンプと前記電極パッドとを電気的に接続するとともに前記第１の接着剤及び前記第２の接着剤を硬化させる接続処理部と、を有したことを特徴とする半導体装置の製造装置を提供するものである。
この構成により、位置ズレのない半導体チップを積層することができ、半導体装置製造における生産性を向上させることができる。
本発明の半導体装置の製造方法及び半導体装置の製造装置により、位置ズレのない半導体チップを積層することができ、半導体装置製造における生産性を向上させることができる。
本発明の実施例１における半導体チップの仮配置工程を説明する図である。 本発明の実施例１における検査工程を説明する図である。 本発明の実施例１における多段仮配置工程を説明する図である。 本発明の実施例１における接続工程を説明する図である。 本発明の実施例１における半導体装置の製造装置を説明する図である。 本発明における接着剤の温度−粘度特性を説明する図である。 本発明の実施例２における位置修正工程を説明する図である。 ピラーバンプの構成を説明する図である。
本発明の実施例１について、図１〜図６、図８を参照しながら説明する。図１は、本発明の実施例１における半導体チップの仮配置工程を説明する図である。図２は、本発明の実施例１における検査工程を説明する図である。図３は、本発明の実施例１における多段仮配置工程を説明する図である。図４は、本発明の実施例１における接続工程を説明する図である。図５は、本発明の実施例１における半導体装置の製造装置を説明する図である。図６は、本発明における接着剤の温度−粘度特性を説明する図である。図８は、ピラーバンプの構成を説明する図である。
（ベースとなる半導体チップの準備）
図１に示すように、複数の半導体チップ５４をその第２主面を下にして、仮基板の上に配置しておく。仮基板は、後工程で半導体チップ５４が分離しやすい表面状態のものであればよく、適宜、工程の都合により選択できる。例えば、シリコン基板やガラエポ基板を用いてもよいし、板材やステージに離型紙を貼りつけたものでもよいし、吸着機能のあるステージを用いてもよい。半導体チップ５４は、小片のシリコンからなる半導体チップであり、その第２主面には少なくとも先端がはんだからなるバンプ５５が形成されている。実施例１においては、Ｓｎ−Ａｇからなるはんだが用いられている。なお、図１〜図４におけるバンプ５は丸く描いているが、好ましくは、銅ピラー５Ｐの先端にはんだ５Ｓが形成されているものであり、その構成を図８に示す。半導体チップ５４の第２主面におけるバンプ５５から反対面の第１主面まで図示しない貫通電極が設けられ、この貫通電極の第１主面側には電極パッド５６が設けられており、これによって、第１主面の電極パッド５６は、貫通電極を介して第２主面のバンプ５５に電気的に接続されている。また、電極パッド５６の位置とバンプ５５の位置とはＺ方向に異なっているのみであって、Ｘ、Ｙの位置座標は同一である。
（半導体装置の製造装置）
本発明の実施例１における半導体装置の製造装置３０について、図５を参照して説明する。半導体装置の製造装置３０は、制御部２０、Ｘ線センサからなる撮像装置１１、Ｘ線源１２、モニタＴＶ１４、移動手段１５、吸着ノズル１６、及び圧着ヘッド１３を含んでいる。制御部２０は、検査処理部２１、仮配置処理部２２、多段仮配置処理部２３、及び接続処理部２４を備えている。移動手段１５は、吸着ノズル１６を有して、この吸着ノズル１６をＸ、Ｙ、Ｚ方向に移動可能に構成されるとともに、内部にヒータを含んでいて加熱することが可能となっている。また、圧着ヘッド１３もＸ，Ｙ、Ｚ方向に移動可能に構成されているとともに、ヒータにより加熱することができる。
Ｘ線源１２で発生させたＸ線を積層された半導体チップに入射させ、透過したＸ線を撮像装置１１で撮像して、バンプと電極パッドとの透視画像を得る。撮像された透視画像は、制御部２０における検査処理部２１に入力され、画像処理を実施することにより、半導体チップ５４の電極パッド５６の位置、及び半導体チップ４のバンプ５の位置（図１、図２参照）を計測し、半導体チップ５４と半導体チップ４との位置ズレを認識して、この位置ズレが予め定めた所定の範囲であるか否かを判断する。また、撮像装置１１が撮像した透視画像は、モニタＴＶ１４でモニタすることができる。
仮配置処理部２２は、後述する仮配置工程を制御する。すなわち、移動手段１５と吸着ノズル１６を制御して、半導体チップ４を容器等から取り出し、半導体チップ５４の電極パッド５６に半導体チップ４のバンプ５を対向させるように位置合わせして図１のように仮配置する。
多段仮配置処理部２３は、後述する多段仮配置工程を制御し、位置ズレが所定の範囲である半導体チップ４を有する仮配置体８のうち、一部の仮配置体８を吸着ノズル１６で吸着して仮基板上から分離し、仮基板上に残っている位置ズレが所定の範囲である半導体チップ８を有する別の仮配置体８に第２の接着剤１０７を介して積層し多段仮配置体１０８を形成する。
接続処理部２４は、後述する接続工程を制御する。すなわち、圧着ヘッド１３を駆動制御して、仮配置体８を加圧して半導体チップ４のバンプ５と半導体チップ５４の電極パッド５６とを電気的に接続するとともに、第１の接着剤７及び第２の接着剤１０７を硬化温度に加熱して硬化させる。
実施例１における半導体装置の製造方法は、仮配置工程、検査工程、多段仮配置工程、接続工程の順に行われる。
（仮配置工程）
最初に、仮配置工程について説明する。図１に示すように仮配置工程では、第１の接着剤７を介して、半導体チップ４のバンプ５と半導体チップ５４の電極パッド５６とを対向させるように位置決めして仮配置する。半導体チップ４も半導体チップ５４と同様の構成であり、第２主面のバンプ５から反対面の第１主面まで図示しない貫通電極が設けられ、この貫通電極の第１主面側には電極パッド６が設けられており、これによって、第１主面の電極パッド６は、貫通電極を介して第２主面のバンプ５に電気的に接続されている。また、電極パッド６の位置とバンプ５の位置とはＺ方向に異なっているのみであって、Ｘ、Ｙの位置座標は同一である。第１の接着剤７は、熱硬化性の非導電性接着フィルム（ＮＣＦ）であり、予め半導体チップ４の第２主面にバンプ５を内包するようにラミネートされている。仮配置工程では、半導体チップ４が加熱、加圧して半導体チップ５４に仮配置されるが、半導体チップ５４の電極パッド５６に半導体チップ４のバンプ５が接触しないように間隙を有して仮配置される。半導体チップ４のバンプ５の先端から半導体チップ５４の電極パッド５６の表面までの間隙は１〜５μｍが好ましく、より好ましくは１〜３μｍである。
この値は、実験的に求めた値であり、これより間隙を狭くしたりバンプ５と電極パッド５６とを接触させたりすると、後述する接続工程で両者を接続したときに、バンプ５−電極パッド５６間に第１の接着剤７が残留する可能性があることがわかっている。また、この値より間隙を広くすると、接続工程で半導体チップ４を加圧したときに、半導体チップ４が滑って位置ズレが発生する可能性があり、品質に重大な問題となる。
第１の接着剤７は、図６に示すように、その温度に応じて粘度が変動する。具体的には、熱硬化性の非導電性接着フィルム（ＮＣＦ）である第１の接着剤７は、その特性から定まる基準温度Ｔｓ未満の温度域においては硬化することなく、可逆的に温度上昇に伴って粘度が低くなる性質、つまり軟化する性質を示し、また、温度を低下させると粘度が高くなる性質を示す。一方、基準温度Ｔｓ以上の温度域においては硬化し、不可逆的に温度上昇に伴って粘度が高くなる性質を示す。つまり、基準温度Ｔｓ以上に一旦加熱すると温度が低下しても粘度が低下することはなく硬化状態となる。
そのため、仮配置工程においては、第１の接着剤７を基準温度Ｔｓ未満の温度であり軟化する温度に加熱して半導体チップ４を仮配置する。その後放置することにより、第１の接着剤７の温度が下がって粘度が高くなり半導体チップ４が位置ズレすることを防止できる。
仮配置工程では、複数の半導体チップ４を半導体チップ５４上に第１の接着剤７を介して仮配置して複数の仮配置体８を形成する。具体的には、移動手段１５により吸着ノズル１６を移動させて容器等に収納されている半導体チップ４の第１主面を吸着する。その後、吸着ノズル１６を半導体チップ５４の上方に移動させ、半導体チップ５４の電極パッド５６と吸着ノズル１６で吸着している半導体チップ４のバンプ５とを対向させた後、吸着ノズル１６を半導体チップ５４の電極パッド５６に近づけて加熱、加圧して半導体チップ５４上に仮配置する。ここで、前述したように、半導体チップ４のバンプ５と半導体チップ５４の電極パッド５６との間隙は前述した範囲内に止めておく。また、半導体チップ４を積層する前の半導体チップ５４の電極パッド５６の位置を予めＣＣＤカメラ等の撮像装置で撮像して位置を計測して記憶しておくと正確に積層することができる。
（検査工程）
複数の仮配置体８を形成したら、次は、検査工程を実施する。図２を参照しながら、検査工程を説明する。検査工程では、半導体チップ５４の電極パッド５６と半導体チップ４の電極パッド６との位置ズレを検査し、位置ズレが所定の範囲にある半導体チップ４を有する仮配置体８を選択仮配置体として特定する。具体的には、撮像装置１１がＸ線源１２からのＸ線を撮像することにより、半導体チップ４のバンプ５と半導体チップ５４の電極パッド５６との透視画像を撮像する。撮像画像は、検査処理部２１に入力される。検査処理部２１は、撮像画像から半導体チップ５４の電極パッド５６の位置と、半導体チップ４のバンプ５の位置とから、各仮配置体８における半導体チップ４の位置ズレを算出する。そして算出した位置ズレが予め定めた所定の範囲であるか否かを判断し、所定の範囲にある半導体チップ４を有する仮配置体８を選択仮配置体として特定する。
なお、実施例１においては、Ｘ線センサからなる撮像装置１１とＸ線源１２とを用いて、半導体チップ５４の電極パッド５６と半導体チップ４のバンプ５の透視画像を撮像するように構成したが、必ずしもこれに限定されず、装置構成の都合により適宜、選択することができる。例えば、仮基板にシリコン基板を用いた場合に撮像装置として赤外線センサを設けて、赤外線源からの赤外線を仮配置体８に透過させて、半導体チップ５４の電極パッド５６と半導体チップ４のバンプ５の透視画像を撮像するようにしてもよいし、ＣＣＤカメラやＣＭＯＳセンサ等を用いて、半導体チップ４を積層する前の半導体チップ５４の電極パッド５６の位置を計測、記憶しておいて、半導体チップ４を積層した後、当該半導体チップ４の電極パッド６をＣＣＤカメラやＣＭＯＳセンサ等で撮像し、両者の位置ズレを検査するようにしてもよい。
（多段仮配置工程）
図３を参照しながら、多段仮配置工程を説明する。前述した検査工程で特定した選択仮配置体のうち、一部の選択仮配置体を吸着ノズル１６で吸着して仮基板上から分離し、仮基板上に残っている別の選択仮置体に第２の接着剤１０７を介して積層し多段仮配置体１０８を形成する。具体的には、吸着ノズル１６で一部の選択仮配置体における半導体チップ４の第１主面を吸着保持して選択仮配置体を仮基板から分離し、仮基板上に残っている別の選択仮配置体の半導体チップ４の第１主面に第２の接着剤１０７を介して積層して多段仮配置体１０８を形成する。その際、吸着ノズル１６で吸着している選択仮配置体の最下層の半導体チップ５４のバンプ５５と仮基板上に残っている選択仮配置体の最上層の半導体チップ４の電極パッド６とを対向させるように積層する。第２の接着剤１０７は、積層の前に、図示しない塗布ノズルで液状の熱硬化性接着剤を吸着・分離した選択仮配置体の半導体チップ５４の第２主面、又は仮基板上に残っている選択仮配置体の半導体チップ４の第1主面に塗布する。
なお、実施例１においては、第２の接着剤１０７を液状の接着剤としたが、必ずしもこれに限定されず、適宜、選択することができる。例えば、第１の接着剤７と同様の熱硬化性の非導電性接着フィルム（ＮＣＦ）としてもよい。
なお、多段仮配置体１０８を形成した後、各選択仮配置体同士の位置ズレを検査するようにしてもよい。これにより、選択仮配置体同士の位置ズレを防いで多段仮配置体１０８を形成することができる。具体的には、前述した検査工程と同様に、撮像装置１１がＸ線源１２からのＸ線を撮像することにより、上層の選択仮配置体におけるバンプ５と下層の選択仮配置体における電極パッド５６との透視画像を撮像する。撮像画像は、検査処理部２１に入力される。検査処理部２１は、撮像画像から上層の選択仮配置体におけるバンプ５と下層の選択仮配置体における電極パッド５６とから、各選択仮配置体における位置ズレを算出する。そして算出した位置ズレが予め定めた所定の範囲であるか否かを判断する。
（接続工程）
図４を参照しながら、接続工程を説明する。接続工程では、仮基板上の位置ズレが所定の範囲である多段仮配置体１０８における最上層の半導体チップ４を加圧して、各層のバンプを対向する電極パッドに接触させて電気的に接続するとともに、第１の接着剤７及び第２の接着剤１０７を基準温度Ｔｓ以上に加熱して硬化させる。具体的には、圧着ヘッド１３を各多段仮配置体１０８の上方まで移動させ、次に圧着ヘッド１３を多段仮配置体１０８に近づけ、最上層の半導体チップ４を加熱、加圧することにより行うことができる。
この接続工程は、１０秒程度の時間を要するので、複数の多段仮配置体１０８を含む面積を有する圧着ヘッドを用いて、複数の多段仮配置体１０８を同時に加熱、加圧するようにしてもよい。
なお、仮配置工程、及び検査工程を繰り返すことにより、半導体チップ４を多段に積層した仮配置体を製造することができる。この場合、多段仮配置工程では、吸着ノズル１６で多段の仮配置体を吸着保持し、別の仮配置体に積層させる。
なお、検査工程の後に、位置ズレが所定の範囲にない半導体チップ４を吸着ノズル１６で吸着して仮配置体８から分離し、この仮配置体８をリペアするように構成してもよい。半導体チップ４を仮配置体８から分離する場合は、第１の接着剤７を基準温度Ｔｓ未満の温度であり軟化する温度に加熱して粘度を低下させると容易に分離できる。
このように、実施例１においては、半導体チップを多段に積層して半導体装置を製造する半導体装置の製造方法であって、
各半導体チップの第１主面には電極パッドが形成され第２主面にはバンプが形成されており、
（Ａ）第１主面を上にして、複数の半導体チップを仮基板上に配置する配置工程、と
（Ｂ）新たな半導体チップの第２主面に形成されたバンプと、前記仮基板上に配置された半導体チップの第１主面に形成された電極パッドとを対向させ、第１の接着剤を介して仮配置した仮配置体を複数得る仮配置工程、と
（Ｃ）前記仮配置体における新たな半導体チップのバンプと、当該バンプと対向する前記電極パッドとの位置ズレを検査し、前記位置ズレが所定の範囲である新たな半導体チップを有する仮配置体を選択仮配置体として特定する検査工程、と
（Ｄ）一部の前記選択仮配置体を前記仮基板より分離し、この分離した選択仮配置体の最下層の半導体チップの第２主面に形成されたバンプと前記仮基板上の選択仮配置体における最上層の半導体チップの第１主面に形成された電極パッドとを対向させ、第２の接着剤を介して仮配置した多段仮配置体を得る多段仮配置工程、と
（Ｅ）前記多段仮配置体における各半導体チップを一括して、加熱、加圧して半導体チップ間のバンプと電極パッドとを電気的に接続するとともに、半導体チップ間の前記第１の接着剤及び前記第２の接着剤を硬化させる接続工程、と
を備えたことを特徴とする半導体装置の製造方法により、位置ズレのない半導体チップを積層することができ、半導体装置製造における生産性を向上させることができる。
また、複数の半導体チップを積層して、上層の半導体チップの第２主面に形成されたバンプと、下層の半導体チップの第１主面に形成された電極パッドとを電気的に接続する半導体装置の製造装置であって、
半導体チップを吸着して仮基板上に配置された半導体チップに仮配置する吸着ノズルと、
半導体チップ同士を透過させて透視画像を撮像する撮像装置と、
前記半導体チップ同士を加熱、加圧して前記バンプと対向する前記電極パッドとを電気的に接続するとともに、半導体チップ間の接着剤を硬化させる圧着ヘッドと、
前記吸着ノズル、前記撮像装置、及び前記圧着ヘッドを制御する制御部と、を備え、
前記制御部は、
前記吸着ノズルを制御して、第１の接着剤を介して前記バンプと前記電極パッドとを対向させて仮配置体を形成する仮配置処理部と、
前記撮像装置が撮像した画像に基づいて、前記仮配置体における各半導体チップ間の位置ズレを検査し、前記位置ズレが所定の範囲にある半導体チップを有する仮配置体を選択仮配置体として特定する検査処理部と、
前記吸着ノズルを制御して、一部の前記選択仮配置体を前記仮基板上の選択仮配置体に第２の接着剤を介して積層して多段仮配置体を形成する多段仮配置処理部と、
前記圧着ヘッドを制御して、前記多段仮配置体における前記バンプと前記電極パッドとを電気的に接続するとともに前記第１の接着剤及び前記第２の接着剤を硬化させる接続処理部と、を有したことを特徴とする半導体装置の製造装置により、位置ズレのない半導体チップを積層することができ、半導体装置製造における生産性を向上させることができる。
本発明の実施例２は、位置ズレが所定の範囲にない半導体チップ４の位置ズレを解消すべく移動させて位置修正する位置修正工程を加えた点で実施例１に対して異なっている。
実施例２における半導体装置の製造方法は、仮配置工程、検査工程、位置修正工程、多段仮配置工程、接続工程の順に各工程を実施する。このうち、仮配置工程、検査工程、多段仮配置工程、及び接続工程は、実施例１と同じであるので、説明を省略する。また、実施例２における半導体装置の製造装置の構成は、実施例１と同じであるので、説明を省略する。
（位置修正工程）
図７を参照しながら、実施例２における位置修正工程を説明する。前述した実施例１における検査工程で、位置ズレが所定の範囲にない半導体チップ４、すなわち、位置ズレした半導体チップ４が発見されれば、当該半導体チップ４の位置ズレを解消すべく、位置修正工程を実施してその位置を修正する。そして、位置修正した半導体チップ４を有する仮配置体を選択仮配置体として認定する。具体的には、前述した仮配置工程や多段仮配置工程で使用したものと同じ吸着ノズル１６と移動手段１５とを用いて実施する。つまり、吸着ノズル１６で位置ズレした半導体チップ４の第１主面を吸着保持したまま、位置ズレの逆向きに移動手段１５により、Ｘ、Ｙ方向へ移動させる。この位置修正工程では、第１の接着剤７を基準温度Ｔｓ未満の温度であり軟化する温度に加熱して半導体チップ１０４を移動させる。そして、位置修正後、放置することにより、第１の接着剤７の温度が下がって粘度が高くなり半導体チップ４が位置ズレすることを防止できる。
なお、実施例２においては、位置修正工程を、仮配置工程や多段仮配置工程で使用したものと同じ吸着ノズル１６と移動手段１５とを用いて実施するようにしたが、必ずしもこれに限定されず、装置構成の都合により適宜変更できる。例えば、仮配置工程や多段仮配置工程で使用したものとは異なる吸着ノズルや移動手段を別に設けて実施するようにしてもよい。
位置修正工程で位置修正して認定された選択仮配置体も、次の多段仮配置工程での分離又は積層に用いられて多段仮配置体１０８とされる。このとき、積層された多段仮配置体における選択仮配置体の位置ズレがないか検査をしてもよい。仮に位置ズレがあれば、前述の位置修正工程と同様に、この位置ズレを解消すべくＸ、Ｙ方向に上層の選択仮配置体を移動させてもよい。これにより、位置ズレのない多段仮配置体１０８を形成できる。この場合、第２の接着剤１０７を基準温度Ｔｓ未満の温度であり軟化する温度に加熱して半導体チップ１０４を移動させる。
なお、図７におけるバンプは丸く描いているが、バンプとして銅ピラー５Ｐの先端にはんだ５Ｓが形成されているものを用いることが好ましい（図８参照）。
このように、実施例２においては、位置修正工程を実施することにより、位置ズレをなくして半導体チップ同士を接続することができ、半導体装置製造における生産性を向上させることができる。
本発明における半導体装置の製造方法及び半導体装置の製造装置は、半導体チップを積層する分野に広く用いることができる。
４：半導体チップ ５：バンプ ６：電極パッド ７：接着剤 ８：仮配置体１１：撮像装置 １３：圧着ヘッド １４：モニタＴＶ １５：移動手段 １６：吸着ノズル２０：制御部 ２１：検査処理部 ２２：仮配置処理部 ２３：多段仮配置処理部２４：接続処理部 ３０：半導体装置の製造装置５４：半導体チップ ５５：バンプ ５６：電極パッド １０７：接着剤 １０８：多段仮配置体

Claims (4)

  1. 半導体チップを多段に積層して半導体装置を製造する半導体装置の製造方法であって、
    各半導体チップの第１主面には電極パッドが形成され第２主面にはバンプが形成されており、
    （Ａ）第１主面を上にして、複数の半導体チップを仮基板上に配置する配置工程、と
    （Ｂ）新たな半導体チップの第２主面に形成されたバンプと、前記仮基板上に配置された半導体チップの第１主面に形成された電極パッドとを対向させ、第１の接着剤を介して仮配置した仮配置体を複数得る仮配置工程、と
    （Ｃ）前記仮配置体における新たな半導体チップのバンプと、当該バンプと対向する前記電極パッドとの位置ズレを検査し、前記位置ズレが所定の範囲である新たな半導体チップを有する仮配置体を選択仮配置体として特定する検査工程、と
    （Ｄ）一部の前記選択仮配置体を前記仮基板より分離し、この分離した選択仮配置体の最下層の半導体チップの第２主面に形成されたバンプと前記仮基板上の選択仮配置体における最上層の半導体チップの第１主面に形成された電極パッドとを対向させ、第２の接着剤を介して仮配置した多段仮配置体を得る多段仮配置工程、と
    （Ｅ）前記多段仮配置体における各半導体チップを一括して、加熱、加圧して半導体チップ間のバンプと電極パッドとを電気的に接続するとともに、半導体チップ間の前記第１の接着剤及び前記第２の接着剤を硬化させる接続工程、と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記検査工程（Ｃ）と前記多段仮配置工程（Ｄ）との間に、
    （Ｃ１）前記位置ズレが所定の範囲にない新たな半導体チップがあれば、当該新たな半導体チップを移動させて位置修正し、当該仮配置体を選択仮配置体として認定する位置修正工程を備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の接着剤は熱硬化性の非導電性接着フィルムであり、前記位置修正工程（Ｃ１）においては、前記第１の接着剤が軟化する温度に加熱して、前記位置ズレが所定の範囲にない新たな半導体チップを移動させることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 複数の半導体チップを積層して、上層の半導体チップの第２主面に形成されたバンプと、下層の半導体チップの第１主面に形成された電極パッドとを電気的に接続する半導体装置の製造装置であって、
    半導体チップを吸着して仮基板上に配置された半導体チップに仮配置する吸着ノズルと、
    半導体チップ同士を透過させて透視画像を撮像する撮像装置と、
    前記半導体チップ同士を加熱、加圧して前記バンプと対向する前記電極パッドとを電気的に接続するとともに、半導体チップ間の接着剤を硬化させる圧着ヘッドと、
    前記吸着ノズル、前記撮像装置、及び前記圧着ヘッドを制御する制御部と、を備え、
    前記制御部は、
    前記吸着ノズルを制御して、第１の接着剤を介して前記バンプと前記電極パッドとを対向させて仮配置体を形成する仮配置処理部と、
    前記撮像装置が撮像した画像に基づいて、前記仮配置体における各半導体チップ間の位置ズレを検査し、前記位置ズレが所定の範囲にある半導体チップを有する仮配置体を選択仮配置体として特定する検査処理部と、
    前記吸着ノズルを制御して、一部の前記選択仮配置体を前記仮基板上の選択仮配置体に第２の接着剤を介して積層して多段仮配置体を形成する多段仮配置処理部と、
    前記圧着ヘッドを制御して、前記多段仮配置体における前記バンプと前記電極パッドとを電気的に接続するとともに前記第１の接着剤及び前記第２の接着剤を硬化させる接続処理部と、を有したことを特徴とする半導体装置の製造装置。

JP2016067398A 2016-03-30 2016-03-30 半導体装置の製造方法及び半導体装置の製造装置 Active JP6688543B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016067398A JP6688543B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法及び半導体装置の製造装置
PCT/JP2017/011088 WO2017169944A1 (ja) 2016-03-30 2017-03-21 半導体装置の製造方法及び半導体装置の製造装置
CN201780032694.9A CN109155304B (zh) 2016-03-30 2017-03-21 半导体装置的制造方法和半导体装置的制造装置
KR1020187027597A KR102196325B1 (ko) 2016-03-30 2017-03-21 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016067398A JP6688543B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2017183457A true JP2017183457A (ja) 2017-10-05
JP6688543B2 JP6688543B2 (ja) 2020-04-28

Family

ID=59964958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016067398A Active JP6688543B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法及び半導体装置の製造装置

Country Status (4)

Country Link
JP (1) JP6688543B2 (ja)
KR (1) KR102196325B1 (ja)
CN (1) CN109155304B (ja)
WO (1) WO2017169944A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062482A1 (ja) * 2016-09-30 2018-04-05 株式会社新川 半導体装置の製造方法および実装装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013307A (zh) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 一种显示模块故障芯片修复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261264A (ja) * 2005-03-16 2006-09-28 Oki Electric Ind Co Ltd チップの積層方法及びその方法を使用した半導体装置の製造方法
JP2012222038A (ja) * 2011-04-05 2012-11-12 Elpida Memory Inc 半導体装置の製造方法
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2015095499A (ja) * 2013-11-11 2015-05-18 東レ株式会社 半導体装置の製造方法
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2008177215A (ja) * 2007-01-16 2008-07-31 Sharp Corp 基板貼り合わせ方法および基板貼り合わせ装置
TWI482961B (zh) * 2009-11-16 2015-05-01 Rudolph Technologies Inc 接合基板的紅外線檢查
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261264A (ja) * 2005-03-16 2006-09-28 Oki Electric Ind Co Ltd チップの積層方法及びその方法を使用した半導体装置の製造方法
JP2012222038A (ja) * 2011-04-05 2012-11-12 Elpida Memory Inc 半導体装置の製造方法
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2015095499A (ja) * 2013-11-11 2015-05-18 東レ株式会社 半導体装置の製造方法
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062482A1 (ja) * 2016-09-30 2018-04-05 株式会社新川 半導体装置の製造方法および実装装置
JP2018060825A (ja) * 2016-09-30 2018-04-12 株式会社新川 半導体装置の製造方法および実装装置
KR20190051070A (ko) * 2016-09-30 2019-05-14 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
KR102147683B1 (ko) 2016-09-30 2020-08-26 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 실장 장치
US10847434B2 (en) 2016-09-30 2020-11-24 Shinkawa Ltd. Method of manufacturing semiconductor device, and mounting apparatus

Also Published As

Publication number Publication date
WO2017169944A1 (ja) 2017-10-05
CN109155304B (zh) 2021-10-22
JP6688543B2 (ja) 2020-04-28
CN109155304A (zh) 2019-01-04
KR102196325B1 (ko) 2020-12-29
KR20180128412A (ko) 2018-12-03

Similar Documents

Publication Publication Date Title
KR102227444B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR102230921B1 (ko) 반도체 장치의 제조 방법, 및 실장 장치
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
TWI670776B (zh) 半導體裝置的製造方法以及封裝裝置
JP6787613B2 (ja) 実装装置
WO2017169944A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP6608640B2 (ja) 実装構造体の製造方法
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP2020136650A (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
TWI746888B (zh) 封裝裝置
TWI687463B (zh) 聚四氟乙烯片以及晶粒封裝方法
JP6179843B2 (ja) 実装装置及び実装方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
TWI664682B (zh) 晶片之安裝方法
JP4640380B2 (ja) 半導体装置の実装方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP2018137262A (ja) 実装装置および実装方法
JP6536024B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200403

R150 Certificate of patent or registration of utility model

Ref document number: 6688543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250