KR102522328B1 - 본딩 장치 및 본딩 방법 - Google Patents

본딩 장치 및 본딩 방법 Download PDF

Info

Publication number
KR102522328B1
KR102522328B1 KR1020217020046A KR20217020046A KR102522328B1 KR 102522328 B1 KR102522328 B1 KR 102522328B1 KR 1020217020046 A KR1020217020046 A KR 1020217020046A KR 20217020046 A KR20217020046 A KR 20217020046A KR 102522328 B1 KR102522328 B1 KR 102522328B1
Authority
KR
South Korea
Prior art keywords
bonding
bonded
stage
semiconductor chip
base member
Prior art date
Application number
KR1020217020046A
Other languages
English (en)
Other versions
KR20220093038A (ko
Inventor
히데하루 니헤이
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20220093038A publication Critical patent/KR20220093038A/ko
Application granted granted Critical
Publication of KR102522328B1 publication Critical patent/KR102522328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H01L2224/7517—Means for applying a preform, e.g. laminator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8318—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Abstract

반도체 칩의 위치를 검출하고, 검출한 각 위치를 위치 데이터베이스(56)에 격납하는 위치 검출부(55)와, 보정 후의 본딩 위치를 출력하는 위치 보정부(57)와, 위치 보정부(57)로부터 입력된 보정 후의 본딩 위치에 기초하여 반도체 칩의 본딩을 행하는 본딩 제어부(58)를 갖추고, 위치 보정부(57)는 각 단의 반도체 칩 사이의 위치 어긋남량과, 누적 위치 어긋남량을 산출하고, 누적 위치 어긋남량이 소정의 역치 이상인 경우에는, 반도체 칩의 위치를 누적 위치 어긋남량만큼 보정하여 보정 후의 본딩 위치로서 출력하고, 본딩 제어부(58)는 위치 보정부로부터 입력된 보정 후의 본딩 위치에 다음 단의 반도체 칩의 본딩을 행한다.

Description

본딩 장치 및 본딩 방법
본 발명은 반도체 칩을 적층 본딩하는 본딩 장치의 구조 및 그 본딩 장치를 사용한 본딩 방법에 관한 것이다.
복수의 반도체 칩을 적층 본딩한 적층형의 반도체 장치가 사용되고 있다. 반도체 칩을 적층 본딩할 때는, 반도체 칩의 표면에 설치되어 있는 위치 검출용의 마크를 이용하여 반도체 칩을 본딩하는 방법이 사용되는 경우가 있다. 예를 들면, 본딩 후의 반도체 칩의 마크의 위치를 검출하고, 이어서 본딩하는 반도체 칩의 마크의 위치가 앞서 본딩한 반도체 칩의 마크의 위치가 되도록 본딩 위치를 조정하는 방법이 사용되는 경우가 있다(예를 들면 특허문헌 1 참조).
일본 특허 제5243284호 공보
그러나, 이와 같이, 앞서 본딩한 반도체 칩의 마크의 위치에 다음에 본딩하는 반도체 칩의 마크의 위치를 맞추어 본딩하는 경우, 본딩 장치의 오차 등에 의해, 반도체 칩이 연속적으로 일방향으로 옆으로 어긋난 상태에서 적층 본딩되어버려 적층형 반도체 장치가 경사진 것이 되어버리는 경우가 있었다.
그래서, 본 발명의 목적은 적층 본딩시에 반도체 칩이 연속적으로 일방향으로 옆으로 어긋나는 것을 억제하는 것에 있다.
본 발명의 본딩 장치는, 베이스 부재의 복수의 본딩 영역 상에 각각 복수의 반도체 칩을 적층 본딩하는 본딩 장치로서, 베이스 부재의 각 본딩 영역의 각 위치 및 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 반도체 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하는 위치 검출부와, 위치 데이터베이스를 참조하면서 본딩 위치의 보정을 행하고, 보정 후의 본딩 위치를 출력하는 위치 보정부와, 위치 보정부로부터 입력된 보정 후의 본딩 위치에 기초하여 반도체 칩의 본딩을 행하는 본딩 제어부를 갖추고, 위치 보정부는, 각 단의 반도체 칩을 본딩할 때마다, 베이스 부재의 본딩 영역의 위치와 그 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 반도체 칩의 위치와 그 바로 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하고, 반도체 칩을 적층 본딩했을 때의 베이스 부재로부터 본딩된 단의 반도체 칩까지의 위치 어긋남량을 적산하여 누적 위치 어긋남량을 산출하고, 누적 위치 어긋남량이 소정의 역치 이상인 경우에는, 위치 검출부에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 누적 위치 어긋남량만큼 보정하여 보정 후의 본딩 위치로서 출력하고, 본딩 제어부는, 위치 보정부로부터 입력된 보정 후의 본딩 위치에 다음 단의 반도체 칩의 본딩을 행하는 것을 특징으로 한다.
이와 같이, 적층 본딩시에 각 단의 위치 어긋남량을 위치 데이터베이스에 격납하여 누적 위치 어긋남량을 산출하고, 누적 위치 어긋남량이 소정의 역치보다 커진 경우에, 누적 위치 어긋남량만큼 본딩 위치를 보정하므로, 적층 본딩시에 반도체 칩이 연속적으로 일방향으로 옆으로 어긋나는 것을 억제할 수 있다.
본 발명의 본딩 장치에 있어서, 위치 보정부는, 누적 위치 어긋남량이 소정의 역치 미만인 경우에는, 위치 검출부에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 그 단의 각 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로서 출력해도 된다.
이와 같이, 누적 위치 어긋남량이 소정의 역치 미만인 경우에, 각 단의 본딩 후에 각 단의 반도체 칩의 위치 어긋남량만큼 본딩 위치를 보정하여 다음 단의 본딩을 행하므로, 각 단의 본딩의 어긋남량을 억제할 수 있다.
본 발명에 본딩 장치에 있어서, 위치 보정부는, 누적 위치 어긋남량이 소정의 정지 역치 이상인 경우에는, 본딩 제어부에 본딩 동작을 정지시키는 정지 지령을 출력하고, 본딩 제어부는, 위치 보정부로부터 정지 지령이 입력된 경우에, 본딩 동작을 정지시켜도 된다.
이와 같이, 적층 본딩시의 이상한 기울기를 검출하여 본딩 장치를 정지시킬 수 있다.
본 발명의 본딩 장치에 있어서, 위치 보정부는, 중간단까지 적층 본딩한 상태에서 본딩이 중지되고, 베이스 부재가 분리된 후, 다시 베이스 부재가 세트된 경우에, 위치 데이터베이스를 참조하면서 베이스 부재로부터 중간단의 반도체 칩까지의 각 위치 어긋남량을 적산하여 중간 누적 위치 어긋남량을 산출하고, 본딩을 중지하기 직전에 본딩된 단의 반도체 칩의 각 위치를 산출한 중간 누적 위치 어긋남량만큼 보정하여 보정 후의 본딩 위치로서 출력해도 된다.
이것에 의해, 본딩을 중지하고, 일단 기판을 본딩 장치로부터 분리하고, 다시 본딩 장치에 세트한 후에 본딩을 재개할 때 반도체 칩을 기판의 기준 위치의 근방에 본딩할 수 있어, 본딩의 도중에 기판의 분리, 재세트를 행한 경우에도 반도체 칩의 옆으로 어긋나는 양을 억제할 수 있다.
본 발명의 본딩 장치에 있어서, 베이스 부재의 각 본딩 영역 상에 각각 복수의 더미 칩을 적층 본딩하고, 위치 검출부는, 베이스 부재의 본딩 영역의 각 위치 및 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 더미 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하고, 위치 보정부는, 베이스 부재의 본딩 영역의 위치와 그 위에 본딩된 더미 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 더미 칩의 위치와 그 바로 위에 본딩된 더미 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하고, 위치 데이터베이스에 기초하여 반도체 칩을 적층 본딩할 때의 각 단의 본딩 위치를 보정해도 된다.
이와 같이, 미리 더미 칩을 사용하여 본딩을 행하고, 최하단으로부터 최상단까지의 더미 칩의 위치 어긋남량을 데이터베이스에 격납해두고, 데이터베이스를 참조하면서 본딩 위치의 조정을 행하므로, 적층 본딩시의 각 단의 반도체 칩의 위치 어긋남량을 억제할 수 있다.
본 발명의 본딩 방법은, 베이스 부재의 복수의 본딩 영역 상에 각각 복수의 반도체 칩을 적층 본딩하는 본딩 방법으로서, 베이스 부재의 각 본딩 영역의 각 위치 및 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 반도체 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하는 위치 검출 스텝과, 각 단의 반도체 칩을 본딩할 때마다, 베이스 부재의 본딩 영역의 위치와 그 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 반도체 칩의 위치와 그 바로 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하는 위치 어긋남량 산출 스텝과, 반도체 칩을 적층 본딩했을 때의 베이스 부재로부터 본딩된 단의 반도체 칩까지의 위치 어긋남량을 적산하여 누적 위치 어긋남량을 산출하는 누적 위치 어긋남량 산출 스텝과, 누적 위치 어긋남량이 소정의 역치 이상인 경우에는, 위치 검출 스텝에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 누적 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로 하는 위치 보정 스텝과, 보정한 본딩 위치에 다음 단의 반도체 칩을 적층 본딩하는 본딩 스텝을 가지는 것을 특징으로 한다.
본 발명의 본딩 방법에 있어서, 위치 보정 스텝은, 누적 위치 어긋남량이 소정의 역치 미만인 경우에는, 위치 검출 스텝에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 위치 어긋남량 산출 스텝에서 산출한 그 단의 각 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로 해도 된다.
본 발명의 본딩 방법에 있어서, 누적 위치 어긋남량이 소정의 정지 역치 이상인 경우에는, 본딩 동작을 정지시키는 본딩 정지 스텝을 가져도 된다.
본 발명은 적층 본딩시에 반도체 칩이 연속적으로 일방향으로 옆으로 어긋나는 것을 억제할 수 있다.
도 1은 실시형태의 본딩 장치의 구성을 나타내는 계통도이다.
도 2는 도 1에 나타내는 본딩 장치의 평면도이다.
도 3은 도 1에 나타내는 본딩 장치의 제어 장치의 기능 블록도이다.
도 4는 도 1에 나타내는 본딩 장치에 의해 반도체 칩을 적층 본딩했을 때의 각 단의 반도체 칩의 횡방향으로의 위치 어긋남을 나타내는 입면도이다.
도 5는 도 1에 나타내는 본딩 장치의 기억부에 격납되어 있는 위치 데이터베이스의 데이터베이스 구조를 나타내는 도면이다.
도 6은 도 1에 나타내는 본딩 장치의 동작을 나타내는 플로우차트이다.
도 7은 도 1에 나타내는 본딩 장치의 동작을 나타내는 플로우차트이다.
도 8은 카메라로 촬상한 기판의 아일랜드의 화상이다.
도 9는 도 8에 나타내는 아일랜드 상에 1단째의 반도체 칩을 본딩한 상태를 카메라로 촬상한 화상이다.
도 10은 도 9에 나타내는 1단째의 반도체 칩 상에 N단째의 반도체 칩을 적층 본딩한 상태를 카메라로 촬상한 화상이다.
도 11은 도 1에 나타내는 본딩 장치로 반도체 칩을 적층 본딩했을 때, N단째의 반도체 칩의 누적 위치 어긋남량이 소정의 역치 이상인 경우의 각 단의 반도체 칩의 횡방향으로의 위치 어긋남을 나타내는 입면도이다.
도 12는 중간단에서 본딩을 정지한 후, 본딩을 재개할 때의 도 1에 나타내는 본딩 장치의 동작을 나타내는 플로우차트이다.
도 13은 더미 칩을 사용하여 아일랜드의 각 위치 및 적층 본딩된 각 단의 반도체 칩의 각 위치와, 각 단의 위치 어긋남량과, 각 단의 누적 위치 어긋남량을 아일랜드(41)마다 격납한 위치 데이터베이스를 사용하여 반도체 칩의 적층 본딩을 행하는 경우의 본딩 장치의 동작을 나타내는 플로우차트이다.
이하, 도면을 참조하면서 실시형태의 본딩 장치(100)에 대해 설명한다. 도 1, 도 2에 나타내는 바와 같이, 본딩 장치(100)는 본딩 스테이지(16)와, 갠트리 레일(15)과, 본딩 헤드(11)와, 본딩 노즐(12)과, 카메라(13)와, 제어 장치(50)로 구성되어 있다.
본딩 장치(100)는 기판(40)의 복수의 아일랜드(41) 상에 복수의 반도체 칩(20)을 적층 본딩한다. 이하의 설명에서는 적층 본딩의 적층단을 구별하는 경우에는, 1단째의 반도체 칩, 2단째의 반도체 칩을 각각 반도체 칩(21, 22)으로 기재하고, N단째의 반도체 칩을 반도체 칩(20(N))으로 표기한다. 또 적층단을 구별하지 않는 경우에는, 반도체 칩(20)으로 표기한다.
본딩 스테이지(16)는 상면에 설치된 2개의 가이드 레일(17)로 베이스 부재인 기판(40)을 양측으로부터 가이드함과 아울러 상면에 기판(40)을 흡착 고정한다. 또 본딩 스테이지(16)는 내부에 기판(40)을 가열하는 히터가 탑재되어 있다. 기판(40)은 가이드 레일(17)에 가이드되어 X방향으로 반송된다. 이하의 설명에서는, 기판(40)의 반송 방향을 X방향, 수평면에서 X방향과 직각 방향을 Y방향, 상하 방향을 Z방향으로서 설명한다.
갠트리 레일(15)은 본딩 스테이지(16)의 상방에 설치되어 X방향으로 이동한다. 본딩 헤드(11)는 갠트리 레일(15)에 가이드되어 Y방향으로 이동한다. 따라서, 본딩 헤드(11)는 본딩 스테이지(16) 상에 흡착 고정된 기판(40)에 대하여 XY방향으로 이동 가능하다.
본딩 노즐(12)은 본딩 헤드(11)에 탑재되어 본딩 헤드(11)와 함께 Y방향으로 이동한다. 또 본딩 노즐(12)은 하단에 반도체 칩(20)을 흡착 유지하는 콜릿을 갖추고, Z방향으로 이동 가능하다. 본딩 노즐(12)은 Z방향으로 이동하여 선단에 흡착 고정한 반도체 칩(20)을 기판(40)의 본딩 영역인 아일랜드(41), 또는 아일랜드(41) 상에 본딩된 반도체 칩(20) 상에 본딩한다.
카메라(13)는 본딩 헤드(11)에 탑재되어 본딩 노즐(12)과 함께 Y방향으로 이동하고, 기판(40)의 아일랜드(41), 또는 아일랜드(41) 상에 본딩된 반도체 칩(20)의 화상을 촬상한다. 카메라(13)의 광축(13z)과 본딩 노즐(12)의 Z방향 중심선(12z)은 Y방향으로 오프셋(A)만큼 떨어져 있다.
본딩 헤드(11), 갠트리 레일(15), 본딩 노즐(12)은 제어 장치(50)에 접속되어 제어 장치(50)의 지령에 따라 동작한다. 카메라(13)는 제어 장치(50)에 접속되어 있고, 카메라(13)가 촬상한 화상 데이터는 제어 장치(50)에 입력된다. 제어 장치(50)는 내부에 정보 처리를 행하는 프로세서인 CPU(51)와, 동작 프로그램, 동작 데이터 등을 격납하는 기억부(52)를 포함하는 컴퓨터이다.
도 3에 나타내는 바와 같이, 제어 장치(50)는 위치 검출부(55)와, 위치 데이터베이스(56)와, 위치 보정부(57)와, 본딩 제어부(58)의 4개의 기능 블록을 갖추고 있다. 위치 검출부(55)와, 위치 보정부(57)와, 본딩 제어부(58)는 CPU(51)가 기억부(52) 안에 격납되어 있는 동작 프로그램을 실행함으로써 실현된다. 또 위치 데이터베이스(56)는 기억부(52)에 의해 실현된다.
위치 검출부(55)는 카메라(13)가 촬상한 기판(40)의 아일랜드(41)의 화상에 기초하여 아일랜드(41)의 위치를 검출한다. 또 위치 검출부(55)는 아일랜드(41) 상에 본딩된 각 단의 반도체 칩(20)의 화상에 기초하여, 기판(40)의 아일랜드(41) 상에 적층 본딩된 각 단의 반도체 칩(20)의 각 위치를 검출한다. 위치 검출부(55)는 검출한 각 위치를 나중에 설명하는 위치 데이터베이스(56) 안에 격납한다.
위치 보정부(57)는 위치 데이터베이스(56)를 참조하면서 본딩 위치를 보정하여 보정 후의 본딩 위치를 본딩 제어부(58)에 출력한다.
본딩 제어부(58)는 위치 보정부(57)로부터 입력된 보정 후의 본딩 위치에 반도체 칩(20)을 본딩한다.
이어서, 도 4, 도 5를 참조하면서 위치 데이터베이스(56)의 구성에 대해 설명한다. 본딩 장치(100)가 기판(40)의 복수의 아일랜드(41) 상에 복수의 반도체 칩(20)을 적층 본딩하면, 도 1에 나타내는 바와 같이, 각 반도체 칩(20)은 Z방향으로 적층되어 적층형 반도체 장치(30)가 형성된다. 반도체 칩(20)이 정확하게 적층된 경우에는, 적층형 반도체 장치(30)는 기판(40)에 대하여 수직 상방을 향하여 적층된다.
그러나, 본딩 장치(100)의 각 부의 제조 오차, 또는 본딩 장치(100)의 열 변형 등에 의해, 도 4에 나타내는 예와 마찬가지로 반도체 칩(20)의 본딩 위치가 횡방향으로 어긋나버리는 경우가 있다. 도 4에서는 1단째의 반도체 칩(21)은 기판(40)의 아일랜드(41)에 대하여 Y방향 마이너스측으로 Δy1만큼 어긋나 아일랜드(41) 상에 본딩되어 있다. 마찬가지로 2단째의 반도체 칩(22)은 1단째의 반도체 칩(21)에 대하여 Y방향 마이너스측 Δy2만큼 어긋나 본딩되어 있다. 이하 마찬가지로, N단째의 반도체 칩(20(N))은 N-1단째의 반도체 칩(20(N-1))에 대하여 Y방향 마이너스측으로 ΔyN만큼 어긋나 본딩되어 있다. 이와 같이 반도체 칩(20)의 위치가 어긋나서 본딩된 경우, 아일랜드(41)로부터 1단째까지의 누적 위치 어긋남량은 Δy1, 2단째까지의 누적 위치 어긋남량은 Δy1+Δy2, N단째까지의 누적 위치 어긋남량은,
[수 1]
Figure 112021074076764-pct00001
이 된다.
도 5에 나타내는 바와 같이, 위치 데이터베이스(56)는 기판(40)의 아일랜드(41)의 각 위치 및 적층 본딩된 각 단의 반도체 칩(20)의 각 위치와, 각 단의 위치 어긋남량과, 각 단의 누적 위치 어긋남량을 기판(40)의 아일랜드(41)마다 격납한 것이다.
도 5에 있어서, (x0, y0)은 위치 검출부(55)가 카메라(13)가 촬상한 기판(40)의 아일랜드(41)의 화상에 기초하여 산출한 아일랜드(41)의 중심의 XY 좌표 위치를 나타낸다. 또 (x1， y1)은 위치 검출부(55)가 카메라(13)가 촬상한 1단째의 반도체 칩(21)의 화상에 기초하여 산출한 반도체 칩(21)의 중심의 XY 좌표 위치를 나타낸다. 마찬가지로 (xN, yN)은 위치 검출부(55)가 카메라(13)가 촬상한 N단째의 반도체 칩(20(N))의 화상에 기초하여 산출한 반도체 칩(20(N)) 중심의 XY 좌표 위치를 나타낸다.
또 (Δx1， Δy1)은 위치 보정부(57)가 산출한 기판(40)의 아일랜드(41)의 중심 좌표(x0, y0)와 1단째의 반도체 칩(21)의 중심 좌표(x1, y1)와의 위치 어긋남량을 나타낸다. 여기서, Δx1=x1-x0, Δy1=y1-y0이다. 마찬가지로 (ΔxN, ΔyN)은 N단째의 반도체 칩(20(N))의 중심 좌표와 N-1단째의 반도체 칩(20(N-1))의 중심 좌표와의 위치 어긋남량을 나타내고, ΔxN=x(N)-x(N-1), ΔyN=y(N)-y(N-1)이다.
또 누적 위치 어긋남량은 아일랜드(41)로부터 N단째까지의 반도체 칩(20)의 중심 위치의 위치 어긋남량을 적산한 것이다. 1단째의 반도체 칩(21)의 누적 위치 어긋남량은 아일랜드(41)의 중심 좌표(x0, y0)와 1단째의 반도체 칩(21)의 중심 좌표(x1, y1)와의 위치 어긋남량(Δx1, Δy1)과 동일하다. 2단째 이상의 N단의 누적 위치 어긋남량은 N단까지의 위치 어긋남량의 적산값이며,
[수 2]
Figure 112021074076764-pct00002
이다.
이어서 도 6 내지 11을 참조하면서 실시형태의 본딩 장치(100)의 동작에 대해 설명한다. 도 6의 스텝 S101, 도 8에 나타내는 바와 같이, 본딩 제어부(58)는 카메라(13)의 시야(60)의 중심이 기판(40)의 아일랜드(41)의 중앙이 되도록, 본딩 헤드(11)와 갠트리 레일(15)을 동작시켜 본딩 헤드(11)를 XY방향으로 이동시킨다. 도 8에 나타내는 바와 같이, 카메라(13)의 시야(60)의 중앙에 아일랜드(41)의 중앙이 위치하면, 위치 검출부(55)는 카메라(13)가 촬상한 아일랜드(41)의 화상을 수신한다. 그리고, 위치 검출부(55)는 화상을 해석하여 마크(42, 43)의 위치를 검출하고, 2개의 마크(42, 43)의 위치로부터 X방향의 중심선(41x)과 Y방향의 중심선(41y)을 검출하여, 2개의 중심선(41x, 41y)의 교점으로서 아일랜드(41)의 중심 위치(45)의 XY 좌표(x0, y0)를 산출한다. 그리고 위치 검출부(55)는 산출한 XY 좌표(x0, y0)를 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다.
이 경우, 위치 어긋남량의 산출은 행하지 않으므로, 위치 보정부(57)는 위치 데이터베이스(56)에 격납된 아일랜드(41)의 중심 위치(45)의 XY 좌표(x0，y0)를 1단째의 반도체 칩(21)의 보정 후의 본딩 위치로서 본딩 제어부(58)에 출력한다.
도 6의 스텝 S102에 있어서, 본딩 제어부(58)는 XY 좌표(x0，y0)에 본딩 노즐(12)의 Z방향 중심선(12z)이 오도록, 본딩 헤드(11)를 Y방향으로 오프셋(A)만큼 이동시킨다. 본딩 노즐(12)의 선단에는, 중심 좌표(XY)가 Z방향 중심선(12z)의 위치가 되도록 반도체 칩(20)이 흡착 고정되어 있다. 따라서, 본딩 노즐(12)의 Z방향 중심선(12z)을 XY 좌표(x0, y0)에 맞추면, 반도체 칩(21)의 중심 위치(215)는 아일랜드(41)의 중심 위치(45)와 동일한 XY 위치가 된다. 그리고, 본딩 제어부(58)는 본딩 노즐(12)을 강하시켜 1단째의 반도체 칩(21)을 아일랜드(41) 상에 본딩한다.
도 6의 스텝 S103에서, 본딩 제어부(58)는 카메라(13)의 시야(60)의 중심이 반도체 칩(21)의 중앙이 되도록, 본딩 헤드(11)를 오프셋(A)만큼 Y방향 마이너스측으로 이동시킨다. 위치 검출부(55)는 카메라(13)로부터 도 9에 나타내는 바와 같이 시야(60) 안에 본딩된 1단째의 반도체 칩(21)이 들어온 화상을 수신한다. 그리고, 위치 검출부(55)는 화상을 해석하여 1단째의 반도체 칩(21)의 마크(212, 203)의 위치를 검출하고, 2개의 마크(212, 213)의 위치로부터 X방향의 중심선(21x)과 Y방향의 중심선(21y)을 검출하여, 2개의 중심선(21x, 21y)의 교점으로서 반도체 칩(21)의 중심 위치(215)의 XY 좌표(x1, y1)를 산출한다. 그리고 위치 검출부(55)는 산출한 XY 좌표(x1, y1)를 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다.
도 6의 스텝 S104에 있어서, 위치 보정부(57)는 위치 데이터베이스(56)에 격납된 아일랜드(41)의 중심 위치(45)의 XY 좌표(x0, y0)와 아일랜드(41) 상에 본딩된 1단째의 반도체 칩(21)의 중심 위치(215)의 XY 좌표(x1, y1)와의 위치 어긋남량(Δx1, Δy1)을 산출한다. 그리고, 위치 보정부(57)는 도 6의 스텝 S105에 있어서, 산출한 위치 어긋남량(Δx1, Δy1)을 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다. 여기서, (Δx1, Δy1)은 1단째의 반도체 칩(21)의 위치 어긋남량이며, Δx1=x1-x0, Δy1=y1-y0이다.
도 6의 스텝 S106에 있어서, 위치 보정부(57)는 산출한 1단째의 반도체 칩(21)의 위치 어긋남량을 1단째의 누적 위치 어긋남량으로 설정하여 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다.
도 6의 스텝 S107에 있어서, 위치 보정부(57)는 1단째의 반도체 칩(21)의 중심 위치(215)의 XY 좌표(x1, y1)를 1단째의 반도체 칩(21)의 위치 어긋남량(Δx1, Δy1)만큼 보정하여 2단째의 반도체 칩(22)의 본딩 위치로서 본딩 제어부(58)에 출력한다.
제어 장치(50)는 도 7의 스텝 S108에 있어서 카운터(N)를 2로 설정하고, 도 7의 스텝 S109 내지 S119를 반복하여 실행하여 반도체 칩(20)을 적층 본딩해간다.
도 7의 스텝 S109에 있어서, 본딩 제어부(58)는 도 10에 나타내는 바와 같이N단째의 반도체 칩(20(N))을 본딩한다. 그리고 위치 검출부(55)는 도 7의 스텝 S110에 있어서 1단째의 반도체 칩(21)의 경우와 마찬가지로, 카메라(13)가 촬상한 N단째의 반도체 칩(20(N))의 화상을 수신하고, 2개의 마크(202(N), 203(N))의 위치로부터 X방향의 중심선(Nx)과 Y방향의 중심선(Ny)을 검출하여, 중심 위치(205(N))의 XY 좌표(xN, yN)를 산출한다. 그리고 위치 검출부(55)는 산출한 XY 좌표(xN, yN)를 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다.
도 7의 스텝 S111에 있어서, 위치 보정부(57)는 위치 데이터베이스(56)에 격납된 N-1단째의 반도체 칩(20(N-1))의 중심 위치(205(N-1))의 XY 좌표(xN-1，yN-1)와 N단째의 반도체 칩(20(N))의 중심 위치(205(N))의 XY 좌표(xN, yN)와의 위치 어긋남량(ΔxN，ΔyN)을 산출한다. 그리고, 위치 보정부(57)는 도 6의 스텝 S112에 있어서, 산출한 N단째의 반도체 칩(20(N))의 위치 어긋남량(ΔxN, ΔyN)을 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다. 여기서, (ΔxN, ΔyN)은 ΔxN=xN-(xN-1), ΔyN=yN-(yN-1)이다.
도 7의 스텝 S113에 있어서, 위치 보정부(57)는 산출한 N단째의 반도체 칩(20(N))의 위치 어긋남량을 N-1단째의 누적 위치 어긋남량에 가산하여 N단째의 누적 위치 어긋남량을 산출하여 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다. 여기서, N단째의 누적 위치 어긋남량은,
[수 3]
Figure 112021074076764-pct00003
이다.
위치 보정부(57)는 도 7의 스텝 S114에서 N단째의 누적 위치 어긋남량이 소정의 역치 이상인지 여부를 판단한다. 위치 보정부(57)는 누적 위치 어긋남량이 소정의 역치 미만이며 도 7의 스텝 S114에서 NO라고 판단한 경우에는, 도 7의 스텝 S119로 진행하고, N단째의 반도체 칩(20(N))의 중심 위치(205)의 XY 좌표(xN, yN)를 N단째의 반도체 칩(20(N))의 위치 어긋남량(ΔxN, ΔyN)만큼 보정하여, (xN+1)=xN+ΔxN, (yN+1)=yN+ΔyN을 N+1단째의 반도체 칩(20(N+1))의 보정 후의 본딩 위치로서 본딩 제어부(58)에 출력하고 도 7의 스텝 S117로 진행한다.
제어 장치(50)는 도 7의 스텝 S117에서 카운터(N)를 1만큼 인크리먼트하고, 도 7의 스텝 S118에서 N이 전체 적층수(Nend)를 넘고 있는지 여부를 판단한다. 그리고 도 7의 스텝 S118에서 NO라고 판단한 경우에는, 도 7의 스텝 S109로 되돌아가, N+1단째의 반도체 칩(20(N+1))을 본딩한다.
이와 같이, 누적 위치 어긋남량이 소정의 역치 미만인 경우에, 각 단의 본딩 후에 각 단의 반도체 칩(20)의 위치 어긋남량(ΔxN, ΔyN)만큼 본딩 위치를 보정하여 다음 단의 본딩을 행하므로, 각 단의 본딩의 어긋남량을 억제할 수 있다.
한편, 적층단수가 많아져 누적 위치 어긋남량이 소정의 역치 이상이 되고, 위치 보정부(57)가 도 7의 스텝 S114에서 YES라고 판단한 경우에는, 위치 보정부(57)는 도 7의 스텝 S115로 진행하여 N단째의 누적 위치 어긋남량이 소정의 역치보다 큰 정지 역치 이상인지 여부를 판단한다. 위치 보정부(57)는 도 7의 스텝 S115에서 NO라고 판단한 경우에는, 도 7의 스텝 S116으로 진행하여, N단째의 반도체 칩(20(N))의 중심 위치(205(N))의 XY 좌표(xN，yN)를 N단째의 반도체 칩(20(N))의 누적 위치 어긋남량
[수 4]
Figure 112021074076764-pct00004
만큼 보정하여 N+1단째의 반도체 칩(20(N+1))의 보정 후의 본딩 위치로서 본딩 제어부(58)에 출력한다.
본딩 제어부(58)는 XY 좌표
[수 5]
Figure 112021074076764-pct00005
에 본딩 노즐(12)의 Z방향 중심선(12z)이 오도록, 본딩 헤드(11)를 XY 방향으로 이동시킨다. 본딩 노즐(12)의 선단에는 중심 좌표(XY)가 Z방향 중심선(12z)의 위치가 되도록 N+1단째의 반도체 칩(20(n+1))이 흡착 고정되어 있다. 따라서, 본딩 노즐(12)의 Z방향 중심선(12z)을 XY 좌표
[수 6]
Figure 112021074076764-pct00006
에 맞추면, 반도체 칩(20(N+1))의 중심 위치(205(N+1))는 기판(40)의 아일랜드(41)의 중심 위치(45)와 동일한 위치가 된다. 그리고, 본딩 제어부(58)는 본딩 노즐(12)을 강하시켜 N+1단째의 반도체 칩(20(N))을 반도체 칩(20(N)) 상에 본딩한다. 이것에 의해, 도 11에 나타내는 바와 같이, N+1단째의 반도체 칩(20(N+1))의 중심 위치(205(N+1))를 아일랜드(41)의 중심 위치(45)에 맞추어 본딩할 수 있다.
이와 같이, 반도체 칩(20)을 적층 본딩함으로써, 도 11에 나타내는 바와 같이, 각 단의 반도체 칩(20)이 연속적으로 일방향으로 옆으로 어긋나 적층된 경우에도, 적층 본딩시에 반도체 칩(20)이 소정의 역치를 넘어 연속적으로 일방향으로 옆으로 어긋나는 것을 억제할 수 있다.
그리고, 제어 장치(50)는 도 7의 스텝 S117에서 카운터(N)를 1만큼 인크리먼트하고, 도 7의 스텝 S118에서 N이 전체 적층수(Nend)를 넘고 있는지 여부를 판단한다. 그리고 도 7의 스텝 S118에서 NO라고 판단한 경우에는, 도 7의 스텝 S109로 되돌아가, N+1단째의 반도체 칩(20(N+1))을 본딩한다.
또 제어 장치(50)는 도 7의 스텝 S118에서 YES라고 판단한 경우에는, 본딩 동작을 종료한다.
또 위치 보정부(57)는 도 7의 스텝 S115에서 YES라고 판단한 경우에는, 도 7의 스텝 S120으로 진행하여 본딩 제어부(58)에 본딩 정지 지령을 출력한다. 본딩 제어부(58)는 본딩 정지 지령이 입력되면 본딩 동작을 정지시킨다. 이것에 의해, 적층 본딩시의 이상한 기울기를 검출하여 본딩 장치(100)를 정지시킬 수 있다.
본딩 장치(100)는 이상에서 설명한 바와 같이 반도체 칩(20)을 기판(40)의 복수의 아일랜드(41)에 있어서 적층 본딩할 때, 각 아일랜드(41)의 각 위치 및 적층 본딩된 각 단의 반도체 칩(20)의 각 위치와 각 단의 위치 어긋남량을 기판(40)의 아일랜드(41)마다 위치 데이터베이스(56)에 격납하고, 이 위치 데이터베이스(56)를 참조하면서 각 아일랜드(41)에 있어서의 반도체 칩(20)의 각 단의 본딩 위치를 보정한다.
이것에 의해, 아일랜드(41)에 의해 위치 어긋남량의 방향, 크기에 불균일이 있었던 경우에도, 아일랜드마다 적절한 본딩 위치의 보정을 행할 수 있다.
이어서, 도 12, 도 13을 참조하여 전체 적층수(Nend)보다 적은 중간단의 M단까지, 적층 본딩을 행한 후에 본딩을 중지시키고, 반도체 칩(20)이 적층된 기판(40)을 본딩 스테이지(16)로부터 취출하여 검사를 행한 후, 다시 기판(40)을 본딩 스테이지(16)에 흡착 고정하여 M+1단째로부터 적층 본딩을 재개하는 경우의 동작에 대해 설명한다.
M단째까지의 적층 본딩은 도 6, 7에 나타내는 플로우차트에 나타내는 동작에 의해 행해지고 있다. 이 때문에, 위치 데이터베이스(56)에는 아일랜드(41)의 위치 및 적층 본딩된 1단째로부터 M단째까지의 각 단의 반도체 칩(20)의 각 위치와 각 단의 위치 어긋남량과, 1단째로부터 M단째까지의 각 단의 누적 위치 어긋남량이 격납되어 있다.
위치 검출부(55)는 도 12의 스텝 S201에서 본딩이 재개되면, 도 12의 스텝 S202에 나타내는 바와 같이, 1단째의 반도체 칩(21)의 경우와 마찬가지로, 카메라(13)가 촬상한 M단째의 반도체 칩(20(M))의 화상을 수신하고, 2개의 마크(202(M), 203(M))의 위치로부터 중심 위치(205(M))의 XY 좌표(xM，yM)를 산출한다. 그리고 위치 검출부(55)는 산출한 XY 좌표(xM, yM)를 도 5에 나타내는 바와 같이 위치 데이터베이스(56)에 격납한다. 이 때, 위치 검출부(55)는 본딩 중지 전에 도 7의 스텝 S110에서 검출한 M단째의 반도체 칩(20(M))의 XY 좌표(xM，yM)를 다시 쓰고 갱신된다.
위치 보정부(57)는 도 12의 스텝 S203에 나타내는 바와 같이 위치 데이터베이스(56)에 격납하고 있는 M단째까지의 중간 누적 위치 어긋남량을 M단째의 반도체 칩(20(M))의 XY 좌표(xM, yM)에 더해, M+1단째의 반도체 칩(20(M+1))의 보정 후의 본딩 위치를
[수 7]
Figure 112021074076764-pct00007
과 같이 산출하여, 본딩 제어부(58)에 출력한다.
그리고, 제어 장치(50)는 도 12의 스텝 S204에서 카운터(N)를 M+1로 세트하여 도 7의 스텝 S109로 진행하고, M+1단째의 반도체 칩(20(M+1))의 본딩을 행한다.
그 후, 제어 장치(50)는 도 7의 스텝 S109 내지 S119를 반복하여 실행하여 반도체 칩(20)을 적층 본딩하고, 전체 적층수(Nend)까지의 본딩이 종료되면, 본딩 동작을 정지한다.
이상에서 설명한 바와 같이, 본딩 장치(100)는 중간단의 M단까지 적층 본딩을 행한 후, M+1단째로부터 적층 본딩을 재개하는 경우에, M+1단째의 반도체 칩(20(M+1))의 중심 위치(205(M+1))를 아일랜드(41)의 중심 위치(45)에 맞추어 본딩할 수 있다. 이 때문에, 본딩을 중지시켜 기판(40)을 본딩 스테이지(16) 상으로부터 분리한 후, 기판(40)을 재세트하여 본딩을 재개할 때, 반도체 칩(20)이 일방향으로 옆으로 어긋난 상태를 리셋할 수 있고, 본딩 재개 후에 반도체 칩(20)이 크게 옆으로 어긋나버리는 것을 억제할 수 있다.
또 위치 데이터베이스(56)는 모든 아일랜드(41) 상에 본딩된 각 반도체 칩(20)의 1단째로부터 M단째까지의 각 단의 반도체 칩(20)의 각 위치와 각 단의 위치 어긋남량과, 1단째로부터 M단째까지의 각 단의 누적 위치 어긋남량이 격납되어 있다. 이 때문에, 동일한 본딩 장치(100)가 아니라, 별개의 본딩 장치(100)로 M+1단째 이후의 적층 본딩을 행하는 경우에도, 본딩 재개 후에 반도체 칩(20)이 크게 옆으로 어긋나버리는 것을 억제할 수 있다.
이어서, 본딩 장치(100)에 있어서, 유리 등으로 구성된 더미 칩을 사용하여 시험 본딩을 행한 후, 반도체 칩(20)을 본딩하는 경우에 대해 설명한다.
이 경우, 제어 장치(50)는 도 6의 스텝 S101 내지 도 7의 스텝 S108을 실행한 후, 도 7의 스텝 S109 내지 S119를 연속하여 실행하여 Nend단째까지 더미 칩을 적층하고, 각 아일랜드(41)의 각 위치 및 적층 본딩된 각 단의 반도체 칩(20)의 각 위치와, 각 단의 위치 어긋남량과, 각 단의 누적 위치 어긋남량을 아일랜드(41)마다 위치 데이터베이스(56)에 격납한다.
그리고, 반도체 칩(20)을 적층 본딩할 때는, 각 단의 위치 어긋남량과, 각 단의 누적 위치 어긋남량과의 산출을 행하지 않고, 도 13의 스텝 S301, 303에 나타내는 바와 같이, 아일랜드(41)의 위치 및 각 단의 반도체 칩(20)의 각 위치의 검출을 행하고, 도 13의 스텝 S304와 같이 검출한 각 위치를 위치 데이터베이스(56)에 격납한 각 단의 위치 어긋남량만큼 보정하여 다음 단의 보정 후의 본딩 위치로서 각 단의 적층 본딩을 행하도록 해도 된다.
이 경우, 각 단의 위치 어긋남량과, 각 단의 누적 위치 어긋남량의 산출을 행하지 않으므로, 반도체 칩(20)이 연속적으로 일방향으로 어긋나는 것을 억제하면서, 고속으로 적층 본딩을 행할 수 있다.
또한, 더미 칩을 사용한 시험 본딩에 의해 보정량을 취득하여 반도체 칩(20)을 적층 본딩한 후에 전부 또는 일부의 아일랜드(41)로의 실장을 행하고, 각 단의 위치 어긋남량, 누적 위치의 위치 어긋남을 측정해도 된다. 이 경우, 적층 본딩의 측정값을 시험 본딩으로 얻은 보정량에 피드백할 수 있다. 이것에 의해, 열이나 시간 경과에 따른 변화에 의한 스테이지나 갠트리 레일(15)의 뒤틀림 등의 영향을 작게 하여, 보다 정밀도가 좋은 적층 본딩을 행할 수 있다.
이상에서 설명한 바와 같이, 실시형태의 본딩 장치(100)는 적층 본딩시에 반도체 칩(20)이 연속적으로 일방향으로 옆으로 어긋나는 것을 억제할 수 있다.
이상의 설명에서는, 본딩 장치(100)는 기판(40)의 아일랜드(41) 상에 반도체 칩(20)을 적층 본딩하는 것으로서 설명했지만, 이것에 한정되지 않고, 웨이퍼에 형성된 복수의 베이스 칩 상에 반도체 칩(20)을 적층 본딩하는 것에도 적용할 수 있다.
또 이상의 설명에서는, 본딩 헤드(11)를 가이드하는 레일을 갠트리 레일(15)이라고 설명했지만, 갠트리 레일(15)은 일례이며, 예를 들면 가이드 레일(17)의 양단이 고정되어 있어도 된다. 이 경우, 일방향만으로 본딩 헤드(11)가 구동하고, 이것과 직교하는 방향으로 스테이지가 구동하는 구성으로 할 수 있다. 또 가이드 레일(17)은 갠트리 형상이 아니어도 사용할 수 있다.
11…본딩 헤드, 12…본딩 노즐, 12z…Z방향 중심선, 13…카메라, 13z…광축, 15…갠트리 레일, 16…본딩 스테이지, 17…가이드 레일, 20, 21, 22…반도체 칩, 21x, 21y, 41x, 41y…중심선, 30…적층형 반도체 장치, 40…기판, 41…아일랜드, 42, 43…마크, 45…중심 위치, 50…제어 장치, 51…CPU, 52…기억부, 55…위치 검출부, 56…위치 데이터베이스, 57…위치 보정부, 58…본딩 제어부, 60…시야, 100…본딩 장치.

Claims (8)

  1. 베이스 부재의 복수의 본딩 영역 상에 각각 복수의 반도체 칩을 적층 본딩하는 본딩 장치로서,
    상기 베이스 부재의 각 본딩 영역의 각 위치 및 상기 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 반도체 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 상기 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하는 위치 검출부와,
    상기 위치 데이터베이스를 참조하면서 본딩 위치의 보정을 행하고, 보정 후의 본딩 위치를 출력하는 위치 보정부와,
    상기 위치 보정부로부터 입력된 보정 후의 본딩 위치에 기초하여 반도체 칩의 본딩을 행하는 본딩 제어부를 갖추고,
    상기 위치 보정부는,
    각 단의 반도체 칩을 본딩할 때마다, 상기 베이스 부재의 본딩 영역의 위치와 상기 베이스 부재 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 반도체 칩의 위치와 상기 본딩된 반도체 칩 바로 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 상기 베이스 부재의 본딩 영역마다 상기 위치 데이터베이스에 격납하고,
    반도체 칩을 적층 본딩했을 때의 상기 베이스 부재로부터 본딩된 단의 반도체 칩까지의 위치 어긋남량을 적산하여 누적 위치 어긋남량을 산출하고,
    상기 누적 위치 어긋남량이 소정의 역치 이상인 경우에는, 상기 위치 검출부에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 상기 누적 위치 어긋남량만큼 보정하여 보정 후의 본딩 위치로서 출력하고,
    상기 본딩 제어부는, 상기 위치 보정부로부터 입력된 보정 후의 본딩 위치에 다음 단의 반도체 칩의 본딩을 행하는 것
    을 특징으로 하는 본딩 장치.
  2. 제 1 항에 있어서,
    상기 위치 보정부는, 상기 누적 위치 어긋남량이 소정의 역치 미만인 경우에는, 상기 위치 검출부에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 상기 위치 보정부에서 산출한 직전에 본딩된 단의 각 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로서 출력하는 것
    을 특징으로 하는 본딩 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 위치 보정부는, 상기 누적 위치 어긋남량이 소정의 정지 역치 이상인 경우에는, 상기 본딩 제어부에 본딩 동작을 정지시키는 정지 지령을 출력하고,
    상기 본딩 제어부는, 상기 위치 보정부로부터 상기 정지 지령이 입력된 경우에, 본딩 동작을 정지시키는 것
    을 특징으로 하는 본딩 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 위치 보정부는, 중간단까지 적층 본딩한 상태에서 본딩이 중지되고, 상기 베이스 부재가 분리된 후, 다시 상기 베이스 부재가 세트된 경우에,
    상기 위치 데이터베이스를 참조하면서 상기 베이스 부재로부터 중간단의 반도체 칩까지의 각 위치 어긋남량을 적산하여 중간 누적 위치 어긋남량을 산출하고,
    본딩을 중지하기 직전에 본딩된 단의 반도체 칩의 각 위치를 산출한 상기 중간 누적 위치 어긋남량만큼 보정하여 보정 후의 본딩 위치로서 출력하는 것
    을 특징으로 하는 본딩 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스 부재의 각 본딩 영역 상에 각각 복수의 더미 칩을 적층 본딩하고,
    상기 위치 검출부는, 상기 베이스 부재의 본딩 영역의 각 위치 및 상기 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 더미 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 상기 베이스 부재의 본딩 영역마다 상기 위치 데이터베이스에 격납하고,
    상기 위치 보정부는, 상기 베이스 부재의 본딩 영역의 위치와 상기 베이스 부재 위에 본딩된 더미 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 더미 칩의 위치와 상기 본딩된 더미 칩 바로 위에 본딩된 더미 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 상기 베이스 부재의 본딩 영역마다 상기 위치 데이터베이스에 격납하고,
    상기 위치 데이터베이스에 기초하여 반도체 칩을 적층 본딩할 때의 각 단의 본딩 위치를 보정하는 것
    을 특징으로 하는 본딩 장치.
  6. 베이스 부재의 복수의 본딩 영역 상에 각각 복수의 반도체 칩을 적층 본딩하는 본딩 방법으로서,
    상기 베이스 부재의 각 본딩 영역의 각 위치 및 상기 베이스 부재의 각 본딩 영역 상에 적층 본딩된 각 단의 반도체 칩의 각 위치를 검출하고, 검출한 각 위치의 데이터를 상기 베이스 부재의 본딩 영역마다 위치 데이터베이스에 격납하는 위치 검출 스텝과,
    각 단의 반도체 칩을 본딩할 때마다, 상기 베이스 부재의 본딩 영역의 위치와 상기 베이스 부재 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량, 또는 본딩된 반도체 칩의 위치와 상기 본딩된 반도체 칩 바로 위에 본딩된 반도체 칩의 위치 사이의 위치 어긋남량을 산출하고, 산출한 각 위치 어긋남량을 상기 베이스 부재의 본딩 영역마다 상기 위치 데이터베이스에 격납하는 위치 어긋남량 산출 스텝과,
    반도체 칩을 적층 본딩했을 때의 상기 베이스 부재로부터 본딩된 단의 반도체 칩까지의 위치 어긋남량을 적산하여 누적 위치 어긋남량을 산출하는 누적 위치 어긋남량 산출 스텝과,
    상기 누적 위치 어긋남량이 소정의 역치 이상인 경우에는, 상기 위치 검출 스텝에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 상기 누적 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로 하는 위치 보정 스텝과,
    보정한 본딩 위치에 다음 단의 반도체 칩을 적층 본딩하는 본딩 스텝을 가지는 것
    을 특징으로 하는 본딩 방법.
  7. 제 6 항에 있어서,
    상기 위치 보정 스텝은, 상기 누적 위치 어긋남량이 소정의 역치 미만인 경우에는, 상기 위치 검출 스텝에서 검출한 직전에 본딩된 단의 각 반도체 칩의 각 위치를 상기 위치 어긋남량 산출 스텝에서 산출한 직전에 본딩된 단의 각 위치 어긋남량만큼 보정하여 다음 단의 본딩 위치로 하는 것
    을 특징으로 하는 본딩 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 누적 위치 어긋남량이 소정의 정지 역치 이상인 경우에는, 본딩 동작을 정지시키는 본딩 정지 스텝을 가지는 것
    을 특징으로 하는 본딩 방법.
KR1020217020046A 2020-12-21 2020-12-21 본딩 장치 및 본딩 방법 KR102522328B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047709 WO2022137287A1 (ja) 2020-12-21 2020-12-21 ボンディング装置及びボンディング方法

Publications (2)

Publication Number Publication Date
KR20220093038A KR20220093038A (ko) 2022-07-05
KR102522328B1 true KR102522328B1 (ko) 2023-04-17

Family

ID=82159086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020046A KR102522328B1 (ko) 2020-12-21 2020-12-21 본딩 장치 및 본딩 방법

Country Status (5)

Country Link
US (1) US20220406747A1 (ko)
JP (1) JP7178141B1 (ko)
KR (1) KR102522328B1 (ko)
CN (1) CN114981936A (ko)
WO (1) WO2022137287A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090023243A1 (en) 2004-12-28 2009-01-22 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
WO2015079991A1 (ja) 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
JP2016062958A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243284B2 (ko) 1973-12-06 1977-10-29
KR102635492B1 (ko) * 2020-08-10 2024-02-07 세메스 주식회사 본딩 장치 및 본딩 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090023243A1 (en) 2004-12-28 2009-01-22 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
US20130045569A1 (en) 2004-12-28 2013-02-21 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
WO2015079991A1 (ja) 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
JP2016062958A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
WO2022137287A1 (ja) 2022-06-30
JPWO2022137287A1 (ko) 2022-06-30
US20220406747A1 (en) 2022-12-22
JP7178141B1 (ja) 2022-11-25
CN114981936A (zh) 2022-08-30
KR20220093038A (ko) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102247038B1 (ko) 호이스트 모듈의 위치 보정 방법
KR20110137374A (ko) 실장 장치 및 실장 방법
JP2009170644A (ja) 分離装置及び基板の検査装置
CN103327802B (zh) 部件安装装置及部件安装方法
KR102522328B1 (ko) 본딩 장치 및 본딩 방법
CN115831844A (zh) 晶圆对准方法及对准装置
JP5545737B2 (ja) 部品実装機及び画像処理方法
JP4651581B2 (ja) 部品実装方法
US11554492B2 (en) Workpiece conveying system, conveyed workpiece number detector, and control method for the workpiece conveying system
US20220045029A1 (en) Bonding apparatus and bonding method
KR102373134B1 (ko) 글라스 기판 적재시스템 및 적재방법
KR102373129B1 (ko) 글라스 기판 팔렛트 적재시스템 및 적재방법
JP6259615B2 (ja) ダイボンダ及びダイボンディング方法
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
KR20220097135A (ko) 반도체 패키지 절단 및 분류 장치
JPH10335420A (ja) ワークのアライメント装置
KR101854646B1 (ko) 다이싱을 위한 기판배치장치와 이를 이용한 기판다이싱장치
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
KR102387058B1 (ko) 부품 반송 장치, 부품 반송 방법 및 부품 실장 장치
JP4861690B2 (ja) チップの実装装置
JP4633912B2 (ja) 電子部品装着装置
JPH05198997A (ja) 電子部品自動装着装置
WO2023176113A1 (ja) 基板処理装置及びスケール補正方法
JP4237486B2 (ja) ペレットのピックアップ方法及びペレットボンディング装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant