JP2009258943A - ストラップ、タグインレット及びrfidタグ - Google Patents

ストラップ、タグインレット及びrfidタグ Download PDF

Info

Publication number
JP2009258943A
JP2009258943A JP2008106451A JP2008106451A JP2009258943A JP 2009258943 A JP2009258943 A JP 2009258943A JP 2008106451 A JP2008106451 A JP 2008106451A JP 2008106451 A JP2008106451 A JP 2008106451A JP 2009258943 A JP2009258943 A JP 2009258943A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring circuit
slit
circuit pattern
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008106451A
Other languages
English (en)
Inventor
Kazutaka Yoshida
和孝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2008106451A priority Critical patent/JP2009258943A/ja
Publication of JP2009258943A publication Critical patent/JP2009258943A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】スリットの長さを最小限に設定することにより、小型化された半導体チップを安定した強度で実装可能なストラップ、タグインレット及びRFIDタグを提供する。
【解決手段】半導体チップ8が搭載されたストラップであって、第1の配線回路パターンP11及び第2の配線回路パターンP12上に半導体チップ8が実装されており、半導体チップ8の実装時の位置ずれをαとすると、スリットSL1の長さaは、b≦a≦b+αを満たすように形成される。
【選択図】図3

Description

本発明は、半導体チップを搭載したストラップ、タグインレット及びRFIDタグに関する。
カード型電子機器、物流管理用タグ、携帯電話等の携帯用電子機器、あるいは画像機器等の発展に伴い、半導体チップを実装したストラップの低コスト化、薄型化に対する要求が近年急速に高まっている。
近年のこうした薄型化への要求に対して、半導体チップの新規実装方法が提案されている。例えば、このようなものとして、特許文献1に記載の半導体チップの実装方法がある。この半導体チップの実装方法は以下のような方法である。以下カッコ[ ]内の符号は特許文献1に記載の符号である。すなわち、まず、PETフィルム[2]上にアルミ箔[3]を積層し、アルミ箔[3]の表面に所要配線回路パターン形状のエッチングレジストパターン[4]を形成する。次いで、エッチングレジストパターン[4]から露出するアルミ箔部分[5]をエッチング処理で除去することにより、アルミ箔[3]からなる配線回路パターン[6]を形成する。その後、半導体ベアチップ[8]から突出したバンプ[9]を超音波を付与しながら、配線基板[7]に押し当てて熱可塑性樹脂皮膜[4a]を除去し、バンプ[9]と電極領域[10]とを接触させ、この接触した状態において超音波を継続的に付与することにより、バンプ[9]と電極領域[10]とを超音波接合させるという方法である。
この方法により、半導体チップを配線回路パターン上に実装した状態を図6(a)に示す。ここでは、縦辺B、横辺Cとする方形状の半導体チップ8が、配線回路パターンP21、P22、P23上に、スリットSL2を跨ぐようにして、バンプ9、9、9、9を介して実装されており、スリットSL2の幅はE、長さはAに設定されている。実装された半導体チップ8は、従来の大きさのものである。
一方、同図(b)は、小型化された半導体チップを実装する場合を示しており、半導体チップが上記(a)よりも小型化された以外は構成、実装方法などは上記(a)と同様である。この図(b)を参照すれば明らかなように、従来の回路配線パターンP21、P22、P23上に小型化された半導体チップ8を実装すると、スリットSL2の幅Eが広すぎて、バンプ9、9、9、9がスリットSL2にかかってしまう可能性が高くなり、安定した実装ができなくなる。その結果、仮に実装できたとしても、実装強度のばらつきが大きくなってしまうという問題があった。
そこで、小型化された半導体チップを実装するためには、安定した実装を図るべく、スリットSL2の幅Eを狭く設定する必要がある。しかしながら、従来のような構成では、配線回路パターンP21、P22間を短絡することなく、エッチングによりスリットSL2を形成しようとすると、スリットSL2の長さAが長すぎ、スリットSL2の幅を狭く設定することが困難であるという問題があった。
特開2001−156110号公報
本発明は、このような問題点に鑑みてなされたもので、その目的とするところは、スリットの長さを最小限に設定することにより、小型化された半導体チップを安定した強度で実装可能なストラップ、タグインレット及びRFIDタグを提供することにある。
上記目的を達成するために、本発明は、半導体チップが搭載されたストラップであって、第1の配線回路パターンと、第2の配線回路パターンと、第1の配線回路パターンと第2の配線回路パターンとの間に形成されたスリットと、を有し、半導体チップは、その底面の四方に形成された4つのバンプを有し、一対の縦辺と一対の横辺とから方形状に形成されているとともに、一対の横辺がスリットを跨ぐように第1の配線回路パターン及び第2の配線回路パターン上に実装されており、上記スリットの長さをa、上記縦辺の長さをb、半導体チップの実装時の位置ずれをαとすると、スリットの長さは、以下の式b≦a≦b+αを満たしていることを特徴とする。
また、本発明は、半導体チップが搭載されたストラップであって、第1の配線回路パターンと、第2の配線回路パターンと、第1の配線回路パターンと第2の配線回路パターンとの間に形成されたスリットと、を有し、半導体チップは、その底面の四方に形成された4つのバンプを有し、一対の縦辺と一対の横辺とから方形状に形成されているとともに、一対の横辺がスリットを跨ぐように第1の配線回路パターン及び第2の配線回路パターン上に実装されており、上記スリットの長さをa、上記縦辺の長さをb、半導体チップの実装時の位置ずれをα、この位置ずれを補完するためのあそび値をβとすると、スリットの長さは、以下の式b≦a≦b+α+βを満たしていることを特徴とする。
本発明においては、要するに、スリットの長さを最小限にする構成を採用している。これにより、スリットの幅を狭く設定でき、搭載する半導体チップの小型化が図れる。その理由は以下の通りである。
すなわち、配線回路パターンは、例えば、上記先行技術文献に記載のように、エッチングにより形成される。そして、半導体チップが搭載される箇所に設けられるスリットもこのエッチングにより形成される。半導体チップはスリットを跨いで配線回路パターン(第1の配線回路パターン及び第2の配線回路パターン)上に搭載されることから、小型化された半導体チップを搭載するには、当然、スリットの幅を狭くする必要がある。一方、エッチングが十分に行われないと、本来であればスリットを介して分離されていなければならない配線回路パターン間において、短絡が発生する恐れがある。よって、エッチングは十分に行われる必要がある。一方、エッチング量を増やすと、十分に溶け短絡状態を解消できるが、狭いスリット幅を形成することが困難となる。
そこで、本発明においては、エッチング量を減らすべく、スリットの長さを最小限にする構成を採用した。具体的には、スリットの幅を狭く設定する必要がある箇所は、半導体チップのバンプ間のみであることから、スリットの長さは、最低限半導体チップの一辺(縦辺)以上である必要がある。また、半導体チップを配線回路パターン上に実装する際には、多少の位置ずれが生じ得ることから、確実に接着させるためには、いわゆる「あそび」を設ける必要がある。以上2点のことを考慮して、本発明においては、スリットの長さを以下のように設定した。すなわち、半導体チップの一辺(縦辺)の長さをb、半導体チップの実装時の位置ずれをαとすると、スリットの長さaは、式 b≦a≦b+αを満たすように設定する。この位置ずれαは過去の経験により適宜設定すればよく、例えば、30〜50(μm)である。
また、スリットの長さaの上限は、位置ずれαだけではなく、この位置ずれを補完するためのあそび値βを加算した値とするとよい。すなわち、スリットの長さは、以下の式b≦a≦b+α+βを満たすようにしてもよい。位置ずれαは、スリットの長さaを短く設定するためには、小さい方がよく、位置ずれ量の統計をとって平均値を算出したり、また使用者の過去の経験から適宜設定される。一方、位置ずれの中には、平均値や経験値を越えたものが存在することがあり、このような場合にも確実に半導体チップを基板に接着させるためには、スリットの長さaの上限をb+αとしたのでは足りない。そこで、このような場合にも、確実に半導体チップを基板に接着させるためには、位置ずれαを補完するための「あそび値β」を位置ずれαに加算し、スリットの長さaの上限をb+α+βに設定するとよい。この「あそび値β」も適宜使用者において設定すればよく、例えば、20〜30(μm)である。
第1の配線回路パターン及び第2の配線回路パターンの表面がその全面に亘って熱可塑性樹脂皮膜により覆われていてもよい。ここで言う『熱可塑性樹脂皮膜』は、接着剤としての良好な特性を有するものであることが好ましい。
スリットの幅方向であって、半導体チップの縁部と各バンプとの間には、半導体チップの底面を保持する補強部を有するように構成してもよい。本発明においては、スリットの長さを最小限に設定することにより、スリットの幅を狭く設定することが可能である。これにより、上記説明した通り、実装する半導体チップの小型化が図れるばかりでなく、半導体チップにおけるバンプ間の距離も狭く設定できる。これにより、半導体チップの底面において、その縁の部分からバンプまでの間に余裕ができる。この余裕ができた部分が熱可塑性樹脂皮膜により接着可能となり接着面積が広くなる。そして、更に、この部分が半導体チップを保持する機能を有する補強部となる。
本発明のタグインレットは、上記いずれかに記載のストラップと、該ストラップに接続されたアンテナコイルと、を有することを特徴とする。
本発明のRFIDタグは、上記記載のタグインレットに樹脂加工が施されていることを特徴とする。
以上説明したように本発明によれば、半導体チップの一辺(縦辺)の長さb、半導体チップの実装時の位置ずれをαとしたとき、スリットの長さaを式b≦a≦b+αを満たすように設定する。これにより、小型化された半導体チップを安定した強度で実装可能なストラップ、タグインレット及びRFIDタグを提供することが可能となる。
以下に、本発明に係るストラップ、タグインレット及びRFIDタグの最良の実施の形態について図面を参照しながら説明する。
図1は、本発明のストラップにおける半導体チップの実装方法を説明する工程図、図2は超音波実装工程の詳細を示す説明図である。
まず、本発明のストラップにおける半導体チップの実装方法について、図1及び図2を参照して説明する。この実装方法を含む一連の工程の概略が図1の工程図に示されている。この一連の工程には、金属箔積層材製造工程、エッチングマスク印刷工程、配線回路パターン形成のためのエッチング工程、超音波実装工程と、接着工程とが含まれている。以下、それらの工程の詳細を順に説明する。
[金属箔積層材製造工程]
図1(a)に示すように、この工程では、フィルム状配線基板の原材をなすAl−PET積層材1を製造する。このAl−PET積層材1は、例えば、25μm厚のPETフィルム2の片面(図では上面)に、ウレタン系接着剤を介して35μm厚の硬質アルミ箔3を重ね、これを150℃、圧力5kg/cmの条件で熱ラミネートを経て積層接着させる工程を経て製造される。
[エッチングマスク印刷工程]
図1(b)に示すように、この工程では、Al−PET積層材1の硬質アルミ箔3の表面に所要配線回路パターン形状のエッチングレジストパターン4を形成する。このレジストパターン4の形成は、例えば、150℃程度の温度で溶融するポリオレフィン系の熱可塑性樹脂製接着剤を、グラビア印刷等の方法によって硬質アルミ箔3の表面に厚さ4〜6μm程度塗布することによって行われる。この塗布厚は、搭載される半導体チップ8のバンプ9のサイズ乃至形状に応じて調整することが好ましい。
[エッチング工程]
図1(c)に示すように、この工程では、エッチングレジストパターン4から露出するアルミ箔部分5を従来公知のエッチング処理で除去することにより、硬質アルミ箔3からなる配線回路パターン6を形成する。この配線回路パターン6の形成は、エッチングレジストパターン4から露出するアルミ箔部分5を、例えば、エッチング液であるNaOH(120g/l)に温度50℃の条件にて晒すことによって行われる。このエッチング工程で得られた配線基板7の表面には、硬質アルミ箔3からなる配線回路パターン6が出現される。また、この配線回路パターン6の表面は、その全面に亘ってエッチングレジストパターン(エッチングマスク)4として使用したポリオレフィン系の熱可塑性樹脂製接着剤により覆われている。換言すれば、この配線回路パターン6の少なくとも電極領域(後述する半導体チップのバンプとの接続予定領域)の表面は熱可塑性樹脂被膜4aにより覆われている。
[超音波実装工程]
図1(d)に示すように、この工程では、超音波を付与しつつ、半導体チップ8を配線基板7上に実装する。この工程は、配線回路パターン6上の電極領域ARを覆う熱可塑性樹脂被膜4aを加熱溶融させた状態において、その溶融状態にある熱可塑性樹脂被膜4aの上に半導体チップ8のバンプ9を超音波を付与しつつ押し付けることにより、溶融した熱可塑性樹脂被膜4aを押し退けてバンプ9と電極領域ARとを接触させる工程(第1工程)と、バンプ9と電極領域ARとが接触した状態において、超音波を継続的に付与することにより、バンプ9と電極領域ARとを超音波接合させる工程(第2工程)と、を含んでいる。
すなわち、半導体チップ8は厚さ150μmであって、その底面から接続用の金属端子であるバンプ9を突出させた、いわゆる表面実装型部品として構成されている。第1の工程では、このバンプ(例えば金より成る)9は、超音波振動を付加した状態で、150℃の加熱により溶融した熱可塑性樹脂被膜4aに押し当てられる。すると、溶融した熱可塑性樹脂被膜4aは、バンプ9の超音波振動によりバンプ9の先端位置より押し退けられて除去され、さらにアルミ箔配線回路パターン6表面上の酸化物層等も振動により機械的に除去される。その結果、バンプ9と電極領域ARとが接触させられる。第2の工程では、その後、さらに振動による摩擦熱によりバンプ9と配線回路パターン6の電極領域ARとが加熱され、金原子がアルミ箔内に拡散した金属融着部が形成されて両者の超音波接合が完了する。
以上の第1並びに第2の工程は、半導体チップ8を所定位置に配置した後、例えば、負荷圧力0.2kg/mm下で、振動数63KHzの超音波振動を数秒程度加えることにより完了される。
この超音波実装工程のより詳細が図2の工程図に示されている。同図(a)に示される位置決め工程では、それぞれ真空吸着機能を有する超音波ホーン11とヒータテーブル兼用アンビル12とを上下に対向配置した状態において、超音波ホーン11には矢印11aに示されるようにベアチップ8を吸着保持させ、またヒータテーブル兼用アンビル12には矢印12aに示されるように配線基板7を吸着保持させる。この状態において、超音波ホーン11とヒータテーブル兼用アンビル12とを水平方向へと相対移動させつつ、半導体チップ8側のバンプ9と配線基板7側の配線回路パターン6の電極領域ARとの位置決めを行ない、同時にヒータテーブル兼用アンビル12によって配線基板7を150℃に加熱する。
同図(b)に示される熱可塑性樹脂接着剤の除去工程では、超音波ホーン11とヒータテーブル兼用アンビル12とによって、矢印vに示されるように、超音波振動(63.5KHz、2W)を付与しつつ、矢印Pに示されるように、負荷圧力(0.1〜0.3Kgf)により、ベアチップ8のバンプ9を加熱溶融状態にある熱可塑性樹脂接着剤(熱可塑性樹脂被膜)4aに押し当てることにより、溶融した熱可塑性樹脂被膜4aを押し退けてバンプ9と電極領域ARとを接触させる。
同図(c)に示される超音波接合工程では、さらに超音波振動vを継続的に付与することにより、金属間の拡散接合を進行させて、バンプ9と電極領域ARとを超音波接合させる。
再び、図1に戻って、説明を続ける。
[接着工程]
図1(e)に示すように、この工程では、配線基板に付与された150℃の加熱を除去することにより、溶融した熱可塑性樹脂被膜4aを自然冷却又は強制冷却により再硬化させて、半導体チップ8本体と配線回路パターン6との間を接着させる。すなわち、半導体チップ8の底面と配線基板7との間に満たされた溶融状態にある熱可塑性樹脂被膜4aが冷却固化されて、半導体チップ8と配線基板7とが強固に接着固定されるのである。
以上の工程を経ることにより本発明のストラップにおいては次のような作用効果が得られる。すなわち、(1)バンプ9と電極領域ARとの接合は超音波による拡散接合であるため、確実な電気的導通が図れること、(2)バンプ9と電極領域ARとの接合部が樹脂封止されるため、耐湿性が良好となること、(3)半導体チップ8と配線基板7とが熱可塑性樹脂被膜4aの硬化の際に接着されるため、引っ張り等に対する機械的な実装強度が高いこと、(4)電気的導通と機械的結合とを短時間で同時になし得ること、(5)特別な封止乃至接着工程、並びに、接着材料が不要なため製造コストが格段に低いこと、(6)基板表面が露出している部分については熱可塑性樹脂被膜が存在しないから、加熱時に基板表面が必要以上にべた付くことがないこと、等の作用効果が得られる。
本発明のストラップは上記工程を経ることにより製造されるが、その特徴は、従来に比べてスリットの長さを短く形成している点である。以下本発明の特徴部分について、図3及び図4を参照して説明する。
図3(a)は、本発明のストラップにおけるスリットの長さと半導体チップの辺の長さとの関係を示す部分平面図、(b)は(a)のF部の拡大図、図4は、図3に示す平面図を断面図としたものであり、(a)はX−X断面図、(b)はY―Y断面図である。なお、以下においては、配線回路パターン6が第1の配線回路パターンP11と第2の配線回路パターンP12で形成されているものとして説明する。
図3(a)に示すように、半導体チップ8は、スリットSL1を跨ぐようにして、第1の配線回路パターンP11及び第2の配線回路パターンP12上に搭載されている。この図3(a)における半導体チップ8は、図6(b)に示した小型化された半導体チップと同一のものである。これら図を見比べれば明確なように、本発明においては、スリットSL1の長さは従来のスリットSL2に比べて短く形成されている。
この点について、図3(a)のF部の拡大図である図3(b)、この図3(b)のX−X断面図である図4(a)及びY−Y断面図である図4(b)を参照して更に詳しく説明する。
図3(b)に示すように、搭載される半導体チップ8は、縦辺b、横辺cの方形状をしている。通常は正方形であるがこれに限定されるものではなく、本明細書においては縦辺と横辺とを区別するため別の符号を用いている。また、半導体チップ8の底面81の四方には、第1の配線回路パターンP11及び第2の配線回路パターンP12に向けて突出した4つのバンプ9、9、9、9が設けられる。半導体チップ8の具体的な実装方法については、上記したので、ここでは省略する。
一方、第1の配線回路パターンP11と第2の配線回路パターンP12との間には、長さa、幅eのスリットSL1がエッチングにより形成されている。スリットSL1の長さaは半導体チップ8の縦辺bより長めに形成されているが、図6(b)に示すスリットSL2と対比すると、半導体チップ8を搭載するのに必要な箇所のみにスリットSL1を形成しているので、スリットSL2の長さAとスリットSL1の長さaとを対比すると、長さaの方が長さAよりはるかに短く形成されている。本発明において、このようにスリットSL1の長さaを短く形成したのは、搭載する半導体チップ8の小型化の要請に応えるために、スリットSL1の幅eを狭く形成する必要があるからである。スリットSL1の幅eを狭く形成することが出来れば、搭載する半導体チップ8のバンプ9間の距離dも短く設定することが可能となる。なお、図3(b)においては、半導体チップ8は正方形であり、各バンプ9、9、9、9間の距離(対角線上の距離は除く)は同一であり、よって、幅方向のバンプ9、9間の距離もdであるが、ここでは幅方向の符号は省略している。
ここで、スリットSL1は、隣接する第1の配線回路パターンP11と第2の配線回路パターンP12とが短絡しないように、十分にエッチングを行い形成される必要があるが、その一方において、エッチング量を増やすと、スリットSL1の幅eを狭く形成できないという不具合も生じ得る。そこで、本発明においては、エッチング量を減らすべく、スリットSL1の長さaを最小限にする構成を採用した。
具体的には、スリットSL1の長さaは、半導体チップ8の搭載時における位置ずれをα、半導体チップ8の長さをbとすると、[式] b≦a≦b+α(単位:μm)を満たすように設定される。スリットSL1の長さaを最小限にするのであれば、この長さaの最低長は半導体チップ8の長さbである。しかしながら、半導体チップを第1の配線回路パターンP11、第2の配線回路パターンP12上に実装する際には、多少の位置ずれαが生じ得ることから、確実に接着させるためには、いわゆる「あそび」を設けるように構成している。
例えば、半導体チップ8を超小型の半導体チップ(一辺bは0.5mm以下かつバンプ9、9間距離dは0.3mm以下)とした場合、スリットSL1の幅eは200μmであり、位置ずれαは過去の経験値により適宜設定すればよく、例えば、30〜50(μm)である。
また、スリットSL1の長さaの上限は、位置ずれαだけではなく、更なる「あそび」を設けるべく上記式に「あそび値β」を加算した式 b≦a≦b+α+β(単位:μm)としてもよい。この「あそび値β」を設けることにより、経験値以上の大きな誤差が生じた場合にも確実に接着させることができる。この「あそび値β」も適宜使用者において設定すればよく、例えば、20〜30(μm)である。
また、本発明においては、スリットSL1の長さを短く形成したことから、バンプ9、9間距離も短く設定できる。これにより、半導体チップ8の底面81の縁部82(底面81側の4つの辺からなる縁)と、各バンプ9、9、9、9、との間に余裕が生まれる。この余裕が補強部83となり、この補強部83により、半導体チップ8の底面81の外縁が接着される。すなわち、半導体チップ8を第1の配線回路パターンP11、第2の配線回路パターンP12に搭載する際に、第1の配線回路パターンP11、第2の配線回路パターンP12の表面に積層された熱可塑性樹脂被膜4aと補強部83とが当接する。熱可塑性樹脂被膜4aは接着性を有していることから、補強部83と第1の配線回路パターンP11、第2の配線回路パターンP12とが熱可塑性樹脂被膜4aを介して接着される。これにより、半導体チップ8の実装はより強固になる。
以上のように、本発明のストラップ10においては、スリットSL1の長さaを、[式] b≦a≦b+α(単位:μm)を満たすように設定した(α:半導体チップ8の搭載時における位置ずれ、b:半導体チップ8の長さ)。これにより、以下のような効果を奏する。すなわち、<1>スリット幅の狭いストラップの安定した生産が可能となる。<2>スリット幅の狭いストラップを安価で作成可能。<3>超小型の半導体チップに対しても安定した強度で実装可能。以上のような効果を奏することが可能となる。
以上が本発明のストラップの一実施形態であるが、これにアンテナコイルを接続すればタグインレットを製造可能であり、また、このタグインレットに樹脂加工を施せばRFIDタグを製造することも可能である。なお、本発明の特徴は、上記したようにスリットの長さを最低限の長さに設定したことであるので、以下におけるタグインレット及びRFIDタグの実施の形態の説明は製造の仕方の一例を示すに留めておき、各構成の詳細な説明は省略する。
図5は、本発明のタグインレットの実施形態の一例が示されている。同図に示されるように、このタグインレット100は、25μm厚のPET(ポリエチレンテレフタレート)製基体101の片面に、10μm厚の銅箔製渦巻き状導体パターン(アンテナコイルに相当)102を保持させてなるタグインレット本体100aと、70μm厚のガラスエポキシ製小片10Aに半導体チップ8を図では下面側に実装してなるストラップ10とを有する。そして、ストラップ10は、その小片10Aが、渦巻状導体パターン(アンテナコイル)102を構成する周回導体束102aを跨ぐ(換言すれば交差する)ようにしてタグインレット本体100a上に搭載され、かつ渦巻状導体パターン102との電気的接続は、渦巻状導体パターン102の内周側端子パッド103と外周側端子パッド104とにおいて行われる。
このようにして構成されたタグインレット100を樹脂で封入したり、ラミネート加工したり等樹脂加工されたものが本発明のRFIDタグである。
本発明のストラップにおける半導体チップの実装方法を説明する工程図である。 超音波実装工程の詳細を示す説明図である。 (a)は、本発明のストラップにおけるスリットの長さと半導体チップの辺の長さとの関係を示す部分平面図、(b)は(a)のF部の拡大図である。 図3に示す平面図を断面図としたものであり、(a)はX−X断面図、(b)はY―Y断面図である。 本発明のタグインレットを示す平面図である。 従来のストラップにおけるスリットの長さと半導体チップの辺の長さとの関係を示す部分平面図であり、(a)は従来の半導体チップを実装する場合、(b)は小型化された半導体チップを実装する場合をそれぞれ示す。
符号の説明
1 Al−PET樹脂基材
2 PETフィルム
3 アルミ箔
4 熱可塑性樹脂製のエッチングレジストパターン
5 レジストパターンの存在しない部分
6 アルミ箔配線回路パターン
7 配線基板
8 半導体チップ
81 底面
82 縁部
83 補強部
9 バンプ
SL1 スリット
a スリットの長さ
b 半導体チップの辺の長さ
c 半導体チップの辺の長さ
d バンプ間の長さ
e スリットの幅
α 半導体チップの実装時の位置ずれ
β あそび値
P11 第1の配線回路パターン
P12 第2の配線回路パターン

Claims (6)

  1. 半導体チップが搭載されたストラップであって、
    第1の配線回路パターンと、
    第2の配線回路パターンと、
    第1の配線回路パターンと第2の配線回路パターンとの間に形成されたスリットと、を有し、
    半導体チップは、
    その底面の四方に形成された4つのバンプを有し、一対の縦辺と一対の横辺とから方形状に形成されているとともに、一対の横辺がスリットを跨ぐように第1の配線回路パターン及び第2の配線回路パターン上に実装されており、
    上記スリットの長さをa、上記縦辺の長さをb、半導体チップの実装時の位置ずれをαとすると、スリットの長さは、以下の式
    b≦a≦b+α
    を満たしていること
    を特徴とするストラップ。
  2. 半導体チップが搭載されたストラップであって、
    第1の配線回路パターンと、
    第2の配線回路パターンと、
    第1の配線回路パターンと第2の配線回路パターンとの間に形成されたスリットと、を有し、
    半導体チップは、
    その底面の四方に形成された4つのバンプを有し、一対の縦辺と一対の横辺とから方形状に形成されているとともに、一対の横辺がスリットを跨ぐように第1の配線回路パターン及び第2の配線回路パターン上に実装されており、
    上記スリットの長さをa、上記縦辺の長さをb、半導体チップの実装時の位置ずれをα、この位置ずれを補完するためのあそび値をβとすると、スリットの長さは、以下の式
    b≦a≦b+α+β
    を満たしていること
    を特徴とするストラップ。
  3. 第1の配線回路パターン及び第2の配線回路パターンの表面がその全面に亘って熱可塑性樹脂皮膜により覆われていることを特徴とする請求項1あるいは2に記載のストラップ。
  4. スリットの幅方向であって、半導体チップの縁部と各バンプとの間には、半導体チップの底面を保持する補強部を有することを特徴とする請求項1〜3いずれか1項に記載のストラップ。
  5. 請求項1〜4いずれか1項に記載のストラップと、
    該ストラップに接続されたアンテナコイルと、を有すること
    を特徴とするタグインレット。
  6. 請求項5に記載のタグインレットに樹脂加工が施されていることを特徴とするRFIDタグ。
JP2008106451A 2008-04-16 2008-04-16 ストラップ、タグインレット及びrfidタグ Pending JP2009258943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008106451A JP2009258943A (ja) 2008-04-16 2008-04-16 ストラップ、タグインレット及びrfidタグ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008106451A JP2009258943A (ja) 2008-04-16 2008-04-16 ストラップ、タグインレット及びrfidタグ

Publications (1)

Publication Number Publication Date
JP2009258943A true JP2009258943A (ja) 2009-11-05

Family

ID=41386287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008106451A Pending JP2009258943A (ja) 2008-04-16 2008-04-16 ストラップ、タグインレット及びrfidタグ

Country Status (1)

Country Link
JP (1) JP2009258943A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110571A1 (ja) * 2015-12-21 2017-06-29 株式会社村田製作所 部品内蔵デバイス、rfidタグ、および部品内蔵デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221527A (ja) * 1999-01-27 2000-08-11 Sharp Corp 液晶表示装置
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2003242471A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたicチップへのアンテナパターン形成方法とicタグ付き包装体
WO2005088526A1 (ja) * 2004-03-12 2005-09-22 Renesas Technology Corp. 電子タグ用インレットの製造方法
JP2007311407A (ja) * 2006-05-16 2007-11-29 Dainippon Printing Co Ltd Icチップ、回路形成済ウエハ、および非接触通信部材
JP2008084160A (ja) * 2006-09-28 2008-04-10 Dainippon Printing Co Ltd Icカードの製造方法およびicカードの製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221527A (ja) * 1999-01-27 2000-08-11 Sharp Corp 液晶表示装置
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2003242471A (ja) * 2002-02-14 2003-08-29 Dainippon Printing Co Ltd ウェブに実装されたicチップへのアンテナパターン形成方法とicタグ付き包装体
WO2005088526A1 (ja) * 2004-03-12 2005-09-22 Renesas Technology Corp. 電子タグ用インレットの製造方法
JP2007311407A (ja) * 2006-05-16 2007-11-29 Dainippon Printing Co Ltd Icチップ、回路形成済ウエハ、および非接触通信部材
JP2008084160A (ja) * 2006-09-28 2008-04-10 Dainippon Printing Co Ltd Icカードの製造方法およびicカードの製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110571A1 (ja) * 2015-12-21 2017-06-29 株式会社村田製作所 部品内蔵デバイス、rfidタグ、および部品内蔵デバイスの製造方法
JPWO2017110571A1 (ja) * 2015-12-21 2018-07-12 株式会社村田製作所 部品内蔵デバイス、rfidタグ、および部品内蔵デバイスの製造方法

Similar Documents

Publication Publication Date Title
US6664645B2 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JP3928682B2 (ja) 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
JP3533665B1 (ja) 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
US20050212131A1 (en) Electric wave readable data carrier manufacturing method, substrate, and electronic component module
WO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
TWI239555B (en) Manufacturing method for radio frequency identification tag
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP4353181B2 (ja) 電子装置の製造方法
US20100327044A1 (en) Method for manufacturing electronic component module
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2009258943A (ja) ストラップ、タグインレット及びrfidタグ
JP2000155820A (ja) 非接触icカードおよびその製造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP2009289853A (ja) 配線基板の製造方法及び実装構造体の製造方法
JP5146358B2 (ja) 電子装置
JP2004006705A (ja) 半導体装置の実装構造および回路基板
JP2015219878A (ja) 複合icカード及びそれに用いる複合icカード用モジュール
JP2000155821A (ja) 非接触icカードおよびその製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2008235839A (ja) 半導体装置およびその製造方法
JP3584404B2 (ja) 半導体チップの実装方法
JP3753984B2 (ja) 非接触通信機器用モジュール及びその製造方法
TWI336223B (en) Electronic device and method of manufacturing same
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121108