JP4796628B2 - Ｉｃタグ用インレットの製造方法 - Google Patents
Ｉｃタグ用インレットの製造方法 Download PDFInfo
- Publication number
- JP4796628B2 JP4796628B2 JP2008520073A JP2008520073A JP4796628B2 JP 4796628 B2 JP4796628 B2 JP 4796628B2 JP 2008520073 A JP2008520073 A JP 2008520073A JP 2008520073 A JP2008520073 A JP 2008520073A JP 4796628 B2 JP4796628 B2 JP 4796628B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- antenna
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Description
本発明は、ＩＣタグ用インレットの製造技術に関し、特に、超小型の半導体チップをアンテナに接続するＩＣタグ用インレットの製造に適用して有効な技術に関する。
半導体チップに書き込んだデータを、マイクロ波などを使って読み取る無線認識ＩＣタグは、ＲＦＩＤ(Radio Frequency Identification)タグとも呼ばれ、種々の分野での利用が進められている。
この種のＩＣタグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある反面、構造が複雑になることから、製造コストが高くなり、これが広汎な普及を妨げる主な要因となっている。
そこで、近年は、構造を単純化した安価なＩＣタグ用インレット（以下、単にインレットということもある）の開発が進められている。このＩＣタグ用インレットは、薄いＡｌ（アルミニウム）箔からなるアンテナと、このアンテナの表面に搭載された半導体チップ（以下、単にチップということもある）とで構成されている。半導体チップの外形寸法は０．３ｍｍ角〜０．４ｍｍ角、厚さは数十μｍ程度であるが、最近は、インレットの小型化、薄型化の要求から、外形寸法が０．１５ｍｍ角以下、厚さが1０μｍ以下の超小型ＩＣタグ用半導体チップが開発されている。
しかしながら、上記のような超小型半導体チップは、そのサイズが極めて小さいので、従来の半導体チップのように、ピンセットでつまんでアンテナに搭載するといった作業ができない。そのため、超小型半導体チップを使ったＩＣタグ用インレットを安価に大量生産するためには、超小型半導体チップを効率よくハンドリングすることのできる技術が必要である。
特開平１０−０３３９６９号公報（特許文献１）および特許第３３２６４６２号（特許文献２）には、原料供給装置から供給される顆粒状のシリコンを落下チューブ内で溶解して真球状のシリコン結晶を形成後、冷却して回収する球状半導体デバイスの製造方法において、必要に応じて落下チューブ内にガスを流す技術が開示されている。また、特開平０７−２８３０９８号公報（特許文献３）には、過飽和状態のアルコール蒸気（疎水性有機ガス）が微粒子を凝縮核として凝集し、ｎｍサイズの粒子として成長していく標準粒子発生装置が開示されている。
特開平１０−０３３９６９号公報
特許第３３２６４６２号
特開平０７−２８３０９８号公報
上述したように、ＩＣタグ用半導体チップは、そのサイズが極めて小さいので、従来のハンドリング技術では効率よくアンテナに搭載することができない。特に、外形寸法が０．１５ｍｍ角以下、厚さが1０μｍ以下の超小型半導体チップは、外観が粉末状であり、体積に対する表面積の比が大きいので、静電気やファンデルワールス力によってチップ同士が凝集したり、チップを整列させる治具に付着して離れ難くなるといった問題も生じる。
本発明の目的は、超小型ＩＣタグ用半導体チップを使ったＩＣタグ用インレットを安価に量産する技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下のとおりである。
（１）本願の一発明は、主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、以下の工程（ａ）〜（ｆ）を含んでいる。
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程、
（ｂ）前記半導体ウエハの裏面をダイシングテープに貼り付ける工程、
（ｃ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程、
（ｄ）前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程、
（ｅ）前記（ｄ）工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程、
（ｆ）前記（ｅ）工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程。
（２）本願の一発明は、主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、以下の工程（ａ）〜（ｇ）を含んでいる。
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程、
（ｂ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程、
（ｃ）前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程、
（ｄ）前記（ｃ）工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程、
（ｅ）前記（ｄ）工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程、
（ｆ）前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程、
（ｇ）前記（ｆ）工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程。
（１）本願の一発明は、主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、以下の工程（ａ）〜（ｆ）を含んでいる。
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程、
（ｂ）前記半導体ウエハの裏面をダイシングテープに貼り付ける工程、
（ｃ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程、
（ｄ）前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程、
（ｅ）前記（ｄ）工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程、
（ｆ）前記（ｅ）工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程。
（２）本願の一発明は、主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、以下の工程（ａ）〜（ｇ）を含んでいる。
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程、
（ｂ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程、
（ｃ）前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程、
（ｄ）前記（ｃ）工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程、
（ｅ）前記（ｄ）工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程、
（ｆ）前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程、
（ｇ）前記（ｆ）工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
超小型半導体チップを樹脂で被覆することにより、半導体チップの実効的な体積が増加し、そのハンドリングが容易になるので、半導体チップをアンテナに搭載する作業を効率よく行うことが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の一実施の形態であるＩＣタグ用インレットを示す断面図である。本実施の形態のＩＣタグ用インレット１００は、両面に電極を設けた半導体チップ１０１と、この半導体チップ１０１を上下両面から挟む上側アンテナ１０２および下側アンテナ１０３と、半導体チップ１０１を被覆する支持樹脂１０４とで構成されている。支持樹脂１０４は、半導体チップ１０１と同じく、上側アンテナ１０２と下側アンテナ１０３とによって挟まれている。
図１は、本発明の一実施の形態であるＩＣタグ用インレットを示す断面図である。本実施の形態のＩＣタグ用インレット１００は、両面に電極を設けた半導体チップ１０１と、この半導体チップ１０１を上下両面から挟む上側アンテナ１０２および下側アンテナ１０３と、半導体チップ１０１を被覆する支持樹脂１０４とで構成されている。支持樹脂１０４は、半導体チップ１０１と同じく、上側アンテナ１０２と下側アンテナ１０３とによって挟まれている。
半導体チップ１０１は、外形寸法が０．１５ｍｍ角以下、例えば０．１ｍｍ角程度、厚さが1０μｍ程度の単結晶シリコン基板からなる。図２に示すように、半導体チップ１０１の主面には、整流回路１５３、コンデンサ１５４、クロック回路１５５、パワーオンリセット回路１５７、メモリ回路１５６などのデジタル回路が形成されている。整流回路１５３は、アンテナから入力された電磁波を整流し、直流電圧を発生させる。コンデンサ１５４は、この電圧によって電荷を蓄積する。クロック回路１５５は、電磁波に乗せられた信号からクロックを抽出する。パワーオンリセット回路１５７は、クロック信号を受けて、メモリ回路１５６の初期値を設定する。メモリ回路１５６は、カウンタ、デコーダ、メモリセル、書き込み回路などから構成される。これらのデジタル回路は、クロック信号に同期して動作する。クロック信号は、電磁波の変調された信号を復調して発生させる。変調方式には、振幅で変調するＡＳＫ方式、周波数で変調するＦＳＫ方式、位相で変調するＰＳＫ方式などがある。
図３に示すように、半導体チップ１０１の主面と裏面とには、これらの回路に接続された一対の電極（上部電極１３２および下部電極１３３）が形成されている。半導体チップ１０１は、例えばｐ型のシリコン基板１３４からなり、その主面には、上記回路の構成要素であるｎ型拡散層１３５、多結晶シリコン膜１３６、酸化シリコン膜１３７などが形成されている。上部電極１３２は、図１に示す上側アンテナ１０２に接続され、下部電極１３３は、下側アンテナ１０３に接続されている。
上記半導体チップ１０１は、電極が両面にあることから、上側アンテナ１０２および下側アンテナ１０３と接続する際、主面と裏面の向きが逆になっても接続が可能であることや、横ずれおよび回転ずれに対しても許容度が大きいことが特徴である。そのため、ＩＣタグ用インレット１００の製造に際して、半導体チップ１０１を上側アンテナ１０２と下側アンテナ１０３とで挟み込む作業が容易になる。また、大量の半導体チップ１０１を同時に一括して取り扱うことが可能となる。
上記半導体チップ１０１は、そのサイズが極めて小さいので、そのままではハンドリングが難しい。また、静電気やファンデルワールス力によって半導体チップ１０１同士が凝集したり、チップ整列治具などに付着して離れ難くなるといった問題も生じる。これに対して、半導体チップ１０１を支持樹脂１０４で被覆した場合は、半導体チップ１０１の実質的な体積が大きくなるので、ハンドリングが容易になり、かつ静電気やファンデルワールス力による上記のような問題も生じない。また、支持樹脂１０４は、上側アンテナ１０２と下側アンテナ１０３とに接続された半導体チップ１０１を保護する封止樹脂としての機能や、半導体チップ１０１を上側アンテナ１０２と下側アンテナ１０３との間に固定する接着層としての機能も兼ねている。
上記ＩＣタグ用インレット１００の製造方法の一例を図４〜図１５を用いて説明する。まず、図４に示すように、前工程が完了した半導体ウエハ１１６の裏面にダイシングテープ１１７を貼り付ける。また、半導体ウエハ１１６の主面に支持樹脂１０４をコーティングして硬化させる。支持樹脂１０４は、例えば熱可塑性のエポキシ系樹脂などで構成する。支持樹脂１０４の厚さは任意でよいが、切断の効率や球状にしたときの寸法に基づいて決められる。
次に、図５に示すように、半導体ウエハ１１６のダイシングラインに沿って支持樹脂１０４を切断し、続いて半導体ウエハ１１６をダイシングすることによって、多数の半導体チップ１０１に個片化する。支持樹脂１０４は、例えばフォトレジスト膜をマスクにしたドライエッチングまたはウェットエッチングで切断する。
次に、半導体チップ１０１をダイシングテープ１１７から剥離することにより、図６に示すように、主面が支持樹脂１０４で被覆された半導体チップ１０１が得られる。ダイシングテープ１１７と半導体ウエハとの接着には紫外線硬化樹脂を使用するのが好ましい。この場合は、半導体ウエハ１１６をダイシングして半導体チップ１０１を形成した後、ダイシングテープ１１７に紫外線を照射すると、紫外線硬化樹脂が硬化して接着力が低下するので、多数の半導体チップ１０１をダイシングテープ１１７から同時に剥離することができる。
次に、図７に示すような装置を使って支持樹脂１０４を溶融、球状化する。この装置は、前記特許文献３に開示されているような、過飽和状態の疎水性有機ガスが微粒子を凝縮核として凝集し、粒子として成長していく原理を利用したものである。
漏斗状の上部ストック１０５には、ダイシングテープ１１７から剥離した半導体チップ１０１が大量に収容される。これらの半導体チップ１０１は、上部ストック１０５の下部のノズル１０６に少しずつ落下し、ノズル１０６の最上部にある加熱部１０７において加熱される。このとき、半導体チップ１０１の主面を被覆している支持樹脂１０４が溶融し、表面張力によって球状の溶融樹脂となる。ノズル１０６の内部には過飽和状態の疎水性有機ガスが充填されており、ノズル１０６の中央の凝集部１０８では、この疎水性有機ガスが球状の溶融樹脂を凝縮核として凝集し、粒子として成長していく。
ノズル１０６の最下部には冷却部１０９が設けられており、半導体チップ１０１を覆う溶融樹脂は、この冷却部１０９で急速に冷却されて固形樹脂となり、下部ストック１１０に収容される。なお、図７に示す装置では、ノズル１０６の形状が直線状になっているが、半導体チップ１０１が落下する経路を効率よく確保するために、ノズル１０６の形状を螺旋状にしてもよい。
このようにして、主面が支持樹脂１０４で被覆された半導体チップ１０１をノズル１０６の加熱部１０７、凝集部１０８および冷却部１０９に沿って移動させることにより、球状の支持樹脂１０４によって全体が被覆された半導体チップ１０１を大量に製造することができる。また、上記の装置を使用することにより、半導体チップ１０１を被覆する支持樹脂１０４の直径を制御することができる。
図８は、球状の支持樹脂１０４によって全体が被覆された半導体チップ１０１を示している。ここで、半導体チップ１０１は、必ずしも支持樹脂１０４の中心部に位置している必要はない。これは、支持樹脂１０４で被覆された半導体チップ１０１が上側アンテナ１０２や下側アンテナ１０３に接続される際には、支持樹脂１０４が溶融し、上側アンテナ１０２と半導体チップ１０１との間や、下側アンテナ１０３と半導体チップ１０１との間には支持樹脂１０４が残らないので、半導体チップ１０１が球状の支持樹脂１０４に被覆されている時点では、その位置および角度において自由度を持つことが可能であるためである。
半導体チップ１０１を樹脂で被覆する際には、図９に示すように、球状の支持樹脂１０４の外側に、さらに外皮樹脂１１１を形成してもよい。支持樹脂１０４の外側に外皮樹脂１１１を形成することにより、半導体チップ１０１を被覆する樹脂の径が大きくなるので、半導体チップ１０１のハンドリングがさらに容易になる。
次に、図１０に示すように、球状の支持樹脂１０４で被覆された半導体チップ１０１を配列治具１１２の吸着溝１１３に挿入する。配列治具１１２に設けられた複数の吸着溝１１３のそれぞれには１個の支持樹脂１０４しか入らず、また、それぞれの吸着溝１１３の内部は真空引きされている。そこで、配列治具１１２の上面に大量の支持樹脂１０４を散布した後、配列治具１１２を震動させることにより、多数の半導体チップ１０１を短時間で吸着溝１１３の上面に配列することができる。このとき、吸着溝１１３の中に入り込んだ支持樹脂１０４は、配列治具１１２を傾けても吸着溝１１３の外に飛び出すことはない。一方、吸着溝１１３の中に入り込まなかった支持樹脂１０４は、配列治具１１２を傾けることによって、容易に取り除かれる。
図１１は、表面に多数の下側アンテナ１０３を配列したアンテナシート１１４である。アンテナシート１１４に配列された下側アンテナ１０３の間隔は、上記配列治具１１２に設けられた吸着溝１１３の間隔と同じである。次に、図１２および図１３に示すように、配列治具１１２を反転させ、吸着溝１１３に挿入された支持樹脂１０４を、アンテナシート１１４の表面に形成された下側アンテナ１０３の上に搭載する。
次に、図１４に示すように、アンテナシート１１４の上にアンテナシート１１５を重ね合わせ、アンテナシート１１５に形成された上側アンテナ１０２とアンテナシート１１４に形成された下側アンテナ１０３とで支持樹脂１０４を挟み込む。続いて、図１５に示すように、支持樹脂１０４を加熱、溶融しながら、アンテナシート１１４とアンテナシート１１５とを上下両方向から加圧する。
そして、半導体チップ１０１の主面に形成された上部電極１３２が上側アンテナ１０２に接続され、裏面に形成された下部電極１３３が下側アンテナ１０３に接続されるまでアンテナシート１１４、１１５を加圧した後、アンテナシート１１４、１１５を取り除くことにより、前記図１に示す本実施の形態のＩＣタグ用インレット１００が完成する。
このように、超小型の半導体チップ１０１の周囲を支持樹脂１０４で覆うことにより、半導体チップ１０１のハンドリングが容易になり、かつ半導体チップ１０１同士が凝集したり、配列治具１１２などに付着して離れ難くなるといった不具合が防止されるので、半導体チップ１０１を上側アンテナ１０２と下側アンテナ１０３とに電気的に接続する作業を効率よく行うことができる。これにより、ＩＣタグ用インレット１００の生産性が向上するので、ＩＣタグ用インレット１００を安価に量産することが可能となる。
（実施の形態２）
図１６は、半導体チップ１０１の主面を被覆する支持樹脂１０４を示す断面図である。この半導体チップ１０１は、ダイシングテープ１１７に貼り付けた半導体ウエハ１１６の主面に支持樹脂１０４をコーティングして硬化させた後、支持樹脂１０４を切断し、さらに半導体ウエハ１１６をダイシングすることによって得られる。
図１６は、半導体チップ１０１の主面を被覆する支持樹脂１０４を示す断面図である。この半導体チップ１０１は、ダイシングテープ１１７に貼り付けた半導体ウエハ１１６の主面に支持樹脂１０４をコーティングして硬化させた後、支持樹脂１０４を切断し、さらに半導体ウエハ１１６をダイシングすることによって得られる。
前記実施の形態１の半導体チップ１０１との違いは、半導体チップ１０１の主面を覆う支持樹脂１０４の表面に多数の凹凸１１８を設けたことにある。凹凸１１８は、半導体ウエハ１１６の主面に支持樹脂１０４をコーティングした後、支持樹脂１０４を切断する工程に先立って、支持樹脂１０４の表面をエッチングしたり、サンドブラスト処理を施したりすることによって形成する。
支持樹脂１０４の表面に多数の凹凸１１８を設けることにより、前記図７に示す装置を使って支持樹脂１０４を球状化する際、上部ストック１０５に大量に収容した半導体チップ１０１を覆う支持樹脂１０４同士がファンデルワールス力や静電気などによって互いに付着する不具合を防ぐことができるので、半導体チップ１０１のハンドリングがさらに容易になる。
半導体チップ１０１の主面には、図１７に示すように、薄型樹脂１１９を介して支持樹脂１０４を形成してもよい。この場合は、まず、前記図２に示すダイシングテープ１１７に貼り付けた半導体ウエハ１１６の表面に薄型樹脂１１９と支持樹脂１０４をコーティングして硬化させる。次に、支持樹脂１０４を切断した後、薄型樹脂１１９と半導体ウエハ１１６を一括ダイシングして半導体チップ１０１を形成する。
半導体チップ１０１の主面に薄型樹脂１１９を介して支持樹脂１０４を形成した場合は、半導体チップ１０１の主面全体が薄型樹脂１１９で被覆されるので、前記図７に示す装置の上部ストック１０５に大量の半導体チップ１０１を収容する際などに、支持樹脂１０４で覆われていない半導体チップ１０１のコーナー部が欠けたりする不具合を防ぐことができる。また、この場合も、支持樹脂１０４の表面に多数の凹凸１１８を設けることにより、半導体チップ１０１を覆う支持樹脂１０４同士がファンデルワールス力や静電気などによって互いに付着する不具合を防ぐことができる。
（実施の形態３）
本実施の形態によるＩＣタグ用インレット１００の製造方法を図１８〜図２３を用いて説明する。なお、図１８〜図２０の各図において、（ａ）は支持フィルムの平面図であり、（ｂ）は（ａ）のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿った断面図である。
本実施の形態によるＩＣタグ用インレット１００の製造方法を図１８〜図２３を用いて説明する。なお、図１８〜図２０の各図において、（ａ）は支持フィルムの平面図であり、（ｂ）は（ａ）のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿った断面図である。
まず、図１８に示すように、半導体ウエハ１１６をダイシングすることによって得られた多数の半導体チップ１０１を支持フィルム２００の表面に貼り付ける。半導体チップ１０１を支持フィルム２００の表面に貼り付けるには、前記図２に示したようなダイシングテープ１１７の表面に接着された半導体ウエハ１１６をダイシングして多数の半導体チップ１０１を形成する。次に、このダイシングテープ１１７の表面を支持フィルム２００の表面に貼り付けた後、ダイシングテープ１１７を除去することにより、多数の半導体チップ１０１が支持フィルム２００の表面側に一括して転写される。このとき、半導体チップ１０１は、その主面が支持フィルム２００と対向した状態で支持フィルム２００に接着される。
次に、図１９に示すように、支持フィルム２００をその中心から外周方向に向かって引っ張ることにより、半導体チップ１０１同士の間隔を広げる。支持フィルム２００を引っ張る方向は、３６０度またはＸ−Ｙ方向とするが、半導体チップ１０１同士の間隔のばらつきが最小となるような方法であればいずれでもよい。
また、支持フィルム２００を引っ張る際には、あらかじめ支持フィルム２００を加熱して伸び易くしておくことも有効である。さらに、一回の引っ張り工程で支持フィルム２００が充分に伸びない場合は、半導体チップ１０１を他の支持フィルムに転写してさらに引っ張るという工程を繰り返すことにより、半導体チップ１０１同士の間隔を充分に広げることができる。
次に、図２０に示すように、スクリーン印刷法などを用いてそれぞれの半導体チップ１０１を支持樹脂１２０で被覆した後、支持樹脂１２０を硬化させる。次に、支持樹脂１２０で被覆された半導体チップ１０１を支持フィルム２００から剥離した後、図２１に示すように、この半導体チップ１０１を上側アンテナ１０２と下側アンテナ１０３との間に挟み込む。半導体チップ１０１は、その両面に電極（上部電極１３２、下部電極１３３）が形成されているので、半導体チップ１０１を上側アンテナ１０２と下側アンテナ１０３との間に挟み込む際、半導体チップ１０１の上下の向きを考慮する必要がない。すなわち、半導体チップ１０１は、前記図２１に示すような向きであっても、図２２に示すような向きであってもよい。なお、半導体チップ１０１を支持フィルム２００から剥離する工程に先立って、支持樹脂１２０の表面に多数の凹凸を設けることにより、半導体チップ１０１のハンドリングが容易になる。
次に、図２３に示すように、支持樹脂１２０を溶融、加圧しながら上側アンテナ１０２と下側アンテナ１０３とを上下両方向から加圧する。これにより、半導体チップ１０１の両面に形成された電極（上部電極１３２、下部電極１３３）の一方が上側アンテナ１０２に、他方が下側アンテナ１０３にそれぞれ電気的に接続され、ＩＣタグ用インレット１００が完成する。
本実施の形態によれば、超小型の半導体チップ１０１の周囲を支持樹脂１０４で覆うことにより、半導体チップ１０１同士が凝集したり、配列治具１１２などに付着して離れ難くなるといった不具合が防止され、半導体チップ１０１のハンドリングが容易になるので、半導体チップ１０１を上側アンテナ１０２および下側アンテナ１０３に接続する作業を効率よく行うことができる。これにより、ＩＣタグ用インレット１００の生産性が向上するので、ＩＣタグ用インレット１００を安価に量産することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、サイズの小さな半導体チップを用いたＩＣタグ用インレットの製造に適用することができる。
Claims (10)
- 主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程と、
（ｂ）前記半導体ウエハの裏面をダイシングテープに貼り付ける工程と、
（ｃ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程と、
（ｄ）前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程と、
（ｅ）前記（ｄ）工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程と、
（ｆ）前記（ｅ）工程の後、前記支持樹脂を溶融、加圧することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程と、
を含むことを特徴とするＩＣタグ用インレットの製造方法。 - 前記（ｃ）工程に先だって、前記支持樹脂の表面に凹凸を形成することを特徴とする請求項１記載のＩＣタグ用インレットの製造方法。
- 前記半導体チップの外形寸法は０．１５ｍｍ角以下、厚さは1０μｍ以下であることを特徴とする請求項１記載のＩＣタグ用インレットの製造方法。
- 前記（ｄ）工程では、過飽和状態の有機ガス雰囲気中で前記支持樹脂を加熱、溶融することにより、前記半導体チップの全面を被覆する前記支持樹脂の直径を制御することを特徴とする請求項１記載のＩＣタグ用インレットの製造方法。
- 前記（ｄ）工程の後、前記（ｅ）工程に先立って、前記支持樹脂の外側を外皮樹脂で被覆することを特徴とする請求項１記載のＩＣタグ用インレットの製造方法。
- 前記（ａ）工程では、前記半導体ウエハの主面に第２の樹脂を介して支持樹脂を被着し、前記（ｃ）工程では、前記支持樹脂を分割した後、前記第２の樹脂と前記半導体ウエハとを一括ダイシングすることを特徴とする請求項１記載のＩＣタグ用インレットの製造方法。
- 主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体チップと、前記第１、第２電極の一方に接続された第１アンテナと、前記第１、第２電極の他方に接続された第２アンテナと、前記第１、第２アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるＩＣタグ用インレットの製造方法であって、
（ａ）主面に集積回路と第１電極とが形成され、裏面に第２電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程と、
（ｂ）前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程と、
（ｃ）前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程と、
（ｄ）前記（ｃ）工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程と、
（ｅ）前記（ｄ）工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程と、
（ｆ）前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第１アンテナと第２アンテナの間に挟み込む工程と、
（ｇ）前記（ｆ）工程の後、前記支持樹脂を溶融、加圧することにより、前記複数の半導体チップのそれぞれの前記第１電極を前記第１、第２アンテナの一方に電気的に接続し、前記第２電極を前記第１、第２アンテナの他方に電気的に接続する工程と、
を含むことを特徴とするＩＣタグ用インレットの製造方法。 - 前記（ｅ）工程の後、前記（ｆ）工程に先立って、前記支持樹脂の表面に凹凸を形成することを特徴とする請求項７記載のＩＣタグ用インレットの製造方法。
- 前記半導体チップの外形寸法は０．１５ｍｍ角以下、厚さは1０μｍ以下であることを特徴とする請求項６記載のＩＣタグ用インレットの製造方法。
- 前記（ｅ）工程では、スクリーン印刷法を用いて前記複数の半導体チップのそれぞれを支持樹脂で被覆することを特徴とする請求項７記載のＩＣタグ用インレットの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/311132 WO2007141836A1 (ja) | 2006-06-02 | 2006-06-02 | Ｉｃタグ用インレットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007141836A1 JPWO2007141836A1 (ja) | 2009-10-15 |
| JP4796628B2 true JP4796628B2 (ja) | 2011-10-19 |
Family
ID=38801108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008520073A Expired - Fee Related JP4796628B2 (ja) | 2006-06-02 | 2006-06-02 | Ｉｃタグ用インレットの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8017441B2 (ja) |
| JP (1) | JP4796628B2 (ja) |
| KR (1) | KR101004901B1 (ja) |
| CN (1) | CN101460962B (ja) |
| WO (1) | WO2007141836A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2917895B1 (fr) * | 2007-06-21 | 2010-04-09 | Commissariat Energie Atomique | Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple |
| KR101092845B1 (ko) | 2009-12-03 | 2011-12-14 | (주)이모트 | Ｒｆｉｄ 태그 내장 형 인레이와, 이를 포함하는 카드, 및 ｒｆｉｄ 태그 내장형 인레이의 제조 방법 |
| CN104246630B (zh) * | 2012-04-11 | 2017-09-12 | 英频杰公司 | 在多个表面上具有天线触点的rfid集成电路和标签 |
| US8628018B2 (en) * | 2012-04-17 | 2014-01-14 | Nxp, B.V. | RFID circuit and method |
| JP6658607B2 (ja) | 2017-02-22 | 2020-03-04 | オムロン株式会社 | 製品の製造方法、外装部品およびアンテナパターン選択装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010935A1 (en) * | 1997-08-27 | 1999-03-04 | Josuke Nakata | Spheric semiconductor device, method for manufacturing the same, and spheric semiconductor device material |
| WO2000036555A1 (fr) * | 1998-12-17 | 2000-06-22 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de production dudit dispositif |
| JP2000222540A (ja) * | 1999-02-03 | 2000-08-11 | Hitachi Maxell Ltd | 非接触型半導体タグ |
| JP2001217380A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002269520A (ja) * | 2001-03-13 | 2002-09-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004127230A (ja) * | 2002-08-08 | 2004-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置 |
| JP2005208787A (ja) * | 2004-01-21 | 2005-08-04 | Hitachi Ltd | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285068B2 (ja) | 1994-04-04 | 2002-05-27 | 高砂熱学工業株式会社 | 標準粒子発生装置 |
| JP3197788B2 (ja) * | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3231244B2 (ja) | 1996-07-22 | 2001-11-19 | 仗祐 中田 | 無機材料製の球状体の製造方法及びその製造装置 |
| US5867102C1 (en) * | 1997-02-27 | 2002-09-10 | Wallace Comp Srvices Inc | Electronic article surveillance label assembly and method of manufacture |
| EP1016052B1 (en) * | 1997-09-11 | 2015-08-19 | Precision Dynamics Corporation | Laminated radio frequency identification device |
| US6147604A (en) * | 1998-10-15 | 2000-11-14 | Intermec Ip Corporation | Wireless memory device |
| US6451154B1 (en) * | 2000-02-18 | 2002-09-17 | Moore North America, Inc. | RFID manufacturing concepts |
| JP4239352B2 (ja) * | 2000-03-28 | 2009-03-18 | 株式会社日立製作所 | 電子装置の製造方法 |
| US6951596B2 (en) * | 2002-01-18 | 2005-10-04 | Avery Dennison Corporation | RFID label technique |
| US7102524B2 (en) * | 2002-08-02 | 2006-09-05 | Symbol Technologies, Inc. | Die frame apparatus and method of transferring dies therewith |
| US6940408B2 (en) * | 2002-12-31 | 2005-09-06 | Avery Dennison Corporation | RFID device and method of forming |
| JP4801337B2 (ja) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100852379B1 (ko) * | 2004-10-13 | 2008-08-14 | 돗빤호무즈가부시기가이샤 | 비접촉 ｉｃ 라벨 및 그 제조 방법 그리고 제조 장치 |
| US8067253B2 (en) * | 2005-12-21 | 2011-11-29 | Avery Dennison Corporation | Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film |
-
2006
- 2006-06-02 JP JP2008520073A patent/JP4796628B2/ja not_active Expired - Fee Related
- 2006-06-02 US US12/303,066 patent/US8017441B2/en not_active Expired - Fee Related
- 2006-06-02 KR KR1020087028428A patent/KR101004901B1/ko not_active IP Right Cessation
- 2006-06-02 WO PCT/JP2006/311132 patent/WO2007141836A1/ja active Application Filing
- 2006-06-02 CN CN2006800548221A patent/CN101460962B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010935A1 (en) * | 1997-08-27 | 1999-03-04 | Josuke Nakata | Spheric semiconductor device, method for manufacturing the same, and spheric semiconductor device material |
| WO2000036555A1 (fr) * | 1998-12-17 | 2000-06-22 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de production dudit dispositif |
| JP2000222540A (ja) * | 1999-02-03 | 2000-08-11 | Hitachi Maxell Ltd | 非接触型半導体タグ |
| JP2001217380A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002269520A (ja) * | 2001-03-13 | 2002-09-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004127230A (ja) * | 2002-08-08 | 2004-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置 |
| JP2005208787A (ja) * | 2004-01-21 | 2005-08-04 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101460962A (zh) | 2009-06-17 |
| US8017441B2 (en) | 2011-09-13 |
| US20090191668A1 (en) | 2009-07-30 |
| KR101004901B1 (ko) | 2010-12-28 |
| KR20080113120A (ko) | 2008-12-26 |
| JPWO2007141836A1 (ja) | 2009-10-15 |
| CN101460962B (zh) | 2011-01-12 |
| WO2007141836A1 (ja) | 2007-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7265052B2 (ja) | 性能を向上させたウエハレベルパッケージ | |
| US7102520B2 (en) | RFID device and method of forming | |
| US7224280B2 (en) | RFID device and method of forming | |
| US7943052B2 (en) | Method for self-assembling microstructures | |
| JP4796628B2 (ja) | Ｉｃタグ用インレットの製造方法 | |
| US20060180595A1 (en) | Method and system for transferring dies between surfaces | |
| KR100536978B1 (ko) | 전자 부품 모듈의 제조 방법 및 전자파 판독 가능한데이터 캐리어의 제조 방법 | |
| US20070007237A1 (en) | Method for self-assembling microstructures | |
| US20060012020A1 (en) | Wafer-level assembly method for semiconductor devices | |
| CN101765911B (zh) | 具有重新分布层的半导体芯片 | |
| US20070158024A1 (en) | Methods and systems for removing multiple die(s) from a surface | |
| US20060223225A1 (en) | Method, system, and apparatus for transfer of integrated circuit dies using an attractive force | |
| TW200939428A (en) | Multi-chip package structure and method of fabricating the same | |
| JP4386023B2 (ja) | Ｉｃ実装モジュールの製造方法および製造装置 | |
| US20060264006A1 (en) | Method and apparatus for RFID device assembly | |
| CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
| JP2011061112A (ja) | 半導体チップ積層体及び製造方法 | |
| JP2007042087A (ja) | Ｒｆｉｄタグ及びその製造方法 | |
| US7456748B2 (en) | RFID antenna with pre-applied adhesives | |
| JP2021501984A (ja) | イメージセンサモジュール及びその製造方法 | |
| US20090079068A1 (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate | |
| JPH10199927A (ja) | 異方性導電膜付回路基体及び回路チップ並びにその製法 | |
| JP2002312747A (ja) | Ｉｃチップ実装体及びその製造方法 | |
| JPH06127518A (ja) | 半導体装置の樹脂封止方法 | |
| KR20220135262A (ko) | 유연 기판을 포함하는 전자 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |