JPWO2007141836A1 - Icタグ用インレットの製造方法 - Google Patents
Icタグ用インレットの製造方法 Download PDFInfo
- Publication number
- JPWO2007141836A1 JPWO2007141836A1 JP2008520073A JP2008520073A JPWO2007141836A1 JP WO2007141836 A1 JPWO2007141836 A1 JP WO2007141836A1 JP 2008520073 A JP2008520073 A JP 2008520073A JP 2008520073 A JP2008520073 A JP 2008520073A JP WO2007141836 A1 JPWO2007141836 A1 JP WO2007141836A1
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- antenna
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 229920005989 resin Polymers 0.000 claims abstract description 122
- 239000011347 resin Substances 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 2
- 238000005411 Van der Waals force Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000002209 hydrophobic effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
ICタグ用インレット(100)は、上部電極(132)および下部電極(133)を備えた半導体チップ(101)を上下両面から挟む上側アンテナ(102)および下側アンテナ(103)と、半導体チップ(101)を被覆する支持樹脂(104)とで構成される。半導体チップ(101)は、外形寸法が0.15mm角以下、厚さが10μm以下の超小型チップである。ICタグ用インレット(100)の製造工程では、半導体チップ(101)のハンドリングを容易にするために、半導体チップ(101)を上側アンテナ(102)と下側アンテナ(103)との間に挟み込む工程に先立って、半導体チップ(101)の全面を支持樹脂(104)で被覆し、実効的な体積を大きくしておく。
Description
本発明は、ICタグ用インレットの製造技術に関し、特に、超小型の半導体チップをアンテナに接続するICタグ用インレットの製造に適用して有効な技術に関する。
半導体チップに書き込んだデータを、マイクロ波などを使って読み取る無線認識ICタグは、RFID(Radio Frequency Identification)タグとも呼ばれ、種々の分野での利用が進められている。
この種のICタグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある反面、構造が複雑になることから、製造コストが高くなり、これが広汎な普及を妨げる主な要因となっている。
そこで、近年は、構造を単純化した安価なICタグ用インレット(以下、単にインレットということもある)の開発が進められている。このICタグ用インレットは、薄いAl(アルミニウム)箔からなるアンテナと、このアンテナの表面に搭載された半導体チップ(以下、単にチップということもある)とで構成されている。半導体チップの外形寸法は0.3mm角〜0.4mm角、厚さは数十μm程度であるが、最近は、インレットの小型化、薄型化の要求から、外形寸法が0.15mm角以下、厚さが10μm以下の超小型ICタグ用半導体チップが開発されている。
しかしながら、上記のような超小型半導体チップは、そのサイズが極めて小さいので、従来の半導体チップのように、ピンセットでつまんでアンテナに搭載するといった作業ができない。そのため、超小型半導体チップを使ったICタグ用インレットを安価に大量生産するためには、超小型半導体チップを効率よくハンドリングすることのできる技術が必要である。
特開平10−033969号公報(特許文献1)および特許第3326462号(特許文献2)には、原料供給装置から供給される顆粒状のシリコンを落下チューブ内で溶解して真球状のシリコン結晶を形成後、冷却して回収する球状半導体デバイスの製造方法において、必要に応じて落下チューブ内にガスを流す技術が開示されている。また、特開平07−283098号公報(特許文献3)には、過飽和状態のアルコール蒸気(疎水性有機ガス)が微粒子を凝縮核として凝集し、nmサイズの粒子として成長していく標準粒子発生装置が開示されている。
特開平10−033969号公報
特許第3326462号
特開平07−283098号公報
上述したように、ICタグ用半導体チップは、そのサイズが極めて小さいので、従来のハンドリング技術では効率よくアンテナに搭載することができない。特に、外形寸法が0.15mm角以下、厚さが10μm以下の超小型半導体チップは、外観が粉末状であり、体積に対する表面積の比が大きいので、静電気やファンデルワールス力によってチップ同士が凝集したり、チップを整列させる治具に付着して離れ難くなるといった問題も生じる。
本発明の目的は、超小型ICタグ用半導体チップを使ったICタグ用インレットを安価に量産する技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下のとおりである。
(1)本願の一発明は、主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、以下の工程(a)〜(f)を含んでいる。
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程、
(b)前記半導体ウエハの裏面をダイシングテープに貼り付ける工程、
(c)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程、
(d)前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程、
(e)前記(d)工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程、
(f)前記(e)工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程。
(2)本願の一発明は、主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、以下の工程(a)〜(g)を含んでいる。
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程、
(b)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程、
(c)前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程、
(d)前記(c)工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程、
(e)前記(d)工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程、
(f)前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程、
(g)前記(f)工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程。
(1)本願の一発明は、主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、以下の工程(a)〜(f)を含んでいる。
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程、
(b)前記半導体ウエハの裏面をダイシングテープに貼り付ける工程、
(c)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程、
(d)前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程、
(e)前記(d)工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程、
(f)前記(e)工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程。
(2)本願の一発明は、主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、以下の工程(a)〜(g)を含んでいる。
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程、
(b)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程、
(c)前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程、
(d)前記(c)工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程、
(e)前記(d)工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程、
(f)前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程、
(g)前記(f)工程の後、前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
超小型半導体チップを樹脂で被覆することにより、半導体チップの実効的な体積が増加し、そのハンドリングが容易になるので、半導体チップをアンテナに搭載する作業を効率よく行うことが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は、本発明の一実施の形態であるICタグ用インレットを示す断面図である。本実施の形態のICタグ用インレット100は、両面に電極を設けた半導体チップ101と、この半導体チップ101を上下両面から挟む上側アンテナ102および下側アンテナ103と、半導体チップ101を被覆する支持樹脂104とで構成されている。支持樹脂104は、半導体チップ101と同じく、上側アンテナ102と下側アンテナ103とによって挟まれている。
図1は、本発明の一実施の形態であるICタグ用インレットを示す断面図である。本実施の形態のICタグ用インレット100は、両面に電極を設けた半導体チップ101と、この半導体チップ101を上下両面から挟む上側アンテナ102および下側アンテナ103と、半導体チップ101を被覆する支持樹脂104とで構成されている。支持樹脂104は、半導体チップ101と同じく、上側アンテナ102と下側アンテナ103とによって挟まれている。
半導体チップ101は、外形寸法が0.15mm角以下、例えば0.1mm角程度、厚さが10μm程度の単結晶シリコン基板からなる。図2に示すように、半導体チップ101の主面には、整流回路153、コンデンサ154、クロック回路155、パワーオンリセット回路157、メモリ回路156などのデジタル回路が形成されている。整流回路153は、アンテナから入力された電磁波を整流し、直流電圧を発生させる。コンデンサ154は、この電圧によって電荷を蓄積する。クロック回路155は、電磁波に乗せられた信号からクロックを抽出する。パワーオンリセット回路157は、クロック信号を受けて、メモリ回路156の初期値を設定する。メモリ回路156は、カウンタ、デコーダ、メモリセル、書き込み回路などから構成される。これらのデジタル回路は、クロック信号に同期して動作する。クロック信号は、電磁波の変調された信号を復調して発生させる。変調方式には、振幅で変調するASK方式、周波数で変調するFSK方式、位相で変調するPSK方式などがある。
図3に示すように、半導体チップ101の主面と裏面とには、これらの回路に接続された一対の電極(上部電極132および下部電極133)が形成されている。半導体チップ101は、例えばp型のシリコン基板134からなり、その主面には、上記回路の構成要素であるn型拡散層135、多結晶シリコン膜136、酸化シリコン膜137などが形成されている。上部電極132は、図1に示す上側アンテナ102に接続され、下部電極133は、下側アンテナ103に接続されている。
上記半導体チップ101は、電極が両面にあることから、上側アンテナ102および下側アンテナ103と接続する際、主面と裏面の向きが逆になっても接続が可能であることや、横ずれおよび回転ずれに対しても許容度が大きいことが特徴である。そのため、ICタグ用インレット100の製造に際して、半導体チップ101を上側アンテナ102と下側アンテナ103とで挟み込む作業が容易になる。また、大量の半導体チップ101を同時に一括して取り扱うことが可能となる。
上記半導体チップ101は、そのサイズが極めて小さいので、そのままではハンドリングが難しい。また、静電気やファンデルワールス力によって半導体チップ101同士が凝集したり、チップ整列治具などに付着して離れ難くなるといった問題も生じる。これに対して、半導体チップ101を支持樹脂104で被覆した場合は、半導体チップ101の実質的な体積が大きくなるので、ハンドリングが容易になり、かつ静電気やファンデルワールス力による上記のような問題も生じない。また、支持樹脂104は、上側アンテナ102と下側アンテナ103とに接続された半導体チップ101を保護する封止樹脂としての機能や、半導体チップ101を上側アンテナ102と下側アンテナ103との間に固定する接着層としての機能も兼ねている。
上記ICタグ用インレット100の製造方法の一例を図4〜図15を用いて説明する。まず、図4に示すように、前工程が完了した半導体ウエハ116の裏面にダイシングテープ117を貼り付ける。また、半導体ウエハ116の主面に支持樹脂104をコーティングして硬化させる。支持樹脂104は、例えば熱可塑性のエポキシ系樹脂などで構成する。支持樹脂104の厚さは任意でよいが、切断の効率や球状にしたときの寸法に基づいて決められる。
次に、図5に示すように、半導体ウエハ116のダイシングラインに沿って支持樹脂104を切断し、続いて半導体ウエハ116をダイシングすることによって、多数の半導体チップ101に個片化する。支持樹脂104は、例えばフォトレジスト膜をマスクにしたドライエッチングまたはウェットエッチングで切断する。
次に、半導体チップ101をダイシングテープ117から剥離することにより、図6に示すように、主面が支持樹脂104で被覆された半導体チップ101が得られる。ダイシングテープ117と半導体ウエハとの接着には紫外線硬化樹脂を使用するのが好ましい。この場合は、半導体ウエハ116をダイシングして半導体チップ101を形成した後、ダイシングテープ117に紫外線を照射すると、紫外線硬化樹脂が硬化して接着力が低下するので、多数の半導体チップ101をダイシングテープ117から同時に剥離することができる。
次に、図7に示すような装置を使って支持樹脂104を溶融、球状化する。この装置は、前記特許文献3に開示されているような、過飽和状態の疎水性有機ガスが微粒子を凝縮核として凝集し、粒子として成長していく原理を利用したものである。
漏斗状の上部ストック105には、ダイシングテープ117から剥離した半導体チップ101が大量に収容される。これらの半導体チップ101は、上部ストック105の下部のノズル106に少しずつ落下し、ノズル106の最上部にある加熱部107において加熱される。このとき、半導体チップ101の主面を被覆している支持樹脂104が溶融し、表面張力によって球状の溶融樹脂となる。ノズル106の内部には過飽和状態の疎水性有機ガスが充填されており、ノズル106の中央の凝集部108では、この疎水性有機ガスが球状の溶融樹脂を凝縮核として凝集し、粒子として成長していく。
ノズル106の最下部には冷却部109が設けられており、半導体チップ101を覆う溶融樹脂は、この冷却部109で急速に冷却されて固形樹脂となり、下部ストック110に収容される。なお、図7に示す装置では、ノズル106の形状が直線状になっているが、半導体チップ101が落下する経路を効率よく確保するために、ノズル106の形状を螺旋状にしてもよい。
このようにして、主面が支持樹脂104で被覆された半導体チップ101をノズル106の加熱部107、凝集部108および冷却部109に沿って移動させることにより、球状の支持樹脂104によって全体が被覆された半導体チップ101を大量に製造することができる。また、上記の装置を使用することにより、半導体チップ101を被覆する支持樹脂104の直径を制御することができる。
図8は、球状の支持樹脂104によって全体が被覆された半導体チップ101を示している。ここで、半導体チップ101は、必ずしも支持樹脂104の中心部に位置している必要はない。これは、支持樹脂104で被覆された半導体チップ101が上側アンテナ102や下側アンテナ103に接続される際には、支持樹脂104が溶融し、上側アンテナ102と半導体チップ101との間や、下側アンテナ103と半導体チップ101との間には支持樹脂104が残らないので、半導体チップ101が球状の支持樹脂104に被覆されている時点では、その位置および角度において自由度を持つことが可能であるためである。
半導体チップ101を樹脂で被覆する際には、図9に示すように、球状の支持樹脂104の外側に、さらに外皮樹脂111を形成してもよい。支持樹脂104の外側に外皮樹脂111を形成することにより、半導体チップ101を被覆する樹脂の径が大きくなるので、半導体チップ101のハンドリングがさらに容易になる。
次に、図10に示すように、球状の支持樹脂104で被覆された半導体チップ101を配列治具112の吸着溝113に挿入する。配列治具112に設けられた複数の吸着溝113のそれぞれには1個の支持樹脂104しか入らず、また、それぞれの吸着溝113の内部は真空引きされている。そこで、配列治具112の上面に大量の支持樹脂104を散布した後、配列治具112を震動させることにより、多数の半導体チップ101を短時間で吸着溝113の上面に配列することができる。このとき、吸着溝113の中に入り込んだ支持樹脂104は、配列治具112を傾けても吸着溝113の外に飛び出すことはない。一方、吸着溝113の中に入り込まなかった支持樹脂104は、配列治具112を傾けることによって、容易に取り除かれる。
図11は、表面に多数の下側アンテナ103を配列したアンテナシート114である。アンテナシート114に配列された下側アンテナ103の間隔は、上記配列治具112に設けられた吸着溝113の間隔と同じである。次に、図12および図13に示すように、配列治具112を反転させ、吸着溝113に挿入された支持樹脂104を、アンテナシート114の表面に形成された下側アンテナ103の上に搭載する。
次に、図14に示すように、アンテナシート114の上にアンテナシート115を重ね合わせ、アンテナシート115に形成された上側アンテナ102とアンテナシート114に形成された下側アンテナ103とで支持樹脂104を挟み込む。続いて、図15に示すように、支持樹脂104を加熱、溶融しながら、アンテナシート114とアンテナシート115とを上下両方向から加圧する。
そして、半導体チップ101の主面に形成された上部電極132が上側アンテナ102に接続され、裏面に形成された下部電極133が下側アンテナ103に接続されるまでアンテナシート114、115を加圧した後、アンテナシート114、115を取り除くことにより、前記図1に示す本実施の形態のICタグ用インレット100が完成する。
このように、超小型の半導体チップ101の周囲を支持樹脂104で覆うことにより、半導体チップ101のハンドリングが容易になり、かつ半導体チップ101同士が凝集したり、配列治具112などに付着して離れ難くなるといった不具合が防止されるので、半導体チップ101を上側アンテナ102と下側アンテナ103とに電気的に接続する作業を効率よく行うことができる。これにより、ICタグ用インレット100の生産性が向上するので、ICタグ用インレット100を安価に量産することが可能となる。
(実施の形態2)
図16は、半導体チップ101の主面を被覆する支持樹脂104を示す断面図である。この半導体チップ101は、ダイシングテープ117に貼り付けた半導体ウエハ116の主面に支持樹脂104をコーティングして硬化させた後、支持樹脂104を切断し、さらに半導体ウエハ116をダイシングすることによって得られる。
図16は、半導体チップ101の主面を被覆する支持樹脂104を示す断面図である。この半導体チップ101は、ダイシングテープ117に貼り付けた半導体ウエハ116の主面に支持樹脂104をコーティングして硬化させた後、支持樹脂104を切断し、さらに半導体ウエハ116をダイシングすることによって得られる。
前記実施の形態1の半導体チップ101との違いは、半導体チップ101の主面を覆う支持樹脂104の表面に多数の凹凸118を設けたことにある。凹凸118は、半導体ウエハ116の主面に支持樹脂104をコーティングした後、支持樹脂104を切断する工程に先立って、支持樹脂104の表面をエッチングしたり、サンドブラスト処理を施したりすることによって形成する。
支持樹脂104の表面に多数の凹凸118を設けることにより、前記図7に示す装置を使って支持樹脂104を球状化する際、上部ストック105に大量に収容した半導体チップ101を覆う支持樹脂104同士がファンデルワールス力や静電気などによって互いに付着する不具合を防ぐことができるので、半導体チップ101のハンドリングがさらに容易になる。
半導体チップ101の主面には、図17に示すように、薄型樹脂119を介して支持樹脂104を形成してもよい。この場合は、まず、前記図2に示すダイシングテープ117に貼り付けた半導体ウエハ116の表面に薄型樹脂119と支持樹脂104をコーティングして硬化させる。次に、支持樹脂104を切断した後、薄型樹脂119と半導体ウエハ116を一括ダイシングして半導体チップ101を形成する。
半導体チップ101の主面に薄型樹脂119を介して支持樹脂104を形成した場合は、半導体チップ101の主面全体が薄型樹脂119で被覆されるので、前記図7に示す装置の上部ストック105に大量の半導体チップ101を収容する際などに、支持樹脂104で覆われていない半導体チップ101のコーナー部が欠けたりする不具合を防ぐことができる。また、この場合も、支持樹脂104の表面に多数の凹凸118を設けることにより、半導体チップ101を覆う支持樹脂104同士がファンデルワールス力や静電気などによって互いに付着する不具合を防ぐことができる。
(実施の形態3)
本実施の形態によるICタグ用インレット100の製造方法を図18〜図23を用いて説明する。なお、図18〜図20の各図において、(a)は支持フィルムの平面図であり、(b)は(a)のA−A線、B−B線、C−C線に沿った断面図である。
本実施の形態によるICタグ用インレット100の製造方法を図18〜図23を用いて説明する。なお、図18〜図20の各図において、(a)は支持フィルムの平面図であり、(b)は(a)のA−A線、B−B線、C−C線に沿った断面図である。
まず、図18に示すように、半導体ウエハ116をダイシングすることによって得られた多数の半導体チップ101を支持フィルム200の表面に貼り付ける。半導体チップ101を支持フィルム200の表面に貼り付けるには、前記図2に示したようなダイシングテープ117の表面に接着された半導体ウエハ116をダイシングして多数の半導体チップ101を形成する。次に、このダイシングテープ117の表面を支持フィルム200の表面に貼り付けた後、ダイシングテープ117を除去することにより、多数の半導体チップ101が支持フィルム200の表面側に一括して転写される。このとき、半導体チップ101は、その主面が支持フィルム200と対向した状態で支持フィルム200に接着される。
次に、図19に示すように、支持フィルム200をその中心から外周方向に向かって引っ張ることにより、半導体チップ101同士の間隔を広げる。支持フィルム200を引っ張る方向は、360度またはX−Y方向とするが、半導体チップ101同士の間隔のばらつきが最小となるような方法であればいずれでもよい。
また、支持フィルム200を引っ張る際には、あらかじめ支持フィルム200を加熱して伸び易くしておくことも有効である。さらに、一回の引っ張り工程で支持フィルム200が充分に伸びない場合は、半導体チップ101を他の支持フィルムに転写してさらに引っ張るという工程を繰り返すことにより、半導体チップ101同士の間隔を充分に広げることができる。
次に、図20に示すように、スクリーン印刷法などを用いてそれぞれの半導体チップ101を支持樹脂120で被覆した後、支持樹脂120を硬化させる。次に、支持樹脂120で被覆された半導体チップ101を支持フィルム200から剥離した後、図21に示すように、この半導体チップ101を上側アンテナ102と下側アンテナ103との間に挟み込む。半導体チップ101は、その両面に電極(上部電極132、下部電極133)が形成されているので、半導体チップ101を上側アンテナ102と下側アンテナ103との間に挟み込む際、半導体チップ101の上下の向きを考慮する必要がない。すなわち、半導体チップ101は、前記図21に示すような向きであっても、図22に示すような向きであってもよい。なお、半導体チップ101を支持フィルム200から剥離する工程に先立って、支持樹脂120の表面に多数の凹凸を設けることにより、半導体チップ101のハンドリングが容易になる。
次に、図23に示すように、支持樹脂120を溶融、加圧しながら上側アンテナ102と下側アンテナ103とを上下両方向から加圧する。これにより、半導体チップ101の両面に形成された電極(上部電極132、下部電極133)の一方が上側アンテナ102に、他方が下側アンテナ103にそれぞれ電気的に接続され、ICタグ用インレット100が完成する。
本実施の形態によれば、超小型の半導体チップ101の周囲を支持樹脂104で覆うことにより、半導体チップ101同士が凝集したり、配列治具112などに付着して離れ難くなるといった不具合が防止され、半導体チップ101のハンドリングが容易になるので、半導体チップ101を上側アンテナ102および下側アンテナ103に接続する作業を効率よく行うことができる。これにより、ICタグ用インレット100の生産性が向上するので、ICタグ用インレット100を安価に量産することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、サイズの小さな半導体チップを用いたICタグ用インレットの製造に適用することができる。
Claims (10)
- 主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記主面に支持樹脂を被着する工程と、
(b)前記半導体ウエハの裏面をダイシングテープに貼り付ける工程と、
(c)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、主面が前記支持樹脂で被覆された複数の半導体チップに個片化する工程と、
(d)前記複数の半導体チップのそれぞれの主面を被覆する前記支持樹脂を加熱、溶融することにより、前記複数の半導体チップのそれぞれの全面を前記支持樹脂で被覆する工程と、
(e)前記(d)工程の後、前記支持樹脂で被覆された前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程と、
(f)前記(e)工程の後、前記支持樹脂を溶融、加圧することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程と、
を含むことを特徴とするICタグ用インレットの製造方法。 - 前記(c)工程に先だって、前記支持樹脂の表面に凹凸を形成することを特徴とする請求項1記載のICタグ用インレットの製造方法。
- 前記半導体チップの外形寸法は0.15mm角以下、厚さは10μm以下であることを特徴とする請求項1記載のICタグ用インレットの製造方法。
- 前記(d)工程では、過飽和状態の有機ガス雰囲気中で前記支持樹脂を加熱、溶融することにより、前記半導体チップの全面を被覆する前記支持樹脂の直径を制御することを特徴とする請求項1記載のICタグ用インレットの製造方法。
- 前記(d)工程の後、前記(e)工程に先立って、前記支持樹脂の外側を外皮樹脂で被覆することを特徴とする請求項1記載のICタグ用インレットの製造方法。
- 前記(a)工程では、前記半導体ウエハの主面に第2の樹脂を介して支持樹脂を被着し、前記(c)工程では、前記支持樹脂を分割した後、前記第2の樹脂と前記半導体ウエハとを一括ダイシングすることを特徴とする請求項1記載のICタグ用インレットの製造方法。
- 主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体チップと、前記第1、第2電極の一方に接続された第1アンテナと、前記第1、第2電極の他方に接続された第2アンテナと、前記第1、第2アンテナに挟まれた前記半導体チップを被覆する支持樹脂とからなるICタグ用インレットの製造方法であって、
(a)主面に集積回路と第1電極とが形成され、裏面に第2電極が形成された半導体ウエハの前記裏面をダイシングテープに貼り付ける工程と、
(b)前記ダイシングテープに貼り付けられた前記半導体ウエハをダイシングすることにより、複数の半導体チップに個片化する工程と、
(c)前記ダイシングテープを支持フィルムに貼り付けた後、前記ダイシングテープを除去することにより、前記複数の半導体チップを前記支持フィルム側に一括して転写する工程と、
(d)前記(c)工程の後、前記支持フィルムをその中心から外周方向に向かって引っ張ることにより、前記複数の半導体チップの相互の間隔を広げる工程と、
(e)前記(d)工程の後、前記複数の半導体チップのそれぞれを支持樹脂で被覆する工程と、
(f)前記支持樹脂で被覆された前記複数の半導体チップを前記支持フィルムから剥離した後、前記複数の半導体チップのそれぞれを第1アンテナと第2アンテナの間に挟み込む工程と、
(g)前記(f)工程の後、前記支持樹脂を溶融、加圧することにより、前記複数の半導体チップのそれぞれの前記第1電極を前記第1、第2アンテナの一方に電気的に接続し、前記第2電極を前記第1、第2アンテナの他方に電気的に接続する工程と、
を含むことを特徴とするICタグ用インレットの製造方法。 - 前記(e)工程の後、前記(f)工程に先立って、前記支持樹脂の表面に凹凸を形成することを特徴とする請求項7記載のICタグ用インレットの製造方法。
- 前記半導体チップの外形寸法は0.15mm角以下、厚さは10μm以下であることを特徴とする請求項6記載のICタグ用インレットの製造方法。
- 前記(e)工程では、スクリーン印刷法を用いて前記複数の半導体チップのそれぞれを支持樹脂で被覆することを特徴とする請求項7記載のICタグ用インレットの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/311132 WO2007141836A1 (ja) | 2006-06-02 | 2006-06-02 | Icタグ用インレットの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007141836A1 true JPWO2007141836A1 (ja) | 2009-10-15 |
JP4796628B2 JP4796628B2 (ja) | 2011-10-19 |
Family
ID=38801108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008520073A Expired - Fee Related JP4796628B2 (ja) | 2006-06-02 | 2006-06-02 | Icタグ用インレットの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8017441B2 (ja) |
JP (1) | JP4796628B2 (ja) |
KR (1) | KR101004901B1 (ja) |
CN (1) | CN101460962B (ja) |
WO (1) | WO2007141836A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2917895B1 (fr) * | 2007-06-21 | 2010-04-09 | Commissariat Energie Atomique | Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple |
KR101092845B1 (ko) | 2009-12-03 | 2011-12-14 | (주)이모트 | Rfid 태그 내장 형 인레이와, 이를 포함하는 카드, 및 rfid 태그 내장형 인레이의 제조 방법 |
WO2013154603A1 (en) | 2012-04-11 | 2013-10-17 | Impinj, Inc. | Rfid integrated circuits and tags with antenna contacts on multiple surfaces |
US8628018B2 (en) * | 2012-04-17 | 2014-01-14 | Nxp, B.V. | RFID circuit and method |
JP6658607B2 (ja) * | 2017-02-22 | 2020-03-04 | オムロン株式会社 | 製品の製造方法、外装部品およびアンテナパターン選択装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3285068B2 (ja) | 1994-04-04 | 2002-05-27 | 高砂熱学工業株式会社 | 標準粒子発生装置 |
JP3197788B2 (ja) * | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3231244B2 (ja) | 1996-07-22 | 2001-11-19 | 仗祐 中田 | 無機材料製の球状体の製造方法及びその製造装置 |
US5867102C1 (en) * | 1997-02-27 | 2002-09-10 | Wallace Comp Srvices Inc | Electronic article surveillance label assembly and method of manufacture |
JP3326462B2 (ja) | 1997-08-27 | 2002-09-24 | 仗祐 中田 | 球状半導体デバイスとその製造方法 |
US5973600A (en) * | 1997-09-11 | 1999-10-26 | Precision Dynamics Corporation | Laminated radio frequency identification device |
US6147604A (en) * | 1998-10-15 | 2000-11-14 | Intermec Ip Corporation | Wireless memory device |
TW484101B (en) * | 1998-12-17 | 2002-04-21 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2000222540A (ja) * | 1999-02-03 | 2000-08-11 | Hitachi Maxell Ltd | 非接触型半導体タグ |
JP2001217380A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6451154B1 (en) * | 2000-02-18 | 2002-09-17 | Moore North America, Inc. | RFID manufacturing concepts |
JP4239352B2 (ja) * | 2000-03-28 | 2009-03-18 | 株式会社日立製作所 | 電子装置の製造方法 |
US6951596B2 (en) * | 2002-01-18 | 2005-10-04 | Avery Dennison Corporation | RFID label technique |
JP4433629B2 (ja) * | 2001-03-13 | 2010-03-17 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US7102524B2 (en) * | 2002-08-02 | 2006-09-05 | Symbol Technologies, Inc. | Die frame apparatus and method of transferring dies therewith |
JP3803085B2 (ja) * | 2002-08-08 | 2006-08-02 | 株式会社日立製作所 | 無線icタグ |
US6940408B2 (en) * | 2002-12-31 | 2005-09-06 | Avery Dennison Corporation | RFID device and method of forming |
JP2005208787A (ja) * | 2004-01-21 | 2005-08-04 | Hitachi Ltd | 半導体装置 |
JP4801337B2 (ja) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100852379B1 (ko) * | 2004-10-13 | 2008-08-14 | 돗빤호무즈가부시기가이샤 | 비접촉 ic 라벨 및 그 제조 방법 그리고 제조 장치 |
US8067253B2 (en) * | 2005-12-21 | 2011-11-29 | Avery Dennison Corporation | Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film |
-
2006
- 2006-06-02 US US12/303,066 patent/US8017441B2/en not_active Expired - Fee Related
- 2006-06-02 CN CN2006800548221A patent/CN101460962B/zh not_active Expired - Fee Related
- 2006-06-02 WO PCT/JP2006/311132 patent/WO2007141836A1/ja active Application Filing
- 2006-06-02 KR KR1020087028428A patent/KR101004901B1/ko not_active IP Right Cessation
- 2006-06-02 JP JP2008520073A patent/JP4796628B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090191668A1 (en) | 2009-07-30 |
WO2007141836A1 (ja) | 2007-12-13 |
US8017441B2 (en) | 2011-09-13 |
KR101004901B1 (ko) | 2010-12-28 |
JP4796628B2 (ja) | 2011-10-19 |
KR20080113120A (ko) | 2008-12-26 |
CN101460962A (zh) | 2009-06-17 |
CN101460962B (zh) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7265052B2 (ja) | 性能を向上させたウエハレベルパッケージ | |
US7943052B2 (en) | Method for self-assembling microstructures | |
US7102520B2 (en) | RFID device and method of forming | |
US7224280B2 (en) | RFID device and method of forming | |
JP4796628B2 (ja) | Icタグ用インレットの製造方法 | |
US20070007237A1 (en) | Method for self-assembling microstructures | |
KR100536978B1 (ko) | 전자 부품 모듈의 제조 방법 및 전자파 판독 가능한데이터 캐리어의 제조 방법 | |
CN101765911B (zh) | 具有重新分布层的半导体芯片 | |
US20060012020A1 (en) | Wafer-level assembly method for semiconductor devices | |
US20060223225A1 (en) | Method, system, and apparatus for transfer of integrated circuit dies using an attractive force | |
TW200939428A (en) | Multi-chip package structure and method of fabricating the same | |
US20060264006A1 (en) | Method and apparatus for RFID device assembly | |
CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
JP2011061112A (ja) | 半導体チップ積層体及び製造方法 | |
JP2007108983A (ja) | Ic実装モジュールとその製造方法および製造装置 | |
JP2007042087A (ja) | Rfidタグ及びその製造方法 | |
US7456748B2 (en) | RFID antenna with pre-applied adhesives | |
TWI296392B (ja) | ||
JP2021501984A (ja) | イメージセンサモジュール及びその製造方法 | |
US20090079068A1 (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate | |
JPH10199927A (ja) | 異方性導電膜付回路基体及び回路チップ並びにその製法 | |
CN108257881A (zh) | 一种tdip8l芯片封装方法 | |
JPH06127518A (ja) | 半導体装置の樹脂封止方法 | |
JP2002312747A (ja) | Icチップ実装体及びその製造方法 | |
KR20220135262A (ko) | 유연 기판을 포함하는 전자 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |