JP2009514703A - インモールドのチップ取り付け - Google Patents

インモールドのチップ取り付け Download PDF

Info

Publication number
JP2009514703A
JP2009514703A JP2008539151A JP2008539151A JP2009514703A JP 2009514703 A JP2009514703 A JP 2009514703A JP 2008539151 A JP2008539151 A JP 2008539151A JP 2008539151 A JP2008539151 A JP 2008539151A JP 2009514703 A JP2009514703 A JP 2009514703A
Authority
JP
Japan
Prior art keywords
polysheet
circuit
conductive
embedded
conductive strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008539151A
Other languages
English (en)
Other versions
JP4762317B2 (ja
Inventor
アンドレ・コート
デトレフ・ドゥシェク
Original Assignee
チエツクポイント システムズ， インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by チエツクポイント システムズ， インコーポレーテツド filed Critical チエツクポイント システムズ， インコーポレーテツド
Publication of JP2009514703A publication Critical patent/JP2009514703A/ja
Application granted granted Critical
Publication of JP4762317B2 publication Critical patent/JP4762317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • G08B13/24—Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428—Tag details
    • G08B13/2437—Tag layered structure, processes for making layered tags
    • G08B13/244—Tag manufacturing, e.g. continuous manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Surface Heating Bodies (AREA)

Abstract

装置の方向に連続的に移動しているポリシートが、ポリを展性のある状態にするためにガラス熱温度の直下の温度まで加熱される。回路（例えば、ＲＦＩＤチップ，ＥＡＳチップ，トランスポンダ，ＩＣ）が、ポリシートへと配置され、好ましくは回路を傷めることなく回路をポリへと押し込む耐熱性の柔らかい（例えば、ゴム製の）ローラによって、ポリシートへと埋め込まれる。導電ストリップ又はワイヤを、回路に導通させるべく回路の接続点（例えば、導電バンプ）に整列するように、ポリシート上またはポリシート内に適用できる。好ましくは、導電ストリップ又はワイヤを切断して、切断されたワイヤの部位の間に非導電性の隙間を形成し、その隙間によって、回路の短絡を回避し、更に／或いは導電ストリップ又はワイヤを回路のアンテナとして機能できるようにして、チップストラップまたはタグを形成する。このようにして、ポリシートが、回路およびワイヤのための保護用のウーム又はシールドをもたらす。

Description

（関連出願の表示）
本件特許出願は、どちらも「ＩＮ‐ＭＯＬＤ ＣＨＩＰ ＡＴＴＡＣＨ」という名称であって、それらの開示の全体がここで言及することによって本明細書に組み入れられたものとされる、２００５年１１月２日付の米国特許仮出願第６０／７３２，８９８号および２００６年４月７日付の米国特許仮出願第６０／７４４，４６１号について、米国特許法第１１９条（ｅ）に規定の利益を主張するものである。
１．発明の分野
本発明は、通信デバイスに関し、詳細には、例えば無線周波数識別（ＲＦＩＤ）回路として使用されることの多いセキュリティ・タグの製造に関する。
２．関連技術の説明
チップの接合は高価につく。今日のＲＦＩＤタグのコストのうちの２つの最大の部分は、集積回路および当該回路（シリコンとしても知られる）のアンテナ構造への取り付けである。チップの数量が多くなることで、ＩＣのコストダウンが促進されるが、接合は機械的なプロセスであり、同じ技術進歩や経済的規模から利益を受けることはない。
現在のチップの接合方法は、コスト問題に十分に対処していない。中間にチップストラップを用いる２段階の手法は、コストの移転によって付加的なコストの改善を達成する。しかしながら、やはり接合の必要があり、より小さいタグに接合の必要があるので、ストラップは、コストの問題への直接的な対処とはならない。さらに、ストラップは、ストラップをアンテナ構造へと接合するためのさらなる工程を追加する。ストラップの標準的な接合技術を使用している現在の製造者らは、ストラップが、回路基板の技術において一般に見られるような従来の接合面のようになる、すなわち、硬くて柔軟性のない接合面になることを望んでいる。しかしながら、そのようなストラップは、柔軟なタグ（例えば、ＲＦＩＤタグ）への容易な一体化に適していない。標準的な接合プロセスは、すべて公知のストラップ主体の課題解決策であり、理想的とは言えない。
流体内自動アセンブリ（Fluid Self Assembly:ＦＳＡ）と呼ばれる１つの関連技術の取り付け方法では、接合の堅固さが不充分である。チップが自ら接合ソケットへと進入するため、粘着性のものが存在するとソケットへのチップの自由な移動を妨げてしまうことになり、したがって、チップに接着剤またはフラックスを使用することができない。流体内自動アセンブリのプロセスにおいては、接合が、チップの接合パッドと接合空洞の辺との間の接線において行われる。この平面‐エッジの接合は、平面‐平面で行われる従来の接合と異なり、信頼性が低い。また、流体内自動アセンブリでは、使用できる基板の種類が限定される。流体内自動アセンブリ（ＦＳＡ）は、接合を生み出すものではなく、タグを取り付けのために適切な担体へと配置するだけである。現時点において実施されているＦＳＡ法は、パターン化された切り出しポリエステルを使用し、チップを所定の位置に有するウェブ上にもう１つのフィルムを積層している。次に、裏側のウェブがレーザで切断され、チップのボンディング・パッドの領域の直近かつ上方に穴が残される。この穴が導電インクで満たされ、電路が穴に対して垂直に背面に完成され、ストラップが生み出される。ＦＳＡプロセスは、速度が遅く、多数の工程を使用し、今日において利用できる公知の技術製品では、高度な精度を必要とする。
公知のワイヤ・ボンディング・プロセスが、イサクソン（Ｉｓａａｃｓｏｎ）等の特許文献１に開示されており、この特許の内容は、その全体がここでの言及によって本明細書に組み込まれたものとする。イサクソンは、通常は高温（はんだプロセスの実行に必要とされる温度、など）に曝すことができない柔軟または非剛性の基板への集積回路（ＩＣ）の接合を検討している。このワイヤ・ボンディング・プロセスにおいては、チップまたはダイが、導電ワイヤによって基板またはキャリアへと取り付けられる。チップは、チップの前面を上にして基板へと取り付けられる。導電ワイヤが、最初にチップに接合され、次いでループにされて、基板に留められる。典型的なワイヤ・ボンディング・プロセスの工程として、
１．ウェブを次の接合部位まで前進させる工程、
２．停止させる工程、
３．接合部位のデジタル写真を撮影する工程、
４．接合位置を計算する工程、
５．チップを摘み上げる工程、
６．チップを接合部位へと移動させる工程、
７．写真のフィードバックを使用して実際の部位の位置へと配置を調節する工程、
８．チップを配置または沈降させる工程、
９．接合パッドの位置を突き止めるためにチップを撮影する工程、
１０．ヘッドをチップの接合パッドへと移動させる工程、
１１．導電ワイヤを接合パッドへと押し付け、振動させ、溶接する工程、
１２．ワイヤをチップ・ボンドへと引きずりつつ、チップを引き上げて、基板の接合パッドへと移動させる工程、
１３．前記ボンドを押し下げて溶接する工程、
１４．ワイヤを引き上げて切断する工程、
１５．各接続について工程１０〜１４を繰り返す工程
が含まれる。
対照的に、フリップ‐チップ・パッケージング（flip-chip packaging）におけるチップと基板との間の相互接続は、チップの表面に直接に配置されたはんだからなる導電バンプを通じて行われる。次いで、バンプが配置されてなるチップが、裏返されて下向きに配置され、バンプが基板へと電気的につながる。
現在の技術水準のプロセスであるフリップ‐チップ・ボンディングは、各チップをきわめて小さく精密に切断された接合部位へと一致させる必要があるため、高価である。チップが小さくなるにつれて、接合部位を精密に切断して用意することがさらに難しくなる。しかしながら、フリップ‐チップ・ボンディングのプロセスは、ワイヤ・ボンディングに対する大きな進歩である。典型的なフリップ‐チップ・ボンディング・プロセスの工程として、
１．ウェブを次の接合部位まで前進させる工程、
２．停止させる工程、
３．接合部位を撮影する工程、
４．接合位置を計算する工程、
５．チップを摘み上げる工程、
６．チップを接合部位へと移動させる工程、
７．写真のフィードバックを使用して実際の部位の位置へと配置を調節する工程、
８．チップを配置する工程、
９．配置ヘッドに超音波振動を加え、チップを所定の場所に溶接する工程、
１０．配置ヘッドを引っ込める工程
が含まれる。
米国特許第５，７０８，４１９号
上述のボンディング・プロセスのそれぞれの工程１〜８は、実質的に同一である。基板の導電性の隙間の位置を突き止め、ＩＣを正確に配置するために、ウェブを停止させなければならない。これら関連技術のプロセスにおいては、チップを所望の隣接する隙間に正確に配置して接合できるように、ウェブを停止させて測定を行う必要がある（例えば、接合位置を含む接合部位を撮影し、写真のフィードバックを使用して実際の部位の位置へと配置を調節する、など）。
ボンディング・プロセスの最中に経路を引き返すことは、時間を要し、振動を引き起こし、機械的なリンクを摩耗させる。また、これらのリンクは、絶対位置の不確かさを生み出す。回転または連続の装置が、１つには製造ラインの停止および動き出しが常に物事を遅くして処理能力を低下させるという理由で、往復の装置よりも好ましい。既知の移動速度でラインに沿って連続的に前進するプロセスで動作するように、工作機械類を適合させることが、有益であると考えられる。
現行の技術においては、チップをダイポールへと配置する際に問題が存在する。橋絡またはＲＦＩＤ回路を形成するためにアルミニウムストラップなどのアンテナ構造へと配置されるチップが、容易に割れてチップの故障を引き起こす。現時点での解決策は、チップの配置の際に生じた割れに、割れたチップをさらなる損傷から保護するうえで役に立つ非導電性のペースト接着剤またはフラックスを充てんすることである。しかしながら、この解決策は、そもそもチップの割れという問題を取り除いていない。チップの配置の際のチップの割れを防止する解決策をもたらすことが、有益であると考えられる。本明細書において言及されるあらゆる文献は、引用することによってそれらの全体が本明細書に組み込まれるものとする。
（発明の概要）
好ましい実施形態は、集積回路（ＩＣ）の配置および埋め込みのための手法を含んでいる。好ましい手法は、柔軟なポリ主体のフィルム、シート、または層（以下では、「ポリシート」と称する）へと配置されるＩＣ（例えば、チップ）の連続的な流れを使用する一方で、ポリシートを融解させる温度であるガラス熱温度を下回る温度、またはガラス熱温度に近い温度までポリシートを加熱する。この状態において、ポリシートは依然として安定でありながら、チップを正確な刻みでポリシートへと埋め込むことができる。さらに、チップをより容易にポリシートへと押し込むことができるよう、チップを加熱してもよい。ポリシートが、埋め込まれたチップを所定の位置に保ち、ワイヤ（必要であれば、複数本のワイヤ）が、チップへの接続を形成すべく製造プロセスにおいて追加される。埋め込まれたチップの導電性の領域（例えば、接続点、導電バンプ）が露出されていない場合には、接続を形成するために、ワイヤをチップの反対側でポリシートへと埋め込むことができる。当然ながら、この手法のもとで製作された製品（例えば、チップストラップ，埋め込みチップ）を、再び加熱して他のプラスチックへと造形することが可能である。
好ましい実施形態の一例によれば、本発明は、インモールド回路を製作する製造装置を含む。この製造装置は、ヒータおよび加圧ステーションを備える。ヒータが、装置の方向に沿って連続的に移動しているポリ（例えば、ポリエステル、ポリウレタン、ポリスチレン、など）のシートを、ポリシートが展性のある状態に達するまで加熱する。加圧ステーションが、加熱ステーションに隣接しており、ポリシートへと配置されたチップを、チップおよびポリシートが装置の方向に連続的に移動するときに、加熱されたポリシートへと埋め込む。さらに、好ましい製造装置は、加圧ステーションに隣接するストリップ・アプリケータをさらに備え、ストリップ・アプリケータが、導電ストリップを、導電ストリップ及びポリシートが装置の方向に沿って連続的に移動するときに、チップに隣接するポリシートへと、チップの導電性の領域に導通するように埋め込んで、埋め込み導電ストリップを形成する。ストリップ・アプリケータは、導電ストリップを導電ストリップ片へと分割する分割ステーションを備えることができ、隣り合う導電ストリップ片の間に非導電性の隙間が存在し、各隣り合う導電ストリップ片は、加圧ステーションによって埋め込まれて、隣り合う導電ストリップ片の間の各非導電性の隙間を橋絡している各チップに導通できる。
本発明の好ましい実施形態の別の例は、インモールド回路を製作する方法または手段を含む。この方法は、ポリシートを装置の方向に沿って連続的に移動させる工程と、連続的に移動しているポリシートを展性のある状態まで加熱する工程と、チップおよびポリシートが装置の方向に連続的に移動するときに、チップを加熱されたポリシートへと埋め込む工程と、を含む。さらに、インモールド回路を製作する方法は、導電ストリップおよびポリシートが連続的に移動するときに、導電ストリップをポリシートへと、埋め込まれたチップに導通するように埋め込んで、埋め込み導電ストリップを形成する工程を含むことができる。さらに、この方法は、埋め込まれた導電ストリップを装置の方向に沿って導電ストリップ片へと分割し、隣り合う導電ストリップ片の間に非導電性の隙間を、隣り合う導電ストリップ片が非導電性の隙間を橋絡している各埋め込まれたチップに導通できるように形成する工程を含むことができる。ポリシートを展性のある状態まで加熱する前または後で、チップを、ポリシートの最上層の上へと配置することができる。
好ましい実施形態のさらに他の例は、インモールド回路を製作する方法を含む。この方法は、ポリシートの第１の面に回路を配置し、ポリシートの第１の面とは反対側の第２の面にワイヤを配置する工程と、回路、ポリシート、およびワイヤを、熱プラテンの間に配置する工程と、ポリシートを展性のある状態まで加熱する工程と、回路を加熱されたポリシートの第１の面へと埋め込み、ワイヤを加熱されたポリシートの第２の面へと埋め込む工程と、埋め込まれた回路と埋め込まれたワイヤとの間に導通を生成し、インモールド回路を形成する工程と、を含む。
次に、本発明を、以下の図面と関連させて説明する。図面においては、同様の構成要素は、同様の参照番号で示されている。
（好ましい実施形態の詳細な説明）
インモールド・チップ・ストラップの例示的な実施形態、およびインモールド・ストリップを製作する手法が、図１，２に示されている。図１の側面断面図において最もよく見て取ることができるように、埋め込みチップストラップを製作する製造装置１０が、ヒータ１２及び回転ステーション１４を備え、回転ステーション１４は、２つのローラ１６及び１８を有し、装置の方向２４に連続的に移動するポリ（例えば、ポリマー、ポリエステル、ポリウレタン、ポリスチレン、ＰＶＣ）の層（ポリシート２２とも称される）にチップ２０を埋め込む。ポリシート２２は、第１の層または面（例えば、上面２８）と、第１の層または面の反対側の第２の層または面（例えば、底面３２）とを有する。この実施形態においては、ポリシートがヒータ１２によってガラス熱温度の直下まで加熱される前に、チップ２０がポリシート２２上に配置される。しかしながら、本発明の技術的範囲は、この順序に限定されるわけではない。チップ２０をポリシート上へと配置する前、または配置している間に、ポリシート２２をガラス熱温度の直下まで加熱してもよい。
特定の理論に限定されるわけではないが、好ましいチップ２０は、一般的にはこの業界においてフリップチップとして知られており、さらに詳しくは後述される通り、アンテナ構造に導電可能に連絡するように構成された導電接触点（例えば、導電バンプ２６）を備えている。図１において最もよく見て取ることができるように、チップ２０は、好ましくはポリがヒータ１２によって加熱される前に、ポリシート２２上へと配置される。従って、チップの横方向の動きを制限するようにも機能するポリの加熱の前に、チップ２０がポリシート２２内を方々に動いたり、スライドしたりする可能性がある。配置されたチップ２０を、ヒータに達する前にポリシート２２内を方々にスライドすることがないように保つため、チップ２０を、他の方法でポリシートへと貼り付けることができる。例えば、当業者であれば容易に理解できる通り、ポリの上面２８を、チップを保持すべくチップの配置に先立って予熱することができ、あるいは接着剤、ワニス、またはインクをチップ２０と上面２８との間に付加し、粘着によってチップを保持することができる。
チップ２０がポリシート２２の上面２８に配置された後で、ポリシートが、ヒータ１２によってガラス熱温度の直下まで加熱される。特定の理論に限定されるわけではないが、好ましいヒータ１２は、例えば、熱，放射または他のエネルギーをポリシートへと加えることによって、ポリシート２２の温度をガラス熱（ＧＴ）温度の直下まで上昇させるオーブン３０を備える。ポリシートのガラス熱温度は、ポリシートが融解する温度として理解される。本発明の好ましい実施形態においては、ポリシート２２が、実際に融解するわけではなく、ＧＴ温度に近いがＧＴ温度未満である温度まで加熱される。そのような温度において、ポリシートは、ポリシートへと押し込まれ、すなわち埋め込まれるように意図されたチップ２０を吸収すべく展性のある状態となるが、依然として構造的な一体性を維持することができ、すなわち崩壊することがない。図１に示した例示的な実施形態においては、オーブン３０が、ポリシート２２を展性のある状態へと加熱し、その後にチップ２０を、チップに害を及ぼすことなく穏やかにポリシートへと埋め込むことができる。
図１において最もよく見て取ることができるように、チップ２０は、ポリシート２２の上に置かれ、そのままの状態でオーブン３０を通って進む。配置されたチップ２０及びポリシート２２が、ポリシートの上面２８に隣接するローラ１６とポリシートの底面３２に隣接するローラ１８とを備える回転ステーション１４を通って、装置の方向２４に連続的に移動する。図１において、ポリシート２２に接触したローラの表面がポリシートと一緒の装置の方向２４に転がるよう、ローラ１６は、反時計方向に回転し、第２のローラ１８は、時計方向に回転する。この構成においては、ローラ１６及び１８が、装置の方向へのポリシート２２の前進を助けることができるが、本発明がこれに限られるわけではない。
ローラ１６及び１８は、好ましくは、加熱されたポリシート２２およびチップ２０の温度において変形に抵抗する組成物（例えば、ゴム、プラスチック）で製作される。すなわち、ローラ１６，１８は、耐熱性であって、ポリシートおよびチップの加熱温度に曝されたときに自身の形状および機能を維持する。好ましくは、ローラ１６は、チップ２０を傷めることなくポリシート２２へと押し込むことができるよう、柔らかいゴム組成物で形成される。チップ２０がポリシートへと埋め込まれるときに、ローラ１８がポリシート２２を支持する。したがって、オーブン３０，ローラ１６，１８によって、ポリシート２２に埋め込まれポリシート２２によって保護されたインモールド・チップがもたらされる。
更に図１を参照すると、埋め込まれたチップ２０は、次に、例えばＥＡＳおよびＲＦＩＤタグなどのトランスポンダを形成すべく、アンテナ構造へと導通可能に結合される。図１は、１つまたは複数のワイヤ線４０をポリシート２２の第２の面３２を貫いて埋め込んで導電バンプ２６に導通可能に連絡させるチップ取付ステーション３４を用いて、埋め込まれたチップをアンテナ構造へと結合するための好ましい手法を示している。チップ取り付けステーション３４は、さらに詳しく後述されるとおり、ポリシート２０を装置の方向２４に沿って連続的に移動させ、ワイヤ４０をチップ２０に導通可能に連絡させるローラ３６および３８を備える。さらに、チップ取付ステーション３４は、ヒータ４２（例えば、オーブン）を備え、ヒータ４２は、ワイヤ４０（例えば、導電性のストリップ，棒，コイル）を接触時にポリシート２２を軟化させる温度まで加熱し、ローラ３８によってワイヤをポリシートへと押し込むことによってワイヤを展性のあるポリシート２２へと埋め込むことができるようにする。ポリシート２２がオーブン３０による加熱によって依然として展性のある状態にある場合には、このヒータ４２は不要であることを理解されたい。ポリシート２２が依然として展性のある状態にあるならば、ポリシートがワイヤを受け入れるべく変形可能な限りにおいて、ローラ３８によってワイヤ４０をポリシート２２へと埋め込むことができるため、ワイヤ４０の加熱は不要であると考えられる。図１に示した実施形態は、本出願に記載の発明と発明者が同一であり、ここで言及することによってその全体が本明細書に組み込まれたものとされる「ＷＩＲＥ ＥＭＢＥＤＤＥＤ ＢＲＩＤＧＥ」という名称の米国特許出願第１１／５５１，９９５号にも詳しく記載されているように、ワイヤ４０を埋め込むためにワイヤ４０を加熱するヒータ４２を備えている。
更に図１を参照すると、チップ取付ステーション３４は、整列ユニット４４をさらに備え、整列ユニット４４は、ポリシート２２におけるワイヤ４０の横方向または横断方向の配置の制御を助けるために、ワイヤ４０を所定の位置に整列させる。特定の理論に限定されるわけではないが、製造装置１０のチップ取付ステーション３４は、分割ステーション４６をさらに備え、さらに詳しく例を挙げて後述するように、分割ステーション４６は、ワイヤ４０を、装置の方向に沿って長手方向にワイヤ片４８（ワイヤストリップ：wire strip）に切断し、隣り合うワイヤストリップの間に非導電性の隙間５０を備えるようにする。非導電性の隙間５０は、チップ２０の導電バンプ２６の間に形成され、導電ワイヤ４０をチップストラップまたはタグを形成すべく非導電性のすき間を埋める各チップ２０のアンテナとして使用できるようにする。その後の何れかの時点で、例えばカッター５２によって、後の使用のためにチップストラップまたはタグを分離すべくワイヤストリップ４８が切断される。
動作時は、ポリシート２２が、製造装置１０を通って装置の方向２４に移動する。オーブン３０が、外的な力によって変形させることができるが、構造的な一体性は失われていない展性のある状態に、ポリシート２２を加熱する。ローラ１６が、チップ２０をポリシート２２の上面２８に埋め込み、ローラ３８が、チップに導通するようにワイヤ４０を下面３２へと埋め込む。ローラ３６，３８は、好ましくは、ポリシートを把持して連続的に前進させることができる硬質ゴムまたは金属で形成される。ローラ３８は、好ましくは、ワイヤ４０をポリシート２２へと押し込むために充分に硬く、かつ加熱されたポリシート，埋め込まれたチップ２０及び／又はワイヤの温度によって変形したり、悪影響を受けたりすることがないよう、耐熱性の材料または組成物で製作される。したがって、ローラ１６，１８と同様、ローラ３６，３８の形状は、ポリシートを融解または軟化させてチップ及びワイヤを受容すべく変形できるようにするための充分な高温を含めて、ローラに接触するチップ２０，ポリシート２２及びワイヤ４０の温度によって損なわれることがない。ポリシート２２が、チップ２０及びワイヤ４０のための保護キャリアとなって、これら埋め込まれた製品の望ましくない損傷を防止する。
整列ユニット４４及び（必要であれば）ヒータ４２は、ポリシート２２内での正確かつ一貫した配置のために、好ましくはチップの導電バンプ２６に対して、ワイヤ４０を整えさせる。この例において、加熱ステーション４２が、当業者であれば容易に理解できる通り、熱，放射または他のエネルギーをワイヤに適用することによってワイヤ４０を加熱し、ワイヤがローラ３８によってポリシートへと押し込まれるときに、ワイヤに接触するポリシート２２を融解または軟化させ、ポリシートを変形させてワイヤを受容できるようにするのに充分な温度まで、ワイヤの温度を上昇させる。整列ユニット４４は、溝または開口を備え、その溝または開口によって、ワイヤがポリシートの正確な位置に埋め込まれるように所望の通りにワイヤが整列するよう、ワイヤ４０を通すことができる。好ましくは、ワイヤの整列位置は、埋め込まれたチップの導電バンプ２６に一致するように設定される。整列ユニット４４は、ワイヤ４０がポリシート２２へと埋め込まれる前に整列位置から逸れてしまうことを防止するために必要なので、ローラ３８に近接した位置にあることが好ましい。整列ユニット４４が、スタンドアロンのユニットに限定されず、ポリシートへと埋め込まれるワイヤの整列をもたらす限りにおいて、ヒータ４２またはローラ３８へと取り付けられても、あるいはヒータ４２またはローラ３８の一部であってもよいことを、理解されたい。
更に図１を参照すると、ワイヤ４０が、導電ストリップを巻き取ってなるスプールから出発して、ワイヤをポリシート２２に向かって提供すべく引き出されるものとして示されている。ワイヤのスプールが、あくまでワイヤの起点の一例にすぎず、ワイヤの起点の態様が本発明にとって重要ではないことを、理解されたい。したがって、当業者であれば容易に理解できる通り、ワイヤ４０は、他の起点から加熱ステーション４２または整列ユニット４４に達してもよい。
この技術分野においては良く知られているように、複数の導電接触点が単一の導体へと取り付けられてなるチップまたは回路は、チップの接触点の間に導電の隙間が存在しない場合、短絡となりうる。したがって、ワイヤ４０がポリシート２２へと埋め込まれた後に、ワイヤがワイヤストリップ４８へと分割される。詳細には、埋め込まれたワイヤおよびチップがポリシート２２と一緒に装置の方向２４に連続的に移動しているときに、分割ステーション４６が、埋め込まれたワイヤ４０を埋め込まれたチップ２０の導電バンプ２６の間において切断する。ワイヤの切断において、分割ステーションが、分離された各ワイヤストリップ４８の間の導通を防止する非導電性の隙間５０を生み出し、ワイヤストリップをチップのアンテナとして使用できるようにする。
図２は、好ましい実施形態による製造装置１０の一部分の上面図である。特定の理論に限定されるわけではないが、図２に示した例示的な実施形態は、製造装置がどのようにして同時に多数のチップの埋め込みおよび取り付けることができるのかを示している。例えば、ポリシート２２が装置の方向２４に連続的に移動するときに、列に整列させられたチップ（例えば、１列当たり３つのチップ）が、同時にポリシート２２上に配置される。上述のように、チップが配置されてなるポリシート２２が、オーブン３０によってガラス熱温度の直下まで加熱され、チップ２０がローラ１６によってポリシートに埋め込まれる。ローラ３８が、ポリシート２２の第２の面３２に、埋め込まれたチップ２０に導通するように導電ワイヤ４０の複数の線（例えば、６本）を埋め込む。図２においては、埋め込まれたワイヤ４０の線が、上面図において直接的に視認することができる上面２８とは反対側のポリシート２２の第２の表面３２へと埋め込まれているため、破線で示されている。上述のように、分割ステーション４８が、埋め込まれたワイヤ４０に非導電性の隙間５０を生成する。隙間５０を形成することによって、分割ステーション４６は、ポリシート２２に残されて、埋め込まれた各チップ２０の導電バンプ２６へと延びるワイヤストリップ４８も画定する。埋め込まれたチップ２０へのワイヤストリップ４８の固定を助けるために、ワイヤストリップを、この技術分野において公知のように、好ましくは圧縮および熱によって導電バンプ２６へと接合し、両者の間に機械的な接合を形成することができる。
特定の理論に限定されるわけではないが、図２に示した例示的な実施形態は、ポリシート上に並べて配置されて同時に移動する複数（例えば、３つ）のチップを示している。すなわち、各列のチップ２０が、オーブン３０を通過して一緒に移動し、ローラ１６によってポリシート２２に同時に埋め込まれ、コイル４０の線等に取り付けられる。ワイヤ４０の線（例えば、チップの長手方向の縦列ごとに２本で、図２に示されているような６本の線）が、整列ユニット４４によって隔てられ、ポリシートが装置の方向２４に連続的に移動するときに、ローラ３８によってポリシート２２へと実質的に平行に同時に埋め込まれる。図１，２において見て取ることができるように、ワイヤ４０の線がローラ３８によって埋め込まれた後で、ワイヤの線が分割ステーション４６によって切断され、各線において隣り合うワイヤストリップ４８の間に非導電性の隙間５０が形成される。また、ワイヤの線は、整列ユニット４４によってチップ２０の導電バンプ２６にも整列させられ、ワイヤストリップに導電バンプが取り付けられることによってチップと導通する。
チップ２０のサイズおよびチップの導電バンプ２６の数は、本発明にとって重要ではなく、単に好ましい実施形態の例として示されていることに、注意されたい。ワイヤ４０の線は、ワイヤを導電バンプ２６に整列させて、分割ステーション４６によって所望のとおりに隙間５０を形成できるように埋め込まれることを、理解されたい。例えば、２つの導電バンプ２６を有するチップ２０を、ワイヤ４０の単一の線からの隣り合うワイヤストリップ４８へと取り付けることができる。更には、図２の例によって示されているように、４つの導電バンプ２６を有するチップ２０を、好ましくは、ワイヤ４０の２本の線から由来して分割された隣り合うワイヤストリップ４８へと取り付けることができる。すなわち、ポリシート２２へと埋め込まれるワイヤの線の数は、当業者であれば容易に理解できるように、ワイヤに取り付けられるべきチップ２０の導電バンプ２６の数および構成と一致する。
上述のように、分割ステーション４６が、埋め込まれたワイヤ４０を切断して導電性の隙間５０を形成する。隙間５０において、後にワイヤがチップを短絡させることがないよう、ワイヤ４０を完全に取り除かなければならない。隙間５０を生成するのに、幾つかの手法がある。１つの好ましい手法は、レーザによって不要な金属を完全に気化させる手法である。レーザは、レーザカッターによればウェブ（例えば、ポリシート２２及び埋め込まれたワイヤ４０）に機械的に触れることなく精密な切断を行うことができるため、好ましい。レーザカッターは、ワイヤの溶融除去用として、この技術分野において広く知られている。また、分割ステーション４６が、１つ又は複数の切断刃によって達成される「キスカット（kiss cut）」と呼ばれる公知の手法を使用して、ワイヤ４０に非導電性の隙間５０を形成してもよい。
ワイヤ４０に導電性の隙間を形成するための他の手法を、例えば図３，４を参照して説明するが、レーザ、キスカット、後述の手法、または同等の手法の何れを用いても、好ましい実施形態の分割ステーション４６は、決してポリシート２２の速度を落とすことなく、切断を行うことができることに注意されたい。すなわち、ポリシート２２は、チップの配置，ダイポールの取り付け及び隙間の形成の際に、例えばフレキソ（flexographic）印刷の速度で連続的に移動している。更に、切断は、例えば約１００ミクロン以下のサイズを有するＲＦＩＤチップなどの小型のトランスポンダにおいて許される公差の範囲内で行われる。そのようなトランスポンダの接触点（例えば、チップ２０の導電バンプ２６）の間の隙間を生成するために許される公差は、約８０ミクロン未満であり、より好ましくは約２０〜３０ミクロン未満である。
埋め込まれたワイヤ４０を切断する、更に別の手法が、図３に示されている。図３に示されているように、分割ステーション４６はローラ６０を備え、ローラ６０は、その周囲から鋭いエッジ６４へと外向きに延びる刃６２を有する。ワイヤがポリシート１８と一緒に装置の方向２４に沿って連続的に移動するときに、刃６２は、ローラ６０と一緒に回転し、埋め込まれたワイヤ４０に噛み合って、切断するように構成されている。刃６２は、ローラの外周からワイヤ４０を完全に切断できる長さまで延びているが、チップを傷めることがないよう、ワイヤの反対側に埋め込まれたチップ２０までは延びていないことが好ましい。動作時、刃６２は、ワイヤ４０を完全に切断して、埋め込まれていたワイヤおよびチップ２０の間のポリシートのポリに接触するが、チップを切断することはなく、好ましくはチップに触れることもない。さらに、図３の分割ステーション４６は、ローラ６０の反対側のポリシート２２の上面２８に位置するローラ６６を備え、刃６２が非導電性の隙間５０を形成すべくワイヤ４０を切断するときに、ポリシートの支持または裏当てをもたらす。したがって、ローラ６６によって補助されたローラ６０が、埋め込まれたワイヤ４０をワイヤストリップ４８へと切断する。
分割ステーション４６の更に別の好ましい例が、図４に示されている。この手法においては、分割ステーション４６は、ポリシート２２の底面３２に隣接して位置するカッター７０を備える。カッター７０は、更に詳しくは後述するように、ポリシート２２の底面３２よりも下方へと延びているワイヤ４０を切断するように構成された刃または切断部材を備えている。更に図４は、図１に示したローラ１６と、ローラ１８Ａとを示している。ローラ１８Ａは、図１に示したローラ１８の代替の転動部材であり、目的および素材においてローラ１８にいくらか類似している。例えば、ローラ１８Ａは、ローラ１８に関して上述したようにワイヤ４０を埋め込む湾曲部７２を備える。しかしながら、ローラ１８Ａは、ローラ１８Ａの湾曲部７２の表面に対して半径方向には延びていない平坦部７４を更に有している。動作時、ローラ１８Ａが回転矢印７６の方向に自転つまり回転すると、湾曲部７２が、ワイヤ４０をポリシートに押圧することによって、ワイヤ４０を展性のあるポリシート２２へと埋め込む。しかしながら、平坦部４０は、ワイヤをポリシートへと押し込むことがない。代わりに、図５に最もよく見て取ることができるように、ワイヤ４０は、ローラ１８Ａの平坦部７４がポリシートに面する間、ポリシート２２の下方に位置したままである。埋め込みされないワイヤ４０は、ワイヤ露出部７８としてポリシート２２の下方に位置したままとなる。ローラ１８Ａが回転を続けると、湾曲部７２が、再びワイヤ４０を展性のあるポリシートへと押して埋め込む。ローラ１８Ａが回転してポリシート２２を装置の方向２４に沿って連続的に移動させると、この周期的なワイヤ４０の埋め込みが続けられる。
図４を参照すると、カッター７０が、ポリシートが装置の方向２４へと進むときにポリシート２２の底面３２の下方のワイヤ露出部７８を切断し、非導電性の隙間５０および埋め込まれたワイヤストリップ４８を生み出す。あるいは、埋め込まれたワイヤを保護するために、ワイヤを交互に埋め込んだ後で、露出されているワイヤを、エッチングによって除去することも可能である。
図６〜８は、本発明の更に別の実施形態を示している。特定の理論に限定されるわけではないが、この実施形態は、上述の最も好ましい実施形態に類似したカプセル化または埋め込まれたチップストラップをもたらすための手法を含む。詳細には、図６〜８に例示される実施形態は、インモールド・チップ・ストラップをもたらすための方法であって、最も好ましい実施形態の方法ほどには自動化されていない方法を示している。
図６の側面断面図において最もよく見て取ることができるように、埋め込みチップストラップを製作する製造装置１００は、ヒータ１０２を備え、ヒータ１０２は、例えば熱，放射または他のエネルギーをポリシートに加えることによってポリシート２２’の温度をガラス熱（ＧＴ）温度の直下の温度まで加熱する熱プラテン１０４を有する。ポリシート２２’は、ポリシートの寸法がこの実施形態にとって重要ではないため、上述のように高分子フィルム又はプラスチックフィルム（例えば、ポリマー、ポリエステル、ポリウレタン、ポリスチレン、ＰＶＣ）のロールであってもよく、或いはこれらのシートであってもよい。好ましくは、ポリシート２２’は、チップ２０及びワイヤ４０を少なくとも部分的に埋め込んで、得られる埋め込まれたチップストラップに構造的な一体性をもたらすような寸法とされる。
熱プラテン１０４は、ポリシート２２’の両面にアイロン状のプレスを形成し、好ましくはポリシートに隣接する各内縁に非粘着性の表面（例えば、テフロン（商標登録））１０６，１０８を有する。埋め込まれたチップストラップを製作するために、例えば、熱プラテン１０４が、チップ，ワイヤ４０及びポリシート２２’へと熱および圧力を加えるように構成され、熱によってポリシートに展性がもたらされ、圧力によってチップ２０及びワイヤがポリシートへと押し込まれる。図６（押し込みの前）および図７（押し込みの後）において最もよく見て取ることができるように、両方の熱プラテンが、ポリシート２２’を加熱し、非粘着の表面１０６を有する熱プラテン１０４が、チップ２０を展性のあるポリシートの上面２８へと押し込み、非粘着の表面１０８を有する熱プラテン１０４が、ワイヤ４０（又はワイヤストリップ４８）を展性のあるポリシートの底面３２に押し込む。好ましくは、導電バンプが熱プラテン１０４によって押されてワイヤに接触して、チップとワイヤとの間に導通をもたらすように、チップ２０の導電バンプ２６が、ワイヤ４０，４８に整列させられる。
図８は、得られたポリシート２２’を、製造装置１００から取り出した後について示しており、チップ２０およびワイヤ４０が導通するように埋め込まれている。特定の理論に限定されるわけではないが、埋め込まれたチップ２０，ワイヤ４０及びポリシート２２’の取り出しにおいては、ポリシートの熱プラテン１０４への付着が非粘着の表面１０６，１０８によって軽減されるため、非粘着の表面が有利に働く。導電バンプ２６の間のワイヤ４０を、非導電性の隙間を形成すべく上述の埋め込み工程の前にあらかじめ切断することができ、或いは埋め込み工程の後で切断することができる。取り付けられたチップを傷める心配がなくワイヤの切断がより安全であるため、図８の右側部分に示されているとおり、非導電性の隙間５０は、チップ２０およびワイヤ４８の埋め込みに先立って形成されることが好ましい。図８の左側部分に示されているチップストラップは、チップの短絡を防止するために、取り付けられたチップの導電バンプの間のワイヤに依然として隙間を必要とする。当然ながら、非導電性の隙間５０を、上述のとおりの態様で分割ステーション４６によって設けることができ、或いは当業者にとって公知のとおりに設けることができる。
特定の理論に限定されるわけではないが、本発明の好ましい実施形態は、連続的な動きにおいてポリシートへと埋め込まれるインモールド回路を提供する。本発明の発明者は、例えば図２に示したようにチップの導電バンプを独立のワイヤ線へと接続することで、チップ回路とアンテナ構造との間の望ましくない寄生容量が、特に単一のアンテナバンドに取り付けられるチップに対して、最小化されることを発見した。寄生容量は、チップがより高い周波数（例えば、ＵＨＦ以上）において使用されるに連れてより問題になる。チップをアンテナ構造に接続するとき、近傍の導電性材料が、望ましくない容量を生み出して、チューニングの周波数を低くするため、問題になる。本明細書に記載の製造装置および方法によって製作される回路は、チップとアンテナ構造との間の接合の部位の周囲での導電の重なり合いを最小限にすることで、寄生容量の最小化という追加の利益をもたらす。実際、ワイヤ４０の好ましい直径は、導電の重なり合いをさらに最小化するために、チップ２０の導電バンプ２６の直径よりも小さい。
特定の理論に限定されるわけではないが、ポリシート２２の好ましい厚さは、約５０〜７５ミクロンであり、チップの好ましい厚さは、約２５〜６０ミクロンであり、ワイヤ４０の好ましい直径は、約１５〜４０ミクロンである。しかしながら、ポリシート、チップ、およびワイヤの寸法は、本発明にとって重要ではなく、他の寸法も使用可能であって、本発明の範囲内であると考えられることを、理解されたい。好ましくは、ポリシート２２の厚さは、チップの厚さよりも大きく、チップの厚さとワイヤ４０の直径との組み合わせにほぼ等しい。ワイヤは、好ましくは絶縁されておらず、導電性の材料（例えば、金、アルミニウム、銅）で形成される。
本明細書に記載したインモールド回路製造の方法および装置が、本発明の好ましい実施形態を例示するものであって、あくまで説明を目的として提示されていることを理解されたい。すなわち、本発明の考え方を、本明細書に開示した実施形態を含むさまざまな好ましい実施形態に、容易に適用することができる。本発明を、本発明の特定の実施例を参照しつつ詳しく説明したが、本発明の思想および範囲から離れることなく、さまざまな変更および変形が可能であることは、当業者にとって明らかであろう。例えば、ポリシート２を、チップを上に載せた状態で加熱でき、あるいはポリシートを、チップを配置する前に加熱することができる。さらに、本発明の範囲は、図示の空間的な向きには限定されず、本発明の装置は、たとえ本明細書において例として開示した装置の向きに対して、上下逆さま、あるいは他の方向に向けられても、意図された目的に機能する。また、上述の製品を、再び加熱して他のプラスチックへとモールドできることに、注目することが重要である。以上、さらなる労苦を必要とすることなく、現在または将来の知識を適用することによって、本発明をさまざまな利用の状況のもとでの使用に容易に適合させることができるように、充分に説明した。
本発明の好ましい実施形態によるインモールド回路およびチップ取付製造装置の側面断面図である。 好ましい実施形態によるインモールド回路およびチップ取付手法の上面図である。 非導電性の隙間を生成する例示的な手法を説明する側面断面図である。 非導電性の隙間を生成する他の例示的な手法を説明する側面断面図である。 図４の例示的な手法の一部分の別の時点における側面断面図である。 本発明の別の実施形態による例示的なインモールド回路およびチップ取付手法の側面断面図である。 図６の例示的な手法の側面断面図である。 図６および図７の例示的な手法の例示的な結果を示す図である。

Claims (29)

  1. インモールド回路を製作する製造装置であって、
    装置の方向に沿って連続的に移動しているポリシートを展性のある状態まで加熱するヒータと、
    前記加熱ステーションに隣接する加圧ステーションであって、前記回路および前記ポリシートが装置の方向に連続的に移動するときに、前記ポリシート上に配置された回路であって導電性の領域と非導電性の領域とを含む表面を有している回路を、加熱されたポリシートに埋め込む、加圧ステーションと、
    を備えていることを特徴とする製造装置。
  2. 前記加圧ステーションに隣接するストリップ・アプリケータであって、導電ストリップを、当該導電ストリップ及びポリシートが装置の方向に沿って連続的に移動するときに、表面に隣接するポリシート内に、回路の表面の導電性の領域に導通するように埋め込んで、埋め込み導電ストリップを形成する、ストリップ・アプリケータを更に備えることを特徴とする請求項１に記載の製造装置。
  3. 前記ストリップ・アプリケータに隣接する加熱ステーションであって、ポリシートに埋め込まれるべき導電ストリップを加熱する加熱ステーションを更に備える、ことを特徴とする請求項２に記載の製造装置。
  4. 導電ストリップを表面の導電性の領域に整列させるスペーサを有する整列ユニットを更に備える、ことを特徴とする請求項２に記載の製造装置。
  5. 前記ストリップ・アプリケータは、導電ストリップを導電ストリップ片へと分離する分割ステーションを備え、該分割ステーションは、隣り合う導電ストリップ片の間に非導電性の隙間を形成し、各埋め込まれた回路が、各隣り合う導電ストリップ片の間にある各非導電性の隙間を橋絡するように、各隣り合う導電ストリップ片が各埋め込まれた回路に導通できる、ことを特徴とする請求項２に記載の製造装置。
  6. 前記分割ステーションは、ポリシートに埋め込まれた回路の表面の非導電性の領域に隣接する埋め込まれた導電ストリップを周期的に溶融除去して、非導電性の隙間を形成するレーザを備える、ことを特徴とする請求項５に記載の製造装置。
  7. 前記分割ステーションは、ポリシートに埋め込まれた回路の表面の非導電性の領域に隣接する埋め込まれた導電ストリップを機械的に切断して、非導電性の隙間を形成する刃を備える、ことを特徴とする請求項５に記載の製造装置。
  8. 前記分割ステーションは、装置の方向に沿って連続的に移動するポリシートに埋め込まれた隣り合う回路の間に埋め込まれた導電ストリップを切断する切断ステーションを備える、ことを特徴とする請求項５に記載の製造装置。
  9. 前記切断ステーションは、埋め込まれた導電ストリップを装置の方向に沿って連続的に移動させる回転ステーションを備え、前記回転ステーションは、導電ストリップを切断する刃を備える、ことを特徴とする請求項８に記載の製造装置。
  10. 前記ストリップ・アプリケータは、連続的に移動するポリシートの第１の面に隣接する第１のローラと、連続的に移動するポリシートの第１の面とは反対側の第２の面に隣接し、導電ストリップを埋め込むべく導電ストリップをポリシートへと押し付ける第２のローラを備える、ことを特徴とする請求項２に記載の製造装置。
  11. 前記ストリップ・アプリケータは、連続的に移動するポリシートの第１の面に隣接する第１のローラ、および連続的に移動するポリシートの第１の面とは反対側の第２の面に隣接し、導電ストリップを周期的に埋め込むべく導電ストリップをポリシートへと周期的に押し込む第２のローラ、並びにポリシートに埋め込まれていない導電ストリップを切断するカッターを備える、ことを特徴とする請求項２に記載の製造装置。
  12. 埋め込まれた導電ストリップは、装置の方向に沿って実質的に平行に前記ポリシートに埋め込まれた１対の導電ワイヤを含む、ことを特徴とする請求項２に記載の製造装置。
  13. 前記加圧ステーションは、連続的に移動するポリシートの第１の面に隣接する第１のローラと、連続的に移動するポリシートの第１の面とは反対側の第２の面に隣接する第２のローラを備え、前記第１のローラは、回路に損傷を生じることなく、加熱されたポリシートに回路を押し込むのに充分な硬さを有するゴムまたはポリ材料で形成されている、ことを特徴とする請求項１に記載の製造装置。
  14. インモールド回路を製作する製造装置であって、
    ポリシートを装置の方向に沿って連続的に移動させる手段と、
    連続的に移動しているポリシートを展性のある状態まで加熱する手段と、
    導電性の領域と非導電性の領域とを備える表面を有する回路であって、ポリシート上に配置された回路を、当該回路およびポリシートが装置の方向に連続的に移動するときに、加熱されたポリシートに埋め込む手段と、
    を備える、ことを特徴とする製造装置。
  15. 導電ストリップ及びポリシートが連続的に移動するときに、導電ストリップを、ポリシートへと、埋め込まれた回路に導通するように埋め込んで、埋め込み導電ストリップを形成する手段を更に備える、ことを特徴とする請求項１４に記載の製造装置。
  16. 埋め込まれた導電ストリップを装置の方向に沿って導電ストリップ片へと分割し、隣り合う導電ストリップ片の間に非導電性の隙間を形成する手段を更に備え、前記隣り合う導電ストリップ片は、非導電性の隙間を橋絡する各埋め込まれた回路に導通できる、ことを特徴とする請求項１５に記載の製造装置。
  17. 埋め込まれた導電ストリップを装置の方向に沿って分割する手段は、埋め込まれた回路に隣接する埋め込まれた導電ストリップを、非導電性の隙間を形成すべく周期的に切断する手段を備える、ことを特徴とする請求項１６に記載の製造装置。
  18. 導電ストリップをポリシートへと埋め込む前に導電ストリップを加熱する手段を更に備える、ことを特徴とする請求項１５に記載の製造装置。
  19. 導電ストリップをポリシートへと埋め込む前に埋め込まれた回路の導電性の領域に導電ストリップを整列させる手段を更に備える、ことを特徴とする請求項１５に記載の製造装置。
  20. インモールド回路を製作する方法であって、
    ポリシートを装置の方向に沿って連続的に移動させる工程と、
    連続的に移動しているポリシートを展性のある状態まで加熱する工程と、
    導電性の領域と非導電性の領域とを備える表面を有する回路であって、ポリシート上に配置された回路を、当該回路およびポリシートが装置の方向に連続的に移動するときに、加熱されたポリシートに埋め込む工程と、
    を備えることを特徴とする方法。
  21. 導電ストリップおよびポリシートが連続的に移動するときに、導電ストリップを、ポリシートへと、埋め込まれた回路に導通するように埋め込んで、埋め込み導電ストリップを形成する工程をさらに備える、ことを特徴とする請求項２０に記載の方法。
  22. 埋め込まれた導電ストリップを装置の方向に沿って導電ストリップ片へと分割し、隣り合う導電ストリップ片の間に非導電性の隙間を形成する工程を更に備え、前記隣り合う導電ストリップ片が、前記非導電性の隙間を橋絡する各埋め込まれた回路に導通できるようにする、ことを特徴とする請求項２１に記載の方法。
  23. 埋め込まれた導電ストリップを装置の方向に沿って分割する工程は、
    埋め込まれた回路に隣接した埋め込まれた導電ストリップを、非導電性の隙間を形成すべく周期的に切断する工程を含む、ことを特徴とする請求項２２に記載の方法。
  24. 導電ストリップをポリシートへと埋め込む前に導電ストリップを加熱する工程を更に備える、ことを特徴とする請求項２３に記載の方法。
  25. 導電ストリップをポリシートへと埋め込む前に埋め込まれた回路の導電性の領域に導電ストリップを整列させる工程を更に備える、ことを特徴とする請求項２３に記載の方法。
  26. 連続的に移動しているポリシートを展性のある状態まで加熱する工程の前に、連続的に移動しているポリシートの最上層の上に回路を配置する工程を更に備える、ことを特徴とする請求項２０に記載の方法。
  27. 連続的に移動しているポリシートを展性のある状態まで加熱する工程の前の、連続的に移動しているポリシートへと回路を保持するために、最上層の上に回路を配置する工程の前に、連続的に移動しているポリシートの最上層を加熱する工程を更に備える、ことを特徴とする請求項２６に記載の方法。
  28. 連続的に移動しているポリシートを展性のある状態まで加熱する工程の前の、連続的に移動しているポリシートへと回路を保持するために、最上層の上に回路を配置する工程の前に、連続的に移動しているポリシートの最上層に接着層を適用する工程を更に備える、ことを特徴とする請求項２６に記載の方法。
  29. インモールド回路を製作する方法であって、
    ポリシートの第１の面に回路を配置し、ポリシートの第１の面とは反対側の第２の面にワイヤを配置する工程と、
    回路，ポリシート及びワイヤを、熱プラテンの間に配置する工程と、
    ポリシートを展性のある状態まで加熱する工程と、
    加熱されたポリシートの第１の面に回路を埋め込み、加熱されたポリシートの第２の面にワイヤを埋め込む工程と、
    埋め込まれた回路と埋め込まれたワイヤとの間に導通を生成し、インモールド回路を形成する工程と、
    を備える、ことを特徴とする方法。
JP2008539151A 2005-11-02 2006-11-01 インモールドのチップ取り付け Expired - Fee Related JP4762317B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US73289805P 2005-11-02 2005-11-02
US60/732,898 2005-11-02
US74446106P 2006-04-07 2006-04-07
US60/744,461 2006-04-07
US11/554,237 2006-10-30
US11/554,237 US7621043B2 (en) 2005-11-02 2006-10-30 Device for making an in-mold circuit
PCT/US2006/060442 WO2007079277A2 (en) 2005-11-02 2006-11-01 Manufacturing method and device for making an in-mold circuit comprising a chip

Publications (2)

Publication Number Publication Date
JP2009514703A true JP2009514703A (ja) 2009-04-09
JP4762317B2 JP4762317B2 (ja) 2011-08-31

Family

ID=37996719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539151A Expired - Fee Related JP4762317B2 (ja) 2005-11-02 2006-11-01 インモールドのチップ取り付け

Country Status (7)

Country Link
US (1) US7621043B2 (ja)
EP (1) EP1952315B1 (ja)
JP (1) JP4762317B2 (ja)
CN (1) CN101351815B (ja)
AU (1) AU2006332590B2 (ja)
CA (1) CA2628566C (ja)
WO (1) WO2007079277A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518681A (ja) * 2007-12-19 2011-06-30 アボット・ラボラトリーズ 無線周波数識別タグを含む物体の成形方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970194B1 (ko) * 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI311358B (en) * 2005-11-16 2009-06-21 Advanced Semiconductor Eng Flip-chip integrated circuit packaging method
FR2901041B1 (fr) * 2006-05-12 2008-10-10 Eric Heurtier Etiquette integrant une antenne anti-vol rf et un transporteur rfid uhf
HK1109708A2 (en) 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
WO2009060425A2 (en) * 2007-11-08 2009-05-14 On Track Innovations Ltd. Electronic interface apparatus and method and system for manufacturing same
FR2917895B1 (fr) * 2007-06-21 2010-04-09 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
US20100301005A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Circuit on a Substrate
US20100301006A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Component on a Substrate
DE102009056122A1 (de) 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
CN109562494B (zh) * 2016-08-17 2021-11-30 三菱电机株式会社 板状焊料的制造方法及制造装置
DE102018005568A1 (de) * 2018-07-13 2020-01-16 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zur Herstellung von RFID Transpondern mit einer Gleitfläche

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084075A (ja) * 1996-07-22 1998-03-31 Checkpoint Syst Inc 超可撓性基板に集積回路をワイヤボンドする方法
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2009513032A (ja) * 2005-10-24 2009-03-26 チエツクポイント システムズ， インコーポレーテツド 線材埋め込みブリッジ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2757443A (en) * 1953-01-21 1956-08-07 Erie Resistor Corp Method of making printed circuits
US2955351A (en) * 1954-12-28 1960-10-11 Plast O Fab Circuits Inc Method of making a printed circuit
US3990142A (en) * 1973-10-02 1976-11-09 Jerobee Industries, Inc. Circuit board, method of making the circuit board and improved die for making said board
US5144600A (en) * 1992-07-05 1992-09-01 Cheng Peter S C Arrangement for and method of waking a sleeper
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
US6111506A (en) * 1996-10-15 2000-08-29 Iris Corporation Berhad Method of making an improved security identification document including contactless communication insert unit
US6308406B1 (en) * 1998-08-12 2001-10-30 Thermotrax Corporation Method for forming an electrical conductive circuit on a substrate
US6892441B2 (en) * 2001-04-23 2005-05-17 Appleton Papers Inc. Method for forming electrically conductive pathways
US7152317B2 (en) * 2003-08-08 2006-12-26 Shmuel Shapira Circuit forming method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084075A (ja) * 1996-07-22 1998-03-31 Checkpoint Syst Inc 超可撓性基板に集積回路をワイヤボンドする方法
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2009513032A (ja) * 2005-10-24 2009-03-26 チエツクポイント システムズ， インコーポレーテツド 線材埋め込みブリッジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518681A (ja) * 2007-12-19 2011-06-30 アボット・ラボラトリーズ 無線周波数識別タグを含む物体の成形方法

Also Published As

Publication number Publication date
WO2007079277A2 (en) 2007-07-12
CN101351815A (zh) 2009-01-21
EP1952315A2 (en) 2008-08-06
CA2628566C (en) 2012-01-03
CA2628566A1 (en) 2007-07-12
US20070098942A1 (en) 2007-05-03
EP1952315B1 (en) 2016-08-17
US7621043B2 (en) 2009-11-24
AU2006332590A1 (en) 2007-07-12
AU2006332590B2 (en) 2010-07-01
CN101351815B (zh) 2011-11-16
WO2007079277A3 (en) 2008-03-20
JP4762317B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4762317B2 (ja) インモールドのチップ取り付け
KR101959576B1 (ko) 금속박 패턴 적층체, 금속박의 펀칭 방법, 회로 기판, 그 제조 방법 및 태양 전지 모듈
US7709294B2 (en) Die attach area cut-on-fly method and apparatus
EP1104017A2 (en) Method of flip-chip mounting a semiconductor chip to a circuit board
KR101145535B1 (ko) 기판에 전자 조립품을 적용하는 방법 및 전자 조립품을적용하는 장치
US7122087B2 (en) Method of manufacturing RFID
US20070102486A1 (en) Wire embedded bridge
JP4860494B2 (ja) 電子装置の製造方法
TWI420606B (zh) 電子模組於基底上之配置方法及該方法製造的裝置
MX2008005694A (en) Manufacturing method and device for making an in-mold circuit comprising a chip
US8119458B2 (en) Placement method of an electronic module on a substrate
JPH10242359A (ja) 半導体装置用リードフレームの製造設備
CN101384419A (zh) 金属丝嵌入式桥
JP5293394B2 (ja) 非接触ｉｃカードの製造装置
JP2002312749A (ja) コンビ型ｉｃカードの製造方法
MX2008005216A (en) Wire embedded bridge

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees