KR19990045583A - 박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치 - Google Patents

박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치 Download PDF

Info

Publication number
KR19990045583A
KR19990045583A KR1019980050785A KR19980050785A KR19990045583A KR 19990045583 A KR19990045583 A KR 19990045583A KR 1019980050785 A KR1019980050785 A KR 1019980050785A KR 19980050785 A KR19980050785 A KR 19980050785A KR 19990045583 A KR19990045583 A KR 19990045583A
Authority
KR
South Korea
Prior art keywords
film
electronic circuit
conductor pattern
manufacturing
component
Prior art date
Application number
KR1019980050785A
Other languages
English (en)
Inventor
미쯔구 시라이
히또시 오다시마
히데아끼 사사끼
신이찌 가즈이
이사무 다까오까
유따까 하시모또
게이지 후지까와
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990045583A publication Critical patent/KR19990045583A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명의 목적은 공정 수를 적게 하여 제조 가능한 전자 회로 부품을 제공하고, 생산 라인의 길이가 단축 가능하며, 따라서 생산 플로어의 면적을 좁게 할 수 있는 박형 전자 회로 부품의 제조 방법 및 그 제조 장치를 제공하는 것에 있다.
안테나 코일(22)을 포함하는 도체 패턴(20)은 필름(10)의 일면에 형성되어 있다. 전자 부품(30)은 가고정재(40)에 의해 필름(10)에 고정된다. 도체 패턴(20) 및 전자 부품(30)을 덮도록 필름(10)에 대해 커버 필름(60)을 적층함과 동시에, 전자 부품(30)은 도체 패턴(20)에 접속된다.

Description

박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치
본 발명은 박형 전자 회로 부품에 관한 것으로, 더 상세하게는 비접촉 방식에도 적용 가능한 필름 형태의 박형 전자 회로 부품에 관한 것이다.
박형 전자 회로 부품으로서는 예를 들면 IC카드, 필름 컴퓨터 그리고 전자 페이퍼 등과 같은 것이 알려져 있다. 이들의 두께는 예를 들면 0.25 ∼ 0.76㎜로 박형화되어 있다.
현재 이용되고 있는 IC 카드는 일반적으로 접촉식의 것이 많다. 즉, IC 카드의 표면에는 기록 및 판독 장치와 전기적으로 접속하기 위한 접속 단자가 노출하고 있으며, 이 접속 단자를 통해 기록 및 판독 장치는 IC 카드 내의 IC 칩으로부터 데이타를 판독하고 또한 데이타를 기록하는 동작을 행한다.
이러한 접촉식 IC 카드에 대해, 최근 비접촉식 IC 카드와 같은 박형 전자 회로 부품이 연구 개발되고 있다. 비접촉식 IC 카드에서는 IC 카드 내에 안테나 코일이 매설되어 있으며, 기록 및 판독 장치가 무선으로 안테나 코일을 통해 IC 카드 내의 IC 칩으로부터 데이타를 판독하고 또한 데이타를 기록하도록 하고 있다. 본 출원인도 이러한 비접촉식 IC 카드에 대해 시작 검토를 진행시키고 있다.
본 출원인이 시작 검토를 행하고 IC 카드 및 그 제조 방법에 대해 검토를 가한 바, 다음과 같은 문제가 있는 것이 판명되었다. 즉, IC 카드 자체에 대해 보면 공정 수가 많은 구조체라고 하는 문제이다. 또한, IC 카드의 제조 방법에 대해 보면 생산 라인의 길이가 길며 생산 플로어의 면적이 넓어진다고 하는 문제이다.
또, 이들의 문제는 IC 카드뿐만 아니라, 필름 컴퓨터나 전자 페이퍼 등의 박형 전자 회로 부품에서도 마찬가지로 문제가 되는 것이다.
본 발명의 제1 목적은, 제조 공정 수가 적은 전자 회로 부품을 제공하는 것에 있다.
본 발명의 제2 목적은, 생산 라인의 길이를 단축할 수 있으며 따라서 생산 플로어의 면적을 좁게 할 수 있는 박형 전자 회로 부품의 제조 방법 및 그 제조 장치를 제공하는 것에 있다.
(1) 상기 제1 목적을 달성하기 위해서, 본 발명은 필름, 이 필름의 일면에 형성된 안테나 코일을 포함하는 도체 패턴, 이 도체 패턴에 전기적으로 접속됨과 동시에 상기 필름에 고정액으로 고정된 전자 부품 및 상기 도체 패턴과 상기 전자 부품을 덮도록 상기 필름에 대해 적층된 커버 필름을 구비하도록 한 것이다.
상기 구성에 의해, 전자 회로 부품은 도체 패턴이 필름의 일면에만 형성된 단층 구조가 되며 전자 회로 부품을 박형화할 수 있다.
(2) 상기 제2 목적을 달성하기 위해서, 본 발명은 필름의 일면에 인쇄된 페이스트를 건조하여 도체 패턴을 형성하는 건조 공정, 상기 필름의 한 면에 형성된 상기 도체 패턴에 전자 부품을 탑재하고 가고정재에 의해 고정하는 부품 탑재 공정 및 상기 전자 부품을 상기 도체 패턴에 접속시키고 상기 필름 상에 커버 필름을 적층하는 적층 공정을 구비하도록 한 것이다.
상기 방법에 따르면, 도체 패턴은 필름의 일면에만 형성되기 때문에, 건조 공정을 감하여 생산 라인을 단축할 수 있다.
(3) 상기 (2)에서, 건조 공정은 광 빔을 상기 페이스트에 조사하여 건조 혹은 가열 경화시키는 것이 바람직하다.
상기 방법에 의해, 건조기의 전체 길이를 짧게 할 수 있으며 생산 라인을 더욱 단축할 수 있다.
(4) 상기 (3)에서, 상기 광 빔의 파장은 상기 페이스트에 대한 흡수율이 크고 상기 필름에 대한 투과율이 큰 파장으로 하는 것이 바람직하다.
이러한 방법에 따르면, 열에 의한 필름의 수축을 작게 할 수 있으며 따라서 사전의 어닐링 처리 공정을 없애고 생산 라인을 더욱 단축할 수 있다.
(5) 상기 제2 목적을 달성하기 위해서, 본 발명은 필름의 한 면에 형성된 상기 도체 패턴에 전자 부품을 탑재하여, 가고정재로 고정하는 부품 탑재 공정 및 상기 전자 부품을 상기 도체 패턴에 접속하고, 상기 필름 상에 커버 필름을 적층하는 적층 공정을 구비하고, 상기 적층 공정은 상기 필름 상에 접합한 상기 커버 필름을 가열·가압하여 적층함과 동시에, 상기 도체 패턴 상에 고정된 상기 전자 부품의 접속 단자를 상기 도체 패턴에 접속하도록 한 것이다.
이러한 방법에 의해, 적층과 부품 접속을 동시에 1공정에서 행할 수 있기 때문에 생산 라인을 단축할 수 있게 된다.
(6) 상기 제2 목적을 달성하기 위해서, 본 발명은 한 면에 도체 패턴이 형성된 필름의 부품 탑재 위치에, 가고정재를 인쇄 또는 도포하는 인쇄·도포 수단, 상기 필름의 한 면에 형성된 상기 도체 패턴에 전자 부품을 탑재하는 부품 탑재 수단 및 상기 전자 부품을 상기 도체 패턴에 접속함과 동시에 상기 필름 상에 커버 필름을 적층하는 적층·부품 동시 접속 수단을 구비하도록 한 것이다.
도 1은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 평면도.
도 2는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 단면을 나타내는 도 1의 A-B-C-D 단면도.
도 3은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 단면을 나타내는 도 2의 주요부 확대 단면도.
도 4는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정을 나타낸 공정도.
도 5는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 Ag 페이스트 인쇄 공정을 설명한 모식도.
도 6은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 Ag 페이스트 인쇄 공정에서의 여러 매의 동시 인쇄를 설명한 모식도.
도 7은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 레이저 건조 공정을 설명한 모식도.
도 8은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 가고정제 인쇄 또는 도포 공정을 설명한 모식도.
도 9는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 전자 부품 탑재 공정을 설명한 모식도.
도 10은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 적층 가공 공정을 설명한 모식도.
도 11은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 적층 가공과 동시에 행해지는 전자 부품 접속 공정을 설명한 모식도.
도 12는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 시트 절단 공정을 설명한 모식도.
도 13은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 무늬 인쇄 공정을 설명한 모식도.
도 14는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 기록 및 판독 검사 공정을 설명한 모식도.
도 15는 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정 내의 외형 절단 공정을 설명한 모식도.
도 16은 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드를 제조하기 위한 제조 장치의 전체 구성을 나타낸 사시도.
도 17은 본 발명의 다른 실시예에 따른 박형 전자 회로 부품인 IC 카드의 평면도.
도 18은 본 발명의 다른 실시예에 따른 박형 전자 회로 부품인 IC 카드의 단면을 나타내는 도 17의 A-B-C-D 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 필름
20 : 도체 패턴
22 : 안테나 코일
30 : 전자 부품
32 : 접속 단자
40 : 가고정재
50 : 접착제
60 : 커버 필름
70, 72 : 인쇄면
100 : IC 카드
200 : 스크린판
210 : 스퀴지
220 : 레이저 광원
230 : 디스펜서
240 : 노즐
250, 252 : 핫 롤
270, 272 : 브래킷 바디
280, 282 : 잉크
500 : 스크린 인쇄기
510 : 레이저 건조기
520 : 정량 도포기
530 : 베어 칩 탑재기
535 : 1칩 분리 공급기
540 : 라미네이터
550 : 시트 절단기
560 : 인쇄기
570 : 통신 검사기
580 : 펀칭기
590 : 포장기
600 : 설비 집중 제어 컴퓨터
700 : 호스트 컴퓨터
이하, 도 1 ∼ 도 16을 이용하여 본 발명의 일 실시예에 따른 박형 전자 회로 부품인 IC 카드에 대해 설명한다.
최초로, 도 1 ∼ 도 3을 이용하여 본 실시예에 따른 IC 카드의 구성에 대해 설명한다. 도 1은 본 실시예에 따른 IC 카드의 평면도이며, 도 2는 도1의 A-B-C-D 단면도이며, 도 3은 도 2의 주요부 확대 단면도이다.
도 1에 도시한 바와 같이, IC 카드(100)는 필름(10), 필름(10) 상에 형성된 도체 패턴(20), 도체 패턴(20)에 접속 단자(32)를 통해 접속된 IC 칩 등의 전자 부품(30)으로 구성되어 있다. 도체 패턴(20)의 일부는 루프형 안테나 코일(22)을 구성하고 있으며, 안테나 코일(22)은 도체 패턴에 의해 전자 부품(30)에 접속되어 있다. 본 실시예에서는 안테나 코일(22)의 권수는 1턴으로 하고 있다. 또, 전자 부품(30)과 필름(10)은 가고정재(40)로 고정되어 있다.
IC 카드(100)의 폭(D1)은 예를 들면 54㎜이며 길이(L1)는 예를 들면 85.6㎜로 하고 있어, 소위 크레디트 카드나 전화 카드와 동일한 크기로 하고 있다. 전자 부품(30)은 예를 들면 폭(D2)이 3㎜의 정방형인 것을 이용하고 있다. 안테나 코일(22)의 폭(D3) 및 도체 패턴(20)의 폭(D4)은 예를 들면 0.2㎜로 하고 있다. 접속 단자(32)는 0.15㎜ 각으로 한다. 또, 도면 상에서는 접속 단자(32)의 폭이 도체 패턴(20)의 폭보다도 크게 도시하고 있지만, 실제로는 접속 단자(32)의 폭은 도체 패턴(20)의 폭보다 좁다.
다음에, 도 2를 이용하여 본 실시예에 의한 IC 카드의 단면 구성에 대해 설명한다. 또, 도 1과 동일 부호는 동일 부분을 나타내고 있다.
IC 카드(100)의 필름(10) 상에는, 도체 패턴(20) 및 안테나 코일(22)이 인쇄 형성되어 있다. 필름(10) 상에는 IC칩 등의 전자 부품(30)이 가고정재(40)에 의해 고정되며, 전자 부품(30)의 접속 단자(32)는 도체 패턴(20)과 직접 접합되어 전기적으로 도통하고 있다. 필름(10)과 커버 필름(60)은 핫 멜트 등의 접착제(50)에 의해서 커버 필름(60)이 적층에 의해 고정되어 있으며, 필름(10)과 커버 필름(60) 간에 도체 패턴(20) 및 전자 부품(30)이 고정되어 있다. 필름(10) 및 커버 필름(60) 상에는 인쇄면(70, 72)이 인쇄 형성되어 있다.
또한, 도 3에 확대하여 도시한 바와 같이, 전자 부품(30)은 가고정재(40)에 의해 필름(10) 상에 고정되며, 전자 부품(30)의 접속 단자(32)는 도체 패턴(20)과 직접 접합되어 전기적으로 도통하고 있다. 전자 부품(30)은 더욱 접착제(50)에 의해 적층된 필름(10)과 커버 필름(60) 간에 유지 고정되어 있다. 또, 도 3에서 안테나 코일(22)의 부분의 도시는 생략하고 있다.
본 실시예에 따른 IC 카드(100)의 두께(H)는 0.25㎜로 박형화되어 있다.
본 실시예에 따른 IC 카드의 구조 상 특징은 다음과 같다. 즉, IC 카드의 Ag 페이스트에 따른 도체 패턴의 형성은 필름의 한 면만의 단층화 구조로 하고 있다. 종래의 방법에서 필름의 양면에 도체 패턴(특히, 안테나 코일)을 형성하도록 하고 있는 반면에, 본 발명에서는 한 면의 도체 패턴을 형성하기 위한 스크린 인쇄 공정과 그 후의 건조 공정을 없앨 수 있으므로 공정 수를 절감할 수 있다. 또한, IC 카드를 단층화 구조로 함으로써 박형화하여 0.25㎜의 두께로 할 수 있다.
다음에, 도 4를 이용해서 본 실시예에 따른 박형 전자 회로 부품인 IC 카드의 제조 공정에 대해 설명한다. 또, 각 공정의 세부 사항에 대해서는 도 5 ∼ 도 15를 이용해서 후술한다.
본 실시예에 따른 IC 카드의 제조 공정은 프로세스 P10의 Ag 페이스트 인쇄 및 프로세스 P20의 레이저 건조로 이루어진 도체 패턴 형성 공정, 프로세스 P30의 가고정재 인쇄 또는 도포 및 프로세스 P40의 전자 부품의 탑재를 행하는 공정, 및 프로세스 P50의 가열·가압에 의한 적층 가공 및 전자 부품의 동시 접속을 행하는 적층 공정과, 프로세스 P60의 시트 절단, 프로세스 P70의 양면의 무늬 인쇄, 프로세스 P80의 기록 및 판독(R/W) 검사, 및 프로세스 P90의 외형 절단의 각 프로세스로 이루어져 있다.
이하, 이들의 각 프로세스의 상세한 내용에 대해 도 5 ∼ 도 15를 이용하여 설명한다.
프로세스 P10의 Ag 페이스트 인쇄는 도 2에 도시한 바와 같이 필름(10) 상에 도체 패턴(20)을 형성하는 프로세스의 일부이다.
즉, 도 5에 도시한 바와 같이, 필름(10) 상에 도체 페이스트(20a, 22a)가 인쇄 형성된다. 인쇄에는 전자 회로의 배선 패턴 형상에 개구부가 형성된 스크린판(200)이 이용되며, 스퀴지(squeegee)(210)에 의해 도체 페이스트(20a, 22a)가 전자 회로의 배선 패턴 및 안테나 코일 형상이 되도록 인쇄 형성된다.
여기서 예를 들면, 필름(10)의 재질로서는 투명 PET(폴리 에틸렌 테레프탈레이트) 혹은 백색 PET가 이용되며, 그 두께는 예를 들면 75㎛ ∼ 100㎛인 것을 사용하고 있다. 필름(10)은 롤 필름으로서 IC 카드의 제조 장치에 공급된다. 필름(10)의 폭은 예를 들어 250㎜의 것을 사용하고 있다. 본 실시예에서는 인쇄 형성되는 도체 페이스트(20a, 22a)로서 Ag 페이스트를 사용하고 있지만, 도체 페이스트(20a, 22a)로서는 Ag 페이스트 이외에도 예를 들면, Cu 페이스트 등의 도전성 페이스트를 사용할 수 있다. 필름(10)의 재질로서는 PET 외에 PVC(폴리 염화 비닐), 폴리이미드 등의 플라스틱 재료를 이용할 수도 있다.
여기서, 도 6에 도시한 바와 같이 스크린판(200)을 이용하여 1회의 인쇄에 의해서 여러 매 분량의 IC 카드용 카드 인쇄부[20c ; 도체 페이스트(20a, 22a)로 이루어진 카드 1매분의 도체 패턴]가 동시에 인쇄된다. 1회의 인쇄란, 스크린판(200)을 필름(10) 상에 위치 고정하여 도체 페이스트를 공급하고, 스퀴지(210)를 1회 ∼ 수회 이동시킴으로써 도체 페이스트(20a, 22a)를 형성하고, 그 후 스크린판(200)의 위치를 다음 인쇄를 위해 이동시킬 때까지의 공정을 말한다. 도 5에 도시한 예에서는 필름(10)의 폭 방향으로 4매의 카드 인쇄부(20c)를 형성하고, 스퀴지의 이동 방향[필름(10)의 길이 방향]에 3매의 카드 인쇄부(20c)를 형성하도록 함으로써, 1회의 인쇄에서 12매의 카드 인쇄부(20c)를 동시에 형성하고 있다. 카드 인쇄부(20c)에는 각 카드 마다의 도체 페이스트(20a, 22a)가 인쇄되어 있다.
다음에, 도 7을 참조하여 프로세스 P20의 레이저 건조에 대해 설명한다.
본 실시예에서의 레이저 건조에서는, 도 5에 도시한 공정에서 인쇄된 도체 페이스트(20a, 22a)에 대해 비접촉 가공원(예를 들면, 레이저 광원(220))으로부터 발생한 레이저를 필름의 폭 방향의 선형으로 균일하게 조사하여, 도체 페이스트(20a, 22a)의 매체를 순간적으로 증발 혹은 가열 경화시킴으로써 건조시킨다. 이 때문에, 도체 페이스트는 필름 반송 속도로 레이저 광원을 통과하면 건조가 종료한다. 도체 페이스트 내의 수지를 고형화시킴으로써 저항치를 낮추고 도체 패턴(20) 및 안테나 코일(22)을 형성한다.
이 때 선택하는 레이저 파장은 필름(10)을 투과 또는 반사하고, 도체 페이스트에는 흡수되는 것을 사용하도록 하고 있다. PET 투명 필름은 파장 9 ∼ 10㎛에 흡수대가 있으며 파장 1㎛는 투과 경향에 있다. 또한, 상온에서 Ag 페이스트는 파장 1.06㎛에서 5 ∼ 10% 흡수하고, 액형인 경우에는 더욱 흡수율이 상승한다. 그래서, 레이저 광원(220)으로서 파장 1.06㎛의 YAG 레이저를 이용하도록 하고 있다.
YAG 레이저를 이용함으로써, 레이저광을 흡수한 Ag 페이스트만이 가열되고 레이저 광을 투과 또는 반사하는 필름(10)은 가열되지 않기 때문에, 열에 의한 필름(10)의 수축에 대해서는 문제가 되지 않는다. 이에 대해, 종래의 방법에서는 원적외선에 의한 가열 화로를 이용하고 있었기 때문에, Ag 페이스트뿐만 아니라 필름 자체도 가열되어 필름 자체가 수축하는 문제가 발생하였다. 그 때문에, 도 5에 도시한 인쇄 공정의 전 처리로서 필름을 가열 화로에서 가열하는 어닐링 처리를 행하여, 필름을 미리 수축시킨 후에 인쇄 공정에 진행하도록 했었지만, 본 발명에 따르면 이러한 어닐링 처리를 위한 건조 공정이 불필요해진다.
또한, 본 발명에서 CO2레이저(파장 10. 6㎛)를 이용한 경우는 CO2레이저의 파장 10.6㎛가 필름(10)의 재료인 PET 및 도체 페이스트의 Ag 양 쪽에 대해 흡수 파장이기 때문에, PET의 가열도 행해진다. 그러나, CO2레이저의 출력치를 선정함으로써, PET 전체를 가열하면서 도체 페이스트도 가열할 수 있기 때문에, 종래와 마찬가지로 건조할 수 있으며, 더구나 건조 속도가 빠르다는 이점을 갖는다.
또한, 레이저 조사 대신에 전자 에너지로 도체 페이스트를 가열 건조하거나 전자빔 등의 비접촉 에너지빔을 선형으로 스캐닝함으로써 도체 페이스트를 가열 건조할 수 있다.
이러한 레이저, 전자 에너지 또는 전자빔 등을 이용함으로써, 원적외 화로 150℃, 5분과 같은 정도의 건조가 단시간(1분 이하)에 가능하게 된다.
또, 본 실시예에서는 도체 페이스트(20a, 22a)를 건조시켜서 도체 패턴 또는 안테나 코일을 형성하도록 하고 있지만, 미리 필름(10) 상에 예를 들면 에칭, 금속 패턴 석출법 또는 금속 권선 코일법 등에 의해 형성된 알루미늄재 또는 동재의 패턴을 갖는 롤형의 필름을 이용해도 이하의 프로세스 P30 ∼ P90에 의해 IC 카드를 제조하는 것도 가능하다.
다음에, 도 8을 참조하여 프로세스 P30의 가고정재 인쇄 또는 도포에 대해 설명한다. 또, 도 8 이후에서는 안테나 코일 부분의 도시는 생략하고 제조 프로세스에 대해 설명한다.
도 8에 도시한 바와 같이, 필름(10) 상에 있어서, 후술하는 프로세스 P40의 전자 부품 탑재시 전자 부품이 탑재되는 위치에 디스펜서(230)를 이용하여 가고정재(40)를 인쇄 또는 도포한다. 가고정재의 재질로서는 예를 들어, 100℃ ∼ 130℃에서 연화하는 열가소성 핫 멜트를 이용하고 있다. 가고정재(40)로서는 열가소성 핫 멜트 이외에 열가소성 수지, UV 경화 수지 등을 이용하는 것도 가능하다. 가고정재(40)의 도포 면적으로서는 전자 부품 사이즈(예를 들면, 3×3㎜ 면적)와 동일하거나 조금 면적을 넓게 도포(인쇄)한다.
가고정재(40)로서는 열가소성 재료 외에 상온에서는 액형으로 점도가 높은 것도 사용할 수 있다. 전자 탑재 공정에서 탑재되는 전자 부품(예를 들면, 두께 50㎛)을 가고정하여 프로세스 P50의 적층까지 전자 부품을 반송할 때에도 위치 어긋남이 생기지 않도록 점착력으로 가고정할 필요가 있기 때문이다.
다음에, 도 9를 참조하여 프로세스 P40의 전자 부품 탑재에 대해 설명한다.
도 9에 도시한 바와 같이, 베어 칩의 탑재기 노즐(240)의 선단에 IC의 베어 칩 등의 전자 부품(30)을 흡착 반송하고 도체 패턴(20) 상에 위치 결정한다. 여기서, 전자 부품(30)의 단자(32)가 도체 패턴(20)의 소정의 단자부에 위치하도록 하며, 전자 부품(30)을 도체 패턴(20) 상에 탑재한다. 필름(10) 상에는 프로세스 P30에서 가고정재(40)가 도포되어 있기 때문에, 전자 부품(30)은 가고정재(40)에 의해서 필름(10) 상에 고정된다. 전자 부품(30)의 접속 단자(32)는 금속 와이어 볼 본딩법 또는 금도금 범프법에 의해 형성하고 있다. 전자 부품(30)의 이면 즉, 접속 단자(32)가 형성되는 면에는 접속 단자(32)가 형성되는 부분을 제외하고 PIQ(폴리이미드) 절연에 의해 베어칩의 배선 패턴에 대한 보호 절연 처리를 실시하고 있다. 후술하는 가열·가압 공정에 의해 Ag 페이스트로 형성된 도체 패턴(20)에 접속 단자(32)가 삽입되어 전기적 접속을 얻을 수 있다. 단자(32)의 돌출량은 예를 들어 5 ∼ 50㎛로 한다.
도 8에서 설명한 바와 같이, 가고정재(40)는 전자 부품(30)의 크기보다 약간 큰 면적으로 도포되므로, 전자 부품(30)은 그 이면의 전면으로 필름(10) 또는 도체 패턴(20)에 고정된다. 또한, 접속 단자(32)도 도체 패턴(20)에 접속 고정된다. 따라서, 전자 부품(30)의 고정 면적은 9㎜2(3㎜각의 전면)로 크게 할 수 있다. 종래의 방법에서는, 접속 단자(32)에 의해서만 고정되었기 때문에, 고정 면적은 0.4㎜2(0.2㎜각×2개소)이며, 접속부 강도는 단자부만으로 기계적 스트레스를 전부 받고 있었기 때문에, 접속 강도가 약했다. 이에 대해, 본 실시예에서는 고정 면적을 크게함으로써 단순 비교로 20배 이상의 접착 강도가 얻어지고 있다.
다음에, 도 10 및 도 11을 참조하여 프로세스 P50의 가열·가압에 의한 적층 가공 및 전자 부품의 동시 접속에 대해 설명한다.
도 10에서, 커버 필름(60)은 필름(10)과 동일 재료로 동일 두께의 것을 사용하고 있다. 즉, 커버 필름(60)은 투명 PET 혹은 백색 PET을 이용하고 있으며, 그 두께는 75 ∼ 100㎛이다. 커버 필름(60)의 일면에는 미리, 접착제(50)가 코팅되어 있다. 여기서, 접착제(50)의 재료로서는 핫 멜트를 사용하고 있다. 접착제(50)의 두께는 예를 들면 80㎛로 하고 있다. 또, 접착제(50)의 재료는 핫 멜트 이외의 다른 접착 재료를 사용해도 좋다.
핫 롤(250, 252) 간에 전자 부품(30)이 탑재된 필름(10) 및 접착제(50)가 코팅된 커버 필름(60)이 도입되며 핫 롤(250, 252)에 의해 필름(10)과 커버 필름(60)을 적층한다. 핫 롤(250, 252)은 강철제의 롤을 이용하고 있으며 롤 변형을 방지하여 접착제를 가압하기 때문에, 적층과 동시에 제조되는 카드의 평탄화도 행하고 있다.
이 때, 도 10에 도시한 바와 같이 전자 부품(30)의 단자(32)와 도체 패턴(20)도 동시에 접속한다. 여기서, 적층 압력은 예를 들어 20kgf/㎝2로 하고 가열 에너지는 예를 들어 130℃로 함으로써, 필름(10)과 커버 필름(60)의 적층과 동시에, 전자 부품(30)의 단자(32)와 도체 패턴(20)의 동시 접속도 행할 수 있다.
또, 전자 부품을 고정하는 접착제로서 핫 멜트와 같은 가고정재를 이용함으로써, 예를 들어 이방성 도전 접착제를 이용하는 경우에 비해, 재료 비용이 싸고 전자 부품 접속을 단시간에 행하며 전자 부품의 탑재 정밀도에 고정밀도가 요구되지 않은 등의 이점을 갖고 있다.
재료 비용에 대해서 보면, 이방성 도전 접착제는 핫 멜트재 또는 점착제에 대해 약 10배의 비용이다. 또, 핫 멜트재의 가열·가압 시간이 약 2초/칩인데 대해, 이방성 도전 접착제의 가열·가압 시간은 일반적으로 핫 멜트재의 경우의 약 10배이다. 또한, 칩의 탑재 정밀도에 대해서 보면, 이방성 도전 접착제는 도전 입자의 입자 지름이 수 ㎛이기 때문에, 탑재 시 칩과 패턴의 정합 평행도·직각도가 요구된다. 즉, 도전 입자의 포착·충돌의 어긋남을 고려하여 ㎛ 단위의 장치 정밀도가 요구되게 된다. 이에 대해, 핫 멜트 등을 이용하는 방식에서는 도전 입자를 통하지 않기 때문에, 범용 마운터의 일반 정밀도(약 ±50㎛ 정도)로 충분히 대응할 수 있다. 따라서, 설비 가격, 프로세스 관리 비용, 고속화를 달성할 수 있다.
또, 적층은 핫 롤에 의한 방법 외에 평탄 프레스를 이용할 수 있다.
본 실시예와 같이, 롤 변형하지 않은 적층으로 전자 부품 접속을 동시에 행함으로써, 종래 시도된 바와 같이 전자 부품의 접속 공정 후에 적층 공정을 행하는 경우에 문제가 되는 적층 후의 전자 부품이 탑재된 부분의 돌출(칩 두께분)을 거의 평면(20㎛ 이하)으로 하는 것이 가능하며, 적층 후의 평탄화 처리 공정을 불필요하게 할 수 있다. 또, 적층 후의 돌출량이 큰 경우에는 필요에 따라 적층 후에 평탄화 처리를 행하여도 좋다.
종래의 방법에서는 전자 부품과 도체 패턴의 건조 접합 공정 및 적층 공정의 2가지 공정이 필요하지만, 본 실시예에서는 프로세스 P50의 전자 부품 동시 접속 적층에 의해, 1공정으로 실시할 수 있다. 따라서, 생산 라인 길이를 단축할 수 있다.
여기서, 도체 패턴(20)을 에칭 혹은 와이어에 의해 형성하는 경우에는, 도체 패턴(20) 상에 예를 들면 Sn/Bi계의 저융점 땜납(융점 : 100℃ ∼ 150℃)이나 저융점의 In 합금층을 형성해 둔다. 한편, 금 와이어 볼 본딩법 또는 금 도금 범프법에 의해 형성된 접속 단자(32)에 의해, 가열·가압 공정에 의해서 접속 단자(32)와 도체 패턴(20)을 접속할 수 있다.
다음에, 도 12를 참조하여 프로세스 P60의 시트 절단에 대해 설명한다.
시트 절단 공정에서는 시트 커터(260, 262)를 이용하여 적층된 시트를 소정의 크기로 절단한다. 절단하는 크기는, 예를 들면 도 6에서 설명한 IC 카드가 필름의 폭 방향으로 4행, 길이 방향으로 3열이 되는 12개의 IC 카드를 하나의 단위로 하여 250㎜×300㎜의 사이즈가 된다.
다음에, 도 13을 참조하여 프로세스 P70의 양면 무늬 인쇄에 대해서 설명한다.
브래킷 바디(bracket body)(270, 272) 각각에 4행 3열 사이즈로 디자인 무늬 바디에 부착한 잉크(280, 282)를 전사하고, 또한 브래킷 바디(270, 272)로부터 필름(10)과 커버 필름(60)의 표면에 디자인 무늬의 인쇄면(70, 72)을 오프셋 인쇄한다.
또, 인쇄면(70, 72)은 필름(10)과 커버 필름(60)의 외측 표면에 미리 무늬 인쇄하도록 해도 좋다.
다음에, 도 14를 참조하여 프로세스 P80의 판독 및 기록(R/W) 검사에 대해서 설명한다.
검사 공정에서는, 통신 검사기(290)를 이용하여 전자 부품(30)에 대해 무선으로 데이타를 기록하고, 기록된 데이타를 판독함으로써 검사한다. 검사는 1 시트 내 12개의 전자 부품 전부에 대해 수행해도 좋으며, 소정의 수의 전자 부품에 대해서만 추출 검사해도 좋다.
다음에, 도 15를 참조하여 프로세스 P90의 외형 절단에 대해서 설명한다.
상술한 바와 같이, 1 시트 내에는 예를 들어 12개의 IC 카드가 있기 때문에, 외형 절단 공정에서는 프레스 금형(300)을 이용하여, 예를 들면 명함 사이즈의 전자 부품 사이즈로 외형 가공한다. 그 후, 포장하여 출하한다.
본 실시예에서는, 필름(10) 및 커버 필름(60)의 두께를 75㎛ ∼ 100㎛로 하고 접착제(50)의 두께를 80㎛로 하고 전자 부품(30)의 두께를 50㎛로 할 때, 도 15에 도시한 외형 절단에 의해 완성한 전자 회로 부품인 IC 카드의 두께는 0.25㎜이며 박형화가 가능하다. 또, 종래의 방법에서는 필름 및 커버 필름의 두께를 50㎛로 하고 접착제의 두께를 하측 20㎛, 상측 80㎛로 하고 전자 부품의 두께를 50㎛로 할 때에도, IC 카드의 두께는 최대부에서 0.3㎜이고 그 외의 부분에서는 0.25㎜였다. 따라서, 본 실시예에서는 종래의 것보다 박형화가 가능하게 된다.
다음에, 도 16을 참조하여 본 실시예에 의한 전자 회로 부품인 IC 카드를 제조하기 위한 일관 롤·to·롤 방식에 의한 제조 장치의 전체 구성에 대해서 설명한다.
롤형 PET 필름(10)은 프로세스 P10의 Ag 페이스트 인쇄를 수행하기 위한 스크린 인쇄기(500)에 공급된다. Ag 페이스트가 인쇄된 필름은 레이저 건조기(510)에서 프로세스 P20의 레이저 건조가 수행된다. 다음에, 정량 도포기(520)에서 프로세스 P30의 가고정재 인쇄 또는 도포가 수행된다. 베어 칩 탑재기(530)에 의해서 가고정재 상에 프로세스 P40의 전자 부품 탑재가 수행된다. 베어 칩 탑재기(530)에는 1칩 분리·공급기(535)로부터 베어칩이 공급된다. 라미네이터(540)는 프로세스 P50의 가열·가압에 의한 적층 가공 및 전자 부품의 동시 접속을 수행한다. 적층 후, 시트 절단기(550)는 프로세스 P60의 시트 절단을 수행한다. 또한, 인쇄기(560)에 의해서, 프로세스 P70의 양면의 무늬 인쇄가 수행된다. 다음에, 통신 검사기(570)에 의해서 프로세스 P80의 판독 및 기록(R/W) 검사가 수행된다. 펀칭기(580)는 프로세스 P90의 외형 절단을 수행하고 마지막으로 포장기(590)에 의해서 완성품인 IC 카드의 포장이 수행된다.
설비 집중 제어 컴퓨터(600)는 각 제조 기계(500, …, 590)의 동작을 제어한다. 호스트 컴퓨터(700)에는 디자인이나 생산 수 등의 정보가 입력되어 있으며, 설비 집중 제어 컴퓨터(600)는 호스트 컴퓨터(700)에 저장되어 있는 정보에 기초하여 각 제조 기계(500, …, 590)의 동작을 제어함으로써 IC 카드 자동 제조를 제어한다.
이상 설명한 바와 같이, 본 실시예에서 건조 공정은 프로세스(20)의 1공정만으로 되어 있다. 한편, 종래의 방법에서는 3개의 건조 공정이 필요했다. 즉, 필름의 표면에 도체 패턴을 형성한 후의 제1 건조 공정, 필름의 이면에 도체 패턴을 형성한 후의 제2 건조 공정 및 도체 패턴 상에 전자 부품을 탑재한 후의 전자 부품의 접합을 위한 제3 건조 공정이 필요했다. 그에 대해, 본 실시예에서는 건조 공정을 1 공정으로 할 수 있기 때문에, 이 공정 단축에 의해 건조 화로의 화로 길이를 1/3로 할 수 있다.
또한, 종래의 방법에서는, 건조 방법으로서 원적외선 램프를 이용하여 건조했기 때문에, 건조 화로의 화로 길이가 1 공정에 대해 15m 필요하였다. 또, 이 때의 건조 조건으로서 건조 온도 120℃ ∼ 150℃로 하고 건조 시간은 3분∼ 5분이다. 그에 대해, 본 실시예와 같이 레이저 건조를 행하면 건조 화로의 화로 길이를 5m로 할 수 있다. 또, 건조를 위한 택트는 2초로 하고 있다.
따라서, 종래의 방법에서는 3 공정의 건조 공정에 필요한 건조 화로의 총 화로 길이가 45m였던 것에 대해, 본 실시예에서는 1공정의 레이저 건조 공정으로 함으로써, 건조 화로의 총 화로 길이를 5m로 단축할 수 있다. 따라서, 생산 설비를 배치하는 생산 플로어 면적을 건조 공정에 대해서는 1/9로 감할 수 있다. 또한, 3 공정의 원적외 가열 화로로부터 1 공정의 레이저 가열로 함으로써 소비 전력을 약 1/7로 절감할 수 있다.
또한, 본 실시예에서는 적층과 전자 부품 접속을 동시에 행함으로써, 종래의 방법과 같이 전자 부품의 접속 공정과 적층 공정을 별도의 공정으로 한 경우에 비해 생산 라인 길이를 단축할 수 있다.
따라서, 건조 공정의 단축과 적층·전자 부품 동시 접속 공정에 의해, 종래의 방법의 생산 라인 길이(약 100m)를 25m로 단축할 수 있으며, 생산 플로어 면적을 약 1/4로 공간 절약할 수 있다.
또한, IC 카드의 Ag 페이스트에 의한 도체 패턴 형성은 필름의 한 면만 단층화 구조로 하고 있다. 종래의 방법에서 필름의 양면에 도체 패턴 특히, 안테나 코일을 형성했던 것에 대해 한 면측의 도체 패턴을 형성하기 위한 스크린 인쇄 공정과 그 후 건조 공정을 생략할 수 있으므로, 공정 수를 감소시키는 것이 가능하다.
또한, IC 카드를 단층화 구조로 함으로써 박형화하여, 0.25㎜의 두께로 할 수 있다.
다음에, 도 17 및 도 18을 참조하여 본 발명의 다른 실시예에 의한 IC 카드의 구성에 대해서 설명한다. 도 17은 본 실시예에 의한 IC 카드의 평면도이며, 도 18은 도 17의 A-B-C-D 단면도이다. 또, 도 1 및 도 2와의 동일 부호는 동일 부분을 나타내고 있다.
도 1에 도시한 바와 같이, IC 카드(100A)는 필름(10), 필름(10) 상에 형성된 도체 패턴(20A) 및 도체 패턴(20A)에 접속 단자(32)를 통해 접속된 IC 칩 등의 전자 부품(30)으로 구성되어 있다. 도체 패턴(20A)의 일부는 루프형 안테나 코일(22A)을 구성하고 있으며, 안테나 코일(22A)은 도체 패턴(10A)에 의해 전자 부품(30)에 접속되어 있다. 본 실시예에서 안테나 코일(22A)의 권수는 3턴으로 하고 있다. 안테나 코일(22)의 폭 D5는 예를 들어 0.07㎜로 하고 있다. 또한, 전자 부품(30)과 필름(10)은 가고정재(40)로 고정되어 있다.
안테나 코일(22A)에 대해서는, 안테나 코일 패턴의 시점과 종점이 정확히 2개의 전기 단자(32)를 만나도록 배치함으로써, 안테나 코일의 리턴선을 설치하지 않은 배치로 하고 있다.
다음에, 도 18을 이용해서 본 실시예에 따른 IC 카드의 단면 구성에 대해서 설명한다. 또, 도 17과의 동일 부호는 동일 부분을 나타내고 있다.
IC 카드(100A)의 필름(10) 상에는 도체 패턴(20) 및 안테나 코일(22)이 인쇄 형성되어 있다. 필름(10) 상에는 IC 칩 등의 전자 부품(30)이 가고정재(40)에 의해 고정되며, 전자 부품(30)의 접속 단자(32)는 도체 패턴(20)과 직접 접합되어 전기적으로 도통하고 있다. 필름(10) 상에는 커버 필름(60)이 핫 멜트 등의 접착제(50)를 통해 적층에 의해 고정되어 있으며, 필름(10)과 커버 필름(60) 간에 도체 패턴(20) 및 전자 부품(30)이 고정되어 있다. 필름(10) 및 커버 필름(60) 상에는 인쇄면(70, 72)이 인쇄 형성되어 있다.
전술과 같이 본 발명에 따르면, 전자 회로 부품을 공정 수를 적게 하여 제조할 수 있다.
또한, 본 발명에 따르면, 박형 전자 회로 부품의 제조에 있어서 생산 라인의 길이를 단축할 수 있으며, 따라서 생산 플로어의 면적을 좁게 할 수 있다.

Claims (20)

  1. 박형 전자 회로 부품의 제조 방법에 있어서,
    제1 필름의 한 면에 소정의 패턴 형상으로 도포된 도체 페이스트를 건조시켜, 상기 제1 필름의 한 면에 도체 패턴을 형성하는 도체 패턴 형성 단계;
    상기 제1 필름에 고정재를 통해 전자 부품을 탑재하고, 상기 전자 부품과 상기 도체 패턴을 전기적으로 접속하는 부품 탑재 단계; 및
    상기 전자 부품을 상기 도체 패턴에 접속하고, 상기 제1 필름 상에 제2 필름을 적층(laminate)하는 적층 단계
    를 포함하는 박형 전자 회로 부품의 제조 방법.
  2. 제1항에 있어서, 상기 도체 패턴 형성 단계는
    상기 제1 필름 상에 도체 페이스트를 인쇄하는 인쇄 단계; 및
    상기 인쇄된 도체 페이스트에 광 빔을 조사하여 건조 또는 가열 경화시키는 건조 단계
    를 포함하는 박형 전자 회로 부품의 제조 방법.
  3. 제2항에 있어서, 상기 인쇄 단계는 상기 제1 필름 상에 스크린을 이용하여 도체 페이스트를 인쇄하는 단계이며, 상기 스크린에는 1회의 스크린 인쇄로 여러 매 분량의 박형 전자 회로 부품용 도체 패턴이 형성되도록 개구부가 설치되어 있으며, 상기 인쇄 단계는 상기 스크린을 통해 도체 페이스트를 상기 제1 필름 상에 도포하는 단계인 박형 전자 회로 부품의 제조 방법.
  4. 제2항에 있어서, 상기 건조 단계는 상기 인쇄된 도체 페이스트에 광 빔을 조사하는 단계로서, 상기 광 빔의 주사 방향과 직교하는 방향으로 배열된 여러 매 분량의 박형 전자 회로 부품용 도체 패턴을 형성하고 있는 상기 도체 페이스트를 일괄 건조 또는 가열 경화시키는 단계인 박형 전자 회로 부품의 제조 방법.
  5. 제4항에 있어서, 상기 광 빔의 파장은 상기 페이스트에 대한 흡수율이 크고, 상기 필름에 대한 반사율 또는 투과율이 큰 파장인 박형 전자 회로 부품의 제조 방법.
  6. 제4항에 있어서, 상기 광 빔은 상기 페이스트에 대한 흡수율이 크고, 상기 필름에 대한 반사율 또는 투과율이 큰 YAG 레이저 광인 박형 전자 회로 부품의 제조 방법.
  7. 제1항에 있어서, 상기 부품 탑재 단계는 상기 제1 필름의 한 면에 형성된 상기 도체 패턴 상에 고정재를 공급하는 단계 및 상기 전자 부품을 배치하여 탑재하는 단계로 이루어진 박형 전자 회로 부품의 제조 방법.
  8. 제1항에 있어서, 상기 부품 탑재 단계는 열가소성 핫 멜트, 열가소성 수지, UV 경화 수지 중 어느 하나를 도포하는 단계 및 상기 도포 영역 상에 전자 부품을 배치하여 탑재하는 단계로 이루어진 박형 전자 회로 부품의 제조 방법.
  9. 제1항에 있어서, 상기 적층 단계는 상기 제1 필름과 상기 제2 필름을 두 개의 강철제 핫 롤 사이에 삽입하여 가압하고 상기 롤을 회전시킴으로써, 상기 필름의 롤 변형을 방지하면서 적층하는 단계인 박형 전자 회로 부품의 제조 방법.
  10. 제1항에 있어서, 상기 적층 단계는 상기 제1 필름 상에 접착된 상기 제2 필름을 가열·가압하여 적층하는 단계로서, 상기 적층에 의해 상기 도체 패턴 상에 고정된 상기 전자 부품의 접속 단자가 상기 도체 패턴에 접속되는 단계인 박형 전자 회로 부품의 제조 방법.
  11. 제1 필름 상에 안테나 코일을 포함하는 도체 패턴을 형성하는 공정, 상기 도체 패턴에 전기적으로 접속되도록 전자 부품을 고정재에 의해 상기 제1 필름 상에 고정하는 공정 및 상기 도체 패턴 및 상기 전자 부품을 덮도록 상기 제1 필름에 대해 제2 필름을 적층하는 공정에 의해 제조된 박형 전자 회로 부품.
  12. 제11항에 있어서, 상기 전자 부품을 상기 제1 필름 및 상기 도체 패턴에 고정할 때에 이용되는 상기 고정재는 열가소성 핫 멜트, 열가소성 수지, UV 경화 수지 중에서 선택된 어느 하나인 박형 전자 회로 부품.
  13. 박형 전자 회로 부품의 제조 장치에 있어서,
    제1 필름의 한 면에 소정의 패턴 형상으로 도포된 도체 페이스트를 건조시켜, 상기 제1 필름의 한 면에 도체 패턴을 형성하는 도체 패턴 형성 수단;
    상기 제1 필름의 한 면에 형성된 상기 도체 패턴 상에 고정재를 통해 전자 부품을 탑재하는 부품 탑재 수단; 및
    상기 전자 부품을 상기 도체 패턴에 접속하고, 상기 제1 필름 상에 제2 필름을 적층하는 적층 수단
    을 구비하는 박형 전자 회로 부품의 제조 장치.
  14. 제13항에 있어서, 상기 도체 패턴 형성 수단은
    상기 제1 필름 상에 도체 페이스트를 인쇄하는 인쇄 수단; 및
    상기 인쇄된 도체 페이스트에 광 빔을 조사하여 건조 또은 가열 경화시키는 건조 수단
    을 구비하는 박형 전자 회로 부품의 제조 장치.
  15. 제14항에 있어서, 상기 인쇄 수단은 상기 제1 필름 상에 스크린을 이용하여 도체 페이스트를 인쇄하는 수단으로서, 1회의 스크린 인쇄로 여러 매 분량의 박형 전자 회로 부품용 도체 패턴이 형성되도록 개구부가 설치되어 있는 상기 스크린을 통해 도체 페이스트를 상기 제1 필름 상에 도포하는 수단인 박형 전자 회로 부품의 제조 장치.
  16. 제14항에 있어서, 상기 건조 수단은 상기 인쇄된 도체 페이스트에 광 빔을 조사하는 수단으로서, 상기 광 빔의 주사 방향과 직교하는 방향으로 배열된 여러 매 분량의 박형 전자 회로 부품용 도체 패턴을 형성하고 있는 상기 도체 페이스트를 일괄 건조 혹은 가열 경화시키는 수단인 박형 전자 회로 부품의 제조 장치.
  17. 제16항에 있어서, 상기 광 빔을 조사하는 수단으로부터 조사되는 광 빔의 파장은 상기 페이스트에 대한 흡수율이 크고, 상기 필름에 대한 반사율 또는 투과율이 큰 파장인 박형 전자 회로 부품의 제조 장치.
  18. 제13항에 있어서, 상기 부품 탑재 수단은 상기 제1 필름의 한 면에 형성된 상기 도체 패턴 상에 고정재를 공급하는 디스펜서 및 상기 전자 부품을 배치하여 탑재하는 수단으로 이루어진 박형 전자 회로 부품의 제조 장치.
  19. 제13항에 있어서, 상기 부품 탑재 수단은 열가소성 핫 멜트, 열가소성 수지 및 UV 경화 수지 중 어느 하나를 도포하는 수단 및 상기 도포 영역 상에 전자 부품을 배치하여 탑재하는 수단으로 이루어진 박형 전자 회로 부품의 제조 장치.
  20. 제13항에 있어서, 상기 적층 수단은 상기 제1 필름과 상기 제2 필름을 두 개의 강철제 핫 롤 사이에 삽입하여 가압하고 상기 롤을 회전시킴으로써, 상기 필름의 롤 변형을 방지하면서 적층하는 수단인 박형 전자 회로 부품의 제조 장치.
KR1019980050785A 1997-11-26 1998-11-25 박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치 KR19990045583A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-324174 1997-11-26
JP32417497A JPH11161760A (ja) 1997-11-26 1997-11-26 薄型電子回路部品及びその製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
KR19990045583A true KR19990045583A (ko) 1999-06-25

Family

ID=18162926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050785A KR19990045583A (ko) 1997-11-26 1998-11-25 박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치

Country Status (4)

Country Link
US (1) US6203655B1 (ko)
EP (1) EP0920056A3 (ko)
JP (1) JPH11161760A (ko)
KR (1) KR19990045583A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484356B2 (ja) * 1998-09-28 2004-01-06 新光電気工業株式会社 Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
KR100629923B1 (ko) * 1998-09-30 2006-09-29 돗빤호무즈가부시기가이샤 도전성페이스트와 도전성페이스트의 경화방법, 및 도전성페이스트를 이용한 비접촉형 데이터송수신체용 안테나의 형성방법과, 비접촉형 데이터송수신체
EP1006491A3 (en) * 1998-11-30 2002-06-26 Hitachi, Ltd. Data processing system for IC cards, IC-card processing apparatus and IC-card processing method
JP4588139B2 (ja) * 1999-08-31 2010-11-24 リンテック株式会社 Ｉｃカードの製造方法
DE19955538B4 (de) * 1999-11-18 2014-06-05 Morpho Cards Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
EP1172760B1 (en) * 2000-06-23 2004-12-01 Toyo Aluminium Kabushiki Kaisha Antenna coil for IC card and manufacturing method thereof
FR2824939B1 (fr) 2001-05-16 2003-10-10 A S K Procede de fabrication d'une carte a puce sans contact a l'aide de papier transfert et carte a puce obtenue a partir de ce procede
US6586078B2 (en) * 2001-07-05 2003-07-01 Soundcraft, Inc. High pressure lamination of electronic cards
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP2006215589A (ja) * 2003-04-30 2006-08-17 Brother Ind Ltd 通信装置及び無線タグリーダー／ライター
FR2893163B1 (fr) * 2005-11-08 2008-02-01 Oberthur Card Syst Sa Procede de fabrication d'une carte a microcircuit et carte a microcircuit, notamment a antenne magnetique.
DE102006044525B3 (de) * 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
DE102012006883A1 (de) 2012-04-03 2013-10-10 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Kartenkörpers
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法
JPH09161035A (ja) * 1995-12-13 1997-06-20 Mitsubishi Plastics Ind Ltd 非接触ｉｃカード
US5852289A (en) * 1994-09-22 1998-12-22 Rohm Co., Ltd. Non-contact type IC card and method of producing the same
JPH1191275A (ja) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd 非接触型ｉｃカードの製造方法および非接触型ｉｃカード

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202191A (ja) 1987-02-17 1988-08-22 Sanyo Electric Co Ltd 磁気デイスクの消去装置
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH02110994A (ja) 1988-05-26 1990-04-24 Taiyo Yuden Co Ltd フラットパッケージ型電子部品の回路基板搭載方法
JP2758030B2 (ja) * 1988-07-04 1998-05-25 ソニー株式会社 薄型電子機器とその製造方法
JPH03262187A (ja) 1990-03-13 1991-11-21 Fujitsu Ltd パターン形成方法
FR2709038B1 (fr) * 1993-08-10 1995-11-10 Leroux Gilles Sa Procédé de fabrication pour support plastique, dispositif de fabrication pour un tel support et utilisation du procédé pour la fabrication de cartes à circuits intégrés.
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
DE19504194C1 (de) * 1995-02-09 1996-04-04 Interlock Ag Verfahren zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
DE19511300A1 (de) * 1995-03-28 1996-10-02 Telefunken Microelectron Antennenstruktur
JPH091970A (ja) 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Ｉｃカード及びその製造法
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JP3116998B2 (ja) 1995-12-06 2000-12-11 株式会社デンソー Ｉｃカードの製造方法
FR2747812B1 (fr) * 1996-04-23 1998-05-22 Solaic Sa Carte a circuit integre sans contact avec antenne en polymere conducteur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852289A (en) * 1994-09-22 1998-12-22 Rohm Co., Ltd. Non-contact type IC card and method of producing the same
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法
JPH09161035A (ja) * 1995-12-13 1997-06-20 Mitsubishi Plastics Ind Ltd 非接触ｉｃカード
JPH1191275A (ja) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd 非接触型ｉｃカードの製造方法および非接触型ｉｃカード

Also Published As

Publication number Publication date
EP0920056A2 (en) 1999-06-02
US6203655B1 (en) 2001-03-20
JPH11161760A (ja) 1999-06-18
EP0920056A3 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
KR19990045583A (ko) 박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
RU2337400C2 (ru) Способ для создания антенны смарт-карты на термопластическом основании и результирующая смарт-карта
US20040026033A1 (en) High speed flip chip assembly process
EP2147401B1 (en) Dual interface inlays
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
EP0824301A2 (en) Printed circuit board, IC card, and manufacturing method thereof
EP1136944A1 (en) Non-contact type ic card and method and apparatus for manufacturing the same
EP1498843B1 (en) Communication medium capable of carrying out contactless communication and method of producing the same
JP2008162120A (ja) 非接触ｉｃモジュール実装冊子
CN111491790B (zh) 生产具有集成导电图案的标签的方法和装置
DE19915765A1 (de) Kontaktloser Transponder und Verfahren zu seiner Herstellung
EP3695346B1 (en) A method and an apparatus for producing a radio-frequency identification transponder
CN109583552B (zh) 用于制造便携式数据载体的方法及数据载体主体
US6551449B2 (en) Thin electronic circuit component and method and apparatus for producing the same
KR20090023777A (ko) 레이저를 이용한 ｒｆｉｄ 태그 제조시스템 및 제조방법
EP1133796B2 (de) verfahren zur herstellung eines flaechig ausgebildeten traegers fuer halbleiter- chips
CN105956653B (zh) 一种智能卡及其制造方法
JPWO2005073902A1 (ja) 電子回路基板中間部材、その製造方法、その製造装置、非接触ｉｄカード類の製造方法、およびその装置
CN105976009B (zh) 一种智能卡及其制造方法
Luniak et al. Smart label uses polymer thick film technology on low-cost substrates
JP2021140670A (ja) Ｒｆｉｄインレイの製造方法
WO2022172200A1 (en) Pcb production by laser systems
JP2019212018A (ja) 電磁結合タイプのデュアルインターフェースｉｃ媒体
JPH09315060A (ja) Ｉｃカード及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application