JP4618462B2 - 使い捨てチップ電子装置及び製造方法 - Google Patents

使い捨てチップ電子装置及び製造方法 Download PDF

Info

Publication number
JP4618462B2
JP4618462B2 JP2009139678A JP2009139678A JP4618462B2 JP 4618462 B2 JP4618462 B2 JP 4618462B2 JP 2009139678 A JP2009139678 A JP 2009139678A JP 2009139678 A JP2009139678 A JP 2009139678A JP 4618462 B2 JP4618462 B2 JP 4618462B2
Authority
JP
Japan
Prior art keywords
film substrate
interface
microcircuit
film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009139678A
Other languages
English (en)
Other versions
JP2009259258A (ja
Inventor
ブラン,ルネ−ポール
デステ,イザベル
ガルニエ,ピエール
マルタン,フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Gemalto SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26233849&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4618462(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from FR9712444A external-priority patent/FR2769108B3/fr
Application filed by Gemalto SA filed Critical Gemalto SA
Publication of JP2009259258A publication Critical patent/JP2009259258A/ja
Application granted granted Critical
Publication of JP4618462B2 publication Critical patent/JP4618462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

本発明は通信インターフェイスを含むチップ電子装置の分野とその製造方法に関するものである。本発明は特にインターフェイスがチップ・カードやマイクロ・モジュール・ラベルのように接触式及び/またはアンテナ式であるチップ式電子装置に関するものである。本発明が特に目指すのは、特に数メガヘルツから数ギガヘルツの周波数で50cmを超える距離で通信するに適した一時的にあるいは使い捨てで使用されるアンテナ式装置である。
場合によってはラベルとして使えるチップ式およびアンテナ式モジュールを記載した国際出願WO97/26621は周知である。カードは、アンテナ・モジュールをカード本体の空洞に挿入して得られ、何枚かのラベルは、例えばコインのような任意の基板の中にアンテナ・モジュールの条件を設定して得られる。
これらのモジュールは一般にプリント回路と呼ばれるインターフェイス式フィルム基板を備え、その上にアンテナの形式の及び/又は接続域の形式の少なくとも一つのインターフェイスと、そのインターフェイスに接続されたチップのようなマイクロ回路と、マイクロ回路とその接続とを保護する被覆材料が配置されている。アンテナは、マイクロモジュールの片面、特にその裏面に取り付けられ、もう一つの面は場合によっては接続域を備えることができる。
インターフェイス式フィルム基板は、特に実際の製造方法で要求される程度の最低限の機械的特性を備えていなければならない。特に、コイルに巻かれるような柔軟性と共に、側面の穿孔に噛み合わされる突起で引き込むことを想定できるような不撓性と硬度とがなければならない。インターフェイス式フィルム基板の不撓性は、また、折り曲げれば壊れるほどのものである。
現在使用されているフィルム基板は、エポキシ・ガラス、ポリイミド、ポリエチレン・テレフタレート(PET)の中から選ばれる。それらの典型的な特性と特徴は次のようなものである;厚さ75μmから125μm、破断伸び75%未満、耐熱強度最低でも160℃以上。
インターフェイス自体は一般的に銅製である。インターフェイス表面は硬く、トラックは一般的に細く(50から200μm)、数ミクロン程度の厳密な精度がある。インターフェイスは一般的にNi−Auタイプなどの表面処理が施され、それで更に硬度が増し、更に溶接適性が改良され、酸化から保護される。
上記出願によって得られる装置は本発明の目指す使用には余りに高価であるという欠点がある。更に用途が限られていて、以下に列挙する本発明の目的には対応していない。
本発明の主な目的は、接触式または非接触式、能動または受動のチップ式電子装置で、非常に経済的であり、にもかかわらず信頼性が高く、できるだけ工程が少なく、かつできるだけ標準的で経済的な技術を使用する製造方法が可能で、使いやすく場合によっては使い捨てできる電子装置を考案することである。
もう一つの目的は、上記の装置が更に好ましくは(受動装置では)50cmを超える距離で、(能動装置では)1mを超える距離で通信するに適した装置を考案することである。
もう一つの目的は、特にユーザーが簡単かつ直接プリントできるようなアンテナ式/または接触式モジュールを考案し、かつ経済的に製造することである。
もう一つの目的は、上記の装置が、多種多様な条件で多数の基板上で完全な信頼性で使用できるような装置を考案することである。
もう一つの目的は、接触式または非接触式のチップ式カードまたはチケットを考案し、かつ経済的に製造することである。
幾つかの目的は、全く異なった特性のインターフェイス式で、前記に示されたチップ・カードの分野のインターフェイス式フィルム基板に要求される特性に反するフィルム基板を使用しても達成されるが、ローラーの製造方法を採用し、ついで、その方法を、特にチップの接続のレベルに適合させて、フィルムの新しい特性を考慮に入れることによっても可能である。他の目的は以下に記述される装置の特別な構成で達成される。
その為に、本発明が目的とするチップ式電子装置は、まず、フィルム基板と前記フィルム基板上に配置された少なくとも一つの平面導電インターフェイスとを含むインターフェイス式フィルム基板と、並びに前記インターフェイスに接続されたマイクロ回路を有する。その特徴は、インターフェイス式フィルム基板が、劣化することなく皺をつけられたり折り曲げられたりするのに適した特性をもっていることである。
皺をつけたり全体を折り曲げたりするのに適したフィルム基板やインターフェイスを使って良好な成績が得られたのは、2.5mm未満、好ましくは1mm未満の曲率半径の場合である。
この規定は、現技術水準の及び/又は薄いインターフェイスと比べて同様に本質特性の劣化するインターフェイスに、現技術水準の及び/又は薄いフィルム基板と比べても同様に特性が本質的に劣化するフィルム基板を組み合わせた選択にも当てはまる。本発明においては、それぞれ(フィルム基板及び/又はインターフェイス)の特性は組み合わせで考慮されるべきである。それら特性は、その二つともが特に大幅に劣化する可能性があるし、または、一つの特性が非常に劣化するが、もう一つの劣化はそれほどでもないこともある。それぞれの厚みもまた、フィルム基板及びインターフェイスの材質の劣化の度合いに応じて多かれ少なかれ薄くすることができる。
このような配合と組み合わせによって、廉価で信頼性の高い装置を自由に扱うことができ、しかもその装置を様々な操作に耐えさせることができる。
はっきり述べておかなければならないのは、いくつかの場合には、例えば不撓性に関する劣化が最終製品の、例えば弾性に関するなどの他の品質を、付随的に発生させ製造上の困難さの原因となり得ることである。本発明で言う劣化とは、チップ・カードの分野で現在追求されている特性と比較してのことである。
一つの特徴によると、フィルム基板の厚みは75μm未満で、最良の結果は10μmから30μmの厚みで得られる。
このような薄いフィルム基板で、本発明は、潜在的な価格低減効果で、材料を節約して得られるのみならず、特に最終装置を精巧にできることで、後述する新しい用途の可能性を提供できる。
本発明の他の特徴によると、フィルム基板の材質は、好ましくはポリマー製で80%を超える破断伸びかつ/または80未満のショア硬度かつ/または0℃未満のガラス転位温度Tgかつ/または130℃未満の溶融温度のものであってよい。
好ましくは、フィルム基板はポリプロピレン(PP)、ポリエチレン(PE)、ポリエチレン・テレフタレート(PET)の中から選ばれるのが望ましい。他の場合には、例えばセルロースや繊維のような繊維材質を含んでいてもよい。
インターフェイスの金属は、好ましくは、Ni−Auタイプのような硬化の為の表面処理を施されていない方がよい。厚みは好ましくは、50μm未満。アルミニウムとその合金が材料として望ましい。
PE、PP等の材料は、有利にはチップ・カードとは異なった分野、つまり梱包用の長大なローラーで製造されるから、非常に経済的である。本発明がインターフェイス式フィルム基板を精錬する為の基礎として使用することを提案しているPE/アルミニウムまたはPP/アルミニウムの複合体もまた、特にヨーグルトの蓋、シャンペンの栓等の為の食料品用包装の分野で広く普及している。
他の特徴によれば、装置は、特にフィルム基板の角に、好ましくは巻き線の外部に配置したマイクロ回路を備えている。さらに好ましくは、フィルム基板の上に直接、マイクロ回路を配置することが望ましい。
装置は、アンテナ(6)の少なくとも一端をチップの近傍に導く為に、「ストラップ」と呼ばれるインターフェイス要素をもう一つの面に備えていることも望ましい。
従って、プリント表面の出来るだけ大きな部分を自由にしておき、チップはフィルム基板と接触した状態にして、後述する用途を目指した非常に精巧な装置をもつことができる。「ストラップ」を使用することは後に詳細に説明される興味深い解決策となる。
更に追加の特徴及び/または本発明の他の側面と実施態様により、本装置は、フィルム基板上に配置された補償フィルムを備え、前記補償フィルムは前記マイクロ回路とその接続部を納めた凹部を有することを特徴とする。
凹部はマイクロ回路とその接続部の被覆材料を含むことができる。被覆材料は、好ましくは少なくともその一部が凹部の内壁によって型枠にはめられているのが望ましい。
補償フィルムは従来技術で存在する他の全てのフィルム基板との関連で使用することができるが、本発明によって折り曲げるに適したインターフェイス式フィルム基板との関連で使用することに更なる利点が見いだせる。
補償フィルムは、後に明らかにする装置の製造における長所の他に、マイクロ回路の高さを補うという利点があり、特にマイクロ回路を劣化させることなく装置の全表面にプリントできるようにする為にそれを保護するという利点がある。
その機能は、装置の表面を平らにして、隆起のない装置を使えるようにし、場合によって、装飾用の他のフィルム及び/または粘着テープをマイクロ回路の上に受けるようにすることである。
それはまた、マイクロ回路を何らかの基板の上に特に補償フィルム上に配置された接着剤で固定する際にかかる圧力からマイクロ回路を保護する。
それはまた、特にインターフェイス式フィルム基板の機械的安定性の弱さを、多種多様な使用で補償することを可能にする。
それは最も多種多様な材料から選ぶことができ、任意の用途にも適合させることができて、しかも、だからといって後述する方法を変えずにすむことが可能である。
本発明は、本装置を備えたチップ式のチケットやカードも対象としている。好ましくはそれらは前記補償フィルムで構成されたカードやチケットの本体を含んでいることが望ましい。即ち、それらに凹部があって、その中にマイクロ回路が配置されていて、フィルム基板やインターフェイスは凹部の外の補償フィルムの表面に広がっているということである。
このようにして、場合によって、マイクロ回路の保護されたチップ・カードやチケットが得られる。
実施の変形によれば、凹部は、不貫通の又は付加フィルムで閉じられた空洞である。
本発明は又、チップ式電子装置の製造方法も対象にしており、該チップ式電子装置は、フィルム基板と少なくとも一つの平面インターフェイスと、及び前記インターフェイスに接続されたマイクロ回路とを含むインターフェイス式フィルム基板を有し、前記製造方法の工程は、少なくとも一つのインターフェイス式フィルム基板を供給し、少なくとも一つのマイクロ回路をインターフェイス式フィルム基板の上に固定し、それをインターフェイスに接続することからなる。この方法の特徴は、劣化することなく、皺をつけたり折り曲げたりするのに適した特性を有するインターフェイス式フィルム基板を供給することである。
インターフェイスは、好ましくは、予めフィルム基板の上に固定された一枚または複数の導電性表面上に、プリントまたはリトグラフされた模様の製版の経済的な技術で実現するのが望ましい。
そのようなフィルム基板とインターフェイスを選び、それだけでなくインターフェイス実現技術を選ぶことができるので、廉価なインターフェイス式フィルム基板を使用して、装置全体の価格を低減することができる。
本方法は、補償フィルムを前記インターフェイス式フィルム基板の上に固定するという工程があり、前記補償フィルムにはマイクロ回路の設置に対応する少なくとも一つの凹部があるという点で、本発明の、更にもう一つの特徴及び/又は他の側面及び実施態様によってもまた、特徴づけられる。
この工程は、従来技術で存在する他の全てのフィルム基板との関連で使用することができるが、本発明によって折り曲げるに適したインターフェイス式フィルム基板との関連で使用することに特に利点が見いだせる。
補償フィルムは、本方法の工程において特に牽引されて移動する途中で、更に機械的抵抗を受ける恐れのあるインターフェイス式フィルム基板を補強する。
それはまた、場合によっては各工程の間で、もしくは客先に引き渡す為に、フィルム基板を平らに巻くことも可能にする。そのようにして、後述する製造の様々な工程の間でプロテクターとして普通に使われている差し込み式フィルムを浪費する使い方が避けられる。
プリントの工程は、マイクロ回路を損傷することなく、装置の両側で行うことができる。
マイクロ回路とその接続部を被覆する場合には、補償フィルムの凹部は型枠としての機能を果たすことができる。
補償フィルムは、場合によっては、牽引や位置決めの突起の為の側面の穿孔を受け入れるのに役立ち、現在の牽引手段を使う時のコイルの条件設定ができるようにする。
補償フィルムは、本装置に様々の材料を組み合わせるのを可能にする。特にセルロースや、あらゆるポリマー材、繊維またはシート状の形の他の全ての材料を主成分とすることができる。
補償フィルム無しの他の実施態様では、帯状のインターフェイス式フィルム基板をローラーの上に供給して、フィルム基板の張力に従った移送手段を用いて本方法の工程に対応する少なくとも一つの作業位置、特にマイクロ回路の転写及び/又は場合によってはその被覆の位置に向けて移送する。
この配置のお陰で、最悪の場合、超柔軟かつ弾性のあるインターフェイス式フィルム基板をそのまま、損傷することなく、補償フィルムに頼ることなく、牽引用側面穿孔を必要とせず、その位置づけを妨害することなくかつ/又は本方法の様々な操作位置の前に指標を付けることなく運搬することができる。
更にもう一つの特徴により、導線の超音波溶接によってマイクロ回路を接続することができる。特に、埋め込み端子極用アルミ線またはアルミニウム製インターフェイスによる溶接を利用する。
この接続技術の使用は、信頼性が高く、広く使われていて経済的なので、特に好適である。後述するように、この処置方法には難しい問題があり、そのせいで、本発明による特性を有するインターフェイス式フィルム基板の上で使うことは禁じられていた。
更にもう一つの特徴により、両面にインターフェイス要素を備えたインターフェイス式フィルム基板を用いる。特に、各側にコンデンサの電機子を実現することができ、かつ/またはインターフェイスと同時に「ストラップ」を実現することができる。
従って、これらインターフェイス要素は既に上記に示したのと同じテクノロジーで同時に作ることができるので、インターフェイス要素の実現費用を低くする事ができる。他にも、経済的にはもっと高くつくが、独特の操作でコイルの上にブリッジで連結したり、または、目立たないようなコンデンサを付け加えるという代替方法もある。
更にもう一つの特徴により、フィルム基板の両側のインターフェイス要素を機械的な断裂や機械的接触によりフィルム基板を通して接続することもできる。場合によっては、これらの連結を超音波で固定することもできる。
インターフェイス式フィルム基板の薄さの選択と本発明による材質の選択によって、このような接続方法を利用することが可能になる。これは、材料の供給なしで行われ、装置の製造方法において隠蔽することのできる一工程で行うことができるので、特に好適で経済的である。
本発明の他の特徴と利点は、単に参考の為にのみ与えられた添付図面を参照しつつ行われる後述の記載で読み取れるであろう。
本発明によって簡素化された、無線周波数信号によって遠隔識別可能なラベルを示す図である。 図1のラベルのマイクロモジュールの位置での断面図である。 図2の変形を示す図である。 図1の変形を示す図である。 図4のラベルの裏面を示す図である。 接続域付きラベルの上面図である。 本発明によるカードの構造を示す図である。 カードの構造のもう一つの変形の断面図である。 本発明による発明の装置のもう一つの構造を示す図である。 本発明の方法の実施の全体図である。 チップ式およびアンテナ式のカード製造用の本発明の方法の実施の変形の全体図である。 前図に示された方法によって得られたカードの構造を示す図である。 本発明の装置を特徴付ける為の折り曲げテストを示す図である。
図1で、本発明によるチップ式電子装置の簡素化された実施例がチップ式およびアンテナ式の電子ラベルの形で示されている(自己インダクタンスおよびコンデンサ)。それは、フィルム基板1、この例では前記フィルム基板の上に縁から内側に螺旋状に配置された平面アンテナ3の巻線2で構成された平面導電インターフェイス、そして前記インターフェイスに接続された集積回路のチップのようなマイクロ回路4を含んでいる。アンテナは、それぞれ内と外に達する両端があり、それぞれが接点の埋め込み端子極5、6を形成している。接続は、この例では、連結線7、8で実現されている。
装置もまた、整合コンデンサを備えており、それはこの例では、フィルム基板の両側に向かい合って配置された導電表面9、10で実現されている。場合によっては、コンデンサは、特にレーザーで行うことができるような穿孔または他の方法による表面部分の除去のような継ぎ目部分をもっていてもよい。他の場合には、目立たないコンデンサをフィルムの上に置いてもよいし、マイクロ回路の中に組み込んでもいい。
巻線の内側に位置するアンテナまたはコンデンサの電機子の一端の接点6を巻線の外側に位置する他のもう一端5に近づけるか、その逆を行う為に、回路要素11、12(ストラップ)をフィルム基板(図5)の裏側に配置するという方法もある。実際、「ストラップ」11により、アンテナの少なくとも一端を、この場合は、ラベルの縁のアンテナの外側に位置するチップの設置場所の近傍にもっていくことが可能になる。下記に述べられた補償フィルムの場合、チップの位置は重要ではない。特に、巻線の内側で可能である。
本発明の一つの特徴によれば、被覆材料13は少なくともマイクロ回路及び/又は接続線を、少なくとも機械的に保護するように、覆う。(図1、2の)例では、材料は、接続線を含むマイクロ回路の設置区域(zp)のみを覆っており、装置の残りの部分は裸のままになっている。
この例では、マイクロ回路区域は約4mm×5mmに相当する表面積を占めており、一方、ラベルは合計で40mm×40mmの表面積がある。
本発明によれば、インターフェイス式フィルム基板は、劣化せずに、皺をつけたり折り曲げたりするのに適した特性をもっている。
図12は本発明の装置を特徴付ける為の折り曲げテストを示す。このテストにより、インターフェイス式フィルム基板はチップ区域の外側に、例えば二つ折りや四つ折りをして、対向する縁部14、15が互いに平らに接し、僅かな曲率半径Rで折り目を形成できなければならない。他の場合には、最低でも前述の曲率半径をもつ不規則な折り目を付けて、それを丸めたり皺くちゃにしたりできなければならない。
ここで劣化と言うのは、勿論、フィルム基板が壊れたり切れたりして巻線を支えるのに不適当になってしまうことを言う。更に、可塑的な変形のように変形する能力が大幅に失われ、それに続いて何回か折り曲げを繰り返すと断裂してしまうようになることも言う。インターフェイスについては、特に断面の縮小、あるいは断裂または数回(例えば10回くらい)折り曲げると断裂してしまうような弾性の喪失によって、導電特性が失われる場合に、インターフェイスが劣化したということになる。
曲率半径Rが1mm未満、特に0.2mm未満の折り曲げに耐えられれば、望ましい製品が得られる。
このような性能を達成する為、80%を超える破断伸びかつ/または80未満のショア硬度かつ/または摂氏0℃未満のTgかつ/または130℃未満の溶融温度で、なおかつ厚みは75μm未満の材質のフィルム基板を使用する。
最良の結果は10μmから30μmの厚みのフィルム基板で得られた。
実施例中のフィルム基板は、好ましくはカードやアンテナのモジュールで普通に使われているエポキシ・ガラスあるいはポリイミド等と比較して、PP、PEのような非常に劣化した(低級で、性能の低い)特性をもつ、更にはそれほど低級でもないPETのようなフィルムである。
本発明によれば、インターフェイスは、また、適切な寸法及び/または特に可延性/弾性/硬度などの機械的特性が、フィルム基板のものと適合し、本発明の折り曲げテストを満足させるだけのものでなければならない。
実施例において、インターフェイスはアルミニウム製で、特にニッケル/金等での表面処理のされていないものである。厚みは50μm以下で、好ましくは7から30μm の間が望ましい。
場合によっては、代替法により、フィルム基板が特にセルロースや織物のような繊維材質を含めることもできる。例えば単純に上記のような非常に僅かな厚みの紙製でもよい。織物の繊維材質は破れずに丸まり、可逆的に皺を伸ばせるような特性を備えている。
図3では、ラベルの全表面を覆う出来るだけ薄い層の保護材質13を用いる。チップ区域(zp)から得られた厚みは400μm未満とすることができ、特に150μm程度の厚みのチップ用には300μm未満とすることができる。チップの外区域(zhp)から得られた厚みは150μm未満、特に100μm未満である。
図3の場合には、前述の本発明の基準を満たすある程度の弾性と柔軟性を保った保護材質が好まれる。いくつかのエポキシ樹脂やアクリル樹脂も適合することができる。
図2の実施例では、曲率半径0.5mmで少なくとも百回程繰り返し折り曲げる実験を行ったところ、アンテナの上に被覆のないラベルで、問題はなかった。図3の実施例では、半径2mmで他の折り曲げ実験を行ったが、上記ラベルの機能には影響がなかった。
このような操作は、従来技術のチップとインターフェイス式装置では不可能かつ/または得策でない。
本発明のラベルは、非常に薄くかつ/または非常に柔軟な製品に組み込む事ができ、その機械的特徴はその製品の機械的特徴に近いか、それを下回るものにすることができるため、視覚的にも触覚的にも感知できないという利点を備えている。得られた製品には、薄膜、さらにはタバコの葉のような触感を与えることができる。このような装置は、特に、繊維、革製の衣類の裏地、シート状、層状でフィルム状の製品、厚紙でできた製品や包装のような薄い製品に挿入できる、あるいは積み重ねられる目立たない電子装置として、用途を見いだすことができ、何よりも完全にラベルの代わりがつとまる。ラベルの形態の本発明の装置は、また、アンテナを例えば織布の上か包装フィルム自体の上に作って、その製品または包装を構成するフィルムの一部をなすことができる。
基板それ自体を薄くでき、繰り返し折り曲げることができる範囲において、本発明の装置は、その結果生じる変形に劣化なしに順応することができる。この事実から、そのような使用条件において、従来技術の装置よりも、高い信頼性で、識別機能を確保することができる。
図4では、フィルム基板1の連続した帯24の上にインターフェイスが作られている。マイクロ回路は、フィルム基板の角に、しかも直接、その上に配置するのが好適である。ラベルの角でチップの位置付けを選択するのが望ましいが、それは操作に関連する機械的応力を減じる為であり、また、表面を出来るだけ広くプリントに使えるようにしておく為でもある。
帯24はインターフェイスの周りに連続する導電枠(C)と、後述する方法の様々な作業の途中での、インターフェイスの位置測定と、指標/位置決めの為の照準点(p)を含んでいる。導電枠によって、フィルム基板の帯を硬化させ、場合によっては、製版の費用と時間を減じることができる。帯の上に点線で描かれた仮想上の線は、本装置の境界を示す裁断線を示している。
アンテナの図は、選ばれた運転周波数に応じ、(非接触の場合)届く範囲を最適化する為に設計されている。
例においては、アンテナ2はフィルム基板上に、(受動的なつまり電池なしの場合)8cmを超える距離で、好ましくは50cmを超える距離で、(能動的なつまり電池式の場合)1から2mを超える距離で通信できるように設計されている。巻線のサイズは最大限が選択されており、数は、予期された距離を達成するために最適化されている(一般には、約13メガヘルツの周波数には、4から6巻きが必要である)。
巻線の間隔はアンテナの製造方法による。例では、巻線のピッチは1mmで、一方、現在使われている装置ではむしろ0.05mmから0.4mmのピッチが達成されている。
アンテナの両端をマイクロ回路につなぐ為に本発明はなるべく図5に見られるような「ストラップ」を備えた構成を利用する。
図示していない他の変形では、装置はコンデンサを備えているのが好ましいが、それはフィルムの両側の電機子の形式ではなく、チップに内蔵されたものである。このことによって、特にフィルムの厚みの変化に関連するコンデンサ値の変化から解放されるし、しばしばうんざりするようなアンテナの調整の手順から解放される。これはまた、フィルム基板が良い誘電体ではない場合にも、望ましい。
装置の簡素化を目指した図示していない特徴によると、フィルム基板は片側にのみ、インターフェイス要素を備えており、コンデンサはフィルム基板の上に乗せる事ができるし、またさらには前述したように、チップの中に置くこともできる。
アンテナに複数の巻線があり、比較的大きなピッチがある場合に、長大な接続線をもつことを避ける為に、マイクロ回路とその接続部の部分だけ局所的に、他よりも細い幅になるように巻線を設計することができる。
更に望ましくは、装置の最低限の厚さは保ちつつ接続線の長さを減らす為に、マイクロ回路を直接フィルム基板の上に、そして、それの周囲を通る巻線の間に配置することができる。上記のこの変形の特徴の数々を合わせることによって更に費用を減少させることができる。
マイクロ回路はまた、装置の高さとマイクロ回路の安定性を犠牲にして、巻線の上にも配置する事がてきる。
他の場合には、マイクロ回路をインターフェイス域の上に、安定性を高め、接着剤でよりよく接着するように、配置することもできる。
図6では、装置Dのインターフェイスは図面で見える面の上に、少なくとも接続域16を含んでいるのが見える。マイクロ回路は別の面に配置されており、フィルムに開けられた穿孔によって、接続域に周知の方法で行き着くことができる。場合によっては、後述する補償フィルムの凹部にチップを組み込んでもよい。
実施例においては、それは大部分にわたって配置されたバーコード17のようなプリントも備えており、接続部とチップはフィルム基板の縁の中にある。
変形においては、インターフェイスは同時に、接点とアンテナ(図示されていない)を備えることができる。アンテナは例えば図面上の目に見えない別の面に設置することができ、コンデンサはチップの中に設置できる。
図7においては、現行のISO規格外のチップ・カード18を見ることができる。それはカード基板19の本体の上に配置されたフィルム基板2式装置(D)を含んでおり、その本体の寸法は、フィルム以上で、例えばフィルム基板2の二倍以上とすることができる。装置のチップを取り付けていない方の面は、好ましくは、カード19の本体と接触していることが望ましい。マイクロ回路はカード19の本体とは逆に上の方に向けられている。
カードにはまた二枚目のシート20をフィルム基板の上に配置してもよく、その寸法はカード19と同じか、もしくは装置だけを覆うものとすることができる。
好適な変形(図8の)によれば、カード19は補償フィルムを構成している。それは閉じた凹部21を含んでおり、その凹部に被覆されたマイクロ回路4が挿入され、インターフェイス式フィルム基板(1,2)がカード本体の表面の上で空洞の外に延びている。装置が空洞の外に延びていることは、インターフェイス式フィルム基板の薄さから、触感でも視覚的にも少しも煩わしくない。このようにして得られるカードはほぼ平らで、しかもマイクロ回路が空洞で保護されている。
他の特徴によると、本装置は更に、マイクロ回路内に非常用アンテナ及び/または内蔵コンデンサが配置されている付属の極小共振回路を備えており、インターフェイス式フィルム基板の上に配置されたアンテナまたはコンデンサが故障した際に補償を行うようになっている。このようにして、非接触で近傍から特殊な読取り装置を用いて、チップ内に保存された情報を取り戻すことが可能となり、このことが、更に装置の信頼性を高める。
この目的の為に、このマイクロ回路は、フィルム基板のアンテナ回路の故障の場合には、非常用アンテナを介して近傍で給電を受け、通信するのに適している。
図9では、装置はインターフェイス式フィルム基板の上に補償フィルム22を配置したものであることがわかる。補償フィルムは、従来技術で周知のように、どのような種類のインターフェイス式フィルム基板の上にも配置することができるが、(上記に示したように)本発明による折り曲げたり丸めたりするのに適したものを使った方が、更に納得のいくものであるし、得でもある。
補償フィルムには凹部23があり、その中にマイクロ回路4と、その接続部7,8及び被覆材13がある。凹部の内壁は被覆材と接触していて、少なくとも被覆材の一部に対して型枠を形成するようになっている。その厚さは好ましくは凹部23がちょうどマイクロ回路とその被覆とを超えるくらいであるのが望ましい。
補償フィルムの材質はどのようなものでもよいが、目指す用途の為には柔軟なものであるのが望ましい。例では、150μmのチップと線による接続部には200μmの厚さのポリマー材PEを使用した。そこで示されたところでは、50μmのチップとフリップ・チップ・タイプの、または「シルバー・グルー」タイプの導電性接着剤(特許出願第9704093号または第9704094号)による接続については50μm未満の補償フィルムが使用可能であることが分かった。これは、この場合には、最大で110μmのチップ式装置が入手できるということである。層22はそれ自体、プリント可能である。
装置はさらに少なくとも一つの保護/個別化層20及び/または接着層21をフィルム基板または補償フィルムの少なくとも一面の上に、備えることができる。
このようにして実現されたラベルは、薄さと柔軟さを重視した最大限の秘密厳守性を備えた電子識別装置の機能に加えて通常のラベルの機能と仕上がりをすべて備えることができる。場合によっては、自動接着型接着フィルムを補償フィルムの上に配置し、凹部をラベル付けする物体に対して向け、そのようにしてチップの存在を隠蔽することができるようにすることもできる。
変形においては、補償フィルムはそれ自体が周知のあらゆる種類の接着性塊であり、好ましくは厚い方がよく、取り外し可能な保護フィルムはあってもなくてもよい。この場合、その接着性塊自体が、少なくとも一部でマイクロ回路の高さを補う。
ラベルは、特に(図9及び6の)シート20の上にプリントされたバー・コードと集積回路のメモリーに保存されたものに対応するデジタル・コードによって二重識別できる。
本発明の装置の製造法をこれから図10、11及び11Aを参照しつつ説明していく。
第一工程では、少なくとも一つの導電性平面インターフェイス2,9を備えた絶縁フィルム基板1を供給する。それは本明細書では、インターフェイス式フィルム基板と呼ばれる。
それは周知の多種多様な方法、例えば、製版、導電性インク・シルクスクリーン、導電性材料の選択的接着、圧延金属の裁断およびフィルム基板上への圧延、プリント回路技術、絶縁基板上への導線のはめ込み等によって入手可能である。
実施例では、また本発明の特徴によれば、特に圧延または押し出し成形によってフィルム基板上に予め固定された少なくとも一枚の導電性フィルムの上にプリントされ又はリトグラフされた模様の製版方法を利用するのが好まれる。このようにして場合によっては、フィルム基板の各面の上にインターフェイスを作ることができる。
フィルム基板とインターフェイスは、その機械的特性や厚みについて上記の指示に従って選択される。金属フィルムの材質は、例では銅よりもアルミニウムが好まれているが、それは、銅よりも電気性能が劣るものの、価格と可延性が優れているからである。
製版方法の選択は、トラックの覆い焼き用インクを使うことを前提としているが、それは製版の後に起きる撤去工程が高価である。溶接を可能にする為にマイクロ回路との接続の埋め込み端子極の場所は局所的に除くが、アルミニウムを酸化から保護しかつ美的観点からも、インターフェイスの上にこのインクを残しておく方が望ましい。局部的な撤去は、特に機械的研磨とレーザーによって実行しうる。
変形例においては、弾性ポリマーを主成分とし、導電性インクのような金属粒子を充填された導電性物質でインターフェイスを形成することが可能である。ポリマー基剤の弾性は本発明の折り曲げ基準を満足させうる。定着は例えばシルクスクリーンで行うことができる。
ついで、少なくとも一つのマイクロ回路をインターフェイス式フィルム基板の上に固定し、それをインターフェイスに接続する。
作業の全体はまず、複数のインターフェイス(例えばアンテナ・モチーフ)を備え、ローラーまたは巻き軸24の上に供給されるインターフェイス式フィルム基板の帯から実行することが望ましい。帯は、マイクロ回路4の固定25、接続26及び場合によっては被覆27の実在する様々の作業位置に移送されていく。
本発明によれば、フィルム基板が特に細く、壊れやすくまたは延びやすいので、フィルムの側面の穿孔に噛み合わさる突起で牽引する手段を使えない。本発明では、フィルムの特性に適合した移送手段を用いる。特にフィルム基板の張力に従属し、フィルム基板の張力の計測及び/又は調節手段を含む移送手段を用いて、引き延ばしによる損傷を避けるようになっている。牽引は、例えば牽引ローラー28またはペンチによって行うことができる。
実施例では、幅によってインターフェイスの二つのモチーフを示したが、特に機械的耐性と生産性の点で、より多くのモチーフのついた80mmを超える幅のものを使うことが好まれる。
マイクロ回路の固定と接続
マイクロ回路の固定は、特に二成分接着剤、熱接着剤、光活性剤等、あらゆる手段で行うことができる。例では、特に定着の速さと、必要とされる温度水準が低いことと、そして省エネの必要性から、紫外線によって活性化しうる接着剤を使うことが好まれる。
接続には、金線またはアルミ線による溶接、導電性接着剤の定着、あるいはマイクロ回路を裏返して使う「フリップ・チップ」タイプのもの等、多少なりとも確認済で出現中の様々な周知の方法が存在する。後の二つの場合には、被覆を無しですますことができ、接続の高さも低くて済む。
本発明の一つの特徴によれば、マイクロ回路の接続は、好ましくはアルミニウム製の導線を選んで超音波溶接で行う。
この技術は、(非常に柔軟かつ/またはたわみやすい)本発明のインターフェイス式フィルム基板には、先験的に禁止されている。実際、チップ・カードの分野では、導線の超音波溶接は、エポキシ・ガラス、ポリイミドを主成分とする硬く剛性のあるインターフェイス式シート基板やNi−Auタイプの表面処理された銅製のインターフェイスの為のものとされている。
超音波溶接の現状の技術水準では、溶接用の線の出てくる尖った形の溶接器具を利用している。溶接の最中には、その先端をインターフェイスの金属埋め込み端子極やシート基板の上に置かれたシリコン・チップの金属埋め込み端子極に押し当てる。
本発明者等の確認したところでは、通常使われているものの代わりに、(品質に応じて)PEまたはPP,更にPET等のたわみやすい材質を主成分とし、約75μmを超える、例えば100μmの厚みのインターフェイス式基板に、超音波溶接を試みたところ当然失敗で、溶接が成り立たたないか、その質が工業の水準に達しないか、再現性がなかった。
しかしながら、本発明者等は、ある程度の厚みの閾値に達する前で止めておくという条件で、工業的品質で再現性のある溶接を行うことに成功した。実際、この閾値以下では、材料が薄ければ薄い程、溶接もその分うまくいくことを、本発明者等は発見した。これは、非常に溶接しにくいアルミ線を使ってもその通りであった。
この閾値は材質によっても異なるが、PEとPPについては約75μmに定められている。
溶接の再現性の改良は、少なくともフィルム基板の区域(溶接区域)を張りつけ、その上で溶接を硬い固定基準面の上で平たく行うことで実現された。
フィルム基板は機械的手段または好ましくは吸引によって張りつけるのが望ましい。この後者の場合には溶接区域の周りの固定平面内に吸引回路を配置する。
特に経済的な通常の接続技術を、本発明の場合で信頼できるものにするように、適合させることができる。
マイクロ回路固定直後に、差し込みフィルム(図示されていない)をインターフェイス式フィルム基板の上に配置して、マイクロ回路を損傷することなく、正確に巻き取ることができるようにする。
インターフェイス要素の結合
インターフェイス要素は、場合によってはフィルム基板の両側に配置されるが、その接続は、現状技術の様々な周知の方法によりフィルム基板を通して行われ、特に穴を導電性材料によって満たすことによるメタリック穴の製作、または放電などで行われる。
しかしながら、本発明のフィルム基板とインターフェイスは薄く、既に述べたその特徴があるため、これらの接続は、穿孔または局部的断裂、型の打ち抜きとによる機械的作用で好適に行われ、更に好ましくは、非常に特殊な形態の道具を使用してリベット締めや超音波で行うこともできる。
この実施方法は、材料の供給なしで行うことができるし、工程を容易に組み込むことができ、一般的にインターフェイス式装置またはフィルム基板の製造方法において隠れた時間で行うことができる点で特に経済的である。
被覆工程
被覆工程については、マイクロ回路の設置区域の真上に被覆材料を位置づける、または、フィルム基板の全表面に広げることができる。最初の場合には、材料、例えば樹脂の一滴を垂らす。二番目の場合には、その材料を被覆加工やシルクスクリーン印刷等で、定着させることができる。好ましくは、噴霧によって定着させることが望ましい。
接着剤及び樹脂、導電体または非導電体、ニスの重合は、熱の(温度の)供給で行うことができ、それは局在的なものでも、そうでなくてもよいし、かつ/または例えば紫外線等のある波長の放射、または二つの反応体の混合によるウォームアップを伴わなくても良い。
被覆以外の目的の為のものも含めて接着剤及び/または樹脂の重合の全ての工程を、低温、特に80℃未満の温度の急速な重合時間で実現する選択をしている。それらの工程は、紫外線照射の下で行われることもある。好ましくは、これらの工程は室温で行われることが望ましい。
補償フィルムの固定工程
本発明の他の面と実施変形によって、図10に示されるように、本方法には補償フィルム22をインターフェイス式フィルム基板(1,2)の上に固定する工程がある。この補償フィルムにはマイクロ回路の設置に対応する少なくとも一つの穿孔23がある。図10に示された実施例では、複数の穿孔を有するローラー29から出てきた帯22共に圧延する。その為に好ましくは圧力を感知する接着剤及び/または非重合的接着剤を使うことが望ましい。
この工程は、好ましくはマイクロ回路を固定する前に行うのが望ましい。マイクロ回路を固定し、または、接続し、または被覆する作業の後で共に圧延する、または補償フィルムを固定するのも可能ではあるが、より慎重を要する。
既に前述したように、この工程は、どのようなインターフェイス式フィルム基板との関連でも行うことができるが、本発明による折り曲げに適したインターフェイス式フィルム基板に使うのが、より得であり有意義でもある。
凹部は、巻き取り、保管等の後の工程においてマイクロ回路を保護する空間を規定するのに好適に役立ち、のみならず、作業27で流し込まれる被覆材料の型枠としても役立つ。
補足的工程
本方法はまた、ラベルの両面のうちの少なくとも一面の上に装飾、または保護または粘着の追加層30を連結することからなる追加工程を含むことができる。実施例では、マイクロ回路の転写の後、保護フィルム付き粘着層30を固定している。
代わりの方法としては、例えば粘着性のもので、取り外し可能膜で保護された追加層を既に少なくとも一層もっているフィルム基板を供給することができる。
裁断及び不要物除去、縦びきの工程
本方法の各工程においてフィルム基板を補強するという利点があるので、製版作業の後、装置の周りの連続枠(図4の枠c)を残しておいてもよい。この枠は後で裁断により取り除くことになる。装置の裁断は、例えば押し抜き具を用いて、インターフェイス式フィルム基板の帯24から乱雑に抜き出して行うことができる。
他の場合には、帯またはローラーの上に維持された装置をそのままにしておくのが望ましい。その為に前もって、図4の帯24の下に、取り除き可能な保護フィルムの付いた両面粘着テープを固定しておくことが望ましい。裁断は保護フィルムを切らないように行う。この時、不要物除去工程が裁断工程の後に続き、保護フィルムの上に粘着性の装置が残る。
帯もまた望みの幅で長手方向に裁断される(縦びき)。
このようにして、等間隔で並んだ任意のサイズの粘着ラベルを有するローラーを接着剤の保護ローラーの上に配置する。ラベルはどのような製品の上にも貼りつけることができる。他の場合には、一時的粘着力のある接着剤か再粘着性のない接着剤を用いるのであり、そうすることによって、本方法の全てをローラーの上で行うことができ、ローラーで装置、カード、チケット、非粘着性ラベル等を支給することができる。
装置を納める大表面積の製品の実現
図11で、例えば本発明のチップ・カードを作る。工程および参照記号は図10のものと同じだが、但しローラー24にはインターフェイス2のモチーフが一列だけしかない。補償フィルムはフィルム基板よりも大きな寸法のシートであり、穿孔は一列しかない。フィルム30は常に保護の及び/または装飾のまたは随意の接着剤のフィルムである。
気がつくのは、前述した通りに得たチケットやラベルについてと同様に、この方法によって確実にカードを巻き軸で処理することができることである。ローラーでの処理もまた条件設定やエンド・ユーザーへの引渡しにまで広げることができる。
補償フィルムはどのような性質のものでもよいが、特に紙、革、織布または不織布繊維、ポリマー等である。実施例においては、補償フィルムは厚み200μmのPEであり、表面積は装置の表面積の二倍である。
裁断の後、図11Aのチップ・カードが手に入る。場合によっては、フィルム30と同等のフィルム20を、穿孔23を隠蔽するようにカード上に配置することができる。
図8のカードを入手するには、同様に図11に示された方法で行うが、違いは、場合によっては、被覆との固定および接続の工程の後で補償フィルムを共に圧延することである。その場合には凹部23は貫通のものではなく、空洞21を形成し、補償フィルムはその裁断の後、カード19本体になる。
念のために、図10に関して述べたことは図11にも当てはまることをはっきりさせておく。
逆のやり方は図示されていないが、インターフェイス式フィルム基板よりも狭い補償フィルム29を、特に後者の縁の部分で使うことができる。
下記に、本発明者等が克服した幾つかの問題に関する補足を述べる。
目的が多岐にわたるということは、経費削減の目的とは両立しないため問題となる。
多岐にわたる目的とは、インターフェイスとしての良い導電体をもつということを含んでいる(断面の丸い線は断面の長方形の裁断または板刻されたシートよりも良質の導電体である。銅はアルミニウムよりも良質の導電体であり、導電インクやペーストよりも際立って良質である)。
それはまた、巻線の数を増やしたり、アンテナの表面積を大きくすることにもつながり、ひいては、回路の表面積も大きくして、かさばるものにしてしまうことにもなる。
それはまた、トラックの寸法と精度を最適化することにもつながる(トラックが狭くなればそれだけ、アンテナの一本一本が接近し、一本一本のサイズが大きくなり、従って、フラックスが大きくなる)。
インターフェイス式フィルム基板の特性を劣化させるような形で経費の問題を解決することは、上述のことに逆行する。
更に、インターフェイス式フィルム基板(特にPEまたはPPおよびアルミニウム製)を非常に柔軟にしておくことにつながるような解決は特に以下の問題を引き起こす。
実際の方法は、当然適合しているわけではなく、そのようなフィルム基板は半導体モジュールの製造で一度も使われたことがない。
フィルム基板の柔軟性は、当然のこととして、シリコン・チップの硬さや、チップとその接続部の脆さとは両立しない。
フィルム基板の柔軟性と薄さはローラーの形式で集合的に処理する上で不便になる。例えば、集合的な処理には、チップの転写や保護の工程で、更に詳しく言えば、線の溶接の為にも、非常に上手く位置決めしておくことが必要だということも含まれている。そのようなフィルム基板に牽引用の穿孔をつけることができないので、35mmのフィルムで可能だったような機械的案内手段がないのである。
低級な導電材料(例えば、特にNi−Auタイプの特有の表面層のないアルミニウムや銅の)を使うことは酸化の問題によって更に増大する溶接性の問題を起こしてしまう。
インターフェイス式フィルム基板の基礎となるものとして本発明者等が開発したPPまたはPE/アルミニウム複合体は、金属の表面に残される印刷インクがついており、それは溶接することができない。それらを除去するのは費用がかかり、絶縁酸化物層の形成を引き起こす。
低級なインターフェイス式フィルム基板を特に(Niのない)硬度で使うことは、材料をたわみやすくしておくことにつながり、それは既に前述した溶接の問題を引き起こす。更に、非常に柔軟な材料は一般に従来技術の方法で使われる温度では溶けてしまう。
理想的な解決は、35mmの巻き軸から80mmを超える大きな幅の巻き軸を用いる現在の方法を採用することで得られる。
1 フィルム基板
2 巻線
3 平面アンテナ
4 マイクロ回路
5、6 埋め込み端子極
7、8 連結線
9、10 導電表面
11、12 回路要素(ストラップ)
13 被覆材料
16 接続域
17 バーコード
18 チップ・カード
19 カード基板
20 シート
21 凹部
22 補償フィルム
23 凹部
24 帯
28 牽引ローラー
国際公開第97/26621号パンフレット

Claims (43)

  1. フィルム基板(1)と、前記フィルム基板上に配置された少なくとも一つの導電性平面インターフェイス(2,16)を有するインターフェイス式フィルム基板と、前記インターフェイスに接続されたマイクロ回路(4)とを含むチップ式電子装置であって、
    ・フィルム基板の厚みが75μm未満で、好ましくは10μmから30μmの間であり、
    ・フィルム基板が80%を超える破断伸びかつ/または80未満のショア硬度かつ/または0℃未満のガラス転位温度Tgかつ/または130℃未満の溶融温度を有するものであるか、または、フィルム基板が紙、織物、繊維またはセルロース材質から成ることを特徴とするチップ式電子装置。
  2. 導電性インターフェイスは、アルミニウム、銅、または、ポリマー主成分もしくは導電性インクを有する導電性物質にある事を特徴とする、請求項1に記載のチップ式電子装置。
  3. 導電性インターフェイスの厚みが50μm未満である事を特徴とする、請求項1または2に記載のチップ式電子装置。
  4. フィルム基板(1)と、前記フィルム基板上に配置された少なくとも一つの導電性平面インターフェイス(2,16)を有するインターフェイス式フィルム基板と、前記インターフェイスに接続されたマイクロ回路(4)とを含むチップ式電子装置であって、
    フィルム基板の厚みが75μm未満であり、導電性インターフェイスの厚みが50μm未満である事を特徴とする、チップ式電子装置。
  5. フィルム基板(1)と、前記フィルム基板の上に配置された少なくとも一つの導電性平面インターフェイス(2,16)を有するインターフェイス式フィルム基板と、前記インターフェイスに接続されたマイクロ回路(4)とを含むチップ式電子装置であって、更にフィルム基板の上に配置された補償フィルム(22)を含んでおり、前記補償フィルムは凹部(21,23)を備え、その凹部の中に前記マイクロ回路(4)と、その接続部(7,8)及び被覆材料(13)とが納められており、
    フィルム基板の厚みが75μm未満で、好ましくは10μmから30μmの間であり、
    フィルム基板が80%を超える破断伸びかつ/または80未満のショア硬度かつ/または0℃未満のガラス転位温度Tgかつ/または130℃未満の溶融温度を有するものであることを特徴とするチップ式電子装置。
  6. 更にインターフェイス式フィルム基板の上に配置された補償フィルム(22)を含んでおり、前記補償フィルムは凹部(21,23)を備え、その凹部の中に前記マイクロ回路(4)と、その接続部(7,8)及び被覆材料(13)とが納められていることを特徴とする、請求項1から4のいずれか一つに記載の装置。
  7. 被覆材料が少なくとも部分的に前記凹部で枠にはめられていることを特徴とする、請求項5または6に記載の装置。
  8. フィルム基板は特にPP、PE、PETの中から選ぶことができることを特徴とする、請求項1から7のいずれか一つに記載の装置。
  9. インターフェイスがアルミニウム製であることを特徴とする、請求項1から8のいずれか一つに記載の装置。
  10. マイクロ回路が巻線の外に配置されていることを特徴とする、請求項1から9のいずれか一つに記載の装置。
  11. フィルム基板は、アンテナ(6)の少なくとも一端をチップの近傍に導く為に、「ストラップ」(11)と呼ばれるインターフェイス要素をもう一つの面に備えていることを特徴とする、請求項1から10のいずれか一つに記載の装置。
  12. マイクロ回路の所の巻線の幅は、マイクロ回路を僅かな長さの接続線で、直接、両端に接続できるように、他の部分よりも細くなっていることを特徴とする、請求項1から11のいずれか一つに記載の装置。
  13. マイクロ回路は、巻線の間で、直接、フィルム基板の上に配置されていることを特徴とする、請求項1から12のいずれか一つに記載の装置。
  14. マイクロ回路は、フィルム基板の角に、しかも直接、その上に配置されていることを特徴とする、請求項1から13のいずれか一つに記載の装置。
  15. インターフェイスが、8cmを超える距離で、好ましくは50cmを超える距離で通信するに適したアンテナの巻線(2)を少なくとも一つ備えていることを特徴とする、請求項1から14のいずれか一つに記載の装置。
  16. インターフェイスが接続域(16)を備えていることを特徴とする、請求項1から15のいずれか一つに記載の装置。
  17. 被覆材料(13)を少なくともマイクロ回路の、及びその接続線の、更に少なくともインターフェイス部分の上に備えていることを特徴とする、請求項1から16のいずれか一つに記載の装置。
  18. 少なくとも一つの面の上に、少なくとも一つの保護/個性化層(20)及び/または接着層(30)を備えていることを特徴とする、請求項1から17のいずれか一つに記載の装置。
  19. フィルム基板(10)の両側に配置された二つの導電表面で構成される共振コンデンサ(16a,17b)を備えていることを特徴とする、請求項1から18のいずれか一つに記載の装置。
  20. コンデンサ(16a,17b)がはめ合わせを備えていることを特徴とする、請求項19に記載の装置。
  21. 内蔵コンデンサ及び/またはマイクロ回路の中に含まれた非常用アンテナを備えていることを特徴とする、請求項1から20のいずれか一つに記載の装置。
  22. マイクロ回路は、フィルム基板のアンテナ回路の故障の場合には、給電を行い、非常用アンテナを介して近傍で通信するに適していることを特徴とする、請求項20に記載の装置。
  23. 請求項1から22のいずれか一つに記載の装置(D)をカード本体(19,22)の上に固定しており、そのカード本体は、当該装置以上の、好ましくは少なくとも二倍の表面積を有していることを特徴とするチップ・カード(18)。
  24. 二枚の外部シート(18,19,20,30)を有し、その二枚の間に請求項1から22のいずれか一つに記載の装置が配置されていることを特徴とするチップ・カード(18)。
  25. 空洞を備えたカード本体を含んでいるチップ・カード(18)であって、請求項1から22のいずれか一つに記載の装置を備え、マイクロ回路(4)は、空洞の中に配置され、フィルム基板とインターフェイスは空洞の外のカード本体の表面上に広がっていることを特徴とするチップ・カード。
  26. フィルム基板と、少なくとも一つの平面インターフェイスとを備えたインターフェイス式フィルム基板と、前記インターフェイスに接続された少なくとも一つのマイクロ回路とを含むチップ式電子装置を実現する為の方法であって、前記方法の工程は、少なくとも一つのインターフェイス式フィルム基板を供給し、少なくとも一つのマイクロ回路をインターフェイス式フィルム基板の上に固定し、それをインターフェイスに接続することからなる方法であって、
    フィルム基板の厚みが75μm未満で、好ましくは10μmから30μmの間であり、
    フィルム基板が80%を超える破断伸びかつ/または80未満のショア硬度かつ/または0℃未満のガラス転位温度Tgかつ/または130℃未満の溶融温度を有するものであることを特徴とする方法。
  27. フィルム基板と、少なくとも一つの平面インターフェイスとを備えたインターフェイス式フィルム基板と、前記インターフェイスに接続された少なくとも一つのマイクロ回路とを含むチップ式電子装置を実現する為の方法であって、前記方法の工程は、少なくとも一つのインターフェイス式フィルム基板を供給し、少なくとも一つのマイクロ回路をインターフェイス式フィルム基板の上に固定し、それをインターフェイスに接続することからなる方法であって、補償フィルムを前記フィルム基板の上に固定するという工程があり、前記補償フィルムにはマイクロ回路の設置に対応する少なくとも一つの凹部(21,23)があり、
    フィルム基板の厚みが75μm未満で、好ましくは10μmから30μmの間であり、
    フィルム基板が80%を超える破断伸びかつ/または80未満のショア硬度かつ/または0℃未満のガラス転位温度Tgかつ/または130℃未満の溶融温度を有するものであることを特徴とする方法。
  28. 更に補償フィルムを前記フィルム基板の上に固定するという工程があり、前記補償フィルムにはマイクロ回路の設置に対応する少なくとも一つの凹部(21,23)があるということを特徴とする、請求項26に記載の方法。
  29. 補償フィルムが、マイクロ回路を固定する前に付着されることを特徴とする、請求項27または26に記載の方法。
  30. 補償フィルムの凹部にのみ被覆材料を流し込むことを特徴とする、請求項27から29のいずれか一つに記載の方法。
  31. 補償フィルムが、マイクロ回路の固定の後または被覆の後に、付着されることを特徴とする、請求項27から30のいずれか一つに記載の方法。
  32. インターフェイス式フィルム基板をローラー(24)の上に帯状に供給して、フィルム基板の張力に従った移送手段を用いて少なくとも一つの作業位置(25,26,27)に向けて移送することを特徴とする、請求項26から31のいずれか一つに記載の方法。
  33. マイクロ回路の接続を導線の超音波溶接によって行うことを特徴とする、請求項26から32のいずれか一つに記載の方法。
  34. アルミニウム製の導線を使うことを特徴とする、請求項33に記載の方法。
  35. 溶接に際しては、少なくとも、固定基準面の上のフィルム基板上のマイクロ回路の設置位置(zp)を覆うことを特徴とする、請求項33または34に記載の方法。
  36. フィルム基板は吸引によって強く接着されることを特徴とする、請求項35に記載の方法。
  37. インターフェイスをフィルム基板の上にアルミニウム製版の技術によって実現することを特徴とする、請求項26から36のいずれか一つに記載の方法。
  38. インターフェイス要素と埋め込み端子極を穿孔/機械的断裂によりフィルム基板を通して接続することを特徴とする、請求項26から37のいずれか一つに記載の方法。
  39. 更に、被覆材料(13)を少なくともマイクロ回路とその接続部の上で付着させるという工程を含むことを特徴とする、請求項26から38のいずれか一つに記載の方法。
  40. 補償フィルムの穿孔によって形成された凹部(23)に被覆材料を流し込むことを特徴とする、請求項27から36のいずれか一つに記載の方法。
  41. 一つの接着層(30)をラベルの少なくとも一面の上の除去可能な保護フィルムと固く結びつけることからなる少なくとも一つの補足的工程を含むことを特徴とする、請求項26から40のいずれか一つに記載の方法。
  42. 帯が複数のインターフェイスを有し、各装置を裁断する工程を含むことを特徴とする、請求項32から41のいずれか一つに記載の方法。
  43. 前記接着層が保護フィルムを備え、連続した帯状で供給され、装置が保護フィルムの上に留まったままで裁断され、装置の間で不要物の除去を行うことを特徴とする、請求項41または42に記載の方法。
JP2009139678A 1997-09-26 2009-06-10 使い捨てチップ電子装置及び製造方法 Expired - Lifetime JP4618462B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9712444A FR2769108B3 (fr) 1997-09-26 1997-09-26 Etiquette souple intelligente et procede de fabrication
FR9714582A FR2769109B1 (fr) 1997-09-26 1997-11-14 Dispositif electronique a puce jetable et procede de fabrication

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000514242A Division JP4692863B2 (ja) 1997-09-26 1998-09-23 使い捨てチップ電子装置及び製造方法

Publications (2)

Publication Number Publication Date
JP2009259258A JP2009259258A (ja) 2009-11-05
JP4618462B2 true JP4618462B2 (ja) 2011-01-26

Family

ID=26233849

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000514242A Expired - Lifetime JP4692863B2 (ja) 1997-09-26 1998-09-23 使い捨てチップ電子装置及び製造方法
JP2009139678A Expired - Lifetime JP4618462B2 (ja) 1997-09-26 2009-06-10 使い捨てチップ電子装置及び製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000514242A Expired - Lifetime JP4692863B2 (ja) 1997-09-26 1998-09-23 使い捨てチップ電子装置及び製造方法

Country Status (11)

Country Link
US (2) US6437985B1 (ja)
EP (1) EP1060457B1 (ja)
JP (2) JP4692863B2 (ja)
CN (1) CN1214345C (ja)
AT (1) ATE220468T1 (ja)
AU (1) AU748452B2 (ja)
CA (1) CA2304844A1 (ja)
DE (1) DE69806515T2 (ja)
ES (1) ES2180199T3 (ja)
FR (1) FR2769109B1 (ja)
WO (1) WO1999017252A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778769B1 (fr) * 1998-05-15 2001-11-02 Gemplus Sca Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
DE19850353C1 (de) * 1998-11-02 2000-03-16 David Finn Identifikationslabel sowie Verfahren zur Herstellung eines Indentifikationslabels
DE69934715T2 (de) * 1998-11-30 2007-10-18 Hitachi, Ltd. Verfahren zur montage einer elektronischen schaltung
DE19942932C2 (de) * 1999-09-08 2002-01-24 Giesecke & Devrient Gmbh Verfahren zum Herstellen von Chipkarten
JP2003529163A (ja) * 2000-03-28 2003-09-30 ルカトロン アーゲー 共振周波数を調整する部材を有するrfidラベル
DE60123004T2 (de) * 2000-05-12 2006-12-21 Dai Nippon Printing Co., Ltd. Kontaktloser datenträger
US6588098B1 (en) * 2000-11-13 2003-07-08 Semiconductor Components Industries Llc Method for manufacturing an electronic device package
FR2824018B1 (fr) 2001-04-26 2003-07-04 Arjo Wiggins Sa Couverture incorporant un dispositif d'identification radiofrequence
US6818084B2 (en) * 2001-07-13 2004-11-16 Pittsfield Weaving Co., Inc. Method and apparatus for bonding an additional layer of fabric to a label
US6693541B2 (en) * 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use
CA2454897A1 (en) 2001-08-29 2003-03-06 Tesa Ag Machine-detectable adhesive tape
JP2003099746A (ja) * 2001-09-25 2003-04-04 Nec Tokin Corp 非接触通信媒体
JP2003108961A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 電子タグおよびその製造方法
EP1433368B1 (fr) * 2001-10-01 2004-12-22 NagraID S.A. Circuit electronique comportant des ponts conducteurs et methode de realisation de tels ponts
FR2841023B1 (fr) * 2002-06-14 2005-10-21 Store Electronic Systems Techn Antenne pour etiquette electronique
DE10229168A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Laminat mit einer als Antennenstruktur ausgebildeten elektrisch leitfähigen Schicht
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
FR2855637B1 (fr) * 2003-05-26 2005-11-18 A S K Procede de fabrication d'un ticket sans contact et ticket obtenu a partir de ce procede
US20050183990A1 (en) * 2004-01-12 2005-08-25 Corbett Bradford G.Jr. Textile identification system with RFID tracking
FR2868987B1 (fr) 2004-04-14 2007-02-16 Arjo Wiggins Secutity Sas Soc Structure comportant un dispositif electronique, notamment pour la fabrication d'un document de securite ou de valeur
US20060108674A1 (en) * 2004-11-24 2006-05-25 Jhyy-Cheng Liou Package structure of memory card and packaging method for the structure
US7196626B2 (en) * 2005-01-28 2007-03-27 Wha Yu Industrial Co., Ltd. Radio frequency identification RFID tag
WO2006105162A2 (en) * 2005-03-29 2006-10-05 Symbol Technologies, Inc. Smart radio frequency identification (rfid) items
US7523546B2 (en) * 2005-05-04 2009-04-28 Nokia Corporation Method for manufacturing a composite layer for an electronic device
JP4768379B2 (ja) * 2005-09-28 2011-09-07 富士通株式会社 Rfidタグ
US7224278B2 (en) * 2005-10-18 2007-05-29 Avery Dennison Corporation Label with electronic components and method of making same
EP1887497B1 (en) * 2006-08-10 2015-05-27 Fujitsu Limited RFID tag
DE112007002024B4 (de) * 2006-09-26 2010-06-10 Murata Mfg. Co., Ltd., Nagaokakyo-shi Induktiv gekoppeltes Modul und Element mit induktiv gekoppeltem Modul
US7701352B2 (en) * 2006-11-22 2010-04-20 Avery Dennison Corporation RFID label with release liner window, and method of making
WO2008103870A1 (en) * 2007-02-23 2008-08-28 Newpage Wisconsin System Inc. Multifunctional paper identification label
EP2053544A1 (de) * 2007-10-23 2009-04-29 F. Hoffman-la Roche AG Verfahren zur Herstellung eines Smart Labels mit laserbeschriftbarem Klebeetikett
US8966749B2 (en) * 2008-10-28 2015-03-03 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
DE102009019378A1 (de) * 2009-04-29 2010-11-11 Giesecke & Devrient Gmbh Einbettung elektronischer Bauteile durch Extrusionsbeschichtung
US20100301005A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Circuit on a Substrate
DE102009023405A1 (de) 2009-05-29 2010-12-02 Giesecke & Devrient Gmbh Verfahren zur Herstellung tragbarer Datenträger
US20100301006A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Component on a Substrate
JP4637969B1 (ja) 2009-12-31 2011-02-23 株式会社Taggy ウェブページの主意,およびユーザの嗜好を適切に把握して,最善の情報をリアルタイムに推奨する方法
WO2012014005A1 (en) * 2010-07-26 2012-02-02 Fci Rfid tag and method for manufacturing such a rfid tag
US9634391B2 (en) 2011-08-08 2017-04-25 Féinics Amatech Teoranta RFID transponder chip modules
US9489613B2 (en) 2011-08-08 2016-11-08 Féinics Amatech Teoranta RFID transponder chip modules with a band of the antenna extending inward
US9812782B2 (en) 2011-08-08 2017-11-07 Féinics Amatech Teoranta Coupling frames for RFID devices
US9622359B2 (en) 2011-08-08 2017-04-11 Féinics Amatech Teoranta RFID transponder chip modules
US10248902B1 (en) 2017-11-06 2019-04-02 Féinics Amatech Teoranta Coupling frames for RFID devices
US10388599B2 (en) * 2014-02-28 2019-08-20 Intellipaper, Llc Integrated circuitry and methods for manufacturing same
USD776070S1 (en) * 2014-03-18 2017-01-10 Sony Corporation Non-contact type data carrier
US10839282B2 (en) 2014-03-08 2020-11-17 Féinics Amatech Teoranta RFID transponder chip modules, elements thereof, and methods
JP6801370B2 (ja) 2016-10-28 2020-12-16 富士通株式会社 センサ装置
JP6780578B2 (ja) * 2017-05-12 2020-11-04 株式会社村田製作所 テーピング電子部品連
CN109310010B (zh) * 2018-10-29 2019-12-20 南京溧航仿生产业研究院有限公司 一种具有自动清理及防误碰功能的智能蚀刻机
USD942538S1 (en) 2020-07-30 2022-02-01 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
USD943024S1 (en) 2020-07-30 2022-02-08 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
US11895777B2 (en) * 2021-09-24 2024-02-06 Idex Biometrics Asa Flexible inlay and manufacturing method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530874U (ja) * 1991-10-02 1993-04-23 三菱重工業株式会社 フレキシブルicタグ
JPH0852968A (ja) * 1994-02-14 1996-02-27 Gemplus Card Internatl Sa 非接触カードの製造方法および非接触カード
JPH0890966A (ja) * 1994-09-22 1996-04-09 Rohm Co Ltd 非接触型icカードの構造
JPH08118862A (ja) * 1994-10-26 1996-05-14 Hitachi Maxell Ltd 情報記憶担体及びその製造方法
JPH08175061A (ja) * 1994-12-27 1996-07-09 Rohm Co Ltd 非接触型icカード及びその製造方法
JPH08207476A (ja) * 1994-10-21 1996-08-13 Giesecke & Devrient Gmbh 非接触電子モジュール
JPH08252995A (ja) * 1995-01-19 1996-10-01 Nippondenso Co Ltd Icカードの製造方法
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式icカード及びその製造方法
JPH08310172A (ja) * 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH09131987A (ja) * 1995-11-10 1997-05-20 Toshiba Corp Icカードの製造方法および製造装置
JPH10505023A (ja) * 1994-09-05 1998-05-19 シーメンス アクチエンゲゼルシヤフト 無接触チップカード用のチップカードモジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0655554B2 (ja) * 1984-12-13 1994-07-27 松下電器産業株式会社 Icカードおよびその製造方法
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
GB9222460D0 (en) * 1992-10-26 1992-12-09 Hughes Microelectronics Europa Radio frequency baggage tag
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
WO1996009175A1 (fr) * 1994-09-22 1996-03-28 Rohm Co., Ltd. Carte de ci du type sans contact et procede de fabrication de cette carte
KR100330652B1 (ko) * 1997-06-23 2002-03-29 사토 게니치로 Ic모듈 및 ic카드
US6037879A (en) * 1997-10-02 2000-03-14 Micron Technology, Inc. Wireless identification device, RFID device, and method of manufacturing wireless identification device
US6095416A (en) * 1998-02-24 2000-08-01 Privicom, Inc. Method and device for preventing unauthorized use of credit cards

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530874U (ja) * 1991-10-02 1993-04-23 三菱重工業株式会社 フレキシブルicタグ
JPH0852968A (ja) * 1994-02-14 1996-02-27 Gemplus Card Internatl Sa 非接触カードの製造方法および非接触カード
JPH10505023A (ja) * 1994-09-05 1998-05-19 シーメンス アクチエンゲゼルシヤフト 無接触チップカード用のチップカードモジュールの製造方法
JPH0890966A (ja) * 1994-09-22 1996-04-09 Rohm Co Ltd 非接触型icカードの構造
JPH08207476A (ja) * 1994-10-21 1996-08-13 Giesecke & Devrient Gmbh 非接触電子モジュール
JPH08118862A (ja) * 1994-10-26 1996-05-14 Hitachi Maxell Ltd 情報記憶担体及びその製造方法
JPH08175061A (ja) * 1994-12-27 1996-07-09 Rohm Co Ltd 非接触型icカード及びその製造方法
JPH08252995A (ja) * 1995-01-19 1996-10-01 Nippondenso Co Ltd Icカードの製造方法
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式icカード及びその製造方法
JPH08310172A (ja) * 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH09131987A (ja) * 1995-11-10 1997-05-20 Toshiba Corp Icカードの製造方法および製造装置

Also Published As

Publication number Publication date
ATE220468T1 (de) 2002-07-15
CN1214345C (zh) 2005-08-10
EP1060457A1 (fr) 2000-12-20
EP1060457B1 (fr) 2002-07-10
US6437985B1 (en) 2002-08-20
AU748452B2 (en) 2002-06-06
FR2769109A1 (fr) 1999-04-02
DE69806515T2 (de) 2003-03-27
FR2769109B1 (fr) 1999-11-19
JP2009259258A (ja) 2009-11-05
US20020148110A1 (en) 2002-10-17
JP4692863B2 (ja) 2011-06-01
WO1999017252A1 (fr) 1999-04-08
CA2304844A1 (fr) 1999-04-08
AU9353398A (en) 1999-04-23
ES2180199T3 (es) 2003-02-01
DE69806515D1 (de) 2002-08-14
JP2002517807A (ja) 2002-06-18
CN1280692A (zh) 2001-01-17

Similar Documents

Publication Publication Date Title
JP4618462B2 (ja) 使い捨てチップ電子装置及び製造方法
EP2192530B1 (en) Antenna sheet, transponder and booklet
US8042742B2 (en) Noncontact IC label and method and apparatus for manufacturing the same
EP1522956B1 (en) Method of manufacturing a wireless communication medium
EP2960834B1 (en) Container
US8616455B2 (en) Radio frequency identification device in polycarbonate and its manufacturing method
EP2256672B1 (en) Transponder and book form
CN100442310C (zh) 信息载体、信息记录介质、传感器、物品管理方法
US20050025943A1 (en) Injection moulded product and a method for its manufacture
US20100051701A1 (en) Noncontact ic tag label and method of manufacturing the same
WO2008066978A1 (en) Rfid label with release liner window, and method of making
CN100412897C (zh) 射频识别标签组件、射频识别标签以及射频识别标签部件
JP2004094522A (ja) Icチップ実装体
CN102982365A (zh) 应答器标签和应答器标签的制造方法
US20040112967A1 (en) Smart card web and a method for its manufacture
JP2004054337A (ja) Icチップ実装体
JP4675184B2 (ja) Icタグ
JP2007157140A (ja) 無線周波装置
FI111881B (fi) Älykorttiraina ja menetelmä sen valmistamiseksi
CN214376559U (zh) 一种易碎电子标签
JP2004317544A (ja) Icチップ実装体付きラベル
FI111485B (fi) Menetelmä RFID-lipukkeen kiinnittämiseksi toiseen pintaan
JP2005078268A (ja) Rfidタグ
JP2013229012A (ja) 金属貼付用データキャリア及び無線通信方法
JP2010160706A (ja) 非接触icタグ類

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term