CN112038320A - 一种基板及倒装芯片封装结构 - Google Patents
一种基板及倒装芯片封装结构 Download PDFInfo
- Publication number
- CN112038320A CN112038320A CN202010779745.8A CN202010779745A CN112038320A CN 112038320 A CN112038320 A CN 112038320A CN 202010779745 A CN202010779745 A CN 202010779745A CN 112038320 A CN112038320 A CN 112038320A
- Authority
- CN
- China
- Prior art keywords
- pin
- bump
- layer
- connecting portion
- connection portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 19
- 238000004806 packaging method and process Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000000956 alloy Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- WABPQHHGFIMREM-NOHWODKXSA-N lead-200 Chemical compound [200Pb] WABPQHHGFIMREM-NOHWODKXSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
本申请公开了一种基板及倒装芯片封装结构，所述基板包括：芯片和凸块，所述凸块设置于所述芯片上，所述凸块包括至少两个连接部，所述连接部之间设有间隙。本申请的相邻两个连接部之间存在间隙，连接部与引脚形成的合金填满两个连接部之间的间隙，增加连接部与引脚之间的接触面积，提高连接部与引脚之间的结合强度。本申请不仅能够满足凸块与引脚之间接合强度，而且减小了凸块的材料使用量，有利于降低生产成本。
Description
技术领域
本申请涉及芯片技术领域，尤其涉及一种基板及倒装芯片封装结构。
背景技术
芯片，又称集成电路，是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。
在芯片的封装过程中，芯片上的凸块与引脚采用热压合方式进行接合，以连接凸块与引脚。在相关技术中，凸块的材料使用量过多，导致制造成本提高。
发明内容
因此，本发明提供一种基板及倒装芯片封装结构，至少部分地解决上面提到的问题。
本发明提供了一种基板，该基板包括：芯片和凸块。
所述凸块设置于所述芯片上，所述凸块包括至少两个连接部，所述连接部之间设有间隙。
作为可实现的优选方式，所述连接部用于与引脚连接，所述连接部的宽度大于或等于所述引脚的宽度。
作为可实现的优选方式，至少两个所述连接部的宽度不相等。
作为可实现的优选方式，所述凸块包括三个所述连接部。
作为可实现的优选方式，所述凸块呈十字形或工字型。
作为可实现的优选方式，所述连接部的宽度均相等。
作为可实现的优选方式，所述连接部的截面为矩形或半圆形。
作为可实现的优选方式，还包括金属垫层、钝化层、屏蔽层及金属层，
所述金属垫层设置于所述芯片，所述钝化层设置于所述金属垫层，其中，所述钝化层暴露所述金属垫层；
所述屏蔽层设置于所述钝化层；
所述金属层设置于所述屏蔽层；
所述凸块设置于所述金属层。
本发明提供了一种倒装芯片封装结构，该倒装芯片封装结构包括上述的基板。
作为可实现的优选方式，还包括引脚，所述引脚设置于所述凸块上。
本申请的相邻两个连接部之间存在间隙，连接部与引脚形成的合金填满两个连接部之间的间隙，增加连接部与引脚之间的接触面积，提高连接部与引脚之间的结合强度。本申请不仅能够满足凸块与引脚之间接合强度，而且减小了凸块的材料使用量，有利于降低生产成本；凸块的结构可以是十字形或者工字型，进一步减小凸块的材料使用量，促进生产成本降低。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的实施方式的一种倒装芯片封装结构的结构示意图；
图2是根据本申请的实施方式的第一种凸块结构示意图；
图3是根据本申请的实施方式的第二种凸块结构示意图；
图4是根据本申请的实施方式的第三种凸块结构示意图；
图5是根据本申请的实施方式的第四种凸块结构示意图；
图6是根据本申请的实施方式的第五种凸块结构示意图；
图7是根据本申请的实施方式的加工凸块示意图；
图8是根据本申请的实施方式的加工凸块示意图；
图9是根据本申请的实施方式的掩膜示意图；
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与申请相关的部分。
在本申请的描述中，需要理解的是，术语“径向”、“轴向”、“上“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接：可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
芯片封装包括硅片减薄、芯片切割、硅片贴装、芯片互连、去飞边毛刺、切筋成形、上焊锡及打码。芯片互连是指把电子外壳的I/O引脚与芯片相连。
芯片互连的方式包括：打线键合、载带自动键合及倒装芯片键合，本申请采用倒装芯片键合，即该芯片封装也可以称为倒装芯片封装，其具有高密度、高性能和轻薄短小的特点。
图1示出了一种倒装芯片封装结构，该芯片封装结构包括引脚200和基板100，该基板100包括芯片101和凸块102，该凸块102设置于芯片101上。凸块102包括至少两个连接部，该连接部之间设有间隙。连接部用于与引脚200抵靠或接触。
凸块102与引脚200采用热压合方式来进行接合，即通过加热并维持一段时间让部分凸块102与部分引脚200形成合金，实现凸块102与引脚200之间的连接。在相关技术中，凸块102的材料使用量过多，导致制造成本提高。
本申请在连接部与引脚200采用热压合方式进行结合时，连接部与引脚200形成的合金填满两个连接部之间的间隙，增加连接部与引脚200之间的接触面积，提高连接部与引脚200之间的结合强度。
本申请不仅能够满足凸块102与引脚200之间接合强度，而且减小了凸块102的材料使用量，有利于降低生产成本。
在一些优选实施例中，连接部的宽度大于或等于引脚200的宽度。如图2所示，连接部的宽度L1及引脚200的宽度L2分别是指连接部及引脚200在X方向上的尺寸，其中，X、Y、Z方向相互垂直。
连接部的宽度L2大于引脚200的宽度L1，使得连接部留有多余连接位置，引脚200对准凸块102在容许公差内不至于造成引脚200接合歪斜而短路，有利于保证凸块102与引脚200之间的连接稳定性。
具体地，在一实施例中凸块102包括三个连接部，其中，至少两个连接部的宽度不相等。如图3所示，三个连接部分别为第一连接部1021a、第二连接部1022a和第三连接部1023a。第一连接部1021a的宽度和第三连接部1023a的宽度相等，且第一连接部1021a的宽度和第三连接部1023a的宽度大于引脚200的宽度L2，第二连接部1022a的宽度等于引脚200的宽度L2。
第一连接部1021a、第二连接部1022a及第三连接部1023a依次沿引脚200的长度方向设置，第一连接部1021a、第二连接部1022a及第三连接部1023a的长度方向均与引脚200的长度方向垂直。
第一连接部1021a与第二连接部1022a之间的间隙为D，第二连接部1022a与第三连接部1023a之间的间隙为D。第一连接部1021a、第二连接部1022a及第三连接部1023a构成工字型的凸块102。需要说明的是，此处的“D”为1um～5um，该设计能够满足基板100与引脚200之间的连接强度。
工字型的凸块102进一步减小凸块102的材料使用量，促进生产成本降低。
在另一个实施例中，如图4所示，上述三个连接部可以分别为第一连接部1021b、第二连接部1022b和第三连接部1023b。第一连接部1021b的宽度和第三连接部1023b的宽度相等，且第一连接部1021b的宽度和第三连接部1023b的宽度等于引脚200的宽度L2，第二连接部1023b的宽度大于引脚200的宽度L2。
第一连接部1021b、第二连接部1022b及第三连接部1023b依次沿引脚200的长度方向设置，第一连接部1021b、第二连接部1022b及第三连接部1023b的长度方向均与引脚200的长度方向垂直。
第一连接部1021b与第二连接部1022b之间的间隙为D，第二连接部1022b与第三连接部1023b之间的间隙为D。第一连接部1021b、第二连接部1022b及第三连接部1023b构成十字型。
十字型的凸块102进一步减小凸块102的材料使用量，促进生产成本降低。
在一些优选实施例中，如图2所示，凸块102包括三个连接部：第一连接部1021、第二连接部1022及第三连接部1023。三个连接部的宽度均相等，且连接部的宽度大于引脚200的宽度L2。
第一连接部1021、第二连接部1022及第三连接部1023依次沿引脚200的长度方向设置，第一连接部1021、第二连接部1022及第三连接部1023的长度方向均与引脚200的长度方向垂直。第一连接部1021与第二连接部1022之间的间隙为D，第二连接部1022与第三连接部1023之间的间隙为D。
在一些优选实施例中，如图5和图6所示，凸块102包括第一连接部1021、第二连接部1022及第三连接部1023，第一连接部1021和第三连接部1023的截面为半圆形，第二连接部1022的截面为矩形。需要说明的是，此处“截面”平行于XY面。
凸块102可以如图5所示，凸块102也可以如图6所示，上述两种凸块结构能够进一步减小凸块102的材料使用量，促进生产成本降低。
参考图7和图8，在一些优选实施例中，基板100还包括金属垫层103、钝化层104、屏蔽层105及金属层106。
在芯片101上配置有金属垫层103以及用以保护芯片101表面并将金属垫层103暴露的钝化层104。
通过溅射或者蒸镀工艺在金属垫层103上形成屏蔽层105，该屏蔽层105用于与金属垫层103保持良好粘附性，并且有效阻止后续的凸块102材料与金属垫层103的相互扩散。
用溅镀法在屏蔽层105上形成金属层106，其作用是在后续工艺中保护金属垫层103。
凸块102设置于金属层106上。
关于上述凸块的加工技术是倒装芯片封装中的一个关键技术，针对图3的凸块102的具体工艺如下：
S1、提供一个芯片101，在芯片101上配置有金属垫层103以及用以保护芯片101表面并将金属垫层103暴露的钝化层104，其中，钝化层104的材料可以是氮化硅等，金属垫层103的材料为铝。
S2、在钝化层104和金属垫层103上通过溅射或者蒸镀工艺形成屏蔽层105，该屏蔽层105用于与金属垫层103保持良好粘附性，并且有效阻止后续的凸块102材料与金属垫层103的相互扩散，该屏蔽层105的材料为钛、钨、铬中的一种或它们的组合构成。
S3、用溅镀法在屏蔽层105上形成金属层106，其作用是在后续工艺中保护金属垫层103，金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
S4、在金属层106上形成光刻胶层107，在光刻胶层107上设置掩膜108，掩膜108的形状如图9所示。然后进行曝光、显影工艺，在光刻胶层107中形成开口。
S5、通过电镀法在开口内的金属层106上形成凸块102，该凸块102的材料为锡或锡铅含金。
S6、去除光刻胶层107后，刻蚀去除凸块102以外的金属层106、屏蔽层105及钝化层104。
需要说明的是，针对图2、图4、图5和图6的凸块结构，只需变化S4中掩模结构即可，其他步骤内容不变。
上各实施例仅说明申请的技术方案而非对其限制，尽管参照各实施例对本申请进行详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种基板，其特征在于，包括：
芯片，和
凸块，所述凸块设置于所述芯片上，所述凸块包括至少两个连接部，所述连接部之间设有间隙。
2.根据权利要求1所述的基板，其特征在于，所述连接部用于与引脚连接，所述连接部的宽度大于或等于所述引脚的宽度。
3.根据权利要求2所述的基板，其特征在于，至少两个所述连接部的宽度不相等。
4.根据权利要求3所述的基板，其特征在于，所述凸块包括三个所述连接部。
5.根据权利要求4所述的基板，其特征在于，所述凸块呈十字形或工字型。
6.根据权利要求2所述的基板，其特征在于，所述连接部的宽度均相等。
7.根据权利要求1-6中任一项所述的基板，其特征在于，所述连接部的截面为矩形或半圆形。
8.根据权利要求7所述的基板，其特征在于，还包括金属垫层、钝化层、屏蔽层及金属层，
所述金属垫层设置于所述芯片，所述钝化层设置于所述金属垫层，其中，所述钝化层暴露所述金属垫层；
所述屏蔽层设置于所述钝化层；
所述金属层设置于所述屏蔽层；
所述凸块设置于所述金属层。
9.一种倒装芯片封装结构，其特征在于，包括权利要求1-8中任一项所述的基板。
10.根据权利要求9所述的倒装芯片封装结构，其特征在于，还包括引脚，
所述引脚设置于所述凸块上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010779745.8A CN112038320A (zh) | 2020-08-05 | 2020-08-05 | 一种基板及倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010779745.8A CN112038320A (zh) | 2020-08-05 | 2020-08-05 | 一种基板及倒装芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038320A true CN112038320A (zh) | 2020-12-04 |
Family
ID=73582379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010779745.8A Pending CN112038320A (zh) | 2020-08-05 | 2020-08-05 | 一种基板及倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038320A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040197979A1 (en) * | 2003-01-10 | 2004-10-07 | Jeong Se-Young | Reinforced solder bump structure and method for forming a reinforced solder bump |
| US20050090090A1 (en) * | 2003-10-24 | 2005-04-28 | Kim Soon-Bum | Method of fabricating ultra thin flip-chip package |
| US7123480B1 (en) * | 1998-08-18 | 2006-10-17 | Oki Electric Industry Co., Ltd. | Package structure for a semiconductor device |
| US20170358546A1 (en) * | 2016-06-14 | 2017-12-14 | Wisol Co., Ltd. | Flip chip |
-
2020
- 2020-08-05 CN CN202010779745.8A patent/CN112038320A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123480B1 (en) * | 1998-08-18 | 2006-10-17 | Oki Electric Industry Co., Ltd. | Package structure for a semiconductor device |
| US20040197979A1 (en) * | 2003-01-10 | 2004-10-07 | Jeong Se-Young | Reinforced solder bump structure and method for forming a reinforced solder bump |
| CN1601712A (zh) * | 2003-09-23 | 2005-03-30 | 三星电子株式会社 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
| US20050090090A1 (en) * | 2003-10-24 | 2005-04-28 | Kim Soon-Bum | Method of fabricating ultra thin flip-chip package |
| US20170358546A1 (en) * | 2016-06-14 | 2017-12-14 | Wisol Co., Ltd. | Flip chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772920B1 (ko) | 솔더 범프가 형성된 반도체 칩 및 제조 방법 | |
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US6413798B2 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
| EP0913866B1 (en) | Semiconductor Device and Circuit Board Having the Same Mounted Thereon | |
| TWI317548B (en) | Chip structure and method for fabricating the same | |
| US20040245630A1 (en) | [chip structure] | |
| US20040166660A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| US5478973A (en) | Semiconductor chip contact bump structure | |
| CN100539126C (zh) | 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构 | |
| US20040157363A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| US6518161B1 (en) | Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die | |
| CN101194361A (zh) | 层序列及制造层序列的方法 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| WO2008075908A1 (en) | Method of manufacturing semiconductor package | |
| CN112038320A (zh) | 一种基板及倒装芯片封装结构 | |
| US20050029677A1 (en) | [under bump metallurgic layer] | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| TWI353030B (en) | Tin processing method for surfaces of copper pads | |
| TWI380425B (en) | Fine pitch bump structure and its manufacturing process | |
| KR100196291B1 (ko) | 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조 | |
| CN110246820B (zh) | 半导体芯片和处理半导体芯片的方法 | |
| JPH11233561A (ja) | 半導体チップ部品の実装構造 | |
| US20070145604A1 (en) | Chip structure and chip manufacturing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201204 |
|
| RJ01 | Rejection of invention patent application after publication |