JP2002237547A - 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 - Google Patents
半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法Info
- Publication number
- JP2002237547A JP2002237547A JP2001033172A JP2001033172A JP2002237547A JP 2002237547 A JP2002237547 A JP 2002237547A JP 2001033172 A JP2001033172 A JP 2001033172A JP 2001033172 A JP2001033172 A JP 2001033172A JP 2002237547 A JP2002237547 A JP 2002237547A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- insulating base
- manufacturing
- blind hole
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 小型化、高密度化に優れ、かつ、パッケージ
クラックを防止し信頼性に優れる小型の半導体パッケー
ジに用いることのできる半導体パッケージ用基板とその
製造方法および半導体パッケージとその製造方法を提供
する 【解決手段】 少なくとも半導体チップと接続される導
体パターンとその導体パターンを支持する絶縁基材から
なり、絶縁基材のうち半導体チップを搭載するエリアの
外側であり、絶縁基材の導体パターンと反対面に、導体
パターンを形成した面に達しない止まり穴を有する半導
体パッケージ用基板。
クラックを防止し信頼性に優れる小型の半導体パッケー
ジに用いることのできる半導体パッケージ用基板とその
製造方法および半導体パッケージとその製造方法を提供
する 【解決手段】 少なくとも半導体チップと接続される導
体パターンとその導体パターンを支持する絶縁基材から
なり、絶縁基材のうち半導体チップを搭載するエリアの
外側であり、絶縁基材の導体パターンと反対面に、導体
パターンを形成した面に達しない止まり穴を有する半導
体パッケージ用基板。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体パッケージ
用基板とその製造方法および半導体パッケージとその製
造方法に関する。
用基板とその製造方法および半導体パッケージとその製
造方法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子は半導体パッケージの周辺に一列配置するタイ
プと、周辺だけでなく内部まで多列に配置するタイプが
ある。前者には、ＱＦＰ（Quad Flat Package ）が
代表的である。これを多端子化する場合は、端子ピッチ
を縮小することが必要であるが、０．５ｍｍピッチ以下
の領域では、配線板との接続に高度な技術が必要にな
る。後者のアレイタイプは比較的大きなピッチで端子配
列が可能なため、多ピン化に適している。従来、アレイ
タイプは接続ピンを有するＰＧＡ（Pin Grid Array）
が一般的であるが、配線板との接続は挿入型となり、表
面実装には適していない。このため、表面実装可能なＢ
ＧＡ（Ball Grid Array ）と称するパッケージが開
発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子は半導体パッケージの周辺に一列配置するタイ
プと、周辺だけでなく内部まで多列に配置するタイプが
ある。前者には、ＱＦＰ（Quad Flat Package ）が
代表的である。これを多端子化する場合は、端子ピッチ
を縮小することが必要であるが、０．５ｍｍピッチ以下
の領域では、配線板との接続に高度な技術が必要にな
る。後者のアレイタイプは比較的大きなピッチで端子配
列が可能なため、多ピン化に適している。従来、アレイ
タイプは接続ピンを有するＰＧＡ（Pin Grid Array）
が一般的であるが、配線板との接続は挿入型となり、表
面実装には適していない。このため、表面実装可能なＢ
ＧＡ（Ball Grid Array ）と称するパッケージが開
発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ；Chip Size Package ）が提案されている。これ
は、半導体チップの周辺部でなく、実装領域内に外部配
線基板との接続部を有するパッケージである。具体例と
しては、バンプ付きポリイミドフィルムを半導体チップ
の表面に接着し、チップと金リード線により電気的接続
を図った後、エポキシ樹脂などをポッティングして封止
したもの（NIKKEIMATERIALS & TECHNOLOGY 94.4、N
o.140、p18-19）や、仮基板上に半導体チップ及び外部
配線基板との接続部に相当する位置に金属バンプを形成
し、半導体チップをフェースダウンボンティング後、仮
基板上でトランスファーモールドしたもの（Smallest
Flip-Chip-Like Package ＣＳＰ；The Second VLSI
Packaging Workshop of Japan 、P46-50、1994）
などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ；Chip Size Package ）が提案されている。これ
は、半導体チップの周辺部でなく、実装領域内に外部配
線基板との接続部を有するパッケージである。具体例と
しては、バンプ付きポリイミドフィルムを半導体チップ
の表面に接着し、チップと金リード線により電気的接続
を図った後、エポキシ樹脂などをポッティングして封止
したもの（NIKKEIMATERIALS & TECHNOLOGY 94.4、N
o.140、p18-19）や、仮基板上に半導体チップ及び外部
配線基板との接続部に相当する位置に金属バンプを形成
し、半導体チップをフェースダウンボンティング後、仮
基板上でトランスファーモールドしたもの（Smallest
Flip-Chip-Like Package ＣＳＰ；The Second VLSI
Packaging Workshop of Japan 、P46-50、1994）
などがある。
【０００４】また、本発明者らは、鋭意検討の結果、特
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナー
接続部および半導体チップ搭載領域部を有し、前記絶縁
性支持基板には、前記絶縁性支持基板の前記配線が形成
されている箇所であって、前記インナー接続部と導通す
るアウター接続部が設けられる箇所に、開口が設けられ
ており、前記絶縁性支持基板の前記半導体チップ搭載領
域内における前記配線相互間に、少なくとも１個の貫通
穴（以下、ベントホールという。）が設けられており、
前記配線の半導体チップ搭載領域部を含めて、前記半導
体チップが搭載される箇所に、絶縁性フィルムが載置形
成されており、前記絶縁性フィルムは、前記ベントホー
ル周辺部で前記絶縁性支持基板との間に中空箇所を形成
するように構成されている半導体パッケージ用チップ支
持基板とその製造方法を提案している。この提案によっ
て、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケージの製造を可能としている。
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナー
接続部および半導体チップ搭載領域部を有し、前記絶縁
性支持基板には、前記絶縁性支持基板の前記配線が形成
されている箇所であって、前記インナー接続部と導通す
るアウター接続部が設けられる箇所に、開口が設けられ
ており、前記絶縁性支持基板の前記半導体チップ搭載領
域内における前記配線相互間に、少なくとも１個の貫通
穴（以下、ベントホールという。）が設けられており、
前記配線の半導体チップ搭載領域部を含めて、前記半導
体チップが搭載される箇所に、絶縁性フィルムが載置形
成されており、前記絶縁性フィルムは、前記ベントホー
ル周辺部で前記絶縁性支持基板との間に中空箇所を形成
するように構成されている半導体パッケージ用チップ支
持基板とその製造方法を提案している。この提案によっ
て、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケージの製造を可能としている。
【０００５】
【発明が解決しようとする課題】ところが、この半導体
パッケージについて、ベントホールを設けたにもかかわ
らず、絶縁基材の半導体チップを搭載するエリアの外側
で、パッケージクラックが発生するという課題が生じ
た。絶縁基材の半導体チップを搭載するエリアの外側
は、ベントホールのような貫通穴を形成すると、封止樹
脂により封止するとき樹脂が染み出して装置を汚染し、
また導体パターンが外部に露出して、腐食やショートの
原因となることからベントホールを設けることができな
かった。
パッケージについて、ベントホールを設けたにもかかわ
らず、絶縁基材の半導体チップを搭載するエリアの外側
で、パッケージクラックが発生するという課題が生じ
た。絶縁基材の半導体チップを搭載するエリアの外側
は、ベントホールのような貫通穴を形成すると、封止樹
脂により封止するとき樹脂が染み出して装置を汚染し、
また導体パターンが外部に露出して、腐食やショートの
原因となることからベントホールを設けることができな
かった。
【０００６】本発明は、小型化、高密度化に優れ、か
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケージに用いることのできる半導体パッケー
ジ用基板とその製造方法および半導体パッケージとその
製造方法を提供することを目的とする。
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケージに用いることのできる半導体パッケー
ジ用基板とその製造方法および半導体パッケージとその
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）少なくとも半導体チップと接続される導体パター
ンとその導体パターンを支持する絶縁基材からなり、絶
縁基材のうち半導体チップを搭載するエリアの外側であ
り、絶縁基材の導体パターンと反対面に、導体パターン
を形成した面に達しない止まり穴を有する導体パッケー
ジ用基板。 （２）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁
基材の導体パターンを形成した側の表面までの厚みをｔ
2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）
としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／
ｍ2 ・２４ｈ）となる関係を満足する（１）に記載の
半導体パッケージ用基板。 （３）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を有する（１）または（２）に記載の半導
体パッケージ用基板。 （４）絶縁基材の半導体チップを搭載するエリア内に、
貫通穴を有する（１）〜（３）のうちいずれかに記載の
半導体パッケージ用基板。
特徴とする。 （１）少なくとも半導体チップと接続される導体パター
ンとその導体パターンを支持する絶縁基材からなり、絶
縁基材のうち半導体チップを搭載するエリアの外側であ
り、絶縁基材の導体パターンと反対面に、導体パターン
を形成した面に達しない止まり穴を有する導体パッケー
ジ用基板。 （２）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁
基材の導体パターンを形成した側の表面までの厚みをｔ
2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）
としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／
ｍ2 ・２４ｈ）となる関係を満足する（１）に記載の
半導体パッケージ用基板。 （３）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を有する（１）または（２）に記載の半導
体パッケージ用基板。 （４）絶縁基材の半導体チップを搭載するエリア内に、
貫通穴を有する（１）〜（３）のうちいずれかに記載の
半導体パッケージ用基板。
【０００８】（５）絶縁基材の半導体チップを搭載する
エリアの外側であり、絶縁基材の導体パターンと反対面
に、導体パターンを形成した面に達しない止まり穴を形
成する工程を有する（１）〜（４）のうちいずれかに記
載の半導体パッケージ用基板の製造方法。 （６）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を形成する工程を有する（５）に記載の半
導体パッケージ用基板の製造方法。 （７）止まり穴の形成が、樹脂のエッチング液によって
選択的に行われる工程を有する（５）または（６）に記
載の半導体パッケージ用基板の製造方法。 （８）選択的にエッチングするためのマスクを形成する
工程を有する（７）に記載の半導体パッケージ用基板の
製造方法。 （９）止まり穴の形成が、ドリルによって行われる工程
を有する（５）または（６）に記載の半導体パッケージ
用基板の製造方法。 （１０）止まり穴の形成が、レーザによって行われる工
程を有する（５）または（６）に記載の半導体パッケー
ジ用基板の製造方法。 （１１）止まり穴の形成が、ドライエッチングにより行
われる工程を有する（５）または（６）に記載の半導体
パッケージ用基板の製造方法。 （１２）止まり穴の形成が、貫通孔を有する絶縁基材
と、べたの絶縁フィルムの貼り合わせによる工程を有す
る（５）または（６）に記載の半導体パッケージ用基板
の製造方法。 （１３）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を形成する工程を有する（５）〜（１２）の
うちいずれかに記載の半導体パッケージ用基板の製造方
法。 （１４）絶縁基材の少なくとも一表面に、導体パターン
を形成する工程を有する（５）〜（１３）のうちいずれ
かに記載の半導体パッケージ用基板の製造方法。 （１５）導体パターンの形成が、金属箔を絶縁基材に貼
り合わせ、その金属箔の不要な箇所をエッチング除去す
ることによって行われる工程を有する（１４）に記載の
半導体パッケージ用基板の製造方法。 （１６）導体パターンの形成が、めっきによって行われ
る工程を有する（１４）に記載の半導体パッケージ用基
板の製造方法。 （１７）導体パターンの形成が、絶縁基材に金属を蒸着
またはめっきした後に、不要な金属部分をエッチング除
去する工程を有する（１４）に記載の半導体パッケージ
用基板の製造方法。
エリアの外側であり、絶縁基材の導体パターンと反対面
に、導体パターンを形成した面に達しない止まり穴を形
成する工程を有する（１）〜（４）のうちいずれかに記
載の半導体パッケージ用基板の製造方法。 （６）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を形成する工程を有する（５）に記載の半
導体パッケージ用基板の製造方法。 （７）止まり穴の形成が、樹脂のエッチング液によって
選択的に行われる工程を有する（５）または（６）に記
載の半導体パッケージ用基板の製造方法。 （８）選択的にエッチングするためのマスクを形成する
工程を有する（７）に記載の半導体パッケージ用基板の
製造方法。 （９）止まり穴の形成が、ドリルによって行われる工程
を有する（５）または（６）に記載の半導体パッケージ
用基板の製造方法。 （１０）止まり穴の形成が、レーザによって行われる工
程を有する（５）または（６）に記載の半導体パッケー
ジ用基板の製造方法。 （１１）止まり穴の形成が、ドライエッチングにより行
われる工程を有する（５）または（６）に記載の半導体
パッケージ用基板の製造方法。 （１２）止まり穴の形成が、貫通孔を有する絶縁基材
と、べたの絶縁フィルムの貼り合わせによる工程を有す
る（５）または（６）に記載の半導体パッケージ用基板
の製造方法。 （１３）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を形成する工程を有する（５）〜（１２）の
うちいずれかに記載の半導体パッケージ用基板の製造方
法。 （１４）絶縁基材の少なくとも一表面に、導体パターン
を形成する工程を有する（５）〜（１３）のうちいずれ
かに記載の半導体パッケージ用基板の製造方法。 （１５）導体パターンの形成が、金属箔を絶縁基材に貼
り合わせ、その金属箔の不要な箇所をエッチング除去す
ることによって行われる工程を有する（１４）に記載の
半導体パッケージ用基板の製造方法。 （１６）導体パターンの形成が、めっきによって行われ
る工程を有する（１４）に記載の半導体パッケージ用基
板の製造方法。 （１７）導体パターンの形成が、絶縁基材に金属を蒸着
またはめっきした後に、不要な金属部分をエッチング除
去する工程を有する（１４）に記載の半導体パッケージ
用基板の製造方法。
【０００９】（１８）少なくとも半導体チップと接続さ
れる導体パターンとその導体パターンを支持する絶縁基
材からなる半導体パッケージ用基板と、その半導体パッ
ケージ用基板に搭載した半導体チップと、半導体チップ
と導体パターンとを封止する封止樹脂からなり、絶縁基
材のうち半導体チップを搭載するエリアの外側であり、
絶縁基材の導体パターンと反対面に、導体パターンを形
成した側に達しない止まり穴を有する半導体パッケー
ジ。 （１９）絶縁基材の厚みをｔ1 、止まり穴の底から絶
縁基材の導体パターンを形成した側の表面までの厚みを
ｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2・２４ｈ）
としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／
ｍ2 ・２４ｈ）となる関係を満足する（１８）に記載
の半導体パッケージ。 （２０）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を有する（１８）または（１９）に記載の
半導体パッケージ。 （２１）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を有する（１８）〜（２０）のうちいずれか
に記載の半導体パッケージ。 （２２）半導体チップが、ダイボンドフィルムにより搭
載された（１８）〜（２１）のうちいずれかに記載の半
導体パッケージ。 （２３）半導体チップと導体パターンとの接続が、ボン
ディングワイヤである（１８）〜（２２）のうちいずれ
かに記載の半導体パッケージ。 （２４）半導体チップが、異方導電性接着剤で搭載され
た（１８）〜（２１）のうちいずれかに記載の半導体パ
ッケージ。
れる導体パターンとその導体パターンを支持する絶縁基
材からなる半導体パッケージ用基板と、その半導体パッ
ケージ用基板に搭載した半導体チップと、半導体チップ
と導体パターンとを封止する封止樹脂からなり、絶縁基
材のうち半導体チップを搭載するエリアの外側であり、
絶縁基材の導体パターンと反対面に、導体パターンを形
成した側に達しない止まり穴を有する半導体パッケー
ジ。 （１９）絶縁基材の厚みをｔ1 、止まり穴の底から絶
縁基材の導体パターンを形成した側の表面までの厚みを
ｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2・２４ｈ）
としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／
ｍ2 ・２４ｈ）となる関係を満足する（１８）に記載
の半導体パッケージ。 （２０）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を有する（１８）または（１９）に記載の
半導体パッケージ。 （２１）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を有する（１８）〜（２０）のうちいずれか
に記載の半導体パッケージ。 （２２）半導体チップが、ダイボンドフィルムにより搭
載された（１８）〜（２１）のうちいずれかに記載の半
導体パッケージ。 （２３）半導体チップと導体パターンとの接続が、ボン
ディングワイヤである（１８）〜（２２）のうちいずれ
かに記載の半導体パッケージ。 （２４）半導体チップが、異方導電性接着剤で搭載され
た（１８）〜（２１）のうちいずれかに記載の半導体パ
ッケージ。
【００１０】（２５）絶縁基材のうち半導体チップを搭
載するエリアの外側であり、絶縁基材の導体パターンと
反対面に、導体パターンを形成した側に達しない止まり
穴を形成する工程を有する（１８）〜（２４）のうちい
ずれかに記載の半導体パッケージの製造方法。 （２６）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を形成する工程を有する（２５）に記載の
半導体パッケージの製造方法。 （２７）止まり穴の形成が、樹脂のエッチング液によっ
て選択的に行われる工程を有する（２５）または（２
６）に記載の半導体パッケージの製造方法。 （２８）選択的にエッチングするためのマスクを形成す
る工程を有する（２７）に記載の半導体パッケージの製
造方法。 （２９）止まり穴の形成が、ドリルによって行われる工
程を有する（２５）または（２６）に記載の半導体パッ
ケージの製造方法。 （３０）止まり穴の形成が、レーザによって行われる工
程を有する（２５）または（２６）に記載の半導体パッ
ケージの製造方法。 （３１）止まり穴の形成が、ドライエッチングにより行
われる工程を有する（２５）または（２６）に記載の半
導体パッケージの製造方法。 （３２）止まり穴の形成が、貫通孔を有する絶縁基材
と、べたの絶縁フィルムの貼り合わせによる工程を有す
る（２５）または（２６）に記載の半導体パッケージの
製造方法。 （３３）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を形成する工程を有する（２５）〜（３２）
のうちいずれかに記載の半導体パッケージの製造方法。 （３４）半導体チップを、ダイボンドフィルムにより搭
載する工程を有する（２５）〜（３３）のうちいずれか
に記載の半導体パッケージの製造方法。 （３５）半導体チップと導体パターンとの接続を、ボン
ディングワイヤで行う工程を有する（２５）〜（３４）
のうちいずれかに記載の半導体パッケージの製造方法。 （３６）半導体チップを、異方導電性接着剤により搭載
する工程を有する（２５）〜（３３）のうちいずれかに
記載の半導体パッケージの製造方法。
載するエリアの外側であり、絶縁基材の導体パターンと
反対面に、導体パターンを形成した側に達しない止まり
穴を形成する工程を有する（１８）〜（２４）のうちい
ずれかに記載の半導体パッケージの製造方法。 （２６）絶縁基材の半導体チップを搭載するエリア内に
も、止まり穴を形成する工程を有する（２５）に記載の
半導体パッケージの製造方法。 （２７）止まり穴の形成が、樹脂のエッチング液によっ
て選択的に行われる工程を有する（２５）または（２
６）に記載の半導体パッケージの製造方法。 （２８）選択的にエッチングするためのマスクを形成す
る工程を有する（２７）に記載の半導体パッケージの製
造方法。 （２９）止まり穴の形成が、ドリルによって行われる工
程を有する（２５）または（２６）に記載の半導体パッ
ケージの製造方法。 （３０）止まり穴の形成が、レーザによって行われる工
程を有する（２５）または（２６）に記載の半導体パッ
ケージの製造方法。 （３１）止まり穴の形成が、ドライエッチングにより行
われる工程を有する（２５）または（２６）に記載の半
導体パッケージの製造方法。 （３２）止まり穴の形成が、貫通孔を有する絶縁基材
と、べたの絶縁フィルムの貼り合わせによる工程を有す
る（２５）または（２６）に記載の半導体パッケージの
製造方法。 （３３）絶縁基材の半導体チップを搭載するエリア内
に、貫通穴を形成する工程を有する（２５）〜（３２）
のうちいずれかに記載の半導体パッケージの製造方法。 （３４）半導体チップを、ダイボンドフィルムにより搭
載する工程を有する（２５）〜（３３）のうちいずれか
に記載の半導体パッケージの製造方法。 （３５）半導体チップと導体パターンとの接続を、ボン
ディングワイヤで行う工程を有する（２５）〜（３４）
のうちいずれかに記載の半導体パッケージの製造方法。 （３６）半導体チップを、異方導電性接着剤により搭載
する工程を有する（２５）〜（３３）のうちいずれかに
記載の半導体パッケージの製造方法。
【００１１】本発明者らは、鋭意検討の結果、パッケー
ジクラックがベントホール付近ではなく半導体チップを
搭載しない箇所で発生しており、絶縁基材と封止樹脂と
の部分に残留した水分が高温で蒸気化し、そのためにパ
ッケージクラックが発生していることが分かった。そこ
で、封止樹脂と接する絶縁基材に止まり穴を形成するこ
とで、この現象を回避できるという知見を得て、本発明
を成すに至った。止まり穴とした理由は、ベントホール
のような貫通穴にすると、樹脂を封止するときに、その
貫通穴から樹脂が染み出し、また導体パターンが外部に
露出し腐食やショートを起こしてしまうことと、部分的
に絶縁基材の厚みを減らして、水蒸気の透過性を高める
ことで、発生した水蒸気が放出できるという知見を得た
ためである。水蒸気の透過性の高い絶縁基材または薄い
絶縁基材を用いても同様の効果が期待できるが、そのよ
うな絶縁基材は、強度が不足し、反りが発生しやすいな
ど、半導体パッケージ用基板および半導体パッケージの
製造工程で問題が生じるため、適用は困難である。した
がって、既存の絶縁基材に止まり穴を設けることが効果
的である。
ジクラックがベントホール付近ではなく半導体チップを
搭載しない箇所で発生しており、絶縁基材と封止樹脂と
の部分に残留した水分が高温で蒸気化し、そのためにパ
ッケージクラックが発生していることが分かった。そこ
で、封止樹脂と接する絶縁基材に止まり穴を形成するこ
とで、この現象を回避できるという知見を得て、本発明
を成すに至った。止まり穴とした理由は、ベントホール
のような貫通穴にすると、樹脂を封止するときに、その
貫通穴から樹脂が染み出し、また導体パターンが外部に
露出し腐食やショートを起こしてしまうことと、部分的
に絶縁基材の厚みを減らして、水蒸気の透過性を高める
ことで、発生した水蒸気が放出できるという知見を得た
ためである。水蒸気の透過性の高い絶縁基材または薄い
絶縁基材を用いても同様の効果が期待できるが、そのよ
うな絶縁基材は、強度が不足し、反りが発生しやすいな
ど、半導体パッケージ用基板および半導体パッケージの
製造工程で問題が生じるため、適用は困難である。した
がって、既存の絶縁基材に止まり穴を設けることが効果
的である。
【００１２】本発明では、水蒸気の透過性を、透湿度
（測定方法：ＪＩＳ Ｚ０２０８）によって示す。この
透湿度とは、絶縁基材の材質や構造に依存する透湿率
と、絶縁基材の厚みに依存する値である。同一材質・同
一構造の絶縁基材は、厚みを薄くすることによって透湿
度は大きくなり、逆に厚みを厚くすることによって、透
湿度が小さくなる。例えば、透湿率が１×１０-3（ｇ・
ｍ／ｍ2 ・２４ｈ）であり、厚みが１００μｍの絶縁
基材と、透湿率が１×１０-4（ｇ・ｍ／ｍ2 ・２４
ｈ）、厚みが１０μｍの絶縁基材は、同等の透湿度を有
すると考えられる。本発明者らは、止まり穴の底から導
体パターンを形成する側の表面までの透湿度が、１（ｇ
／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・
２４ｈ）以上であれば、リフロー時の熱によって発生し
た水蒸気を、半導体パッケージの外に放出することが可
能であり、パッケージクラックを防止できるという知見
を得て、本発明を成すことが出来た。
（測定方法：ＪＩＳ Ｚ０２０８）によって示す。この
透湿度とは、絶縁基材の材質や構造に依存する透湿率
と、絶縁基材の厚みに依存する値である。同一材質・同
一構造の絶縁基材は、厚みを薄くすることによって透湿
度は大きくなり、逆に厚みを厚くすることによって、透
湿度が小さくなる。例えば、透湿率が１×１０-3（ｇ・
ｍ／ｍ2 ・２４ｈ）であり、厚みが１００μｍの絶縁
基材と、透湿率が１×１０-4（ｇ・ｍ／ｍ2 ・２４
ｈ）、厚みが１０μｍの絶縁基材は、同等の透湿度を有
すると考えられる。本発明者らは、止まり穴の底から導
体パターンを形成する側の表面までの透湿度が、１（ｇ
／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・
２４ｈ）以上であれば、リフロー時の熱によって発生し
た水蒸気を、半導体パッケージの外に放出することが可
能であり、パッケージクラックを防止できるという知見
を得て、本発明を成すことが出来た。
【００１３】
【発明の実施の形態】導体パターンを支持する絶縁基材
としては、可とう性の絶縁基材を用いることができる。
例えば、可とう性の絶縁基材の材質については、イミド
基、アミド基、フェノール基、フェニレン基、エステル
基、エーテル基、サルホン基、カーボネート基、カルボ
ニル基、シリコーン結合を少なくとも１つ以上含む樹
脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂の
いずれかを用いることができる。この絶縁基材には、吸
水性の低いものであることが好ましく、ＪＩＳ Ｋ７２
０９による吸水率が、０．５ｗｔ％未満であることが好
ましく、この吸水率が０．５ｗｔ％を超えると、吸水し
た水分が基材中に残り、リフロー時の熱によって一瞬に
蒸気化してその圧力でパッケージクラックを発生する恐
れがある。
としては、可とう性の絶縁基材を用いることができる。
例えば、可とう性の絶縁基材の材質については、イミド
基、アミド基、フェノール基、フェニレン基、エステル
基、エーテル基、サルホン基、カーボネート基、カルボ
ニル基、シリコーン結合を少なくとも１つ以上含む樹
脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂の
いずれかを用いることができる。この絶縁基材には、吸
水性の低いものであることが好ましく、ＪＩＳ Ｋ７２
０９による吸水率が、０．５ｗｔ％未満であることが好
ましく、この吸水率が０．５ｗｔ％を超えると、吸水し
た水分が基材中に残り、リフロー時の熱によって一瞬に
蒸気化してその圧力でパッケージクラックを発生する恐
れがある。
【００１４】このような樹脂のうち、イミド基を少なく
とも１つ以上含む樹脂としては、ポリイミドやポリアミ
ドイミドがあり、アミド基を少なくとも１つ以上含む樹
脂としては、ポリアミドやアラミドがあり、フェニレン
基を少なくとも１つ以上含む樹脂としては、ポリフェニ
レンサルファイドがあり、エステル基を少なくとも１つ
以上含む樹脂としては、ポリエチレンナフタレートやポ
リアリレートがあり、エーテル基を少なくとも１つ以上
含む樹脂としては、ポリエーテルエーテルケトンやポリ
エーテルイミドがあり、サルホン基を少なくとも１つ以
上含む樹脂としては、ポリサルホンやポリエーテルサル
ホンがあり、カーボネート基を少なくとも１つ以上含む
樹脂としては、ポリカーボネートがあり、シリコーン結
合を少なくとも１つ以上含む樹脂としては、シロキサン
変性ポリアミドイミドがある。これらの樹脂を絶縁基材
とするには、絶縁樹脂ワニスを支持フィルムや支持金属
にキスコータ、ロールコータ、コンマコータなどを用い
て塗布し、１２０〜３５０℃で２０〜１８０分間程度加
熱し、完全に硬化させて形成する方法がある。加熱は、
使用する樹脂によって、それぞれ適切な条件で行うこと
が好ましい。また、絶縁基材として、接着剤層などを含
む多層材を用いることも出来る。
とも１つ以上含む樹脂としては、ポリイミドやポリアミ
ドイミドがあり、アミド基を少なくとも１つ以上含む樹
脂としては、ポリアミドやアラミドがあり、フェニレン
基を少なくとも１つ以上含む樹脂としては、ポリフェニ
レンサルファイドがあり、エステル基を少なくとも１つ
以上含む樹脂としては、ポリエチレンナフタレートやポ
リアリレートがあり、エーテル基を少なくとも１つ以上
含む樹脂としては、ポリエーテルエーテルケトンやポリ
エーテルイミドがあり、サルホン基を少なくとも１つ以
上含む樹脂としては、ポリサルホンやポリエーテルサル
ホンがあり、カーボネート基を少なくとも１つ以上含む
樹脂としては、ポリカーボネートがあり、シリコーン結
合を少なくとも１つ以上含む樹脂としては、シロキサン
変性ポリアミドイミドがある。これらの樹脂を絶縁基材
とするには、絶縁樹脂ワニスを支持フィルムや支持金属
にキスコータ、ロールコータ、コンマコータなどを用い
て塗布し、１２０〜３５０℃で２０〜１８０分間程度加
熱し、完全に硬化させて形成する方法がある。加熱は、
使用する樹脂によって、それぞれ適切な条件で行うこと
が好ましい。また、絶縁基材として、接着剤層などを含
む多層材を用いることも出来る。
【００１５】（止まり穴の形成）止まり穴は、穴となる
箇所の樹脂のみを化学的にエッチング除去する方法、ド
リルによる穴あけを絶縁基材の途中で停止する方法、レ
ーザにより絶縁基材を貫通しないように穴加工する方
法、ドライエッチングにより穴となる箇所の樹脂を除去
する方法、止まり穴となる箇所に貫通穴を設けた絶縁基
材と穴のない絶縁基材とを重ねる方法などによって形成
することができる。止まり穴の深さは、止まり穴の底か
ら導体パターンを形成する側の表面までの透湿度が、１
（ｇ／ｍ2・２４ｈ）以上、好ましくは１０（ｇ／ｍ2
・２４ｈ）以上となるように加工する。穴径は特に問わ
ないが、径が大きいほどパッケージ内に残留した水分が
逃げやすく好ましい。しかし、止まり穴を形成した後の
絶縁基材の強度も考慮して、例えば、０．０１ｍｍ以上
かつ１．００ｍｍ以下がより好ましい。また、止まり穴
の形状も特に問わないが、加工性の面から円筒形である
ことが好ましい。配置も、外部接続端子用開口と重なら
ない部分であれば特に問わないが、なるべく外部接続端
子用開口の面心位置であり、かつ均等に複数個配置され
ていることが好ましい。しかし、止まり穴を形成した後
の絶縁基材の強度を考慮して選択しなければならない。
箇所の樹脂のみを化学的にエッチング除去する方法、ド
リルによる穴あけを絶縁基材の途中で停止する方法、レ
ーザにより絶縁基材を貫通しないように穴加工する方
法、ドライエッチングにより穴となる箇所の樹脂を除去
する方法、止まり穴となる箇所に貫通穴を設けた絶縁基
材と穴のない絶縁基材とを重ねる方法などによって形成
することができる。止まり穴の深さは、止まり穴の底か
ら導体パターンを形成する側の表面までの透湿度が、１
（ｇ／ｍ2・２４ｈ）以上、好ましくは１０（ｇ／ｍ2
・２４ｈ）以上となるように加工する。穴径は特に問わ
ないが、径が大きいほどパッケージ内に残留した水分が
逃げやすく好ましい。しかし、止まり穴を形成した後の
絶縁基材の強度も考慮して、例えば、０．０１ｍｍ以上
かつ１．００ｍｍ以下がより好ましい。また、止まり穴
の形状も特に問わないが、加工性の面から円筒形である
ことが好ましい。配置も、外部接続端子用開口と重なら
ない部分であれば特に問わないが、なるべく外部接続端
子用開口の面心位置であり、かつ均等に複数個配置され
ていることが好ましい。しかし、止まり穴を形成した後
の絶縁基材の強度を考慮して選択しなければならない。
【００１６】（エッチング液による方法）穴となる箇所
の樹脂のみを化学的にエッチング除去する方法では、絶
縁基材の表面にマスクを形成し、不要な箇所のみをマス
クから露出させ、そこにエッチング液をスプレー噴霧し
たり、あるいは化学エッチング液に浸漬して、化学エッ
チング液に接触させ、エッチング除去する。このような
エッチング液は、前記の絶縁基材に応じて、適切なもの
を選択すれば良い。例えば、ポリイミド系絶縁基材をエ
ッチングするとき、ポリイミドエッチング液ＴＰＥ−３
０００（東レエンジニアリング株式会社製、商品名）を
用いることができる。エッチングは、ＴＰＥ−３０００
を６０〜９０℃にし、絶縁基材を浸漬、あるいはＴＰＥ
−３０００をスプレー噴霧して、止まり穴の底から配線
パターンを形成する表面までの透湿度が、上記の条件を
満たす厚さになる時間を実験的に求めることが好まし
い。
の樹脂のみを化学的にエッチング除去する方法では、絶
縁基材の表面にマスクを形成し、不要な箇所のみをマス
クから露出させ、そこにエッチング液をスプレー噴霧し
たり、あるいは化学エッチング液に浸漬して、化学エッ
チング液に接触させ、エッチング除去する。このような
エッチング液は、前記の絶縁基材に応じて、適切なもの
を選択すれば良い。例えば、ポリイミド系絶縁基材をエ
ッチングするとき、ポリイミドエッチング液ＴＰＥ−３
０００（東レエンジニアリング株式会社製、商品名）を
用いることができる。エッチングは、ＴＰＥ−３０００
を６０〜９０℃にし、絶縁基材を浸漬、あるいはＴＰＥ
−３０００をスプレー噴霧して、止まり穴の底から配線
パターンを形成する表面までの透湿度が、上記の条件を
満たす厚さになる時間を実験的に求めることが好まし
い。
【００１７】エッチングに樹脂材料や金属箔のマスクを
用いることで、穴加工の位置およびサイズを規定するこ
とができる。この樹脂材料のマスクには、通常の配線板
で用いられる材料を用いることができ、レジストインク
をシルクスクリーン印刷して形成したり、ドライフィル
ム状の感光性レジストをラミネートし、穴あけ箇所を露
光し、現像することで形成できる。金属箔のマスク材料
としては、銅などを用いることができ、通常の配線板で
用いるエッチング工程により、穴あけ箇所をエッチング
除去し、マスクとすることができる。
用いることで、穴加工の位置およびサイズを規定するこ
とができる。この樹脂材料のマスクには、通常の配線板
で用いられる材料を用いることができ、レジストインク
をシルクスクリーン印刷して形成したり、ドライフィル
ム状の感光性レジストをラミネートし、穴あけ箇所を露
光し、現像することで形成できる。金属箔のマスク材料
としては、銅などを用いることができ、通常の配線板で
用いるエッチング工程により、穴あけ箇所をエッチング
除去し、マスクとすることができる。
【００１８】（ドリルによる方法）ドリル加工による止
まり穴は、一般的なドリル加工による穴あけを絶縁基材
の途中で停止することにより形成することができる。絶
縁基材の途中での停止は、深さ方向のドリル稼働距離を
調節して行うことができる。ドリルの稼働距離は、絶縁
基材の種類やドリルの材質によりドリル先端の摩耗速度
が異なり深さが変化するため、実験的に求めるのが好ま
しい。
まり穴は、一般的なドリル加工による穴あけを絶縁基材
の途中で停止することにより形成することができる。絶
縁基材の途中での停止は、深さ方向のドリル稼働距離を
調節して行うことができる。ドリルの稼働距離は、絶縁
基材の種類やドリルの材質によりドリル先端の摩耗速度
が異なり深さが変化するため、実験的に求めるのが好ま
しい。
【００１９】（レーザによる方法）レーザにより止まり
穴の加工を行う場合、炭酸ガスレーザ、ＵＶ−ＹＡＧレ
ーザ、エキシマレーザ等、特に制限されない、中でもエ
キシマレーザは止まり穴の深さを精度よく調整できるた
め好ましい。穴あけ条件は、レーザの種類、絶縁基材の
種類および絶縁基材の厚さにより調整しなければなら
ず、実験的に求めるのが好ましい。例えば、エキシマレ
ーザを用いて絶縁基材を加工する場合、加工箇所に開口
を設けた金属製のマスクにレーザをパルス状に照射する
ことで、穴径０．０１〜１．００ｍｍの複数個の止まり
穴を形成することができる。ショット（パルス）数とし
ては、例えば１〜１０００ショットの範囲内であり、止
まり穴の底から配線パターンを形成する表面までの透湿
度が、上記条件を満たす厚さのところまで加工できるよ
うにするショット数を実験的に求めればよい。
穴の加工を行う場合、炭酸ガスレーザ、ＵＶ−ＹＡＧレ
ーザ、エキシマレーザ等、特に制限されない、中でもエ
キシマレーザは止まり穴の深さを精度よく調整できるた
め好ましい。穴あけ条件は、レーザの種類、絶縁基材の
種類および絶縁基材の厚さにより調整しなければなら
ず、実験的に求めるのが好ましい。例えば、エキシマレ
ーザを用いて絶縁基材を加工する場合、加工箇所に開口
を設けた金属製のマスクにレーザをパルス状に照射する
ことで、穴径０．０１〜１．００ｍｍの複数個の止まり
穴を形成することができる。ショット（パルス）数とし
ては、例えば１〜１０００ショットの範囲内であり、止
まり穴の底から配線パターンを形成する表面までの透湿
度が、上記条件を満たす厚さのところまで加工できるよ
うにするショット数を実験的に求めればよい。
【００２０】（ドライエッチングによる方法）プラズマ
を用いたドライエッチングにより止まり穴を形成する場
合、Ａｒ、Ｘｅ、ＣＦ4、Ｏ2といった反応ガスを少なく
とも１種類以上用いることができる。プラズマの発生源
としては、平行平板の電極間に高周波電力を印加する方
法、電子サイクロトロン共鳴を用いる方法など公知の装
置を用いることができる。また、マスクとして樹脂材料
であるレジストインクや感光性のドライフィルムレジス
トまたは金属箔を用いることができる。
を用いたドライエッチングにより止まり穴を形成する場
合、Ａｒ、Ｘｅ、ＣＦ4、Ｏ2といった反応ガスを少なく
とも１種類以上用いることができる。プラズマの発生源
としては、平行平板の電極間に高周波電力を印加する方
法、電子サイクロトロン共鳴を用いる方法など公知の装
置を用いることができる。また、マスクとして樹脂材料
であるレジストインクや感光性のドライフィルムレジス
トまたは金属箔を用いることができる。
【００２１】（貼り合わせによる方法）止まり穴となる
箇所に貫通穴を設けた絶縁基材と穴のないべたの絶縁基
材とを貼り合わせることで、止まり穴を形成することが
できる。この場合は、その貫通穴にドリル加工、パンチ
プレス加工、レーザ加工、エッチング液によるウエット
加工、プラズマなどを用いるドライエッチング加工など
を用いることができる。また、導体パターンを形成する
金属箔に接着剤を塗布したものと、止まり穴となる箇所
に貫通穴を設けた絶縁基材とを、ラミネートあるいは積
層して止まり穴とすることもできる。接着剤としては、
透湿性の高いものを用いることが好ましいが、止まり穴
の底から導体パターンを形成する表面までの透湿度が１
（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さら
に１０（ｇ／ｍ2・２４ｈ）以上であることがより好ま
しい。また、接着剤は、接着力、特に熱衝撃下での接着
力が重要であり、この値が３００（ｇｆ／ｃｍ）以下で
あると接着力が弱く実用的でない。
箇所に貫通穴を設けた絶縁基材と穴のないべたの絶縁基
材とを貼り合わせることで、止まり穴を形成することが
できる。この場合は、その貫通穴にドリル加工、パンチ
プレス加工、レーザ加工、エッチング液によるウエット
加工、プラズマなどを用いるドライエッチング加工など
を用いることができる。また、導体パターンを形成する
金属箔に接着剤を塗布したものと、止まり穴となる箇所
に貫通穴を設けた絶縁基材とを、ラミネートあるいは積
層して止まり穴とすることもできる。接着剤としては、
透湿性の高いものを用いることが好ましいが、止まり穴
の底から導体パターンを形成する表面までの透湿度が１
（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さら
に１０（ｇ／ｍ2・２４ｈ）以上であることがより好ま
しい。また、接着剤は、接着力、特に熱衝撃下での接着
力が重要であり、この値が３００（ｇｆ／ｃｍ）以下で
あると接着力が弱く実用的でない。
【００２２】（ベントホールの形成）ベントホールは、
ベントホールとなる箇所の樹脂のみを化学的にエッチン
グ除去する方法、ドリルによる方法、パンチプレスによ
る方法、レーザによる方法、ドライエッチングによる方
法などによって形成することができる。穴径は特に問わ
ないが、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以
下が好ましい。配置は、絶縁基材の半導体チップを搭載
するエリア内であり、導体パターンを形成していない箇
所であれば特に問わないが、なるべく均等に複数個配置
されていることが好ましい。しかし、ベントホールを形
成した後の絶縁基材の強度を考慮して選択しなければな
らない。また、止まり穴と同時に形成すると、効率的で
好ましい。
ベントホールとなる箇所の樹脂のみを化学的にエッチン
グ除去する方法、ドリルによる方法、パンチプレスによ
る方法、レーザによる方法、ドライエッチングによる方
法などによって形成することができる。穴径は特に問わ
ないが、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以
下が好ましい。配置は、絶縁基材の半導体チップを搭載
するエリア内であり、導体パターンを形成していない箇
所であれば特に問わないが、なるべく均等に複数個配置
されていることが好ましい。しかし、ベントホールを形
成した後の絶縁基材の強度を考慮して選択しなければな
らない。また、止まり穴と同時に形成すると、効率的で
好ましい。
【００２３】（半導体パッケージ用基板の製造）半導体
パッケージ用基板は、絶縁基材に止まり穴を形成する工
程と導体パターンを形成する工程により製造できる。止
まり穴を形成する工程と導体パターンを形成する工程
は、どちらを先に行っても良く、その形成方法により効
率的な順序を選択することが好ましい。導体パターンの
形成方法としては、絶縁基材層と金属層を有する積層材
の不要な箇所の金属層をエッチング除去する方法、絶縁
基材の必要な箇所にのみ、めっきにより導体パターンを
形成する方法がある。
パッケージ用基板は、絶縁基材に止まり穴を形成する工
程と導体パターンを形成する工程により製造できる。止
まり穴を形成する工程と導体パターンを形成する工程
は、どちらを先に行っても良く、その形成方法により効
率的な順序を選択することが好ましい。導体パターンの
形成方法としては、絶縁基材層と金属層を有する積層材
の不要な箇所の金属層をエッチング除去する方法、絶縁
基材の必要な箇所にのみ、めっきにより導体パターンを
形成する方法がある。
【００２４】（積層材の形成）導体パターンとなる金属
層と絶縁基材層からなる積層材は、接着機能を持つ絶縁
基材と金属箔を貼り合わせる方法、金属箔に絶縁基材と
なる絶縁ワニスをキャスティングする方法、絶縁基材に
蒸着またはめっきして形成する方法がある。
層と絶縁基材層からなる積層材は、接着機能を持つ絶縁
基材と金属箔を貼り合わせる方法、金属箔に絶縁基材と
なる絶縁ワニスをキャスティングする方法、絶縁基材に
蒸着またはめっきして形成する方法がある。
【００２５】（貼り合わせによる方法）貼り合わせによ
る積層材の形成方法には、金属箔を接着剤で貼り合わせ
る方法や、半硬化した絶縁基材を直接金属箔と貼り合わ
せる方法がある。接着剤を使用する場合は、透湿性の高
いものを用いるのが好ましいが、止まり穴の底から導体
パターンを形成する表面までの透湿度が１（ｇ／ｍ2・
２４ｈ）以上であることが好ましく、さらに１０（ｇ／
ｍ2・２４ｈ）以上であることがより好ましい。また、
接着剤は、接着力、特に熱衝撃下での接着力が重要であ
り、この値が３００（ｇｆ／ｃｍ）以下であると、導体
パターンを接着する力が弱く、実用的でない。また、前
述した透湿度の高い接着剤としては、イミド基、アミド
基、フェノール基、フェニレン基、エステル基、エーテ
ル基、サルホン基、カーボネート基、カルボニル基、シ
リコーン結合を少なくとも１つ以上含む樹脂、または液
晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを含
む接着剤を用いることができる。中でも、ポリイミド系
接着剤は、耐熱性が高く、好ましい。例えば、厚さ５〜
１５μｍのポリイミド系接着剤であるＮ４（日立化成工
業株式会社製、商品名）は、この透湿度がが１５０〜６
００（ｇ／ｍ2・２４ｈ）を示し、また、Ｑ，が高いな
ど、配線板としての他の特性にも優れるので好ましい。
さらにまた、この接着剤にも、吸水性の低いものである
ことが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を超えると、吸水した水分が絶縁基材中に
残り、リフロー時の熱によって一瞬に蒸気化してその圧
力でパッケージにクラックを発生する恐れがある。
る積層材の形成方法には、金属箔を接着剤で貼り合わせ
る方法や、半硬化した絶縁基材を直接金属箔と貼り合わ
せる方法がある。接着剤を使用する場合は、透湿性の高
いものを用いるのが好ましいが、止まり穴の底から導体
パターンを形成する表面までの透湿度が１（ｇ／ｍ2・
２４ｈ）以上であることが好ましく、さらに１０（ｇ／
ｍ2・２４ｈ）以上であることがより好ましい。また、
接着剤は、接着力、特に熱衝撃下での接着力が重要であ
り、この値が３００（ｇｆ／ｃｍ）以下であると、導体
パターンを接着する力が弱く、実用的でない。また、前
述した透湿度の高い接着剤としては、イミド基、アミド
基、フェノール基、フェニレン基、エステル基、エーテ
ル基、サルホン基、カーボネート基、カルボニル基、シ
リコーン結合を少なくとも１つ以上含む樹脂、または液
晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを含
む接着剤を用いることができる。中でも、ポリイミド系
接着剤は、耐熱性が高く、好ましい。例えば、厚さ５〜
１５μｍのポリイミド系接着剤であるＮ４（日立化成工
業株式会社製、商品名）は、この透湿度がが１５０〜６
００（ｇ／ｍ2・２４ｈ）を示し、また、Ｑ，が高いな
ど、配線板としての他の特性にも優れるので好ましい。
さらにまた、この接着剤にも、吸水性の低いものである
ことが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を超えると、吸水した水分が絶縁基材中に
残り、リフロー時の熱によって一瞬に蒸気化してその圧
力でパッケージにクラックを発生する恐れがある。
【００２６】上記樹脂を接着剤層とするには、樹脂ワニ
スを直接絶縁基材に塗布する方法、支持フィルムや支持
金属に塗布し、半硬化させた接着フィルムを積層する方
法がある。いずれの方法でも、接着剤層は、絶縁基材の
少なくとも一方の面に、半硬化状態で形成することが好
ましい。このようにすれば、金属箔を貼り合わせるの
に、半硬化状の接着剤層の上に金属箔を重ね、加熱・加
圧して積層一体化することができ、効率的に行うことが
できる。半硬化状の接着剤は、キスコータ、ロールコー
タ、コンマコータなどを用いて、絶縁基材もしくは支持
フィルムや支持金属に塗布し、５０〜２００℃で１０〜
１００分間加熱・乾燥して形成できる。加熱は使用する
樹脂によって、それぞれ適切な条件で行うことが好まし
い。
スを直接絶縁基材に塗布する方法、支持フィルムや支持
金属に塗布し、半硬化させた接着フィルムを積層する方
法がある。いずれの方法でも、接着剤層は、絶縁基材の
少なくとも一方の面に、半硬化状態で形成することが好
ましい。このようにすれば、金属箔を貼り合わせるの
に、半硬化状の接着剤層の上に金属箔を重ね、加熱・加
圧して積層一体化することができ、効率的に行うことが
できる。半硬化状の接着剤は、キスコータ、ロールコー
タ、コンマコータなどを用いて、絶縁基材もしくは支持
フィルムや支持金属に塗布し、５０〜２００℃で１０〜
１００分間加熱・乾燥して形成できる。加熱は使用する
樹脂によって、それぞれ適切な条件で行うことが好まし
い。
【００２７】前述の接着機能を有する絶縁基材の上に貼
り合わせる金属箔としては、厚みが５〜５０μｍの範囲
であることが好ましく、５μｍ未満の金属箔は貼り合わ
せることが困難で、５０μｍを超えると導体パターンを
エッチング形成する時に、微細な形状に形成することが
困難になる恐れがある。この金属箔としては、導電性の
高いものが好ましく、例えば、銅を用いることができ
る。
り合わせる金属箔としては、厚みが５〜５０μｍの範囲
であることが好ましく、５μｍ未満の金属箔は貼り合わ
せることが困難で、５０μｍを超えると導体パターンを
エッチング形成する時に、微細な形状に形成することが
困難になる恐れがある。この金属箔としては、導電性の
高いものが好ましく、例えば、銅を用いることができ
る。
【００２８】（キャステングによる方法）また、絶縁基
材層と金属層を有する積層材は、金属箔に絶縁基材とな
る絶縁ワニスをキャスティングして製造することもでき
る。この場合、金属箔の表面が適切な粗さを持つように
調整されていれば、接着剤を用いる必要がなく、経済的
である。例えば、銅箔に、絶縁ワニスとして、ポリイミ
ドをキャスティングする場合、銅箔の表面粗さは、２〜
１５μｍであることが好ましく、そのような粗さに調整
するには、一般に知られている酸化剤による表面処理が
あり、亜塩素ナトリウム、過硫酸アルカリ、塩素酸カリ
ウム、過塩素酸カリウム、又はペルオキソ硫酸アルカリ
のアルカリ性水溶液などの酸化剤を含む処理液に浸漬、
又はその処理液を吹き付けて行う。また、この後に、酸
化銅を還元して凹凸を残したまま粗化された表面を有す
る金属銅を得ることもできる。このようにして表面を粗
化した銅箔に、樹脂ワニスをキャスティングする。キャ
スティングの条件は、使用する樹脂ワニスによって異な
るが、反り等が発生しないような条件を選択する必要が
ある。
材層と金属層を有する積層材は、金属箔に絶縁基材とな
る絶縁ワニスをキャスティングして製造することもでき
る。この場合、金属箔の表面が適切な粗さを持つように
調整されていれば、接着剤を用いる必要がなく、経済的
である。例えば、銅箔に、絶縁ワニスとして、ポリイミ
ドをキャスティングする場合、銅箔の表面粗さは、２〜
１５μｍであることが好ましく、そのような粗さに調整
するには、一般に知られている酸化剤による表面処理が
あり、亜塩素ナトリウム、過硫酸アルカリ、塩素酸カリ
ウム、過塩素酸カリウム、又はペルオキソ硫酸アルカリ
のアルカリ性水溶液などの酸化剤を含む処理液に浸漬、
又はその処理液を吹き付けて行う。また、この後に、酸
化銅を還元して凹凸を残したまま粗化された表面を有す
る金属銅を得ることもできる。このようにして表面を粗
化した銅箔に、樹脂ワニスをキャスティングする。キャ
スティングの条件は、使用する樹脂ワニスによって異な
るが、反り等が発生しないような条件を選択する必要が
ある。
【００２９】（蒸着またはめっきによる方法）また、絶
縁基材に蒸着またはめっきによって金属層を形成して、
積層材としてもよい。例えば、ポリイミド樹脂フィルム
の場合、銅を蒸着するには、まず、接着金属となるニッ
ケルやクロムを５０〜１０００ 蒸着し、その上に銅を
１００〜６０００ 蒸着する。さらに銅を電気めっきす
ることによって、総厚み５〜５０μｍの銅層を形成する
ことができる。また、絶縁基材に銅を０．５〜３μｍ無
電解めっきし、さらに銅を電気めっきすることによっ
て、総厚み５〜５０μｍの銅層を形成することもでき
る。
縁基材に蒸着またはめっきによって金属層を形成して、
積層材としてもよい。例えば、ポリイミド樹脂フィルム
の場合、銅を蒸着するには、まず、接着金属となるニッ
ケルやクロムを５０〜１０００ 蒸着し、その上に銅を
１００〜６０００ 蒸着する。さらに銅を電気めっきす
ることによって、総厚み５〜５０μｍの銅層を形成する
ことができる。また、絶縁基材に銅を０．５〜３μｍ無
電解めっきし、さらに銅を電気めっきすることによっ
て、総厚み５〜５０μｍの銅層を形成することもでき
る。
【００３０】（エッチングによる導体パターンの形成）
このようにして作製した積層材の、金属層の導体パター
ンとなる箇所にエッチングレジストを形成し、エッチン
グレジストから露出した箇所に、化学エッチング液をス
プレー噴霧して、不要な銅箔をエッチング除去し、導体
パターンを形成することができる。エッチングレジスト
は、通常の配線板に用いることのできるエッチングレジ
スト材料を用いることができ、レジストインクをシルク
スクリーン印刷して形成したり、エッチングレジスト用
感光性ドライフィルムを銅箔の上にラミネートして、そ
の上に導体パターンの形状に光を透過するフォトマスク
を重ね、紫外線を露光し、露光しなかった箇所を現像液
で除去して形成する。化学エッチング液には、塩化第二
銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の
溶液、過硫酸アンモニウム溶液など、通常の配線板に用
いる化学エッチング液を用いることができる。
このようにして作製した積層材の、金属層の導体パター
ンとなる箇所にエッチングレジストを形成し、エッチン
グレジストから露出した箇所に、化学エッチング液をス
プレー噴霧して、不要な銅箔をエッチング除去し、導体
パターンを形成することができる。エッチングレジスト
は、通常の配線板に用いることのできるエッチングレジ
スト材料を用いることができ、レジストインクをシルク
スクリーン印刷して形成したり、エッチングレジスト用
感光性ドライフィルムを銅箔の上にラミネートして、そ
の上に導体パターンの形状に光を透過するフォトマスク
を重ね、紫外線を露光し、露光しなかった箇所を現像液
で除去して形成する。化学エッチング液には、塩化第二
銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の
溶液、過硫酸アンモニウム溶液など、通常の配線板に用
いる化学エッチング液を用いることができる。
【００３１】（めっきによる導体パターンの形成）ま
た、導体パターンは、絶縁基材の必要な箇所にのみめっ
きを行うことで形成することもでき、通常のめっきによ
る導体パターンの形成技術を用いることができる。例え
ば、絶縁基材に無電解めっき用触媒を付着させた後、め
っきが行われない表面部分にめっきレジストを形成し
て、無電解めっき液に浸漬し、めっきレジストに覆われ
ていない箇所にのみ無電解めっきを行う。その後、必要
があればめっきレジストを除去して半導体パッケージ用
基板とする。このときの無電解めっき用触媒は、通常パ
ラジウムを用いることが多く、絶縁基材に無電解めっき
用触媒を付着させるには、パラジウムを錯体の状態で水
溶液に含ませ、絶縁基材を浸漬して表面にパラジウム錯
体を付着させ、そのまま、還元剤を用いて、金属パラジ
ウムに還元することによって、絶縁基材表面にめっきを
開始するための核を形成することができる。通常は、こ
のような操作をするために、被めっき物を、アルコール
や酸で洗浄し、表面に付着した人体の指からの脂肪分や
加工機械からの油分を除去し、絶縁基材表面にめっき用
触媒を付着させやすくするクリーナーコンナディショナ
ー工程、絶縁基材表面に金属パラジウムを付着させる増
感工程、めっき金属の密着力を高め或いはめっきを促進
する密着促進工程、めっき金属を析出させる無電解めっ
き工程、そして、必要な場合に、中和などの後処理工程
を行う。さらに、電気めっきにより、高さ５〜５０μｍ
の導体パターンを形成することもできる。
た、導体パターンは、絶縁基材の必要な箇所にのみめっ
きを行うことで形成することもでき、通常のめっきによ
る導体パターンの形成技術を用いることができる。例え
ば、絶縁基材に無電解めっき用触媒を付着させた後、め
っきが行われない表面部分にめっきレジストを形成し
て、無電解めっき液に浸漬し、めっきレジストに覆われ
ていない箇所にのみ無電解めっきを行う。その後、必要
があればめっきレジストを除去して半導体パッケージ用
基板とする。このときの無電解めっき用触媒は、通常パ
ラジウムを用いることが多く、絶縁基材に無電解めっき
用触媒を付着させるには、パラジウムを錯体の状態で水
溶液に含ませ、絶縁基材を浸漬して表面にパラジウム錯
体を付着させ、そのまま、還元剤を用いて、金属パラジ
ウムに還元することによって、絶縁基材表面にめっきを
開始するための核を形成することができる。通常は、こ
のような操作をするために、被めっき物を、アルコール
や酸で洗浄し、表面に付着した人体の指からの脂肪分や
加工機械からの油分を除去し、絶縁基材表面にめっき用
触媒を付着させやすくするクリーナーコンナディショナ
ー工程、絶縁基材表面に金属パラジウムを付着させる増
感工程、めっき金属の密着力を高め或いはめっきを促進
する密着促進工程、めっき金属を析出させる無電解めっ
き工程、そして、必要な場合に、中和などの後処理工程
を行う。さらに、電気めっきにより、高さ５〜５０μｍ
の導体パターンを形成することもできる。
【００３２】前記した方法で形成した導体パターン表面
の必要な部分にニッケル、金めっきを順次施すことがで
きる。これらのめっきは、半導体チップと電気的に接続
される１次接続端子（ワイヤボンド端子等）と、マザー
ボードと電気的に接続される２次接続端子（はんだボー
ル等が搭載される外部接続端子）に施されるのが一般的
である。このめっきは、無電解めっき、または電解めっ
きのどちらを用いてもよい。
の必要な部分にニッケル、金めっきを順次施すことがで
きる。これらのめっきは、半導体チップと電気的に接続
される１次接続端子（ワイヤボンド端子等）と、マザー
ボードと電気的に接続される２次接続端子（はんだボー
ル等が搭載される外部接続端子）に施されるのが一般的
である。このめっきは、無電解めっき、または電解めっ
きのどちらを用いてもよい。
【００３３】このようにして、半導体チップと接続され
る導体パターンとその導体パターンを支持する絶縁基材
からなり、絶縁基材のうち半導体チップを搭載するエリ
アの外側であり、絶縁基材の導体パターンと反対面に、
導体パターンを形成した面に達しない止まり穴を有する
半導体パッケージ用基板、絶縁基材の半導体チップを搭
載するエリア内にも止まり穴を有する半導体パッケージ
用基板、絶縁基材の半導体チップを搭載するエリア内に
貫通穴を有する半導体パッケージ用基板を製造すること
ができる。
る導体パターンとその導体パターンを支持する絶縁基材
からなり、絶縁基材のうち半導体チップを搭載するエリ
アの外側であり、絶縁基材の導体パターンと反対面に、
導体パターンを形成した面に達しない止まり穴を有する
半導体パッケージ用基板、絶縁基材の半導体チップを搭
載するエリア内にも止まり穴を有する半導体パッケージ
用基板、絶縁基材の半導体チップを搭載するエリア内に
貫通穴を有する半導体パッケージ用基板を製造すること
ができる。
【００３４】（半導体パッケージの製造）半導体パッケ
ージは、上記半導体パッケージ用基板を用いる方法、止
まり穴のない半導体パッケージ用基板を用いて、半導体
パッケージの組立て工程中あるいは組立て後に、前述の
方法から最適なものを選択し、止まり穴を形成すること
により製造することができる。
ージは、上記半導体パッケージ用基板を用いる方法、止
まり穴のない半導体パッケージ用基板を用いて、半導体
パッケージの組立て工程中あるいは組立て後に、前述の
方法から最適なものを選択し、止まり穴を形成すること
により製造することができる。
【００３５】（半導体チップの搭載）半導体チップは、
接着剤により半導体パッケージ用基板にフェイスアップ
で固定し、導体パターンとボンディングワイヤで電気的
に接続する方法や、異方導電性接着剤やバンプを用いた
フリップチップ接続による方法で、半導体パッケージ用
基板に搭載できる。
接着剤により半導体パッケージ用基板にフェイスアップ
で固定し、導体パターンとボンディングワイヤで電気的
に接続する方法や、異方導電性接着剤やバンプを用いた
フリップチップ接続による方法で、半導体パッケージ用
基板に搭載できる。
【００３６】（フェイスアップによる半導体チップの搭
載）半導体チップを半導体パッケージ用基板に固定する
接着剤としては、ダイボンド用接着剤を用いることがで
きる。ダイボンド用接着剤は、特にどんなものを用いて
もよいが、絶縁性で接着力の強いものであることが好ま
しく、例えば、ＤＦ−１００（日立化成工業株式会社
製、商品名）のような、ダイボンドフィルムを用いるの
がより好ましい。また、ダイボンド用接着剤も高透湿性
で、透湿度が１（ｇ／ｍ2 ・２４ｈ）以上のものを用
いるのが好ましく、さらに、１０（ｇ／ｍ2 ・２４
ｈ）以上のものがより好ましい。半導体チップと金めっ
きを施した導体パッケージとの電気的な接続は、ボンデ
ィングワイヤで行うことができる。ボンディングワイヤ
としては、金線を用いるのが一般的である。
載）半導体チップを半導体パッケージ用基板に固定する
接着剤としては、ダイボンド用接着剤を用いることがで
きる。ダイボンド用接着剤は、特にどんなものを用いて
もよいが、絶縁性で接着力の強いものであることが好ま
しく、例えば、ＤＦ−１００（日立化成工業株式会社
製、商品名）のような、ダイボンドフィルムを用いるの
がより好ましい。また、ダイボンド用接着剤も高透湿性
で、透湿度が１（ｇ／ｍ2 ・２４ｈ）以上のものを用
いるのが好ましく、さらに、１０（ｇ／ｍ2 ・２４
ｈ）以上のものがより好ましい。半導体チップと金めっ
きを施した導体パッケージとの電気的な接続は、ボンデ
ィングワイヤで行うことができる。ボンディングワイヤ
としては、金線を用いるのが一般的である。
【００３７】（フリップチップ接続による半導体チップ
の搭載）半導体チップと半導体パッケージ用基板の導体
パターンは、異方導電性接着剤やバンプを用いて、フリ
ップチップ接続することが出来る。異方導電性接着剤と
しては、フィルム状のものを適当な条件で加熱・加圧し
て用いると、膜厚が均一であり、接続信頼性が高く、か
つ効率的であり好ましい。また、半導体チップまたは導
体パターン上に形成したバンプと併用することで、高い
接続信頼性を得ることが出来る。
の搭載）半導体チップと半導体パッケージ用基板の導体
パターンは、異方導電性接着剤やバンプを用いて、フリ
ップチップ接続することが出来る。異方導電性接着剤と
しては、フィルム状のものを適当な条件で加熱・加圧し
て用いると、膜厚が均一であり、接続信頼性が高く、か
つ効率的であり好ましい。また、半導体チップまたは導
体パターン上に形成したバンプと併用することで、高い
接続信頼性を得ることが出来る。
【００３８】（封止樹脂による半導体チップの封止）半
導体チップは、封止樹脂によって封止されていることが
耐湿性の点で好ましく、このような封止樹脂としては、
フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるい
はポリエステル樹脂などの熱硬化性樹脂を用いることが
でき、封止方法としては、半導体チップを包み込むよう
に樹脂ワニスで固めるポッテングやコンパウンドによる
トランスファ成型などを用いることができる。また、フ
リップチップ接続の場合は、半導体チップと半導体パッ
ケージ用基板の間にアンダーフィル材などを用いて封止
することもできる。
導体チップは、封止樹脂によって封止されていることが
耐湿性の点で好ましく、このような封止樹脂としては、
フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるい
はポリエステル樹脂などの熱硬化性樹脂を用いることが
でき、封止方法としては、半導体チップを包み込むよう
に樹脂ワニスで固めるポッテングやコンパウンドによる
トランスファ成型などを用いることができる。また、フ
リップチップ接続の場合は、半導体チップと半導体パッ
ケージ用基板の間にアンダーフィル材などを用いて封止
することもできる。
【００３９】このようにして、半導体チップと接続され
る導体パターンとその導体パターンを支持する絶縁基材
からなる半導体パッケージ用基板と、その半導体パッケ
ージ用基板に搭載した半導体チップと、半導体チップと
導体パターンとを封止する封止樹脂からなり、絶縁基材
のうち半導体チップを搭載するエリアの外側であり、絶
縁基材の導体パターンと反対面に、導体パターンを形成
した側に達しない止まり穴を有する半導体パッケージ、
絶縁基材の半導体チップを搭載するエリア内にも止まり
穴を有する半導体パッケージ、絶縁基材の半導体チップ
を搭載するエリア内に貫通穴を有する半導体パッケー
ジ、半導体チップがダイボンドフィルムにより搭載され
た半導体パッケージ、半導体チップと導体パターンとの
接続がボンディングワイヤである半導体パッケージ、半
導体チップが異方導電性接着剤で搭載された半導体パッ
ケージを製造することができる。
る導体パターンとその導体パターンを支持する絶縁基材
からなる半導体パッケージ用基板と、その半導体パッケ
ージ用基板に搭載した半導体チップと、半導体チップと
導体パターンとを封止する封止樹脂からなり、絶縁基材
のうち半導体チップを搭載するエリアの外側であり、絶
縁基材の導体パターンと反対面に、導体パターンを形成
した側に達しない止まり穴を有する半導体パッケージ、
絶縁基材の半導体チップを搭載するエリア内にも止まり
穴を有する半導体パッケージ、絶縁基材の半導体チップ
を搭載するエリア内に貫通穴を有する半導体パッケー
ジ、半導体チップがダイボンドフィルムにより搭載され
た半導体パッケージ、半導体チップと導体パターンとの
接続がボンディングワイヤである半導体パッケージ、半
導体チップが異方導電性接着剤で搭載された半導体パッ
ケージを製造することができる。
【００４０】
【実施例】実施例１ 図１（ａ）に示すように、厚さ１８μｍの銅箔２に、絶
縁ワニスとして、ポリイミド樹脂をキャスティングし加
熱・乾燥を行い、厚さ５０μｍの絶縁基材１を形成し
た。次に、図１（ｂ）に示すように、エキシマレーザを
用いて、外部接続端子となる箇所に、直径０．４ｍｍの
開口３をチップ搭載領域に直径０．１ｍｍのベントホー
ル４を形成した。さらに、図１（ｃ）に示すように、エ
キシマレーザを用いて、チップ搭載領域の外側のエリア
に、絶縁基材１の厚さが１０μｍ残る、直径０．２ｍｍ
の止まり穴５を形成した。最後に、図１（ｄ）に示すよ
うに、不要な箇所の銅箔をエッチング除去して導体パタ
ーン６を形成し、導体パターン表面に無電解のニッケ
ル、金めっきを施した。この止まり穴の底から導体パタ
ーンを形成した表面まで透湿度は３．０（ｇ／ｍ2 ・
２４ｈ）であった。
縁ワニスとして、ポリイミド樹脂をキャスティングし加
熱・乾燥を行い、厚さ５０μｍの絶縁基材１を形成し
た。次に、図１（ｂ）に示すように、エキシマレーザを
用いて、外部接続端子となる箇所に、直径０．４ｍｍの
開口３をチップ搭載領域に直径０．１ｍｍのベントホー
ル４を形成した。さらに、図１（ｃ）に示すように、エ
キシマレーザを用いて、チップ搭載領域の外側のエリア
に、絶縁基材１の厚さが１０μｍ残る、直径０．２ｍｍ
の止まり穴５を形成した。最後に、図１（ｄ）に示すよ
うに、不要な箇所の銅箔をエッチング除去して導体パタ
ーン６を形成し、導体パターン表面に無電解のニッケ
ル、金めっきを施した。この止まり穴の底から導体パタ
ーンを形成した表面まで透湿度は３．０（ｇ／ｍ2 ・
２４ｈ）であった。
【００４１】このようにして製造した半導体パッケージ
用基板の、導体パターンの上に、図１（ｅ）に示すよう
な、半導体チップ７の裏面にダイボンドフィルム８を貼
ったものを、図１（ｆ）に示すように、フェイスアップ
で固定した。使用したダイボンドフィルムの透湿度は、
１５０（ｇ／ｍ2 ・２４ｈ）であった。次に、図１
（ｇ）に示すように、ワイヤボンダＵＴＣ２３０（株式
会社新川製、商品名）で、半導体チップ上の端子と半導
体パターン用基板の導体パターンとを、直径２５μｍの
金ワイヤ９でワイヤボンドして接続し、さらに、図１
（ｈ）に示すように、半導体チップを封止樹脂１０であ
るＣＥＬ９２００（日立化成工業株式会社製、商品名）
を用いて、圧力１０ＭＰａでトランスファモールドして
封止し、最後に、外部接続端子用開口に鉛・錫の共晶は
んだボール１１の一部を溶融して導体パターンに融着し
た。このようにして作製した半導体パッケージを、吸湿
処理を行った後、到達温度２４０℃、長さ２ｍのリフロ
ー炉に０．５ｍ／分の条件で流し、サンプル数２２をリ
フローし、クラックの発生を調べた。結果を表１に示
す。
用基板の、導体パターンの上に、図１（ｅ）に示すよう
な、半導体チップ７の裏面にダイボンドフィルム８を貼
ったものを、図１（ｆ）に示すように、フェイスアップ
で固定した。使用したダイボンドフィルムの透湿度は、
１５０（ｇ／ｍ2 ・２４ｈ）であった。次に、図１
（ｇ）に示すように、ワイヤボンダＵＴＣ２３０（株式
会社新川製、商品名）で、半導体チップ上の端子と半導
体パターン用基板の導体パターンとを、直径２５μｍの
金ワイヤ９でワイヤボンドして接続し、さらに、図１
（ｈ）に示すように、半導体チップを封止樹脂１０であ
るＣＥＬ９２００（日立化成工業株式会社製、商品名）
を用いて、圧力１０ＭＰａでトランスファモールドして
封止し、最後に、外部接続端子用開口に鉛・錫の共晶は
んだボール１１の一部を溶融して導体パターンに融着し
た。このようにして作製した半導体パッケージを、吸湿
処理を行った後、到達温度２４０℃、長さ２ｍのリフロ
ー炉に０．５ｍ／分の条件で流し、サンプル数２２をリ
フローし、クラックの発生を調べた。結果を表１に示
す。
【００４２】実施例２ 厚さ５０μｍのアラミドフィルム１２に、図２（ａ）に
示すように、その一方の面に、ポリアミドイミド系接着
剤１３を１０μｍの厚さに塗布し、２００℃で１０分
間、加熱・乾燥して半硬化状にした。次に、図２（ｂ）
に示すように、ドリルを用いて、止まり穴となる箇所に
直径０．４ｍｍの貫通穴１４をあけ、図２（ｃ）に示す
ように、穴のない厚さ２５μｍのアラミドフィルムを重
ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６
０分間保持することで積層一体化した。さらに、図２
（ｄ）に示すように、止まり穴と反対面にポリアミドイ
ミド系接着剤１３を１０μｍの厚さに塗布し、２００℃
で１０分間、加熱・乾燥して半硬化状にした。そして、
図２（ｅ）に示すように、外部接続端子となる箇所に直
径０．４ｍｍの開口３をドリル加工し、図２（ｆ）に示
すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、
２ＭＰａのもとで加熱・加圧して、６０分間保持するこ
とで積層一体化した。次に、不要な箇所の銅箔をエッチ
ング除去して導体パターン６を形成し、導体パターン表
面に無電解のニッケル、金めっきを施した。この止まり
穴の底から導体パターンを形成した表面までの透湿度
は、１．６（ｇ／ｍ2 ・２４ｈ）であった。このよう
にして製造した半導体パッケージ用基板を用いた以外
は、実施例１と同様にして、半導体パッケージを作成
し、試験を行った。結果を表１に示す。
示すように、その一方の面に、ポリアミドイミド系接着
剤１３を１０μｍの厚さに塗布し、２００℃で１０分
間、加熱・乾燥して半硬化状にした。次に、図２（ｂ）
に示すように、ドリルを用いて、止まり穴となる箇所に
直径０．４ｍｍの貫通穴１４をあけ、図２（ｃ）に示す
ように、穴のない厚さ２５μｍのアラミドフィルムを重
ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６
０分間保持することで積層一体化した。さらに、図２
（ｄ）に示すように、止まり穴と反対面にポリアミドイ
ミド系接着剤１３を１０μｍの厚さに塗布し、２００℃
で１０分間、加熱・乾燥して半硬化状にした。そして、
図２（ｅ）に示すように、外部接続端子となる箇所に直
径０．４ｍｍの開口３をドリル加工し、図２（ｆ）に示
すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、
２ＭＰａのもとで加熱・加圧して、６０分間保持するこ
とで積層一体化した。次に、不要な箇所の銅箔をエッチ
ング除去して導体パターン６を形成し、導体パターン表
面に無電解のニッケル、金めっきを施した。この止まり
穴の底から導体パターンを形成した表面までの透湿度
は、１．６（ｇ／ｍ2 ・２４ｈ）であった。このよう
にして製造した半導体パッケージ用基板を用いた以外
は、実施例１と同様にして、半導体パッケージを作成
し、試験を行った。結果を表１に示す。
【００４３】実施例３ 絶縁基材１として、図３（ａ）に示すように、厚さ７５
μｍのポリイミドフィルム１２の一方の表面面に、ポリ
イミド系接着剤１３を１０μｍの厚さに塗布し、２００
℃で１０分間、加熱・乾燥して半硬化状にしたものを用
いた。次に、図３（ｂ）に示すように、厚さ１８μｍの
銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加
圧して、６０分間保持することで積層一体化した。次
に、図３（ｃ）に示すように、感光性樹脂材料からなる
ドライフィルムレジストを真空ラミネートして、止まり
穴とする箇所を露光・現像してエッチングマスク１５を
形成した。さらに、図３（ｄ）に示すように、ポリイミ
ドエッチング液ＴＰＥ−３０００（東レエンジニアリン
グ製、商品名）を用いて、絶縁基材の厚みが２５μｍ残
る、止まり穴５を形成し、エッチングマスクを除去し
た。そして、図３（ｅ）に示すように、炭酸ガスレーザ
を用いて、外部接続端子となる箇所に、銅箔に達する直
径０．４ｍｍの開口３を設け、図３（ｆ）に示すよう
に、不要な箇所の銅箔をエッチング除去して導体パター
ン６を形成し、導体パターン表面に無電解のニッケル、
金めっきを施した。
μｍのポリイミドフィルム１２の一方の表面面に、ポリ
イミド系接着剤１３を１０μｍの厚さに塗布し、２００
℃で１０分間、加熱・乾燥して半硬化状にしたものを用
いた。次に、図３（ｂ）に示すように、厚さ１８μｍの
銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加
圧して、６０分間保持することで積層一体化した。次
に、図３（ｃ）に示すように、感光性樹脂材料からなる
ドライフィルムレジストを真空ラミネートして、止まり
穴とする箇所を露光・現像してエッチングマスク１５を
形成した。さらに、図３（ｄ）に示すように、ポリイミ
ドエッチング液ＴＰＥ−３０００（東レエンジニアリン
グ製、商品名）を用いて、絶縁基材の厚みが２５μｍ残
る、止まり穴５を形成し、エッチングマスクを除去し
た。そして、図３（ｅ）に示すように、炭酸ガスレーザ
を用いて、外部接続端子となる箇所に、銅箔に達する直
径０．４ｍｍの開口３を設け、図３（ｆ）に示すよう
に、不要な箇所の銅箔をエッチング除去して導体パター
ン６を形成し、導体パターン表面に無電解のニッケル、
金めっきを施した。
【００４４】このようにして製造した半導体パッケージ
用基板の、導体パターンの上に、図３（ｇ）に示すよう
に、フィルム状の異方導電性接着剤１６を加熱・加圧し
て仮固定した。次に、図３（ｈ）に示すような、金属バ
ンプ１７を形成した半導体チップ７を、図３（ｉ）に示
すように、導体パターンと金属バンプが対向するように
加熱・加圧してフリップチップ接続した。使用した異方
導電性接着剤の透湿度は、１３０（ｇ／ｍ2 ・２４
ｈ）であった。次に、図３（ｊ）に示すように、半導体
チップを封止樹脂１０であるＣＥＬ９２００（日立化成
工業株式会社製、商品名）を用いて、圧力１０ＭＰａで
トランスファモールドして封止し、最後に、外部接続端
子用の開口に鉛・錫の共晶はんだボール１１の一部を溶
融して導体パターンに融着した。この時、止まり穴の底
から導体パターンを形成した表面までの透湿度は、２．
０（ｇ／ｍ2 ・２４ｈ）であった。このようにして作
製した半導体パッケージを、実施例１と同様に試験を行
った。結果を表１に示す。
用基板の、導体パターンの上に、図３（ｇ）に示すよう
に、フィルム状の異方導電性接着剤１６を加熱・加圧し
て仮固定した。次に、図３（ｈ）に示すような、金属バ
ンプ１７を形成した半導体チップ７を、図３（ｉ）に示
すように、導体パターンと金属バンプが対向するように
加熱・加圧してフリップチップ接続した。使用した異方
導電性接着剤の透湿度は、１３０（ｇ／ｍ2 ・２４
ｈ）であった。次に、図３（ｊ）に示すように、半導体
チップを封止樹脂１０であるＣＥＬ９２００（日立化成
工業株式会社製、商品名）を用いて、圧力１０ＭＰａで
トランスファモールドして封止し、最後に、外部接続端
子用の開口に鉛・錫の共晶はんだボール１１の一部を溶
融して導体パターンに融着した。この時、止まり穴の底
から導体パターンを形成した表面までの透湿度は、２．
０（ｇ／ｍ2 ・２４ｈ）であった。このようにして作
製した半導体パッケージを、実施例１と同様に試験を行
った。結果を表１に示す。
【００４５】実施例４ ガラス布にエポキシ樹脂を含浸し、加熱・加圧して硬化
した厚さ２００μｍの絶縁基材１に、図４（ｂ）に示す
ように、無電解めっきにより、必要な箇所にのみ銅めっ
きを行い、さらに、電解めっきにより、高さ１２μｍの
導体パターン６を形成した。次に、図４（ｃ）に示すよ
うに、炭酸ガスレーザを用いて、外部端子接続端子とな
る箇所に、直径０．４ｍｍの開口３を形成した。さら
に、導体パターン表面に無電解のニッケル、金めっきを
施した。
した厚さ２００μｍの絶縁基材１に、図４（ｂ）に示す
ように、無電解めっきにより、必要な箇所にのみ銅めっ
きを行い、さらに、電解めっきにより、高さ１２μｍの
導体パターン６を形成した。次に、図４（ｃ）に示すよ
うに、炭酸ガスレーザを用いて、外部端子接続端子とな
る箇所に、直径０．４ｍｍの開口３を形成した。さら
に、導体パターン表面に無電解のニッケル、金めっきを
施した。
【００４６】このようにして製造した半導体パッケージ
用基板に、図４（ｄ）に示すような、金属バンプ１７を
形成した半導体チップ７を、図４（ｅ）に示すように、
導体パターンと金属バンプが対向するように配置し、加
熱・加圧してフリップチップ接続した。次に、図４
（ｆ）に示すように、半導体チップをアンダーフィル材
１０により樹脂封止した。さらに、図４（ｇ）に示すよ
うに、外部接続端子用の開口に鉛・錫の共晶はんだボー
ル１１の一部を溶融して導体パターンに融着した。最後
に、図４（ｈ）に示すように、エキシマレーザを用い
て、絶縁基材の厚みが５μｍ残るような直径０．３ｍｍ
の止まり穴５を形成した。この時、止まり穴の底から導
体パターンを形成した表面までの透湿度は、３８（ｇ／
ｍ2 ・２４ｈ）であった。このようにして作製した半
導体パッケージを、実施例１と同様に試験を行った。結
果を表１に示す。
用基板に、図４（ｄ）に示すような、金属バンプ１７を
形成した半導体チップ７を、図４（ｅ）に示すように、
導体パターンと金属バンプが対向するように配置し、加
熱・加圧してフリップチップ接続した。次に、図４
（ｆ）に示すように、半導体チップをアンダーフィル材
１０により樹脂封止した。さらに、図４（ｇ）に示すよ
うに、外部接続端子用の開口に鉛・錫の共晶はんだボー
ル１１の一部を溶融して導体パターンに融着した。最後
に、図４（ｈ）に示すように、エキシマレーザを用い
て、絶縁基材の厚みが５μｍ残るような直径０．３ｍｍ
の止まり穴５を形成した。この時、止まり穴の底から導
体パターンを形成した表面までの透湿度は、３８（ｇ／
ｍ2 ・２４ｈ）であった。このようにして作製した半
導体パッケージを、実施例１と同様に試験を行った。結
果を表１に示す。
【００４７】比較例 絶縁基材１として、図５（ａ）に示すように、厚さ７５
μｍのポリイミドフィルム１２の一表面に、ポリイミド
系接着剤１３を１０μｍのの厚さに塗布し、２００℃で
１０分間、加熱・乾燥して半硬化状にしたものを用い
た。次に、図５（ｂ）に示すように、ドリルを用いて、
外部接続端子となる箇所に、直径０．４ｍｍの開口３
を、チップ搭載領域に直径０．２ｍｍのベントホール４
を形成した。次に、図５（ｃ）に示すように、厚さ１８
μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加
熱・加圧して、６０分間保持することで積層一体化し
た。更に、図５（ｄ）に示すように、不要な箇所の銅箔
をエッチング除去して導体パターン６を形成し、導体パ
ターン表面に無電解のニッケル、金めっきを施した。こ
の半導体パッケージ用基板の絶縁基材１の透湿度は、
０．４（ｇ／ｍ2 ・２４ｈ）であった。このようにし
て製造した半導体パッケージ用基板を用いた以外は、実
施例１と同様にして、半導体パッケージを作成し、試験
を行った。結果を表１に示す。
μｍのポリイミドフィルム１２の一表面に、ポリイミド
系接着剤１３を１０μｍのの厚さに塗布し、２００℃で
１０分間、加熱・乾燥して半硬化状にしたものを用い
た。次に、図５（ｂ）に示すように、ドリルを用いて、
外部接続端子となる箇所に、直径０．４ｍｍの開口３
を、チップ搭載領域に直径０．２ｍｍのベントホール４
を形成した。次に、図５（ｃ）に示すように、厚さ１８
μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加
熱・加圧して、６０分間保持することで積層一体化し
た。更に、図５（ｄ）に示すように、不要な箇所の銅箔
をエッチング除去して導体パターン６を形成し、導体パ
ターン表面に無電解のニッケル、金めっきを施した。こ
の半導体パッケージ用基板の絶縁基材１の透湿度は、
０．４（ｇ／ｍ2 ・２４ｈ）であった。このようにし
て製造した半導体パッケージ用基板を用いた以外は、実
施例１と同様にして、半導体パッケージを作成し、試験
を行った。結果を表１に示す。
【００４８】
【表１】
【００４９】
【発明の効果】以上に説明したとおり、本発明によっ
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケージに用
いることのできる半導体パッケージ用基板とその製造方
法および半導体パッケージとその製造方法を提供するこ
とができる。
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケージに用
いることのできる半導体パッケージ用基板とその製造方
法および半導体パッケージとその製造方法を提供するこ
とができる。
【図１】本発明の第１の実施例を説明するための各工程
における断面図である。
における断面図である。
【図２】本発明の第２の実施例を説明するための各工程
における断面図である。
における断面図である。
【図３】本発明の第３の実施例を説明するための各工程
における断面図である。
における断面図である。
【図４】本発明の第４の実施例を説明するための各工程
における断面図である。
における断面図である。
【図５】本発明の比較例を説明するための各工程におけ
る断面図である。
る断面図である。
１ 絶縁基材 ２ 銅箔 ３ 外部接続端子用開口 ４ ベントホール ５ 止まり穴 ６ 導体パターン ７ 半導体チップ ８ ダイボンドフィルム ９ 金ワイヤ １０ 封止樹脂 １１ 外部接続端子 １２ 樹脂フィルム １３ 接着剤 １４ 止まり穴形成用貫通穴 １５ エッチングマスク １６ 異方導電性接着剤 １７ 金属バンプ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年３月５日（２００１．３．５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 玲子 茨城県つくば市和台48 日立化成工業株式 会社総合研究所内 (72)発明者 坪松 良明 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 Ｆターム(参考） 5F061 AA01 BA04 CA21 CB13 DE03 EA01
Claims (36)
- 【請求項１】少なくとも半導体チップと接続される導体
パターンとその導体パターンを支持する絶縁基材からな
り、絶縁基材のうち半導体チップを搭載するエリアの外
側であり、絶縁基材の導体パターンと反対面に、導体パ
ターンを形成した面に達しない止まり穴を有する半導体
パッケージ用基板。 - 【請求項２】絶縁基材の厚みをｔ1 、止まり穴の底か
ら絶縁基材の導体パターンを形成した側の表面までの厚
みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２
４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１
（ｇ／ｍ2 ・２４ｈ）となる関係を満足する請求項１
に記載の半導体パッケージ用基板。 - 【請求項３】絶縁基材の半導体チップを搭載するエリア
内にも、とまり穴を有する請求項１または２に記載の半
導体パッケージ用基板。 - 【請求項４】絶縁基材の半導体チップを搭載するエリア
内に、貫通穴を有する請求項１〜３のうちいずれかに記
載の半導体パッケージ用基板。 - 【請求項５】絶縁基材の半導体チップを搭載するエリア
の外側であり、絶縁基材の導体パターンと反対面に、導
体パターンを形成した面に達しない止まり穴を形成する
工程を有する請求項１〜４のうちいずれかに記載の半導
体パッケージ用基板の製造方法。 - 【請求項６】絶縁基材の半導体チップを搭載するエリア
内にも、止まり穴を形成する工程を有する請求項５に記
載の半導体パッケージ用基板の製造方法。 - 【請求項７】止まり穴の形成が、樹脂のエッチング液に
よって選択的に行われる工程を有する請求項５または６
に記載の半導体パッケージ用基板の製造方法。 - 【請求項８】選択的にエッチングするためのマスクを形
成する工程を有する請求項７に記載の半導体パッケージ
用基板の製造方法。 - 【請求項９】止まり穴の形成が、ドリルによって行われ
る工程を有する請求項５または６に記載の半導体パッケ
ージ用基板の製造方法。 - 【請求項１０】止まり穴の形成が、レーザによって行わ
れる工程を有する請求項５または６に記載の半導体パッ
ケージ用基板の製造方法。 - 【請求項１１】止まり穴の形成が、ドライエッチングに
より行われる工程を有する請求項５または６に記載の半
導体パッケージ用基板の製造方法。 - 【請求項１２】止まり穴の形成が、貫通孔を有する絶縁
基材と、べたの絶縁フィルムの貼り合わせによる工程を
有する請求項５または６に記載の半導体パッケージ用基
板の製造方法。 - 【請求項１３】絶縁基材の半導体チップを搭載するエリ
ア内に、貫通穴を形成する工程を有する請求項５〜１２
のうちいずれかに記載の半導体パッケージ用基板の製造
方法。 - 【請求項１４】絶縁基材の少なくとも一表面に、導体パ
ターンを形成する工程を有する請求項５〜１３のうちい
ずれかに記載の半導体パッケージ用基板の製造方法。 - 【請求項１５】導体パターンの形成が、金属箔を絶縁基
材に貼り合わせ、その金属箔の不要な箇所をエッチング
除去することによって行われる工程を有する請求項１４
に記載の半導体パッケージ用基板の製造方法。 - 【請求項１６】導体パターンの形成が、めっきによって
行われる工程を有する請求項１４に記載の半導体パッケ
ージ用基板の製造方法。 - 【請求項１７】導体パターンの形成が、絶縁基材に金属
を蒸着またはめっきした後に、不要な金属部分をエッチ
ング除去する工程を有する請求項１４に記載の半導体パ
ッケージ用基板の製造方法。 - 【請求項１８】少なくとも半導体チップと接続される導
体パターンとその導体パターンを支持する絶縁基材から
なる半導体パッケージ用基板と、その半導体パッケージ
用基板に搭載した半導体チップと、半導体チップと導体
パターンとを封止する封止樹脂からなり、絶縁基材のう
ち半導体チップを搭載するエリアの外側であり、絶縁基
材の導体パターンと反対面に、導体パターンを形成した
側に達しない止まり穴を有する半導体パッケージ。 - 【請求項１９】絶縁基材の厚みをｔ1 、止まり穴の底
から絶縁基材の導体パターンを形成した側の表面までの
厚みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・
２４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧
１（ｇ／ｍ2 ・２４ｈ）となる関係を満足する請求項
１８に記載の半導体パッケージ。 - 【請求項２０】絶縁基材の半導体チップを搭載するエリ
ア内にも、止まり穴を有する請求項１８または１９に記
載の半導体パッケージ。 - 【請求項２１】絶縁基材の半導体チップを搭載するエリ
ア内に、貫通穴を有する請求項１８〜２０のうちいずれ
かに記載の半導体パッケージ。 - 【請求項２２】半導体チップが、ダイボンドフィルムに
より搭載された請求項１８〜２１のうちいずれかに記載
の半導体パッケージ。 - 【請求項２３】半導体チップと導体パターンとの接続
が、ボンディングワイヤである請求項１８〜２２のうち
いずれかに記載の半導体パッケージ。 - 【請求項２４】半導体チップが、異方導電性接着剤で搭
載された請求項１８〜２１のうちいずれかに記載の半導
体パッケージ。 - 【請求項２５】絶縁基材のうち半導体チップを搭載する
エリアの外側であり、絶縁基材の導体パターンと反対面
に、導体パターンを形成した側に達しない止まり穴を形
成する工程を有する請求項１８〜２４のうちいずれかに
記載の半導体パッケージの製造方法。 - 【請求項２６】絶縁基材の半導体チップを搭載するエリ
ア内にも、止まり穴を形成する工程を有する請求項２５
に記載の半導体パッケージの製造方法。 - 【請求項２７】止まり穴の形成が、樹脂のエッチング液
によって選択的に行われる工程を有する請求項２５また
は２６に記載の半導体パッケージの製造方法。 - 【請求項２８】選択的にエッチングするためのマスクを
形成する工程を有する請求項２７に記載の半導体パッケ
ージの製造方法。 - 【請求項２９】止まり穴の形成が、ドリルによって行わ
れる工程を有する請求項２５または２６に記載の半導体
パッケージの製造方法。 - 【請求項３０】止まり穴の形成が、レーザによって行わ
れる工程を有する請求項２５または２６に記載の半導体
パッケージの製造方法。 - 【請求項３１】止まり穴の形成が、ドライエッチングに
より行われる工程を有する請求項２５または２６に記載
の半導体パッケージの製造方法。 - 【請求項３２】止まり穴の形成が、貫通孔を有する絶縁
基材と、べたの絶縁フィルムの貼り合わせによる工程を
有する請求項２５または２６に記載の半導体パッケージ
の製造方法。 - 【請求項３３】絶縁基材の半導体チップを搭載するエリ
ア内に、貫通穴を形成する工程を有する請求項２５〜３
２のうちいずれかに記載の半導体パッケージの製造方
法。 - 【請求項３４】半導体チップを、ダイボンドフィルムに
より搭載する工程を有する請求項２５〜３３のうちいず
れかに記載の半導体パッケージの製造方法。 - 【請求項３５】半導体チップと導体パターンとの接続
を、ボンディングワイヤで行う工程を有する請求項２５
〜３４のうちいずれかに記載の半導体パッケージの製造
方法。 - 【請求項３６】半導体チップを、異方導電性接着剤によ
り搭載する工程を有する請求項２５〜３３のうちいずれ
かに記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033172A JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033172A JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237547A true JP2002237547A (ja) | 2002-08-23 |
| JP4696368B2 JP4696368B2 (ja) | 2011-06-08 |
Family
ID=18896968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001033172A Expired - Fee Related JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696368B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JPH11243160A (ja) * | 1998-02-25 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11330299A (ja) * | 1998-05-13 | 1999-11-30 | Nitto Denko Corp | ベアチップ実装基板 |
| JP2000091749A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Aic Inc | 多層配線板およびその製造方法 |
| JP2000196206A (ja) * | 1998-12-28 | 2000-07-14 | Sony Chem Corp | 両面フレキシブルプリント基板の製造方法 |
| JP2000216281A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | 樹脂封止型半導体装置 |
| JP2000311968A (ja) * | 1996-07-31 | 2000-11-07 | Sharp Corp | 半導体パッケージ用チップ支持基板 |
| JP2001015628A (ja) * | 1999-06-29 | 2001-01-19 | Sharp Corp | 半導体装置及び半導体装置用基板 |
-
2001
- 2001-02-09 JP JP2001033172A patent/JP4696368B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311968A (ja) * | 1996-07-31 | 2000-11-07 | Sharp Corp | 半導体パッケージ用チップ支持基板 |
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JPH11243160A (ja) * | 1998-02-25 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11330299A (ja) * | 1998-05-13 | 1999-11-30 | Nitto Denko Corp | ベアチップ実装基板 |
| JP2000091749A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Aic Inc | 多層配線板およびその製造方法 |
| JP2000196206A (ja) * | 1998-12-28 | 2000-07-14 | Sony Chem Corp | 両面フレキシブルプリント基板の製造方法 |
| JP2000216281A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | 樹脂封止型半導体装置 |
| JP2001015628A (ja) * | 1999-06-29 | 2001-01-19 | Sharp Corp | 半導体装置及び半導体装置用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4696368B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
| WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| US20110284277A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| US20100108371A1 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| US20050073039A1 (en) | Semiconductor device and method of fabricating the same | |
| JP4376891B2 (ja) | 半導体モジュール | |
| JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
| JP6107021B2 (ja) | 配線基板の製造方法 | |
| JP2012074487A (ja) | 半導体パッケージの製造方法 | |
| JP4353873B2 (ja) | プリント配線板 | |
| JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP2007027255A (ja) | 半導体実装基板及びその製造方法 | |
| JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
| JP2004152778A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| LAPS | Cancellation because of no payment of annual fees |