JPH11238761A - 半導体接続用基板 - Google Patents

半導体接続用基板

Info

Publication number
JPH11238761A
JPH11238761A JP4170798A JP4170798A JPH11238761A JP H11238761 A JPH11238761 A JP H11238761A JP 4170798 A JP4170798 A JP 4170798A JP 4170798 A JP4170798 A JP 4170798A JP H11238761 A JPH11238761 A JP H11238761A
Authority
JP
Japan
Prior art keywords
connection
substrate
semiconductor
chip
semiconductor bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4170798A
Other languages
English (en)
Inventor
Masahiro Azumaguchi
昌浩 東口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP4170798A priority Critical patent/JPH11238761A/ja
Publication of JPH11238761A publication Critical patent/JPH11238761A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体接続用基板の作成費用や作成時間を低
減し、高い生産性や部品の共用化を実現すること。 【解決手段】 基板上に表面実装される半導体ベアチッ
プ４１，４２上に形成されている複数の電極パッド２
０，…，２０の各々と所定の対応関係を保存した状態で
導電性接続手段を介して接続された際に外部と半導体ベ
アチップ４１，４２との間における信号または電力の入
出力を媒介するための複数の接続用電極３０，…，３０
が形成され、接続用電極３０，…，３０の各々は、半導
体ベアチップ４１，４２が搭載される所定の搭載面４１
Ａ，４２Ａの中心部分付近から搭載面４１Ａ，４２Ａの
延在する方向に放射状に、少なくとも半導体ベアチップ
４１，４２端よりも外側にはみ出す程度の所定寸法だけ
細長い電極形状を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装するため
の基板技術に関し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ（また
はＳｉｚｅ） Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）等のパッケージを表面実装
するための基板に関する。
【０００２】
【従来の技術】従来この種の半導体接続用基板として
は、例えば、特開平４−２６５４７号公報（発明の名
称：集積回路装置）に示すようなものがある。
【０００３】すなわち、この集積回路装置は、複数のボ
ンディングパッドが配された集積回路チップと、この複
数のボンディングパッドに対応して電気的に接続されて
いる複数の導電性リードが形成された半導体接続用基板
と、ボンディングパッドと対応する導電性リードとが重
ねられて両者間に配される絶縁性接着剤に金属粒子が分
散された接着剤層とにより成り、これらのボンディング
パッドは、導電性リードの延在する方向に細長に形成さ
れていた。
【０００４】また接着剤層は、ボンディングパッドと導
電性リードとの間に加圧加熱され、これらの間に存在す
る絶縁性接着剤が部分的に他部に排除されてボンディン
グパッドとこれに対応する導電性リードとが金属粒子の
溶融により電気的に接続されると共に、導電性リードが
集積回路チップに絶縁接着剤により固定されていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の集積回路装置では、ワイヤーボンド接続方式
やフリップチップ接続方式等の接続方式を用いて半導体
ベアチップを実装する場合、ワイヤーボンド接続方式や
フリップチップ接続方式等の接続方式に一対一に対応し
た接続用基板を各々作成する必要があるという問題点が
あった。更に加えて、何らかの理由で接続方式を変更し
ようとした場合には、変更したい接続方式に合致（適
合）した接続用基板を新たに作り直す必要があり、この
基板作成費用や時間を必要としてしまうという問題点が
あった。
【０００６】また従来の集積回路装置では、半導体ベア
チップを接続した後に検査を、接続用基板の裏面に設け
たパッケージ実装用ランドあるいは接続用ハンダボール
等を介してのみ実施することができる。このため、プリ
ント基板への実装後の検査としては、プリント基板全体
に対する検査しか実施することが難しく、その結果、半
導体接続用基板単体（または半導体接続用基板が実装さ
れているパッケージ単体）での検査が難しかった。更に
加えて、半導体接続用基板単体（または半導体接続用基
板が実装されているパッケージ単体）を一度プリント基
板上に実装した後に取り外した場合、そのままでは検査
が通常難しく、基板の裏面ランドのハンダ等を半導体接
続用基板単体（または半導体接続用基板が実装されてい
るパッケージ単体）の実装前と同様な状態に修復する必
要があるという問題点があった。
【０００７】本発明は、このような従来の問題点を解決
することを課題としており、特に、ワイヤーボンド接続
方式やフリップチップ接続方式等の多種多様な接続方式
を用いて半導体ベアチップを実装する場合であっても、
ワイヤーボンド接続方式やフリップチップ接続方式等の
多種多様な接続方式に一対一に対応した接続用基板を各
々作成する必要がなく、基板の共用化ができ、その結
果、基板作成費用や時間を削減できる接続多様性に富む
半導体接続用基板を実現し、更に加えて、何らかの理由
で接続方式を変更しようとした場合であっても、変更し
たい接続方式に合致（適合）した接続用基板を新たに作
り直す必要がなく、基板の流用化ができ、その結果、基
板作成費用や時間を削減できる接続多様性に富む半導体
接続用基板を実現することを課題としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項１に記載の発明は、半導体
ベアチップ４１，４２を表面実装するための半導体接続
用基板１０であって、基板上に表面実装される半導体ベ
アチップ４１，４２上に形成されている複数の電極パッ
ド２０，…，２０の各々と所定の対応関係を保存した状
態で導電性接続手段を介して接続された際に外部と当該
半導体ベアチップ４１，４２との間における信号または
電力の入出力を媒介するための複数の接続用電極３０，
…，３０が形成され、当該接続用電極３０，…，３０の
各々は、当該半導体ベアチップ４１，４２が搭載される
所定の搭載面４１Ａ，４２Ａの中心部分付近から当該搭
載面４１Ａ，４２Ａの延在する方向に放射状に、少なく
とも当該半導体ベアチップ４１，４２端よりも外側には
み出す程度の所定寸法だけ細長い電極形状を有する回路
構成の半導体接続用基板１０である。
【０００９】請求項１に記載の発明によれば、複数の接
続用電極３０，…，３０の各々は、少なくとも半導体ベ
アチップ４１，４２端よりも外側にはみ出す程度の所定
寸法だけ細長い電極形状を有しており、半導体ベアチッ
プ４１，４２が搭載される所定の搭載面４１Ａ，４２Ａ
の中心部分付近から搭載面４１Ａ，４２Ａの延在する方
向に放射状に半導体接続用基板１０上に形成されてお
り、半導体接続用基板１０上に半導体ベアチップ４１，
４２が表面実装される際に、外部と半導体ベアチップ４
１，４２との間における信号または電力の入出力を媒介
するように、半導体ベアチップ４１，４２上に形成され
ている複数の電極パッド２０，…，２０の各々と所定の
対応関係を保存した状態で導電性接続手段を介して接続
される。
【００１０】これにより、ワイヤーボンド接続方式やフ
リップチップ接続方式等の多種多様な接続方式を用いて
半導体ベアチップ４１，４２を実装する場合であって
も、ワイヤーボンド接続方式やフリップチップ接続方式
等の多種多様な接続方式に一対一に対応した接続用基板
を各々作成する必要がなくなって基板の共用化が可能と
なり、その結果、基板作成費用や基板作成時間を削減で
きる接続多様性に富む半導体接続用基板１０を実現でき
るようになる。
【００１１】同様の主旨で、多種多様なチップサイズの
半導体ベアチップ４１，４２を実装する場合であって
も、チップサイズに一対一に対応した接続用基板を各々
作成する必要がなくなって基板の共用化が可能となり、
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板１０を実現できるよう
になる。
【００１２】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板１０を新たに作り直す必要が
なくなり、半導体接続用基板１０の流用化ができるよう
になる。その結果、基板作成費用や基板作成時間を削減
できる接続多様性に富む半導体接続用基板１０を実現で
きるようになる。
【００１３】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。その結果、基板作成費用や基板作成
時間を削減できる接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００１４】上記課題を解決するため本発明により成さ
れた請求項２に記載の発明は、半導体ベアチップ４１，
４２をフリップチップ接続して実装するための半導体接
続用基板１０であって、フェイスダウンした状態で基板
上にフリップチップ実装される半導体ベアチップ４１，
４２上に形成されている複数のバンプ２２，…，２２の
各々と所定の対応関係を保存した状態で導電性接続手段
を介してフリップチップ接続された際に外部と当該半導
体ベアチップ４１，４２との間における信号または電力
の入出力を媒介するための複数の接続用電極３０，…，
３０が形成され、当該接続用電極３０，…，３０の各々
は、当該半導体ベアチップ４１，４２が搭載される所定
の搭載面４１Ａ，４２Ａの中心部分付近から当該搭載面
４１Ａ，４２Ａの延在する方向に放射状に、少なくとも
当該半導体ベアチップ４１，４２端よりも外側にはみ出
す程度の所定寸法だけ細長い電極形状を有する回路構成
の半導体接続用基板１０である。
【００１５】請求項２に記載の発明によれば、複数の接
続用電極３０，…，３０の各々は、少なくとも半導体ベ
アチップ４１，４２端よりも外側にはみ出す程度の所定
寸法だけ細長い電極形状を有しており、半導体ベアチッ
プ４１，４２が搭載される所定の搭載面４１Ａ，４２Ａ
の中心部分付近から搭載面４１Ａ，４２Ａの延在する方
向に放射状に形成され、フェイスダウンした状態で半導
体接続用基板１０上に半導体ベアチップ４１，４２がフ
リップチップ実装される際に、外部と半導体ベアチップ
４１，４２との間における信号または電力の入出力を媒
介するように、フェイスダウンした状態の半導体ベアチ
ップ４１，４２上に形成されている複数のバンプ２２，
…，２２の各々と所定の対応関係を保存した状態で導電
性接続手段を介してフリップチップ接続される。
【００１６】これにより、フリップチップ接続方式やワ
イヤーボンド接続方式等の多種多様な接続方式を用いて
半導体ベアチップ４１，４２を実装する場合であって
も、これらの接続方式に一対一に対応した接続用基板を
各々作成する必要がなくなってワイヤーボンド接続方式
に適応した基板との基板の共用化が可能となり、その結
果、基板作成費用や基板作成時間を削減できる接続多様
性に富む半導体接続用基板１０を実現できるようにな
る。
【００１７】同様の主旨で、多種多様なチップサイズの
半導体ベアチップ４１，４２を実装する場合であって
も、これらのチップサイズに一対一に対応した接続用基
板を各々作成する必要がなくなってチップサイズに適応
した基板との基板の共用化が可能となり、その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板１０を実現できるようになる。
【００１８】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板１０を新たに作り直す必要がなくなり、半導体接続
用基板１０の流用化ができるようになる。その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板１０を実現できるようになる。
【００１９】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。その結果、基板作成費用や基板作成
時間を削減できる接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００２０】上記課題を解決するため本発明により成さ
れた請求項３に記載の発明は、半導体ベアチップ４１，
４２をワイヤーボンド接続して実装するための半導体接
続用基板１０であって、フェイスアップした状態で基板
上にワイヤーボンド実装される半導体ベアチップ４１，
４２上に形成されている複数のボンディングパッド２
１，…，２１の各々と所定の対応関係を保存した状態で
ボンディングワイヤー６０，…，６０を介してワイヤー
ボンド接続された際に外部と当該半導体ベアチップ４
１，４２との間における信号または電力の入出力を媒介
するための複数の接続用電極３０，…，３０が形成さ
れ、当該接続用電極３０，…，３０の各々は、当該半導
体ベアチップ４１，４２が搭載される所定の搭載面４１
Ａ，４２Ａの中心部分付近から当該ボンディングワイヤ
ー６０，…，６０の各々が延在する方向に放射状に、少
なくとも当該半導体ベアチップ４１，４２端よりも外側
にはみ出す程度の所定寸法だけ細長い電極形状を有する
回路構成の半導体接続用基板１０である。
【００２１】請求項３に記載の発明によれば、複数の接
続用電極３０，…，３０の各々は、少なくとも半導体ベ
アチップ４１，４２端よりも外側にはみ出す程度の所定
寸法だけ細長い電極形状を有しており、半導体ベアチッ
プ４１，４２が搭載される所定の搭載面４１Ａ，４２Ａ
の中心部分付近からボンディングワイヤー６０，…，６
０の各々が延在する方向に放射状に形成され、フェイス
アップした状態で半導体接続用基板１０上に半導体ベア
チップ４１，４２がワイヤーボンド実装される際に、外
部と半導体ベアチップ４１，４２との間における信号ま
たは電力の入出力を媒介するように、半導体ベアチップ
４１，４２上に形成されている複数のボンディングパッ
ド２１，…，２１の各々と所定の対応関係を保存した状
態でボンディングワイヤー６０，…，６０を介してワイ
ヤーボンド接続される。
【００２２】これにより、ワイヤーボンド接続方式に代
えてフリップチップ接続方式等の多種多様な接続方式を
用いて種々のチップサイズの半導体ベアチップ４１，４
２を実装する場合であっても、これらの接続方式やチッ
プサイズに一対一に対応した接続用基板を各々作成する
必要がなくなってワイヤーボンド接続方式に適応した基
板との基板の共用化が可能となり、その結果、基板作成
費用や基板作成時間を削減できる接続多様性に富む半導
体接続用基板１０を実現できるようになる。
【００２３】同様の主旨で、種々のチップサイズの半導
体ベアチップ４１，４２を実装する場合であっても、こ
れらのチップサイズに一対一に対応した接続用基板を各
々作成する必要がなくなってチップサイズに適応した基
板との基板の共用化が可能となり、その結果、基板作成
費用や基板作成時間を削減できる接続多様性に富む半導
体接続用基板１０を実現できるようになる。
【００２４】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板１０を新たに作り直す必要がなくなり、半導体接続
用基板１０の流用化ができるようになる。その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板１０を実現できるようになる。
【００２５】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。その結果、基板作成費用や基板作成
時間を削減できる接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００２６】上記課題を解決するため本発明により成さ
れた請求項４に記載の発明は、請求項２乃至３のいずれ
か一項に記載の半導体接続用基板１０において、前記ワ
イヤーボンド接続方式または前記フリップチップ接続方
式に対応して変更できる絶縁樹脂の塗布領域５０を、前
記接続用電極３０，…，３０の末端部３０Ａ，…，３０
Ａを含む周縁部分１０Ａに設けた回路構成の半導体接続
用基板１０である。
【００２７】請求項４に記載の発明によれば、請求項２
乃至３のいずれか一項に記載の効果に加えて、絶縁樹脂
の塗布領域５０は、接続用電極３０，…，３０の末端部
３０Ａ，…，３０Ａを含む周縁部分１０Ａに設けられ、
ワイヤーボンド接続方式またはフリップチップ接続方式
に対応して変更できる。
【００２８】これにより、ワイヤーボンド接続方式やフ
リップチップ接続方式等の多種多様な接続方式を用いて
半導体ベアチップ４１，４２を実装する場合であって
も、ワイヤーボンド接続方式やフリップチップ接続方式
等の多種多様な接続方式に一対一に対応した接続用基板
を各々作成する必要がなくなって基板の共用化が可能と
なり、その結果、基板作成費用や基板作成時間を削減で
きる接続多様性に富む半導体接続用基板１０を実現でき
るようになる。
【００２９】同様の主旨で、種々のチップサイズの半導
体ベアチップ４１，４２を実装する場合であっても、ワ
イヤーボンド接続方式やフリップチップ接続方式等の多
種多様な接続方式に一対一に対応した接続用基板を各々
作成する必要がなくなって基板の共用化が可能となり、
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板１０を実現できるよう
になる。
【００３０】
【発明の実施の形態】以下、図面に基づき本発明の各種
実施形態を説明する。
【００３１】（第１実施形態）図１は、本発明の半導体
接続用基板１０の基本構成を説明するための上面図であ
る。
【００３２】図１に示す半導体接続用基板１０は、ＢＧ
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈ
ｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａ
ｄＦｌａｔ Ｐａｃｋａｇｅ）等のパッケージ形態に適
用できる。
【００３３】本実施形態では、特に、この中からＣＳＰ
形態の半導体ベアチップ４１，４２を表面実装するケー
スについて説明を行うことにする。以下の説明では、半
導体ベアチップ４１，４２をＣＳＰ用半導体ベアチップ
４１，４２と呼ぶことにする。
【００３４】ＣＳＰ用半導体ベアチップ４１，４２の回
路面（半導体素子や抵抗などによって回路が形成されて
いる面）には、半導体接続用基板１０上の配線パターン
や半導体接続用基板１０の外部と半導体素子との電気的
コンタクトを行うための複数の電極パッド２０，…，２
０が数１０μｍ〜数１００μｍのピッチで形成されてい
ることが通常である。
【００３５】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００３６】本実施形態では、図１に示すように、接続
用電極３０，…，３０の各々を長円形状（楕円形状）と
し、長軸方向に細長い電極形状としているが、特にこの
楕円形状に限定されることなく、長方形等の細長い形状
ならば適用できる。
【００３７】このような複数の接続用電極３０，…，３
０の各々は、長円形状（楕円形状）の電極形状となって
いるので、ＣＳＰ用半導体ベアチップ４１，４２の表面
実装（具体的には、ワイヤーボンド実装やフリップチッ
プ実装）時に、前述の一対一の対応関係に従った電極パ
ッド２０，…，２０の各々と、後述するボンディングワ
イヤー６０，…，６０やバンプ２２，…，２２等の導電
性接続手段を介してワイヤーボンド接続やフリップチッ
プ接続されることになる。
【００３８】半導体接続用基板１０上には複数の接続用
電極３０，…，３０が形成されている。接続用電極３
０，…，３０の各々は、ＣＳＰ用半導体ベアチップ４
１，４２が搭載される所定の搭載面４１Ａ，４２Ａの中
心部分付近から搭載面４１Ａ，４２Ａの延在する方向に
放射状に、最低限でも、ＣＳＰ用半導体ベアチップ４
１，４２端（搭載辺４１Ｂ，…，４１Ｂ、または４２
Ｂ，…，４２Ｂ）よりも外側にはみ出す程度の所定寸法
だけ細長い電極形状を有している。
【００３９】接続用電極３０，…，３０の各々は、具体
的には、最低限でも、ＣＳＰ用半導体ベアチップ４１，
４２よりも外側に接続用電極３０，…，３０がはみ出す
程度の寸法だけ細長い電極形状を有している。
【００４０】ＣＳＰ用半導体ベアチップ４１，４２の回
路面（半導体素子や抵抗などによって回路が形成されて
いる面）の外縁には、ＣＳＰ用半導体ベアチップ４１，
４２の回路が半導体接続用基板１０上の配線パターン等
の外部と電気的コンタクトを行うために複数の電極パッ
ド２０，…，２０が数１０μｍ〜数１００μｍピッチ
（バンプピッチ）で形成されている。
【００４１】このような接続用電極３０，…，３０の各
々は、電極パッド２０，…，２０の各々と一対一の対応
関係を保存した状態で導電性接続手段（例えば、ボンデ
ィングワイヤー）を介して接続されることにより、外部
とＣＳＰ用半導体ベアチップ４１，４２との間における
信号または電力（例えば、動作電源用の電力）の入出力
を媒介することができる。
【００４２】ここで、外部とは、例えば、半導体接続用
基板１０が実装されているプリント基板上のプリント配
線、コネクタ端子、ＬＳＩパッケージ、他の半導体接続
用基板１０等を意味する。
【００４３】すなわち、複数の接続用電極３０，…，３
０の各々は、最低限でも、ＣＳＰ用半導体ベアチップ４
１，４２端（搭載辺４１Ｂ，…，４１Ｂ、または４２
Ｂ，…，４２Ｂ）よりも外側にはみ出す程度の所定寸法
だけ細長い電極形状を有しており、ＣＳＰ用半導体ベア
チップ４１，４２が搭載される所定の搭載面４１Ａ，４
２Ａの中心部分付近から搭載面４１Ａ，４２Ａの延在す
る方向に放射状に半導体接続用基板１０上に形成されて
おり、半導体接続用基板１０上にＣＳＰ用半導体ベアチ
ップ４１，４２が表面実装される際に、外部とＣＳＰ用
半導体ベアチップ４１，４２との間における信号または
電力の入出力を媒介するように、ＣＳＰ用半導体ベアチ
ップ４１，４２上に形成されている複数の電極パッド２
０，…，２０の各々と一対一の対応関係を保存した状態
で導電性接続手段を介して接続される。
【００４４】これにより、ワイヤーボンド接続方式やフ
リップチップ接続方式等の多種多様な接続方式を用いて
ＣＳＰ用半導体ベアチップ４１，４２を表面実装する場
合であっても、ワイヤーボンド接続方式やフリップチッ
プ接続方式等の多種多様な接続方式に一対一に対応した
接続用基板を各々作成する必要がなくなって基板の共用
化が可能となる。
【００４５】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００４６】同様の主旨で、多種多様なチップサイズの
ＣＳＰ用半導体ベアチップ４１，４２を表面実装する場
合であっても、チップサイズに一対一に対応した接続用
基板を各々作成する必要がなくなって基板の共用化が可
能となる。
【００４７】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００４８】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式へ
の接続方式の変更、またはその逆に、フリップチップ接
続方式からワイヤーボンド接続方式への接続方式の変更
しようとした場合であっても、変更したい接続方式に合
致した半導体接続用基板１０を新たに作り直す必要がな
くなり、半導体接続用基板１０の流用化ができるように
なる。
【００４９】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００５０】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。
【００５１】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００５２】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂の塗布領域５０
が、図１に示すように、半導体接続用基板１０における
ＣＳＰ用半導体ベアチップ４１，４２の搭載面４１Ａ，
４２Ａ内と接続用電極３０，…，３０の末端部３０Ａ，
…，３０Ａを含む周縁部分（エッジ部分）１０Ａに設け
られている。絶縁樹脂としては、ソルダーレジスト、エ
ポキシ系樹脂、シリコン系樹脂、アクリル系樹脂等を用
いることができる。
【００５３】これにより、ＣＳＰ用半導体ベアチップ４
１，４２の搭載面４１Ａ，４２Ａ内と接続用電極３０，
…，３０の末端部３０Ａ，…，３０Ａを含む周縁部分１
０Ａに設けられた絶縁樹脂の塗布領域５０は接続方式に
対応して変更できるような基板共用化を図っているの
で、ワイヤーボンド接続方式やフリップチップ接続方式
等の多種多様な接続方式を用いてＣＳＰ用半導体ベアチ
ップ４１，４２を表面実装する場合であっても、ワイヤ
ーボンド接続方式やフリップチップ接続方式等の多種多
様な接続方式に一対一に対応した接続用基板を各々作成
する必要がなくなって基板の共用化が可能となる。
【００５４】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【００５５】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。
【００５６】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【００５７】（第２実施形態）図２は、図１の半導体接
続用基板１０に半導体ベアチップ４１，４２をフリップ
チップ接続した第１実施形態を説明するための上面図で
ある。なお、第１実施形態において既に記述したものと
同一の部分については、同一符号を付し、重複した説明
は省略する。
【００５８】図２に示す半導体接続用基板１０は、パッ
ケージ封止されていないＬＳＩであるベアチップを、そ
の回路面を下向きにして（フェイスダウンして）接続す
るフリップチップ実装に適用できる。以下の説明では、
半導体ベアチップ４１，４２をベアチップＬＳＩ４１，
４２と呼ぶことにする。
【００５９】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００６０】ベアチップＬＳＩ４１，４２の回路面（半
導体素子や抵抗などによって回路が形成されている面）
の外縁には、ベアチップＬＳＩ４１，４２の回路が半導
体接続用基板１０上の配線パターン等の外部と電気的コ
ンタクトを行うために複数のバンプ２２，…，２２が数
１０μｍ〜数１００μｍピッチ（バンプピッチ）で形成
されている。以下では、Ａｕ（金）バンプ２２，…，２
２を用いて説明を行う。
【００６１】複数の接続用電極３０，…，３０の各々
は、ベアチップＬＳＩ４１，４２が搭載される所定の搭
載面（以下、ボンディング面と称する）４１Ａ，４２Ａ
の中心部分付近からボンディング面４１Ａ，４２Ａの延
在する方向に放射状に、最低限でも、ベアチップＬＳＩ
４１，４２端（搭載辺４１Ｂ，…，４１Ｂ、または４２
Ｂ，…，４２Ｂ）よりも外側にはみ出す程度の所定寸法
だけ細長い電極形状を有している。以下では、接続用電
極３０，…，３０をフリップチップ接続パッド３０，
…，３０と呼ぶことにする。
【００６２】ここで、所定寸法とは、具体的には、最低
限でも、ベアチップＬＳＩ４１，４２よりも外側にフリ
ップチップ接続パッド３０，…，３０がはみ出す程度の
寸法を意味する。
【００６３】また、細長い電極形状とは、具体的には、
図２に示すような楕円の電極形状を意味する。なお、細
長い電極形状に代えて、長方形の電極形状等を用いるこ
とができる。
【００６４】このようなフリップチップ接続パッド３
０，…，３０の各々は、フリップチップ接続された際に
外部とベアチップＬＳＩ４１，４２との間における信号
または電力（例えば、動作電源用の電力）の入出力を媒
介することができる。
【００６５】これらのフリップチップ接続パッド３０，
…，３０の各々は、バンプピッチと同一のピッチ（パッ
ドピッチ）で形成され、ベアチップＬＳＩ４１，４２を
フェイスダウンした状態（回路面を半導体接続用基板１
０上面側に下向きに伏せた状態）でフリップチップ接続
を実行する際に、複数のフリップチップ接続パッド３
０，…，３０の各々が、一対一の対応関係に従ったＡｕ
バンプ２２，…，２２の各々と導電性材料（図示せず）
を接続媒体とし電気的接続材料を挟んでフリップチップ
接続されることになる。
【００６６】ここで電気的接続材料としては、ＩｎＳｎ
Ｐｂハンダ、Ａｇ導電性接着剤、ＡｇＰｄ導電性接着
剤、異方性導電膜などが用いられる。
【００６７】このようなフリップチップ接続パッド３
０，…，３０は、先ず、膜厚が数μｍの銅（Ｃｕ）、銀
（Ａｇ）、タングステン（Ｗ）等の下地パターンを形成
し、続いて、この下地パターン上に１〜２μｍ程度のニ
ッケル鍍金膜を形成し、続いて、このニッケル鍍金膜の
上に０．２〜１μｍ程度の金（Ａｕ）鍍金膜を形成する
ことによって作成することができる。これにより、フリ
ップチップ接続に対応できるようになる。
【００６８】またＡｕ（金）バンプ２２，…，２２の各
々は、フェイスダウンした状態で半導体接続用基板１０
表面上にベアチップＬＳＩ４１，４２をフリップチップ
表面実装するときに、Ａｕバンプ２２，…，２２の各々
と一対一の対応関係を保存した状態で導電性接続手段を
介してフリップチップ接続パッド３０，…，３０の各々
とフリップチップ接続される。
【００６９】以上説明したように、複数のフリップチッ
プ接続パッド３０，…，３０の各々は、最低限でも、ベ
アチップＬＳＩ４１，４２端（搭載辺４１Ｂ，…，４１
Ｂ、または４２Ｂ，…，４２Ｂ）よりも外側にはみ出す
程度の所定寸法だけ細長い電極形状を有しており、ベア
チップＬＳＩ４１，４２が搭載される所定のボンディン
グ面４１Ａ，４２Ａの中心部分付近からボンディング面
４１Ａ，４２Ａの延在する方向に放射状に形成され、フ
ェイスダウンした状態で半導体接続用基板１０上にベア
チップＬＳＩ４１，４２がフリップチップ実装される際
に、外部とベアチップＬＳＩ４１，４２との間における
信号または電力の入出力を媒介するように、フェイスダ
ウンした状態のベアチップＬＳＩ４１，４２上に形成さ
れている複数のＡｕバンプ２２，…，２２の各々と一対
一の対応関係を保存した状態で導電性接続手段を介して
フリップチップ接続される。
【００７０】これにより、フリップチップ接続方式やワ
イヤーボンド接続方式等の多種多様な接続方式を用いて
ベアチップＬＳＩ４１，４２を表面実装する場合であっ
ても、これらの接続方式に一対一に対応した接続用基板
を各々作成する必要がなくなってワイヤーボンド接続方
式に適応した基板との基板の共用化が可能となる。
【００７１】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００７２】同様の主旨で、多種多様なチップサイズの
ベアチップＬＳＩ４１，４２を表面実装する場合であっ
ても、これらのチップサイズに一対一に対応した接続用
基板を各々作成する必要がなくなってチップサイズに適
応した基板との基板の共用化が可能となる。
【００７３】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００７４】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を、ワイヤーボンド接続方
式からフリップチップ接続方式への接続方式の変更、ま
たはその逆に、フリップチップ接続方式からワイヤーボ
ンド接続方式への接続方式の変更しようとした場合であ
っても、変更したい接続方式に合致した半導体接続用基
板１０を新たに作り直す必要がなくなり、半導体接続用
基板１０の流用化ができるようになる。
【００７５】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００７６】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。
【００７７】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００７８】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂の塗布領域５０
が、図２に示すように、半導体接続用基板１０における
ベアチップＬＳＩ４１，４２のボンディング面４１Ａ，
４２Ａ内とフリップチップ接続パッド３０，…，３０の
末端部３０Ａ，…，３０Ａを含む周縁部分（エッジ部
分）１０Ａに設けられている。絶縁樹脂としては、ソル
ダーレジスト、エポキシ系樹脂、シリコン系樹脂、アク
リル系樹脂等を用いることができる。
【００７９】これにより、ベアチップＬＳＩ４１，４２
のボンディング面４１Ａ，４２Ａ内とフリップチップ接
続パッド３０，…，３０の末端部３０Ａ，…，３０Ａを
含む周縁部分１０Ａに設けられた絶縁樹脂の塗布領域５
０は接続方式に対応して変更できるような基板共用化を
図っているので、ワイヤーボンド接続方式やフリップチ
ップ接続方式等の多種多様な接続方式を用いてベアチッ
プＬＳＩ４１，４２を表面実装する場合であっても、ワ
イヤーボンド接続方式やフリップチップ接続方式等の多
種多様な接続方式に一対一に対応した接続用基板を各々
作成する必要がなくなって基板の共用化が可能となる。
【００８０】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【００８１】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。
【００８２】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【００８３】（第３実施形態）図３は、図１の半導体接
続用基板１０に半導体ベアチップ４１，４２をワイヤー
ボンド接続した第２実施形態を説明するための上面図で
ある。なお、第１実施形態または第２実施形態において
既に記述したものと同一の部分については、同一符号を
付し、重複した説明は省略する。
【００８４】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００８５】ＣＳＰ用の半導体ベアチップ４１，４２の
回路面（半導体素子や抵抗などによって回路が形成され
ている面）には、図３に示すように、半導体接続用基板
１０上の配線パターンや外部と半導体素子との電気的コ
ンタクトを行うための複数のボンディングパッド（電極
パッド２０の一形態、パッド面積＝数１０μｍ×数１０
μｍ）２１，…，２１が数１０μｍ〜数１００μｍのピ
ッチで形成されていることが通常である。
【００８６】複数のボンディングパッド２１，…，２１
の各々は、フェイスアップした状態で半導体接続用基板
１０の基体上にワイヤーボンド実装されるＣＳＰ用の半
導体ベアチップ４１，４２上に形成されている。
【００８７】接続用電極３０，…，３０の各々は、ＣＳ
Ｐ用半導体ベアチップ４１，４２が搭載される所定のボ
ンディング面４１Ａ，４２Ａの中心部分付近からボンデ
ィングワイヤー６０，…，６０の各々が延在する方向に
放射状に、最低限でも、ＣＳＰ用半導体ベアチップ４
１，４２端（搭載辺４１Ｂ，…，４１Ｂ、または４２
Ｂ，…，４２Ｂ）よりも外側にはみ出す程度の所定寸法
だけ細長い電極形状を有している。
【００８８】ここで、所定寸法とは、具体的には、最低
限でも、ＣＳＰ用半導体ベアチップ４１，４２よりも外
側に接続用電極３０，…，３０がはみ出す程度の寸法を
意味する。
【００８９】本実施形態では、図２に示すように、接続
用電極３０，…，３０の各々を長円形状（楕円形状）と
し、長軸方向に細長い電極形状としているが、特にこの
楕円形状に限定されることなく、長方形等の細長い形状
ならば適用できる。
【００９０】このようなワイヤーボンド接続用電極３
０，…，３０は、先ず、膜厚が数μｍの銅（Ｃｕ）、銀
（Ａｇ）、タングステン（Ｗ）等の下地パターンを形成
し、続いて、この下地パターン上に１〜２μｍ程度のニ
ッケル鍍金膜を形成し、続いて、このニッケル鍍金膜の
上に０．２〜１μｍ程度の金（Ａｕ）鍍金膜を形成する
ことによって作成することができる。これにより、ワイ
ヤーボンディング（ワイヤーボンド接続）に対応できる
ようになる。
【００９１】これらの接続用電極３０，…，３０の各々
は、ＣＳＰ用の半導体ベアチップ４１，４２をフェイス
アップした状態（回路面を上に向けた状態）で半導体接
続用基板１０の基体上にワイヤーボンド表面実装する際
に、複数のボンディングパッド２１，…，２１の各々と
一対一の対応関係を保存した状態でボンディングワイヤ
ー（具体的にはＡｕ製のボンディングワイヤー）６０，
…，６０を介してワイヤーボンド接続される。
【００９２】これにより、半導体接続用基板１０上の配
線パターンや外部と半導体ベアチップ４１，４２との間
における信号または電力（例えば、動作電源用の電力）
の入出力を媒介することができるようになる。
【００９３】以上説明したように、複数の接続用電極３
０，…，３０の各々は、最低限でも、ＣＳＰ用半導体ベ
アチップ４１，４２端（搭載辺４１Ｂ，…，４１Ｂ、ま
たは４２Ｂ，…，４２Ｂ）よりも外側にはみ出す程度の
所定寸法（具体的には、最低限でも、ＣＳＰ用半導体ベ
アチップ４１，４２よりも外側に接続用電極３０，…，
３０がはみ出す程度の寸法）だけ細長い電極形状を有し
ており、ＣＳＰ用半導体ベアチップ４１，４２が搭載さ
れる所定のボンディング面４１Ａ，４２Ａの中心部分付
近からボンディングワイヤー６０，…，６０の各々が延
在する方向に放射状に形成され、フェイスアップした状
態で半導体接続用基板１０上にＣＳＰ用半導体ベアチッ
プ４１，４２がワイヤーボンド実装される際に、外部と
ＣＳＰ用半導体ベアチップ４１，４２との間における信
号または電力の入出力を媒介するように、ＣＳＰ用半導
体ベアチップ４１，４２上に形成されている複数のボン
ディングパッド２１，…，２１の各々と一対一の対応関
係を保存した状態でボンディングワイヤー６０，…，６
０を介してワイヤーボンド接続される。
【００９４】これにより、ワイヤーボンド接続方式に代
えてフリップチップ接続方式等の多種多様な接続方式を
用いて種々のチップサイズのＣＳＰ用半導体ベアチップ
４１，４２を表面実装する場合であっても、これらの接
続方式やチップサイズに一対一に対応した接続用基板を
各々作成する必要がなくなってワイヤーボンド接続方式
に適応した基板との基板の共用化が可能となる。
【００９５】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００９６】同様の主旨で、種々のチップサイズのＣＳ
Ｐ用半導体ベアチップ４１，４２を表面実装する場合で
あっても、これらのチップサイズに一対一に対応した接
続用基板を各々作成する必要がなくなってチップサイズ
に適応した基板との基板の共用化が可能となる。
【００９７】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００９８】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を、ワイヤーボンド接続方
式からフリップチップ接続方式への接続方式の変更、ま
たはその逆に、フリップチップ接続方式からワイヤーボ
ンド接続方式への接続方式の変更しようとした場合であ
っても、変更したい接続方式に合致した半導体接続用基
板１０を新たに作り直す必要がなくなり、半導体接続用
基板１０の流用化ができるようになる。
【００９９】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【０１００】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板１０を新たに作り
直す必要がなくなり、半導体接続用基板１０の流用化が
できるようになる。
【０１０１】その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【０１０２】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂の塗布領域５０
が、図３に示すように、に示すように、半導体接続用基
板１０におけるＣＳＰ用半導体ベアチップ４１，４２の
ボンディング面４１Ａ，４２Ａ内とワイヤーボンディン
グパッド２１，…，２１の末端部３０Ａ，…，３０Ａを
含む周縁部分（エッジ部分）１０Ａに設けられている。
絶縁樹脂としては、ソルダーレジスト、エポキシ系樹
脂、シリコン系樹脂、アクリル系樹脂等を用いることが
できる。
【０１０３】これにより、ＣＳＰ用半導体ベアチップ４
１，４２のボンディング面４１Ａ，４２Ａ内とワイヤー
ボンディングパッド２１，…，２１の末端部３０Ａ，
…，３０Ａを含む周縁部分（エッジ部分）１０Ａに設け
られた絶縁樹脂の塗布領域５０は接続方式に対応して変
更できるような基板共用化を図っているので、ワイヤー
ボンド接続方式やフリップチップ接続方式等の多種多様
な接続方式を用いてＣＳＰ用半導体ベアチップ４１，４
２を表面実装する場合であっても、ワイヤーボンド接続
方式やフリップチップ接続方式等の多種多様な接続方式
に一対一に対応した接続用基板を各々作成する必要がな
くなって基板の共用化が可能となる。
【０１０４】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【０１０５】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。
【０１０６】その結果、基板作成費用や基板作成時間を
削減でき、高い生産性や部品の共用化が実現でき、接続
多様性に富む半導体接続用基板１０を実現できるように
なる。
【０１０７】
【発明の効果】請求項１に記載の発明によれば、ワイヤ
ーボンド接続方式やフリップチップ接続方式等の多種多
様な接続方式を用いて半導体ベアチップを実装する場合
であっても、ワイヤーボンド接続方式やフリップチップ
接続方式等の多種多様な接続方式に一対一に対応した接
続用基板を各々作成する必要がなくなって基板の共用化
が可能となり、その結果、基板作成費用や基板作成時間
を削減できる接続多様性に富む半導体接続用基板を実現
できるようになる。
【０１０８】同様の主旨で、多種多様なチップサイズの
半導体ベアチップを実装する場合であっても、チップサ
イズに一対一に対応した接続用基板を各々作成する必要
がなくなって基板の共用化が可能となり、その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板を実現できるようになる。
【０１０９】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板を新たに作り直す必要がなく
なり、半導体接続用基板の流用化ができるようになる。
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板を実現できるようにな
る。
【０１１０】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板を新たに作り直す
必要がなくなり、半導体接続用基板の流用化ができるよ
うになる。その結果、基板作成費用や基板作成時間を削
減できる接続多様性に富む半導体接続用基板を実現でき
るようになる。
【０１１１】請求項２に記載の発明によれば、フリップ
チップ接続方式やワイヤーボンド接続方式等の多種多様
な接続方式を用いて半導体ベアチップを実装する場合で
あっても、これらの接続方式に一対一に対応した接続用
基板を各々作成する必要がなくなってワイヤーボンド接
続方式に適応した基板との基板の共用化が可能となり、
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板１０を実現できるよう
になる。
【０１１２】同様の主旨で、多種多様なチップサイズの
半導体ベアチップを実装する場合であっても、これらの
チップサイズに一対一に対応した接続用基板を各々作成
する必要がなくなってチップサイズに適応した基板との
基板の共用化が可能となり、その結果、基板作成費用や
基板作成時間を削減できる接続多様性に富む半導体接続
用基板を実現できるようになる。
【０１１３】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板を新たに作り直す必要がなくなり、半導体接続用基
板の流用化ができるようになる。その結果、基板作成費
用や基板作成時間を削減できる接続多様性に富む半導体
接続用基板を実現できるようになる。
【０１１４】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板を新たに作り直す
必要がなくなり、半導体接続用基板の流用化ができるよ
うになる。その結果、基板作成費用や基板作成時間を削
減できる接続多様性に富む半導体接続用基板を実現でき
るようになる。
【０１１５】請求項３に記載の発明によれば、ワイヤー
ボンド接続方式に代えてフリップチップ接続方式等の多
種多様な接続方式を用いて種々のチップサイズの半導体
ベアチップを実装する場合であっても、これらの接続方
式やチップサイズに一対一に対応した接続用基板を各々
作成する必要がなくなってワイヤーボンド接続方式に適
応した基板との基板の共用化が可能となり、その結果、
基板作成費用や基板作成時間を削減できる接続多様性に
富む半導体接続用基板を実現できるようになる。
【０１１６】同様の主旨で、種々のチップサイズの半導
体ベアチップを実装する場合であっても、これらのチッ
プサイズに一対一に対応した接続用基板を各々作成する
必要がなくなってチップサイズに適応した基板との基板
の共用化が可能となり、その結果、基板作成費用や基板
作成時間を削減できる接続多様性に富む半導体接続用基
板を実現できるようになる。
【０１１７】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板を新たに作り直す必要がなくなり、半導体接続用基
板の流用化ができるようになる。その結果、基板作成費
用や基板作成時間を削減できる接続多様性に富む半導体
接続用基板を実現できるようになる。
【０１１８】同様の主旨で、何らかの理由でチップサイ
ズを変更しようとした場合であっても、変更したいチッ
プサイズに合致した半導体接続用基板を新たに作り直す
必要がなくなり、半導体接続用基板の流用化ができるよ
うになる。その結果、基板作成費用や基板作成時間を削
減できる接続多様性に富む半導体接続用基板を実現でき
るようになる。
【０１１９】請求項４に記載の発明によれば、請求項２
乃至３のいずれか一項に記載の効果に加えて、ワイヤー
ボンド接続方式やフリップチップ接続方式等の多種多様
な接続方式を用いて半導体ベアチップを実装する場合で
あっても、ワイヤーボンド接続方式やフリップチップ接
続方式等の多種多様な接続方式に一対一に対応した接続
用基板を各々作成する必要がなくなって基板の共用化が
可能となり、その結果、基板作成費用や基板作成時間を
削減できる接続多様性に富む半導体接続用基板を実現で
きるようになる。
【０１２０】同様の主旨で、種々のチップサイズの半導
体ベアチップを実装する場合であっても、ワイヤーボン
ド接続方式やフリップチップ接続方式等の多種多様な接
続方式に一対一に対応した接続用基板を各々作成する必
要がなくなって基板の共用化が可能となり、その結果、
基板作成費用や基板作成時間を削減できる接続多様性に
富む半導体接続用基板を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の半導体接続用基板の基本構成を説明す
るための上面図である。
【図２】図１の半導体接続用基板に半導体ベアチップを
フリップチップ接続した第１実施形態を説明するための
上面図である。
【図３】図１の半導体接続用基板に半導体ベアチップを
ワイヤーボンド接続した第２実施形態を説明するための
上面図である。
【符号の説明】
１０…半導体接続用基板 １０Ａ…周縁部分 ２０…電極パッド ２１…ボンディングパッド（電極パッド） ２２…バンプ（電極パッド） ３０…接続用電極 ３０Ａ…接続用電極の末端部 ４１，４２…半導体ベアチップ ４１Ａ，４２Ａ…半導体ベアチップの搭載面 ４１Ｂ，４２Ｂ…半導体ベアチップの搭載辺 ５０…絶縁樹脂の塗布領域 ６０…ボンディングワイヤー（導電性接続手段）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体ベアチップを表面実装するための
    半導体接続用基板であって、 基板上に表面実装される半導体ベアチップ上に形成され
    ている複数の電極パッドの各々と所定の対応関係を保存
    した状態で導電性接続手段を介して接続された際に外部
    と当該半導体ベアチップとの間における信号または電力
    の入出力を媒介するための複数の接続用電極が形成さ
    れ、 当該接続用電極の各々は、当該半導体ベアチップが搭載
    される所定の搭載面の中心部分付近から当該搭載面の延
    在する方向に放射状に、少なくとも当該半導体ベアチッ
    プ端よりも外側にはみ出す程度の所定寸法だけ細長い電
    極形状を有することを特徴とする半導体接続用基板。
  2. 【請求項２】 半導体ベアチップをフリップチップ接続
    して実装するための半導体接続用基板であって、 フェイスダウンした状態で基板上にフリップチップ実装
    される半導体ベアチップ上に形成されている複数のバン
    プの各々と所定の対応関係を保存した状態で導電性接続
    手段を介してフリップチップ接続された際に外部と当該
    半導体ベアチップとの間における信号または電力の入出
    力を媒介するための複数の接続用電極が形成され、 当該接続用電極の各々は、当該半導体ベアチップが搭載
    される所定の搭載面の中心部分付近から当該搭載面の延
    在する方向に放射状に、少なくとも当該半導体ベアチッ
    プ端よりも外側にはみ出す程度の所定寸法だけ細長い電
    極形状を有することを特徴とする半導体接続用基板。
  3. 【請求項３】 半導体ベアチップをワイヤーボンド接続
    して実装するための半導体接続用基板であって、 フェイスアップした状態で基板上にワイヤーボンド実装
    される半導体ベアチップ上に形成されている複数のボン
    ディングパッドの各々と所定の対応関係を保存した状態
    でボンディングワイヤーを介してワイヤーボンド接続さ
    れた際に外部と当該半導体ベアチップとの間における信
    号または電力の入出力を媒介するための複数の接続用電
    極が形成され、 当該接続用電極の各々は、当該半導体ベアチップが搭載
    される所定の搭載面の中心部分付近から当該ボンディン
    グワイヤーの各々が延在する方向に放射状に、少なくと
    も当該半導体ベアチップ端よりも外側にはみ出す程度の
    所定寸法だけ細長い電極形状を有することを特徴とする
    半導体接続用基板。
  4. 【請求項４】 前記ワイヤーボンド接続方式または前記
    フリップチップ接続方式に対応して変更できる絶縁樹脂
    の塗布領域を、前記接続用電極の末端部を含む周縁部分
    に設けたことを特徴とする請求項２乃至３のいずれか一
    項に記載の半導体接続用基板。
JP4170798A 1998-02-24 1998-02-24 半導体接続用基板 Pending JPH11238761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4170798A JPH11238761A (ja) 1998-02-24 1998-02-24 半導体接続用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4170798A JPH11238761A (ja) 1998-02-24 1998-02-24 半導体接続用基板

Publications (1)

Publication Number Publication Date
JPH11238761A true JPH11238761A (ja) 1999-08-31

Family

ID=12615909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4170798A Pending JPH11238761A (ja) 1998-02-24 1998-02-24 半導体接続用基板

Country Status (1)

Country Link
JP (1) JPH11238761A (ja)

Similar Documents

Publication Publication Date Title
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPH08153834A (ja) Ｍｃｍキャリア
JPH1126478A (ja) 半導体パッケージの製造方法
US6841884B2 (en) Semiconductor device
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US6507118B1 (en) Multi-metal layer circuit
JP3927783B2 (ja) 半導体部品
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP4494249B2 (ja) 半導体装置
US6828671B2 (en) Enhanced BGA grounded heatsink
JPH11224915A (ja) 半導体接続用基板
JP2003060155A (ja) 半導体パッケージ及びその製造方法
JP3625714B2 (ja) 半導体装置
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP4159631B2 (ja) 半導体パッケージの製造方法
KR100973268B1 (ko) 인쇄회로기판 및 그의 제조방법
JPH11238761A (ja) 半導体接続用基板
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2885202B2 (ja) 半導体パッケージ用検査治具
JP2004014568A (ja) 半導体装置
JP2000299433A (ja) 積層型パッケージフレーム
JP2652222B2 (ja) 電子部品搭載用基板
JPH0645763A (ja) 印刷配線板
JPH11204573A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920